KR101604582B1 - 반도체 패키지 코팅 장치 - Google Patents

반도체 패키지 코팅 장치 Download PDF

Info

Publication number
KR101604582B1
KR101604582B1 KR1020150119004A KR20150119004A KR101604582B1 KR 101604582 B1 KR101604582 B1 KR 101604582B1 KR 1020150119004 A KR1020150119004 A KR 1020150119004A KR 20150119004 A KR20150119004 A KR 20150119004A KR 101604582 B1 KR101604582 B1 KR 101604582B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
protrusion
contact member
film
material receiving
Prior art date
Application number
KR1020150119004A
Other languages
English (en)
Inventor
이규호
Original Assignee
(주) 에스에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 에스에스피 filed Critical (주) 에스에스피
Priority to KR1020150119004A priority Critical patent/KR101604582B1/ko
Application granted granted Critical
Publication of KR101604582B1 publication Critical patent/KR101604582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 패키지 코팅 장치는 각각의 반도체 패키지의 하면 가장자리가 안착되는 복수 개의 홈을 가지는 자재 안착부, 상기 자재 안착부에 반도체 패키지가 안착되기 전에 레이어 형태의 밀착부재를 상기 자재 안착부에 안착시키는 밀착부재 로딩부를 포함한다.
그리고, 상기 밀착부재는 상기 반도체 패키지의 하면에 형성된 돌출부와 간섭이 생기지 않도록 간섭회피부가 형성된 상태로 상기 밀착부재 로딩부에 의해 상기 자재 안착부에 안착되며, 상기 자재 안착부는 상기 밀착부재가 들뜨지 않도록 흡착하는 진공흡착부를 포함하고, 상기 반도체 패키지의 하면 가장자리, 상기 밀착부재, 상기 자재 안착부의 홈의 모서리 상면이 상호 밀착된 상태로 스터터링 코팅이 진행되는 것을 특징으로 한다.

Description

반도체 패키지 코팅 장치 {a device for coating semiconductor packages}
본 발명은 반도체 패키지 코팅 장치에 관한 것으로서, 돌출부가 형성된 반도체 패키지의 하면에 레이어 형태의 밀착부재를 부착함에 있어서 발생되는 들뜸 현상을 방지하여 결과적으로 불량률을 획기적으로 낮출 수 있는 반도체 패키지 코팅 장치에 관한 것이다.
각종 전자기기에는 다양한 구조로 제조된 다수개의 반도체 패키지뿐만 아니라, 각종 신호 교환용 전자소자들이 한꺼번에 설치되는 바, 이러한 반도체 패키지와 전자소자들은 전기적인 작동중에 전자파를 발산시키는 것으로 알려져 있다.
상기 전자파 장해를 일으키는 전자파는 전계(電界)와 자계(磁界)의 합성파로 정의되는데, 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자파라고 부른다.
현재, 전자파들은 인체에 유해한 것으로 밝혀지고 있고, 특히 다양한 구조로 제조된 다수개의 반도체 패키지 뿐만아니라 각종 신호 교환용 전자소자들이 한꺼번에 설치된 전자기기의 마더보드에서, 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으로 영향이 미치게 되어, 칩 회로에 손상을 입히는 것으로 밝혀지고 있다.
마더보드와 같은 기판상의 각 반도체 패키지 및 회로기기들은 전자파를 발생하게 되고, 이러한 전자파의 간섭으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.
따라서, 반도체 패키지에도 여러 가지 형태의 전자파 차폐 구조가 적용되고 있다.
여기서, 종래의 반도체 패키지에 적용된 전자파 차폐 구조의 일 예를 첨부한 도 1을 참조로 살펴보면 다음과 같다.
도 1은 통상의 볼 그리드 어레이 반도체 패키지를 도시하고 있으며, 도 1에서 도면부호 10은 볼 그리그 어레이 타입의 패키지를 제조하기 위한 기판(PCB, Printed Circuit Board)를 지시한다.
통상, 상기 기판(10)은 수지층(11)과, 수지층(11)의 상하면에 임의의 회로 배열을 이루며 형성된 도전성 패턴층(12) 등을 포함하는 구조로 구비되고, 기판(10)의 상면에는 와이어 본딩을 위한 본딩용 패턴(13)이 형성되고, 저면에는 솔더볼과 같은 입출력단자를 부착하기 위한 볼랜드(14)가 형성되어 있다.
상기 볼 그리드 어레이 반도체 패키지의 유닛 구성을 보면, 기판(10)의 상면 중앙부에 부착되는 반도체 칩(20)과, 반도체 칩(20)의 본딩패드와 기판(10)의 본딩용 패턴(13) 간에 연결되는 도전성 와이어(22)와, 반도체 칩(20)과 도전성 와이어(22)를 봉지하면서 기판(10)의 상면에 오버 몰딩되는 몰딩 컴파운드 수지(24)와, 기판(10)의 볼랜드(14)에 부착되는 입출력단자(26) 등을 포함하여 구성된다.
이때, 위와 같은 구성을 포함하는 볼 그리드 어레이 반도체 패키지의 전자파 차폐를 위하여, 기판(10)의 측면을 비롯하여 몰딩 컴파운드 수지(24)의 전체 표면에 걸쳐 전자파 차폐물질(28)이 스퍼터링 방식으로 코팅된다.
즉, 상기 반도체 패키지가 하나의 유닛으로 제작된 후, 기판(10)의 측면을 비롯하여 몰딩 컴파운드 수지(24)의 전체 표면에 걸쳐 전자파 차폐물질(28)이 코팅되어, 전자파 및 각종 노이즈를 차폐하는 역할을 한다.
그러나, 상기와 같은 종래의 전자파 차폐물질 코팅을 하나의 반도체 패키지 단위마다 진행됨에 따라, 생산성 및 작업성이 저하되는 요인이 되고 있고, 제조 공정수의 증가로 인한 제조 비용 상승의 원인이 되는 문제점이 있다.
또한, 반도체 패키지의 바닥면에 필름을 부착하여 복수의 반도체 패키지를 동시에 코팅하는 것을 고려할 수 있으나, 바닥면에 형성된 솔더볼 등의 돌출부로 인하여 필름 접착 부위에 틈이 생길 수 있으며, 이 경우 결과적으로 코팅 물질이 그 틈으로 유입되는 백스핀 현상이 발생되어 불량으로 이어지는 있는 문제점이 있다. 한편으로는, 돌출부와의 간섭을 방지하기 위하여 필름의 간섭부분을 도려내는 것을 고려할 수 있으나, 이 경우 필름의 장력이 저하되어 반도체 패키지를 안착할 때 마찬가지로 들뜸 현상이 발생될 수 있다.
본 발명은 복수 개의 반도체 패키지를 동시에 코팅함에 있어서, 반도체 패키지 하면에 형성되는 솔더볼 등의 돌출부로 인한 필름 들뜸 현상과 백스핀 및 그에 따른 불량 문제를 해소하는 반도체 패키지 코팅 장치를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여 안출된 본 발명의 일 실시예에 따른 반도체 패키지 코팅 장치는 각각의 반도체 패키지의 하면 가장자리가 안착되는 복수 개의 홈을 가지는 자재 안착부, 상기 자재 안착부에 반도체 패키지가 안착되기 전에 레이어 형태의 밀착부재를 상기 자재 안착부에 안착시키는 밀착부재 로딩부를 포함한다.
그리고, 상기 밀착부재는 상기 반도체 패키지의 하면에 형성된 돌출부와 간섭이 생기지 않도록 간섭회피부가 형성된 상태로 상기 밀착부재 로딩부에 의해 상기 자재 안착부에 안착되며, 상기 자재 안착부는 상기 밀착부재가 들뜨지 않도록 흡착하는 진공흡착부를 포함하고, 상기 반도체 패키지의 하면 가장자리, 상기 밀착부재, 상기 자재 안착부의 홈의 모서리 상면이 상호 밀착된 상태로 스터터링 코팅이 진행되는 것을 특징으로 한다.
한편, 본 발명의 일 실시예에 따른 상기 밀착부재는 상기 반도체 패키지의 하면 가장자리와 밀착되는 제1필름으로 이루어지며, 상기 제1필름은, 상기 반도체 패키지의 하면의 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 절단된 적어도 2개 이상의 상호 교차하는 절단 라인을 포함하는 것을 고려할 수 있다.
다른 한편으로, 본 발명의 일 실시예에 따른 상기 밀착부재는 상기 반도체 패키지의 하면 가장자리와 밀착되며, 돌출부의 하방 돌출 길이를 초과하는 두께를 가지는 제2필름과, 상기 제2필름의 하면에 마련되는 제3필름을 포함하되, 상기 제2필름은 노광에 의해 상기 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 제거된 형태인 것을 고려할 수 있다.
또한, 상기 밀착부재는 상기 반도체 패키지의 하면 가장자리와 밀착되며, 상기 반도체 패키지의 하면의 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 절단된 천공부를 가지는 제1테이프와, 상기 제1테이프의 하면에 마련되며, 상기 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 하방으로 함몰된 제2테이프를 포함하는 것을 고려할 수 있다.
그리고, 상기 밀착부재는 상기 반도체 패키지 하면에 접촉되며, 상기 반도체 패키지의 하면의 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 타부분보다 얇게 형성된 함몰부를 포함하는 실리콘층과 상기 실리콘층의 하면에 마련된 제4필름을 포함하는 것 또한 고려할 수 있다.
본 발명에 따른 반도체 패키지 코팅 장치는 복수의 반도체 패키지를 동시에 코팅하는 것이 가능하므로 생산성 및 작업성을 개선할 수 있으며, 나아가 제조 비용 또한 절감할 수 있다.
보다 구체적으로, 간섭회피부가 마련된 밀착부재를 반도체 패키지와 자재 안착부 사이에 마련하여 밀착부재의 들뜸 현상을 방지할 수 있어 밀착부재가 들뜬 틈을 통하여 코팅 물질이 유입되는 백스핀 현상을 방지할 수 있으며, 결과적으로 불량률을 크게 낮출 수 있다.
도 1은 종래기술에 따른 코팅층이 형성된 반도체 패키지를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 밀착부재를 나타내는 개념도이다.
도 3은 본 발명의 일 실시예에 따른 절단 라인이 형성된 제1필름이 부착된 반도체 패키지를 나타내는 발췌도이다.
도 4는 본 발명의 일 실시예에 따른 제2필름과 제3필름을 포함하는 밀착부재가 부착된 반도체 패키지를 나타내는 발췌도이다.
도 5는 본 발명의 일 실시예에 따른 제1테이프와 제2테이프를 포함하는 밀착부재가 부착된 반도체 패키지를 나타내는 발췌도이다.
도 6는 본 발명의 일 실시예에 따른 실리콘층과 제4필름을 포함하는 밀착부재가 부착된 반도체 패키지를 나타내는 발췌도이다.
도 7은 본 발명의 일 실시예에 따른 밀착부재가 자재 안착부에 안착된 상태를 나타낸다.
도 8은 본 발명의 일 실시예에 따른 밀착부재가 자재 안착부에 안착된 상태에서 반도체 패키지가 말착부재의 상면에 안착된 상태를 나타낸다.
도 9 및 도 10은 반도체 패키지의 언로딩 과정을 나타낸다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
본 발명에 따른 반도체 패키지 코팅 장치는 반도체 패키지(100)의 하면에 밀착부재(500)가 부착된 상태에서 반도체 패키지(100)의 상면과 전, 후, 좌, 우 측면에 전자파 차폐물질을 코팅하는 것이다.
먼저, 본 발명의 일 실시예에 따른 반도체 패키지 코팅 장치는, 각각의 반도체 패키지(100)의 가장자리가 안착되는 자재 안착부(200)를 포함한다.
상기 자재 안착부(200)는 복수 개의 홈을 가지고 있으며, 각각의 홈에 반도체 패키지(100)가 하나씩 안착된다. 복수 개의 반도체 패키지(100)가 안착된 상태에서 코팅을 수행하기 위하여 복수 개의 홈을 마련한 것이며, 보다 구체적으로 상기 홈 부분에 반도체 패기지 하부의 돌출부(110)가 홈 내부로 인입되며, 반도체 패키지(100)의 가장자리 부분은 상기 자재 안착부(200)에 걸쳐진다. 홈은 돌출부(110)를 수용할 수 있도록 돌출부(110)가 형성된 면적보다 일정 크기 넓은 개구를 가진다.
그리고, 본 발명에 따른 반도체 패키지 코팅 장치는 레이어 형태의 말착부재를 상기 자재 안착부(200)에 안착시킨 상태에서 상기 반도체 패키지(100)를 상기 자재 안착부(200)에 안착시킨다. 즉 상기 밀착부재(500)의 상면에 반도체 패키지(100)를 안착시키는 것이다.
보다 구체적으로, 본 방형에 따른 반도체 패키지 코팅 장치는 상기 자재 안착부(200)에 반도체 패키지(100)가 안착되기 전에 레이어 형태의 밀착부재(500)을 자재 안착부(200)에 안착시키는 밀착부재 로딩부(미도시)를 포함한다.
가정적으로, 평면 형태의 밀착부재(500)가 자재 안착부(200)에 안착된 상태에서 하면에 돌출부(110)가 형성된 반도체 패키지(100)가 안착될 경우, 상기 돌출부(110)에 의해 돌출된 부분에 의해 밀착부재(500)가 하방으로 밀려나게 되면서 자재 안착부(200)에 접촉되는 밀착부재(500)의 부분에 주름 등 불균일 면이 형성되게 된다. 이러한 불균일 면이 발생될 경우 그 틈으로 코팅 물질이 유입되어 결과적으로 불량을 야기할 수 있는 문제점이 있다.
따라서, 상기 반도체 패키지(100)의 하면에 형성된 돌출부(110)와 간섭이 생기지 않도록 간섭회피부가 형성된 상태로 상기 밀착부재(500) 로딩부에 의해 안착되는 것이 바람직하다.
한편, 상기 자재 안착부(200)는 상기 밀착부재(500)가 들뜨지 않도록 흡착하는 진공흡착부를 포함하는 것이 바람직하다.
이하에서는 첨부된 도면을 참조하여 각 실시예에 따른 간섭회피부가 마련된 밀착부재(500)와 반도체 패키지(100)의 안착 구조를 상세히 설명하기로 한다.
먼저, 도 2 및 도 3 본 발명의 일 실시예에 따른 X자 형태의 절단 라인(511)의 간섭회피부가 마련된 밀착부재(500)를 나타내는 개념도이다.
본 발명에 따른 밀착부재(500)는 복수개의 반도체 패키지에 대응되는 부분에 간섭회피부가 마련되며, 도 2의 경우 X자 형태의 절단 라인(511)을 나타낸 것이다. 도 3은 단면도를 나타낸 것으로서, 절단된 부분이 하방으로 절곡되면서 반도체 패키지(100) 하면에 마련된 돌출부(110)와의 간섭을 피하게 된다. 도 3에 따른 밀착부재(500)는 상기 반도체 패키지(100) 하면에 접착되는 제1필름(510)으로 이루어지며, 반도체 패키지(100)와 대응되는 부분의 필름 일부면에 X자 절단 라인(511)이 마련된 것이다.
다시 말해서, 절단 라인(511)에 의해 분할된 필름 부분이 하방으로 절곡되면서 돌출부(110)와의 간섭을 피하고 결과적으로 필름에 주름이 생기는 것을 방지할 수 있고, 나아가 자재 안착부(200) 및 반도체 패키지(100)의 가장자리가 필름을 통하여 상호 완전히 밀착될 수 있다.
한편, 도 2에서는 X자 형태의 절단 라인(511)을 나타내었지만, X자 형태뿐만 아니라 다양한 절단 형태를 고려할 수 있다.
기본적으로 X자 형태는 상호 교차하는 적어도 2개의 절단 라인을 의미하며, 3개 이상의 상호 교차하는 절단 라인 또한 고려할 수 있다. 3개 이상의 상호 교차하는 절단 라인의 예시로는 하나의 중심점에서 모두 교차하는 형태뿐만 아니라, '≠' 형태와 같이 각 절단 라인이 적어도 하나의 다른 절단 라인과 교차하는 형태도 고려할 수 있다.
한편, 도 4는 본 발명의 일 실시예에 따른 제2필름(520)과 제3필름(530)이 겹쳐진 형태를 밀착부재(500)를 나타낸다.
보다 구체적으로 상기 제2필름(520)은 상기 반도체 패키지(100) 하면의 돌출부(110)의 하방 돌출 길이(L)를 초과하는 두께(W)를 가지며, 상기 돌출부(110)와 간섭이 생기지 않도록 반도체 패키지(100) 하면의 돌출부(110)와 맞닿는 부분의 일정 면적이 노광 등에 의해 제거된 형태의 간섭회피부를 가진다. 도 4에 따른 간섭회피부는 도 2에서 나타낸 절단 라인(511)으로 이루어진 간섭회피부와 마찬가지로 반도체 패키지(100) 각각과 대응되는 위치에 복수 개 마련될 수 있다.
상기 제2필름(520)의 하면에는 제3필름(530)이 마련되며, 상기 제2필름(520)를 서포팅하는 역할을 수행하며, 보다 구체적으로 일정 면적이 제거된 제2필름(520)이 장력이 줄어들어 주름이 발생되는 현상을 미연에 방지한다.
한편, 도 5는 본 발명의 일 실시예에 따른 제1테이프(540)와 제2테이프(550)를 포함하는 밀착부재(500)를 나타낸다.
도 5에 도시된 바와 같이, 상기 제1테이프(540)는 반도체 패키지(100)의 하면에 접촉되며, 상기 반도체 패키지(100)의 하면의 돌출부(110)와 간섭이 생기지 않도록 대응되는 면이 절단된 천공부를 가진다. 그리고, 상기 제2테이프(550)는 상기 제1테이프(540)의 하면에 마련되며, 상기 돌출부(110)와 간섭이 생기지 않도록 상기 돌출부(110)와 대응되는 부분이 하방으로 함몰된 형태를 가진다. 상기 제2테이프(550)는 별도의 공정으로 이미 포밍되며, 상부에서 볼 때 하방으로 함몰된 형태이다. 제2테이프(550)와 제1테이프(540)는 상호 미리 접합된 형태로 자재 안착부(200)에 안착되는 것이 바람직하다.
한편, 도 6은 본 발명의 일 실시예에 따른 실리콘층(560)과 제4필름(570)을 포함하는 밀착부재(500)를 나타낸다.
도 6에 도시된 바와 같이, 상기 실리콘층(560)은 상기 반도체 패키지(100) 하면과 접촉되며, 상기 반도체 패키지(100)의 하면의 돌출부(110)와 간섭이 생기지 않도록 대응되는 부분의 면이 타부분보다 얇게 형성된 함몰부를 포함한다.
상기 실리콘층(560)은 상기 제4필름(570)의 상면에 실리콘을 도포하고 가공을 통하여 상기 함몰부를 형성하는 것을 고려할 수 있다.
이상에서는 본 발명의 실시예에 따른 밀착부재(500)를 설명하였다. 이하에서는 이러한 밀착부재(500)를 이용하여 반도체 패키지(100)를 코팅하는 공정을 도 7 내지 도 10을 참조하여 보다 상세히 살펴보기로 한다. 도 7 내지 도 10에서는 도 3에 나타내어진 실시예에 따른 밀착부재(500)를 기준으로 도시하였으나, 도 4 내지 도 6에 나타내어진 실시예에 따른 밀착부재(500)를 적용할 수 있음은 물론이다.
도 7은 본 발명의 일 실시예에 따른 밀착부재(500)가 자재 안착부(200)에 안착된 상태를 나타낸다. 밀착부재(500)는 반도체 패키지(100)가 안착되기 전에 미리 자재 안착부(200)에 안착되는 것이 바람직하다. 또한, 자재 안착부(200)에 마련된 진공흡착부(210)를 통하여 상기 자재 안착부(200)에 밀착될 수 있다.
자재 안착부(200)에 밀착부재(500)가 안착된 후, 도 8에 도시한 바와 같이 밀착부재(500)의 상면에 반도체 패키지(100)가 안착되며, 상술한 간섭회피부 및 진공흡착부에 의하여 주름이 형성되지 않은 상태의 밀착부재(500)의 상면에 반도체 패키지(100)가 안착되어 상호 완전히 밀착될 수 있다.
즉, 도 7 및 도 8에 나타내어진 일련의 과정을 통하여 자재 안착부(200)의 모서리 상면, 밀착부재(500) 및 반도체 패키지(100)의 가장자리 하면이 상호 완전히 밀착될 수 있는 것이다.
이와 같이 자재 안착부(200)의 모서리 상면, 밀착부재(500) 및 반도체 패키지(100)의 가장자리 하면이 완전히 밀착된 상태에서 전자파 차폐물질 등의 코팅이 스퍼터링 공정으로 이루어진다. 반도체 패키지(100)의 상면과 전, 후, 좌, 우 측면을 동시에 코팅함은 물론이거니와 복수 개의 반도체 패키지(100)를 동시에 코팅할 수 있으며, 이 과정에서 반도체 패키지(100)의 하면으로 코팅 물질이 침투되는 백스핀 현상을 방지할 수 있다.
한편, 도 9 내지 도 10은 코팅 후 반도체 패키지(100)를 언로딩하는 과정을 나타내며, 보다 구체적으로 도 9는 스퍼터링 완료 후 배출된 반도체 패키지(100)를 나타내며, 도 10은 자재 안착부(300)에서 웨이퍼링을 진공흡착한 상태에서 반도체 패키지(100)가 분리되는 상태를 나타낸다. 즉, 스퍼터링 완료 후 자재가 배출되면 이후 언로딩장비(420)를 이용하여 웨이퍼링을 진공흡착 후 픽앤플레이스로 반도체 패키지(100)를 밀착부재(500)에서 최종적으로 분리하는 것이다. 여기서의 자재 안착부(300)는 웨이퍼링을 진공흡착하기 위하여 별도로 마련한 구성일 수 있으며, 다른 한편으로는 도 7 내지 도 8의 자재 안착부(200)에 웨이퍼링 진공흡착기능을 부가하여 구현할 수도 있다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 반도체 패키지 110 : 돌출부
200 : 자재 안착부 210 : 진공흡착부
300 : 자재 안착부 310 : 진공흡착부
410 : 로딩장치 420 : 언로딩장치
500 : 밀착부재 510 : 제1필름
511 : 절단 라인 520 : 제2필름
530 : 제3필름 540 : 제1테이프
550 : 제2테이프 560 : 실리콘층
570 : 제4필름

Claims (5)

  1. 반도체 패키지의 하면 가장자리가 안착되는 복수 개의 홈을 가지는 자재 안착부;
    상기 자재 안착부에 반도체 패키지가 안착되기 전에 레이어 형태의 밀착부재을 안착시키는 밀착부재 로딩부;를 포함하며,
    상기 밀착부재는 상기 반도체 패키지의 하면에 형성된 돌출부와 간섭이 생기지 않도록 간섭회피부가 형성된 상태로 상기 밀착부재 로딩부에 의해 상기 자재 안착부에 안착되며,
    상기 자재 안착부는 상기 밀착부재가 들뜨지 않도록 흡착하는 진공흡착부를 포함하고,
    상기 반도체 패키지의 하면 가장자리, 상기 밀착부재 및 상기 자재 안착부의 홈의 모서리 상면이 상호 밀착된 상태로 스터터링 코팅이 진행되는 것을 특징으로 하는 반도체 패키지 코팅 장치.
  2. 제1항에 있어서,
    상기 밀착부재는,
    상기 반도체 패키지의 하면 가장자리와 밀착되는 제1필름으로 이루어지며,
    상기 제1필름은, 상기 반도체 패키지의 하면의 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 절단된 적어도 2개 이상의 상호 교차하는 절단 라인을 포함하는 것을 특징으로 하는 반도체 패키지 코팅 장치.
  3. 제1항에 있어서,
    상기 밀착부재는,
    상기 반도체 패키지의 하면 가장자리와 밀착되며, 상기 돌출부의 하방 돌출 길이를 초과하는 두께를 가지는 제2필름과,
    상기 제2필름의 하면에 마련되는 제3필름을 포함하되,
    상기 제2필름은 노광에 의해 상기 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 제거된 형태인 것을 특징으로 하는 반도체 패키지 코팅 장치.
  4. 제1항에 있어서,
    상기 밀착부재는,
    상기 반도체 패키지의 하면 가장자리와 밀착되며, 상기 반도체 패키지의 하면의 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 절단된 천공부를 가지는 제1테이프와,
    상기 제1테이프의 하면에 마련되며, 상기 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 하방으로 함몰된 제2테이프를 포함하는 것을 특징으로 하는 반도체 패키지 코팅 장치.
  5. 제1항에 있어서,
    상기 밀착부재는,
    상기 반도체 패키지 하면에 접촉되며, 상기 반도체 패키지의 하면의 돌출부와 간섭이 생기지 않도록 상기 돌출부와 대응되는 면의 일부가 타부분보다 얇게 형성된 함몰부를 포함하는 실리콘층;
    상기 실리콘층의 하면에 마련된 제4필름을 포함하는 것을 특징으로 하는 반도체 패키지 코팅 장치.
KR1020150119004A 2015-08-24 2015-08-24 반도체 패키지 코팅 장치 KR101604582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150119004A KR101604582B1 (ko) 2015-08-24 2015-08-24 반도체 패키지 코팅 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150119004A KR101604582B1 (ko) 2015-08-24 2015-08-24 반도체 패키지 코팅 장치

Publications (1)

Publication Number Publication Date
KR101604582B1 true KR101604582B1 (ko) 2016-03-17

Family

ID=55651755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150119004A KR101604582B1 (ko) 2015-08-24 2015-08-24 반도체 패키지 코팅 장치

Country Status (1)

Country Link
KR (1) KR101604582B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017196109A1 (ko) * 2016-05-11 2017-11-16 (주)제이티 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
WO2017196110A1 (ko) * 2016-05-11 2017-11-16 (주)제이티 반도체소자 캐리어 및 이를 포함하는 소자핸들러
KR20190106517A (ko) 2018-03-09 2019-09-18 (주) 씨앤아이테크놀로지 박막 증착 장치 및 박막 증착 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003040389A (ja) 2001-08-01 2003-02-13 Ricoh Co Ltd 半導体集積回路装置用トレイ
KR100877551B1 (ko) 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
KR101501735B1 (ko) 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003040389A (ja) 2001-08-01 2003-02-13 Ricoh Co Ltd 半導体集積回路装置用トレイ
KR100877551B1 (ko) 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
KR101501735B1 (ko) 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017196109A1 (ko) * 2016-05-11 2017-11-16 (주)제이티 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
WO2017196110A1 (ko) * 2016-05-11 2017-11-16 (주)제이티 반도체소자 캐리어 및 이를 포함하는 소자핸들러
KR20190106517A (ko) 2018-03-09 2019-09-18 (주) 씨앤아이테크놀로지 박막 증착 장치 및 박막 증착 방법

Similar Documents

Publication Publication Date Title
JP6527640B2 (ja) キャリア超薄型基板
JP6361709B2 (ja) 半導体装置の製造方法
TWI358117B (en) Packaging structure and packaging method thereof
JP6076559B1 (ja) 半導体パッケージのｅｍｉシールド処理工法
KR101689833B1 (ko) Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
KR101604582B1 (ko) 반도체 패키지 코팅 장치
JP2013197209A (ja) 半導体装置及びその製造方法
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
JP2015195398A (ja) 電子部品モジュール及びその製造方法
KR101563910B1 (ko) 반도체 패키지 및 이의 제조 방법
TW201523747A (zh) 半導體裝置之製造方法
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
KR20170059227A (ko) 반도체패키지 스퍼터링 프레임
KR100792145B1 (ko) 반도체 패키지 및 그 제조 방법
US20140353850A1 (en) Semiconductor package and fabrication method thereof
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
US20080083984A1 (en) Wiring board
KR20180042800A (ko) 회로모듈의 제조 방법 및 성막 장치
TW201530723A (zh) 用於處理導線框表面之方法及具有經處理之導線框表面之裝置
CN115466576B (zh) Uv胶带、bga磁控溅射封装方法和bga电子产品
KR102035145B1 (ko) 패키지 커팅 방법
KR20150019354A (ko) 연성회로기판용 플레이트 조립체의 제조방법 및 연성회로기판용 플레이트 조립체
US20180076146A1 (en) Semiconductor device and method of manufacturing the same
KR20130031486A (ko) 반도체 패키지 제조 방법
JP2010245439A (ja) 半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 4