KR20180042800A - 회로모듈의 제조 방법 및 성막 장치 - Google Patents

회로모듈의 제조 방법 및 성막 장치 Download PDF

Info

Publication number
KR20180042800A
KR20180042800A KR1020170132145A KR20170132145A KR20180042800A KR 20180042800 A KR20180042800 A KR 20180042800A KR 1020170132145 A KR1020170132145 A KR 1020170132145A KR 20170132145 A KR20170132145 A KR 20170132145A KR 20180042800 A KR20180042800 A KR 20180042800A
Authority
KR
South Korea
Prior art keywords
circuit module
holder
metal film
adhesive portion
main surface
Prior art date
Application number
KR1020170132145A
Other languages
English (en)
Other versions
KR102016980B1 (ko
Inventor
타다시 노무라
히데오 나카고시
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180042800A publication Critical patent/KR20180042800A/ko
Application granted granted Critical
Publication of KR102016980B1 publication Critical patent/KR102016980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Abstract

(과제) 회로모듈에 실드가 되는 금속막을 고정밀도로 형성한다.
(해결수단) 실장면(10a), 천장면(10b) 및 측면(10c)을 갖는 회로모듈(10)에 실드가 되는 금속막(18)을 형성하는 회로모듈(10)의 제조 방법으로서, 회로모듈(10)을 유지하는 홀더(20)를 사용하여 회로모듈(10)의 실장면(10a)을 홀더(20)의 주면(20a)에 접촉시킨 상태에서, 또한, 실장면(10a)과 주면(20a)이 접촉하는 영역과 다른 영역에 있어서, 주면(20a)으로부터 돌출하는 돌기부(25)를 회로모듈(10)의 외측의 주위에 형성한 상태에서 회로모듈(10)을 유지하는 유지 공정과, 회로모듈(10)의 천장면(10b)의 방향으로부터 성막을 행함으로써 천장면(10b) 및 측면(10c)에 금속막(18)을 형성하는 금속막 형성 공정과, 홀더(20)와 회로모듈(10)을 분리하는 분리 공정을 포함한다.

Description

회로모듈의 제조 방법 및 성막 장치{METHOD FOR MANURACTURING CIRCUIT MODUL AND FILM FORMING APPARATUS}
본 발명은 회로모듈에 실드가 되는 금속막을 형성하는 회로모듈의 제조 방법 및 성막 장치에 관한 것이다.
종래, 기판과, 기판의 주면에 탑재된 복수의 전자부품과, 복수의 전자부품을 덮도록 기판의 주면에 설치된 수지 밀봉부를 구비하는 회로모듈이 알려져 있다. 회로모듈은 직육면체상으로서, 실장면, 천장면 및 측면을 갖고, 천장면 및 측면에는 실드가 되는 금속막이 형성된다.
디바이스의 표면에 금속막을 형성하는 예로서, 특허문헌 1에는 반도체 디바이스를 홀더(지지체)에 접합한 후, 스퍼터링에 의해 반도체 디바이스에 금속막을 형성하는 방법이 개시되어 있다.
일본 특허공개 2014-41923호 공보
그러나, 특허문헌 1에 나타내듯이, 반도체 디바이스를 홀더에 접합하여 스퍼터링을 행하는 방법에서는 반도체 디바이스의 표면에 금속막을 고정밀도로 형성하는 것이 곤란한 경우가 있다. 이 문제는 반도체 디바이스에 한정되지 않고, 회로모듈의 표면에 금속막(실드막)을 형성하는 경우이어도 마찬가지로 일어날 수 있다.
그래서, 본 발명은 이러한 문제점을 감안하여 이루어진 것이며, 회로모듈에 실드가 되는 금속막을 고정밀도로 형성하는 회로모듈의 제조 방법 등을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일형태에 따른 회로모듈의 제조 방법은 실장면, 천장면 및 측면을 갖는 회로모듈에 실드가 되는 금속막을 형성하는 회로모듈의 제조 방법으로서, 상기 회로모듈을 유지하는 홀더를 이용하여, 상기 회로모듈의 상기 실장면을 상기 홀더의 주면에 접촉시킨 상태에서, 또한, 상기 실장면과 상기 주면이 접촉하는 영역과 다른 영역에 있어서 상기 주면으로부터 돌출하는 돌기부를 상기 회로모듈의 외측의 주위의 적어도 일부에 형성한 상태에서 상기 회로모듈을 유지하는 유지 공정과, 상기 회로모듈의 상기 천장면의 방향으로부터 성막을 행함으로써 상기 천장면 및 상기 측면에 상기 금속막을 형성하는 금속막 형성 공정과, 상기 홀더와 상기 회로모듈을 분리하는 분리 공정을 포함한다.
이렇게, 회로모듈의 외측의 주위의 적어도 일부에 돌기부를 형성한 상태에서 회로모듈을 유지해서 성막함으로써 회로모듈에 실드가 되는 금속막을 고정밀도로 형성할 수 있다.
또한 상기 유지 공정에 있어서, 상기 돌기부는 상기 회로모듈의 외측의 전체 주위에 형성되어 있어도 좋다.
이것에 의하면, 회로모듈의 측면의 전체 주위에 있어서, 실드가 되는 금속막을 고정밀도로 형성할 수 있다.
또한 상기 유지 공정에 있어서, 상기 돌기부는 상기 회로모듈의 상기 측면에 대해서 간극을 두고 형성되어 있어도 좋다.
이것에 의하면, 회로모듈의 측면에 형성되는 금속막의 전체가 필요 이상으로 얇아지는 것을 억제할 수 있다.
또한 상기 간극은 상기 금속막 형성 공정에서 상기 측면에 형성되는 상기 금속막의 두께 치수보다 커도 좋다.
이것에 의하면, 회로모듈의 측면에 있어서 필요로 되는 두께의 금속막을 형성할 수 있다.
또한 상기 돌기부의 높이는 상기 회로모듈의 높이보다 낮다.
이것에 의하면, 돌기부보다 높은 위치에 있어서의 회로모듈의 측면에 있어서, 필요로 되는 두께의 금속막을 형성할 수 있다.
또한 상기 유지 공정에 있어서, 상기 홀더에는 복수의 상기 회로모듈이 유지되고, 상기 돌기부는 복수의 상기 회로모듈 사이 및 복수의 상기 회로모듈이 배치되어 있는 영역의 최외측 가장자리의 외측에 형성되어 있어도 좋다.
이것에 의하면, 복수의 회로모듈의 측면의 각각에 실드가 되는 금속막을 고정밀도로 형성할 수 있다.
또한 상기 돌기부는 상기 홀더를 상기 주면측에서 보았을 경우에, 격자상이다.
이것에 의하면, 회로모듈의 측면의 전체 주위에 있어서, 실드가 되는 금속막을 고정밀도로 형성하는 것이 가능해진다.
또한 상기 홀더는 금속 플레이트와, 상기 금속 플레이트 상에 형성되는 점착부와, 격자상의 프레임체를 갖고, 상기 돌기부는 상기 유지 공정의 전 또는 상기 유지 공정에서 상기 점착부 상에 상기 프레임체를 배치함으로써 형성되어도 좋다.
이렇게 점착부 상에 프레임체를 배치함으로써 돌기부의 형상 및 홀더 상의 돌기부의 위치를 정밀도 좋게 형성할 수 있고, 회로모듈에 실드가 되는 금속막을 고정밀도로 형성할 수 있다.
또한 상기 홀더는 금속 플레이트와, 격자상의 프레임체와, 상기 프레임체 상 및 상기 금속 플레이트 상에 형성되는 점착부를 갖고, 상기 돌기부는 상기 유지 공정의 전에서 상기 금속 플레이트 상에 상기 프레임체를 배치한 후, 상기 프레임체를 덮도록 상기 금속 플레이트 상에 상기 점착부를 형성함으로써 형성되어도 좋다.
이렇게 프레임체를 점착부로 덮음으로써 금속막 형성 공정에 있어서 프레임체에 금속막이 형성되지 않게 된다. 그 때문에 예를 들면, 프레임체를 용이하게 재이용하는 것이 가능해진다.
또한 상기 홀더는 금속 플레이트와, 상기 금속 플레이트 상에 형성된 점착부를 갖고, 상기 돌기부는 상기 유지 공정에서 상기 회로모듈의 상기 실장면을 상기 점착부에 접촉시켜서 상기 회로모듈을 상기 점착부에 밀어 넣음으로써 형성되어도 좋다.
이것에 의하면, 홀더에 돌기부를 용이하게 형성할 수 있어 생산 효율을 향상시킬 수 있다.
또한 상기 회로모듈은 상기 회로모듈을 적재하는 프레서 툴에 의해, 상기 측면이 덮여진 상태로 유지되고, 상기 돌기부는 상기 회로모듈이 상기 점착부에 밀어 넣어질 때에, 상기 회로모듈을 유지한 상기 프레서 툴의 외형형상이 전사됨으로써 형성되어도 좋다.
이것에 의하면, 홀더에 돌기부를 용이하게 형성할 수 있어 생산 효율을 향상시킬 수 있다. 또한 돌기부를 정밀도 좋게 형성할 수 있고, 회로모듈에 금속막을 고정밀도로 형성할 수 있다.
또한 상기 실장면에는 상기 회로모듈의 외부단자가 노출되고, 상기 측면에는 상기 회로모듈의 그라운드 전극이 노출되고, 상기 금속막은 상기 실장면에 형성되지 않고, 상기 측면에 노출된 상기 그라운드 전극에 전기적으로 접속하도록 상기 천장면 및 상기 측면에 형성되어 있어도 좋다.
이것에 의하면, 회로모듈의 실드 효과를 향상시킬 수 있다.
또한 본 발명의 일형태에 따른 성막 장치는 실장면, 천장면 및 측면을 갖는 회로모듈에 실드가 되는 금속막을 형성하는 성막 장치로서, 챔버와, 상기 챔버 내에 설치된 성막용 금속재료부와, 상기 챔버 내에 설치되고, 상기 회로모듈의 상기 천장면이 상기 성막용 금속재료부에 대향하도록 상기 회로모듈을 유지하는 홀더를 구비하고, 상기 홀더는 상기 회로모듈의 상기 실장면을 상기 홀더의 주면에 접촉시킨 상태에서, 또한, 상기 실장면과 상기 주면이 접촉하는 영역과 다른 영역에 있어서 상기 주면으로부터 돌출하는 돌기부를 상기 회로모듈의 외측의 주위의 적어도 일부에 형성한 상태에서 상기 회로모듈을 유지한다.
이 성막 장치를 사용함으로써 회로모듈에 금속막을 고정밀도로 형성할 수 있다.
(발명의 효과)
본 발명은 회로모듈에 실드가 되는 금속막을 고정밀도로 형성할 수 있다.
도 1은 실시형태 1에 따른 제조 방법으로 제작되는 회로모듈을 모식적으로 나타내는 단면도이다.
도 2는 비교예에 있어서의 회로모듈의 제조 방법을 나타내는 도면이다.
도 3a는 비교예에 있어서의 회로모듈의 제조 방법의 과제의 일례를 나타내는 도면이다.
도 3b는 비교예에 있어서의 회로모듈의 제조 방법의 다른 과제를 나타내는 도면이다.
도 4는 실시형태 1에 따른 회로모듈의 제조 방법을 나타내는 플로우차트이다.
도 5는 실시형태 1에 따른 회로모듈의 제조 방법을 나타내는 도면으로서, (a)∼(d)는 각 공정에 있어서의 회로모듈 및 홀더의 단면을 나타내는 도면이다.
도 6은 도 5의 (a)에 나타내는 홀더의 평면도이다.
도 7은 도 5의 (b)에 나타내는 회로모듈 및 홀더의 평면도이다.
도 8은 도 5의 (b)의 일부를 확대한 단면도이다.
도 9는 도 5의 (c)의 일부를 확대한 단면도이다.
도 10은 실시형태 1의 금속막 형성 공정에서 사용되는 성막 장치를 모식적으로 나타내는 도면이다.
도 11은 실시형태 1의 금속막 형성 공정에 있어서의 회로모듈 및 홀더의 다른 예를 나타내는 단면도이다.
도 12는 실시형태 2에 따른 회로모듈의 제조 방법을 나타내는 도면으로서, (a)∼(d)는 각 공정에 있어서의 회로모듈 및 홀더의 단면을 나타내는 도면이다.
도 13은 실시형태 3에 따른 회로모듈의 제조 방법에 있어서, 돌기부를 형성하는 방법을 나타내는 도면이다.
도 14는 다른 형태의 유지 공정에 있어서의 회로모듈 및 홀더의 평면도이다.
도 15는 다른 형태의 회로모듈을 모식적으로 나타내는 단면도이다.
(실시형태 1)
[1-1.회로모듈의 구성]
우선, 실시형태 1에 따른 제조 방법으로 제작되는 회로모듈(10)의 구성에 대해서 설명한다. 도 1은 회로모듈(10)을 모식적으로 나타내는 단면도이다.
회로모듈(10)은 예를 들면, 이동체 통신 단말에 내장되는 고주파 모듈이다. 회로모듈(10)은 기판(11)과, 기판(11)의 주면(11m)에 탑재된 복수의 전자부품(12)과, 복수의 전자부품(12)을 덮도록 기판(11)의 주면(11m)에 형성된 밀봉부(17)를 구비하고 있다. 또한 회로모듈(10)은 예를 들면, 직육면체상이며, 실장면(10a), 천장면(10b) 및 측면(10c)을 갖고 있다. 회로모듈(10)의 실장면(10a)에는 금속막(18)이 형성되어 있지 않고, 천장면(10b) 및 측면(10c)에 실드가 되는 금속막(18)이 형성되어 있다.
또, 회로모듈(10)의 실장면(10a)은 회로모듈(10)이 땜납 등을 통해 프린트 배선판의 주면에 실장될 때의 프린트 배선판의 주면과 대향하는 면이다.
회로모듈(10)의 기판(11)으로서는 세라믹 기판 또는 유리 에폭시 기판 등이 이용된다. 기판(11)은 복수의 기재층에 의해 형성되는 다층기판이며, 그 두께는 예를 들면, 1mm이다. 기판(11)의 주면(11m) 또는 내부에는 복수의 전자부품(12)의 각각과 접속하는 도체 패턴(14)이 형성되어 있다. 도체 패턴(14)의 재료로서는, 예를 들면 Cu 등이 이용된다. 복수의 전자부품(12)의 예로서는 탄성파 소자, IC 소자, 칩상 콘덴서, 칩상 인덕터 등을 들 수 있다. 밀봉부(17)는 주제인 에폭시 수지 등의 열경화성 수지 재료와, 이 수지 재료 내에 분산된 필러를 포함한다. 밀봉부(17)의 두께는 예를 들면, 1mm이다.
금속막(18)은 스퍼터링 등에 의해 형성되는 실드막이며, 그 두께는 예를 들면, 1㎛ 이상 20㎛ 이하이다. 금속막(18)의 두께는 천장면(10b) 부분과 측면(10c) 부분의 두께가 달라도 좋고, 예를 들면, 천장면(10b) 부분의 쪽이 측면(10c) 부분보다 두꺼워지도록 형성되어 있어도 좋다. 금속막(18)의 재료로서는 예를 들면, Cu, Ag, Ni 등이 사용된다. 복수 종류의 금속막을 적층함으로써 금속막(18)을 형성해도 좋다.
회로모듈(10)의 실장면(10a)에는 외부단자(13a,13b)가 설치되어 있다. 외부단자(13a,13b)는 땜납 범프 또는 도전성 수지이며, 그 두께(높이 치수)는 예를 들면, 0.1mm이다. 한쪽의 외부단자(13a)는 비아 도체(16)를 통해 기판(11)의 주면(11m)의 도체 패턴(14)에 접속되어 있다. 다른쪽의 외부단자(13b)는 비아 도체(16)를 통해 그라운드 전극(15)에 접속되어 있다. 그라운드 전극(15)은 회로모듈(10)의 측면(10c)에 노출되고, 금속막(18)에 접속되어 있다. 금속막(18)을 그라운드 전극(15)을 통해 접지함으로써 회로모듈(10)과 외부기기의 전자파 간섭을 억제할 수 있다. 또, 외부단자(13a,13b)는 LGA(Land Grid Array)와 같은 전극이어도 좋다.
회로모듈(10)의 측면(10c)의 일부를 구성하는 기판(11)의 측면에는 테이퍼상의 금속막(18)이 형성되어 있다. 테이퍼상의 금속막(18)으로 이루어지는 테이퍼부(18T)는 구체적으로는 측면(10c)에 노출한 그라운드 전극(15)과, 측면(10c)과 실장면(10a)이 교차하는 측면 하단(10d) 사이에 형성되어 있다. 테이퍼부(18T)는 측면(10c)의 금속막(18)의 막두께 변화가 큰 개소를 기점으로 해서 측면 하단(10d)까지 막두께가 서서히 작아지고, 측면 하단(10d)에서는 막두께가 0㎛ 또는 0㎛에 가까운 값(0㎛보다 크고 1㎛ 이하)으로 되어 있다.
[1-2.비교예에 있어서의 회로모듈의 제조 방법의 과제]
다음에 비교예에 있어서의 회로모듈의 제조 방법의 과제에 대해서 설명한다. 도 2는 비교예에 있어서의 회로모듈(110)의 제조 방법을 나타내는 도면이다.
비교예에 있어서의 회로모듈(110)은 기판(111)과, 복수의 전자부품(112)과, 밀봉부(117)를 구비하고 있다. 또한 회로모듈(110)은 실장면(110a), 천장면(110b) 및 측면(110c)을 갖고 있다.
비교예에 있어서의 제조 방법에서는 우선 도 2의 (a)에 나타내듯이 접착제(122)가 도포된 홀더(121)를 사용해서 회로모듈(110)을 유지한다. 구체적으로는 홀더(121)의 표면에 도포된 접착제(122)에 회로모듈(110)의 실장면(110a)을 접촉시켜서 회로모듈(110)을 부착시킨다.
다음에 도 2의 (b)에 나타내듯이, 회로모듈(110)의 천장면(110b) 및 측면(110c)에 금속막(118)을 형성한다. 이 금속막(118)은 스퍼터링 등에 의해 형성된다. 또, 금속막(118)을 형성할 때에, 회로모듈(110)의 배치 영역 이외의 접착제(122) 상에도 금속막(118)이 형성된다.
다음에 도 2의 (c)에 나타내듯이, 회로모듈(110)을 홀더(121)의 접착제(122)로부터 떼어낸다. 이들의 공정에 의해, 천장면(110b) 및 측면(110c)에 실드가 되는 금속막(118)이 형성된 회로모듈(110)이 제작된다.
그러나, 상기와 같은 비교예에 따른 회로모듈(110)의 제조 방법에서는 이하에 나타내는 문제가 일어날 수 있다.
예를 들면, 금속막(118)을 형성한 후, 도 3a에 나타내듯이, 회로모듈(110)을 홀더(121)로부터 떼어낼 때에 가로방향의 힘을 가하면, 회로모듈(110)의 측면(110c)보다 외측에서 금속막(118)이 분단되는 일이 있다. 이에 따라 회로모듈(110)의 금속막(118)에 버(118a)가 형성되어 외관불량이 되는 일이 있다.
또한 회로모듈(110)을 홀더(121)에 고정할 때에, 도 3b에 나타내듯이, 회로모듈(110)의 자세가 기울어 실장면(110a)의 단부가 뜬 상태로 유지되는 경우가 있다. 이 상태에서 성막을 행하면, 실장면(110a)의 단부에도 금속막(118)이 형성되고, 회로모듈(110)의 신호용의 외부단자에 접촉해서 쇼트 불량이 되는 일이 있다.
이렇게, 비교예에 따른 금속막(118)의 형성 방법에서는 금속막(118)에 버(118a)가 형성되거나, 실장면(110a)에도 금속막(118)이 형성되거나 해서, 회로모듈(110)에 금속막(118)을 고정밀도로 형성하는 것이 곤란하다.
본 발명의 회로모듈의 제조 방법은 이하의 공정을 포함함으로써, 회로모듈에 금속막(실드막)을 고정밀도로 형성할 수 있다.
[1-3.회로모듈의 제조 방법]
이하, 본 발명의 실시형태에 따른 회로모듈(10)의 제조 방법에 대해서, 도면을 이용하여 상세하게 설명한다. 또, 이하에서 설명하는 실시형태는 모두 본 발명의 바람직한 일구체예를 나타내는 것이다. 이하의 실시형태에서 나타내어지는 수치, 형상, 재료, 구성요소, 구성요소의 배치 위치 및 접속 형태, 스텝, 스텝의 순서 등은 일례이며, 본 발명을 한정하는 주지는 아니다. 또한 이하의 실시형태에 있어서의 구성요소 중, 본 발명의 최상지 개념을 나타내는 독립 청구항에 기재되어 있지 않은 구성요소에 대해서는 보다 바람직한 형태를 구성하는 임의의 구성요소로서 설명된다.
도 4는 회로모듈(10)의 제조 방법을 나타내는 플로우차트이며, 회로모듈(10)에 실드가 되는 금속막(18)을 형성하는 공정을 순차적으로 나타내고 있다.
도 5는 도 4의 각 공정에 있어서의 회로모듈(10) 및 홀더(20)의 단면을 나타내는 도면이다. 또, 도 5에서는 절단면만을 단면으로서 나타내고, 지면 안측(Y방향 플러스측)에 위치하는 구성요소의 기재를 생략하고 있다. 또한 도 5에서는 회로모듈(10)에 있어서의 전자부품(12), 도체 패턴(14), 그라운드 전극(15), 비아 도체(16) 및 외부단자(13a,13b)의 기재를 생략하고 있다.
실시형태 1에 따른 회로모듈(10)의 제조 방법은 도 4에 나타내듯이, 홀더(20)에 돌기부(25)를 형성하는 돌기부 형성 공정(S11)과, 홀더(20)로 회로모듈(10)을 유지하는 유지 공정(S12)과, 회로모듈(10)에 금속막(18)을 형성하는 금속막 형성 공정(S13)과, 홀더(20)와 회로모듈(10)을 분리하는 분리 공정(S14)을 포함한다.
우선, 도 5의 (a)에 나타내듯이, 홀더(20)의 주면(20a)에 돌기부(25)를 형성한다(S11).
홀더(20)는 회로모듈(10)을 유지하기 위한 지그이며, 스테인레스 재료 등으로 이루어지는 평판상의 금속 플레이트(21)와, 금속 플레이트(21) 상에 형성된 점착부(22)를 갖는다.
점착부(22)는 양면 점착 시트이며, 기재 시트와, 기재 시트의 한쪽의 면에 형성된 제1점착부(22a)와, 다른쪽의 면에 형성된 제2점착부(22b)에 의해 구성된다. 점착부(22)는 제2점착부(22b)를 통해 금속 플레이트(21)에 부착되고, 제1점착부(22a)의 표면은 노출되어 있다. 제1점착부(22a)의 노출된 평탄면이 홀더(20)의 주면(20a)이 된다.
점착부(22)는 예를 들면, 가열에 의해 점착력이 저하되는 시트(열박리 시트:니폰 덴코 가부시키가이샤제)이다. 제1점착부(22a) 및 제2점착부(22b) 각각의 점착력 저하 온도는 금속막 형성시의 온도보다 높고, 제1점착부(22a)의 점착력 저하 온도는 제2점착부(22b)의 점착력 저하 온도보다 낮다.
홀더(20)의 주면(20a)에는 격자상의 프레임체(26)가 배치된다. 프레임체(26)는 예를 들면, 스테인레스 등의 금속재료에 의해 형성된다. 본 실시형태에서는 이 프레임체(26)가 홀더(20)의 주면(20a)으로부터 수직방향으로 돌출하는 돌기부(25)가 된다.
도 6은 도 5의 (a)에 나타내는 홀더(20)의 평면도이다.
프레임체(26)는 도 6에 나타내듯이, 행렬상으로 형성된 복수의 개구(26a)를 갖고 있다. 개구(26a)는 직사각형상이며, 회로모듈(10)의 외형보다 크고, 프레임체(26)를 두께방향으로 관통하고 있다. 또한 프레임체(26)는 도 5의 (a)에 나타내듯이, 격자의 절단면이 사다리꼴형상이며, 하변이 점착부(22)에 접촉하고, 상변을 향함에 따라 끝이 좁아지게 되어 있다. 또한, 격자의 절단면의 형상은 사다리꼴형상에 한정되지 않고, 삼각형상, 사각형상, 다각형상, 반원형상 또는 계단상이어도 좋다.
이렇게, 점착부(22) 상에 프레임체(26)를 배치함으로써 홀더(20)에 돌기부(25)를 형성한다. 이에 따라 홀더(20)는 금속 플레이트(21)와, 점착부(22)와, 돌기부(25)를 갖는다.
다음에 도 5의 (b)에 나타내듯이, 홀더(20)를 사용해서 복수의 회로모듈(10)을 유지한다(S12).
구체적으로는 다이서 등으로 메인 기판을 개편화하고, 직사각형상의 복수의 회로모듈(10)을 형성한다. 그리고, 회로모듈(10)의 실장면(10a)이 홀더(20)의 주면(20a)과 접촉하도록 실장기 등을 이용하여 회로모듈(10)을 홀더(20) 상에 배치한다. 이에 따라, 홀더(20)는 회로모듈(10)의 실장면(10a)을 홀더(20)의 주면(20a)에 접촉시킨 상태에서, 또한 천장면(10b) 및 측면(10c)을 노출시킨 상태에서 회로모듈(10)을 유지한다.
도 7은 도 5의 (b)에 나타내는 회로모듈(10) 및 홀더(20)의 평면도이다. 도 8은 도 5의 (b)의 일부를 확대한 단면도이다.
도 7 및 도 8에 나타내듯이, 홀더(20) 상에 회로모듈(10)을 배치할 때는 회로모듈(10)이 돌기부(25)에 겹치지 않고, 프레임체(26)의 개구(26a) 내에 위치하도록 배치한다. 이 배치에 의해, 홀더(20)는 복수의 회로모듈(10)의 사이에 돌기부(25)를 형성한 상태에서, 및, 복수의 회로모듈(10)이 배치되어 있는 영역의 최외측 가장자리의 외측에 돌기부(25)를 형성한 상태에서 회로모듈(10)을 유지한다. 즉, 홀더(20)는 회로모듈(10)의 실장면(10a)과 홀더(20)의 주면(20a)이 접촉하는 영역과 다른 영역에 있어서, 주면(20a)으로부터 돌출하는 돌기부(25)를 갖고, 이 돌기부(25)를 각 회로모듈(10)의 외측의 주위에 형성한 상태에서, 회로모듈(10)을 유지한다.
돌기부(25)는 도 7에 나타내듯이, 각 회로모듈(10)의 전체 주위에 형성되어 있다. 단, 그것에 한정되지 않고, 돌기부(25)는 각 회로모듈(10)의 주위를 점재하듯이 형성되어 있어도 좋고, 직사각형상을 한 회로모듈(10)의 주위의 일부인 1변 또는 2변에 형성되어 있어도 좋다.
또한 돌기부(25)는 도 8에 나타내듯이, 회로모듈(10)의 측면(10c)의 근방에 형성되어 있다. 즉, 돌기부(25)는 회로모듈(10)의 측면(10c)에 대해서 간극(c1)을 두고 형성된다. 간극(c1)은 예를 들면, 1㎛ 이상 6㎛ 이하이며, 밀봉부(17)의 측면에 형성되는 금속막(18)의 두께(t1)보다 커지도록 설정된다. 돌기부(25)의 단면이 사다리꼴 형상인 경우에는 돌기부(25)의 하변에 있어서의 간극(c1)보다 상변에 있어서의 간극(c2)의 쪽이 크다. 또한 돌기부(25)의 높이(h2)는 회로모듈(10)의 높이(h1)보다 낮고, 또한, 회로모듈(10)의 기판(11)의 높이(두께 치수)보다 낮은 것이 바람직하다.
다음에 도 5의 (c)에 나타내듯이, 회로모듈(10)의 천장면(10b) 및 측면(10c)에 금속막(18)을 형성한다(S13). 구체적으로는 스퍼터 장치 등의 성막 장치(50)를 이용하여 복수의 회로모듈(10)의 각각에 금속막(18)을 형성한다.
도 10은 성막 장치(50)를 나타내는 모식도이다. 성막 장치(50)는 챔버(51)와, 챔버(51) 내에 설치된 성막용 금속재료부(52)와, 회로모듈(10)을 유지하는 홀더(20)를 구비하고 있다.
챔버(51) 내는 도면에 나타나 있지 않은 감압 펌프에 의해 배기되어, 예를 들면, 10-4Pa 정도의 진공도로 유지되어 있다. 챔버(51) 내에는 아르곤 가스 등의 불활성 가스가 도입된다.
성막용 금속재료부(52)는 Cu, Ag 또는 Ni 등의 금속재료를 포함하는 타겟이다. 성막용 금속재료부(52)의 상측에는 전극판(53)이 설치된다. 성막용 금속재료부(52)는 전극판(53)에 착탈 가능하게 부착된다.
챔버(51)의 하부에는 회로모듈(10)을 유지하고 있는 홀더(20)가 배치된다. 홀더(20)의 하측에는 홀더 부착부(54)가 설치된다. 홀더(20)는 회로모듈(10)의 천장면(10b)이 성막용 금속재료부(52)에 대향하도록 홀더 부착부(54)에 유지된다. 홀더(20)는 홀더 부착부(54)에 대해서 착탈 가능하다.
홀더(20)와 전극판(53) 사이에는 전원(55)이 설치된다. 전원(55)은 전극판(53) 및 성막용 금속재료부(52)측이 음극이 되도록 접속된다. 홀더(20)측은 양극이며, 접지된다.
홀더(20)와 전극판(53) 사이에 고전압을 인가함으로써 음극측이 되는 성막용 금속재료부(타겟)(52)에 플라즈마 중의 이온이 충돌하여, 성막용 금속재료부(52)의 성막입자가 떨어져 나온다. 이에 따라, 떨어져 나온 성막입자가 회로모듈(10)의 천장면(10b) 및 측면(10c)에 부착해서 금속막(18)이 형성된다. 이에 따라 금속막(18)이 측면(10c)에 노출한 그라운드 전극(15)에 접속된다. 또, 금속막(18)은 회로모듈(10)이 배치되어 있는 영역 이외의 돌기부(25) 및 점착부(22)에도 형성된다.
본 실시형태에서는 회로모듈(10)의 외측의 주위에 돌기부(25)가 형성되어 있으므로, 성막시에 있어서 돌기부(25)가 장벽이 되고, 상기 성막입자가 회로모듈(10)의 측면(10c)의 하부(실장면(10a)측)로 진입하기 어렵게 되어 있다. 그 때문에 측면(10c)에 형성되는 금속막(18)은 측면(10c)과 실장면(10a)이 교차하는 측면 하단(10d)을 향할수록 얇아지고, 측면(10c)의 하부에는 테이퍼상의 금속막(18)으로 이루어지는 테이퍼부(18T)가 형성된다. 측면 하단(10d)에서는 금속막(18)의 두께가 0㎛ 또는 0㎛에 가까운 값이 되고, 측면 하단(10d)을 따라 금속막(18)이 분단되기 쉽게 되어 있다.
금속막 형성 공정(S13)이 종료한 후, 도 5의(d)에 나타내듯이, 홀더(20)로부터 복수의 회로모듈(10)을 분리한다(S14).
구체적으로는 양면 점착 시트인 점착부(22)로부터 복수의 회로모듈(10)을 떼어낸다. 점착부(22)로서 열박리 시트를 사용한 경우에는 열처리를 행함으로써(예를 들면, 100℃), 제1점착부(22a)의 점착력을 저하시킨다. 이 열처리에 의해, 회로모듈(10)을 점착부(22)로부터 떼어낸다. 또한, 온도를 더 올려서 열처리를 행함으로써(예를 들면, 120℃), 제2점착부(22b)의 점착력을 저하시켜서 점착부(22)를 금속 플레이트(21)로부터 박리한다. 프레임체(26)는 점착부(22)로부터 분리되고, 필요에 따라 재이용된다.
본 실시형태에서는 회로모듈(10)의 측면 하단(10d)에 있어서 금속막(18)의 두께가 0㎛ 또는 0㎛에 가까운 값으로 되어 형성된다. 그 때문에 회로모듈(10)을 홀더(20)로부터 분리할 때, 측면 하단(10d)을 따라, 즉, 회로모듈(10)의 측면(10c)에 형성된 금속막(18)과 홀더(20)에 형성된 금속막(18)의 경계를 따라 금속막(18)을 분단할 수 있고, 금속막(18)의 버의 발생을 억제할 수 있다. 이것에 의해, 회로모듈(10)에 금속막(18)을 고정밀도로 형성할 수 있다.
[1-4.효과 등]
본 실시형태에 따른 회로모듈(10)의 제조 방법은 실장면(10a), 천장면(10b) 및 측면(10c)을 갖는 회로모듈(10)에 실드가 되는 금속막(18)을 형성하는 회로모듈(10)의 제조 방법으로서, 회로모듈(10)을 유지하는 홀더(20)를 사용하여 회로모듈(10)의 실장면(10a)을 홀더(20)의 주면(20a)에 접촉시킨 상태에서, 또한 실장면(10a)과 주면(20a)이 접촉하는 영역과 다른 영역에 있어서, 주면(20a)으로부터 돌출하는 돌기부(25)를 회로모듈(10)의 외측의 주위에 형성한 상태에서 회로모듈(10)을 유지하는 유지 공정(S12)과, 회로모듈(10)의 천장면(10b)의 방향으로부터 성막을 행함으로써 천장면(10b) 및 측면(10c)에 금속막(18)을 형성하는 금속막 형성 공정(S13)과, 홀더(20)와 회로모듈(10)을 분리하는 분리 공정(S14)을 포함한다.
이렇게 회로모듈(10)의 외측의 주위에 돌기부(25)를 형성함으로써 회로모듈(10)의 측면(10c)의 하부에 있어서 금속막(18)이 얇게 형성된다. 이에 따라 회로모듈(10)과 홀더(20)를 분리할 때에, 금속막(18)이 회로모듈(10)의 측면 하단(10d)을 따라 분단되고, 회로모듈(10)의 측면(10c)에 금속막(18)의 버가 형성되는 것을 억제할 수 있다.
또한 회로모듈(10)의 외측의 주위에 돌기부(25)를 형성함으로써, 도 11에 나타내듯이, 실장면(10a)이 홀더(20)에 대해서 뜬 상태에서 고정되었을 경우이어도 돌기부(25)가 장벽으로 되어 성막입자가 실장면(10a)에 부착되기 어렵다. 이에 따라 회로모듈(10)의 실장면(10a)에 금속막(18)이 형성되는 것을 억제할 수 있다.
이렇게, 본 실시형태에 의하면, 회로모듈(10)에 실드가 되는 금속막(18)을 고정밀도로 형성할 수 있다.
또한 본 실시형태에 따른 성막 장치(50)는 실장면(10a), 천장면(10b) 및 측면(10c)을 갖는 회로모듈(10)에 실드가 되는 금속막(18)을 형성하는 성막 장치(50)로서, 챔버(51)와, 챔버(51) 내에 설치된 성막용 금속재료부(52)와, 챔버(51) 내에 설치되고, 회로모듈(10)의 천장면(10b)이 성막용 금속재료부(52)에 대향하도록 회로모듈(10)을 유지하는 홀더(20)를 구비하고, 홀더(20)는 회로모듈(10)의 실장면(10a)을 홀더(20)의 주면(20a)에 접촉시킨 상태에서, 또한, 실장면(10a)과 주면(20a)이 접촉하는 영역과 다른 영역에 있어서, 주면(20a)으로부터 돌출하는 돌기부(25)를 회로모듈(10)의 외측의 주위에 형성한 상태에서, 회로모듈(10)을 유지한다.
이 성막 장치(50)를 사용함으로써 회로모듈(10)에 금속막(18)을 고정밀도로 형성할 수 있다.
(실시형태 2)
실시형태 2에 따른 회로모듈(10)의 제조 방법은 점착부(22)를 변형시켜서 돌기부(25)를 형성하는 점에서, 점착부(22) 상에 프레임체(26)를 배치해서 돌기부(25)를 형성하는 실시형태 1과 다르다.
실시형태 2에 따른 회로모듈(10)의 제조 방법은 돌기부 형성 공정(S11)과, 유지 공정(S12)과, 금속막 형성 공정(S13)과, 분리 공정(S14)을 포함한다.
도 12는 실시형태 2에 따른 회로모듈(10)의 제조 방법을 나타내는 도면으로서, (a)∼(d)는 각 공정에 있어서의 회로모듈(10) 및 홀더(20)의 단면을 나타내는 도면이다. 또, 도 12에서는 절단면만을 단면으로서 나타내고, 또한 전자부품(12), 도체 패턴(14), 그라운드 전극(15), 비아 도체(16) 및 외부단자(13a,13b)의 기재를 생략하고 있다.
우선, 도 12의 (a)에 나타내듯이, 홀더(20)의 주면(20a)에 돌기부(25)를 형성한다(S11). 또, 실시형태 2에 있어서의 홀더(20)의 주면(20a)은 제1점착부(22a)의 평탄면을 가리킨다.
실시형태 2에서는 돌기부(25)를 형성하기 위해서, 우선, 금속 플레이트(21) 상에 격자상의 프레임체(26)를 배치하고, 다음에 프레임체(26)를 덮도록 금속 플레이트(21) 상에 점착부(22)를 형성한다. 점착부(22)는 양면 점착 시트이며, 프레임체(26)의 외형을 따라 접합된다. 이렇게, 점착부(22) 중 프레임체(26)를 덮는 부분을 변형시켜서, 점착부(22)를 주면(20a)으로부터 수직방향으로 돌출시킴으로써 홀더(20)에 돌기부(25)를 형성한다.
실시형태 2의 돌기부(25)는 프레임체(26)의 일부와, 프레임체(26)를 덮는 점착부(22)의 일부로 구성되어 있는 점에서 실시형태 1의 돌기부(25)와 다르지만, 그 밖의 형태는 실시형태 1과 같다. 이후의 유지 공정(S12), 금속막 형성 공정(S13) 및 분리 공정(S14)은 도 12의 (b)∼(d)에서 각각 나타내듯이, 실시형태 1과 동일하며, 설명을 생략한다.
실시형태 2에서는 회로모듈(10)을 유지하는 홀더(20)를 사용해서 회로모듈(10)의 실장면(10a)을 홀더(20)의 주면(20a)에 접촉시킨 상태에서, 또한, 실장면(10a)과 주면(20a)이 접촉하는 영역과 다른 영역에 있어서, 주면(20a)으로부터 돌출하는 돌기부(25)를 회로모듈(10)의 외측의 주위에 형성한 상태에서, 회로모듈(10)을 유지한다. 그리고, 회로모듈(10)의 천장면(10b)의 방향으로부터 성막을 행함으로써 천장면(10b) 및 측면(10c)에 금속막(18)을 형성한 후, 홀더(20)와 회로모듈(10)을 분리한다. 이에 따라 회로모듈(10)에 실드가 되는 금속막(18)을 고정밀도로 형성할 수 있다.
(실시형태 3)
실시형태 3에 따른 회로모듈(10)의 제조 방법은 프레임체(26)를 사용하지 않고 점착부(22)를 변형시켜서 돌기부(25)를 형성하는 점에서, 프레임체(26)를 사용해서 돌기부(25)를 형성하는 실시형태 1 및 2와 다르다.
도 13은 실시형태 3에 따른 회로모듈(10)의 제조 방법에 있어서, 돌기부(25)를 형성하는 방법을 나타내는 도면이다.
실시형태 3의 홀더(20)는 금속 플레이트(21)와 점착부(22)에 의해 구성되어 있다.
우선, 도 13의 (a)에 나타내듯이, 회로모듈(10)을 적재하기 위한 프레서 프레서 툴(30)을 사용해서 회로모듈(10)을 유지한다. 회로모듈(10)의 측면(10c)은 프레서 툴(30)의 측면부(31)에 의해 덮여져 있다.
다음에 도 13의 (b)에 나타내듯이,프레서 툴(30)을 이동시켜서 회로모듈(10)을 홀더(20)의 점착부(22)에 밀어 넣고, 홀더(20)에 회로모듈(10)을 고정시킨다. 그 때, 점착부(22)에 프레서 툴(30)의 외형형상을 전사함으로써 점착부(22)를 변형시켜 돌기부(25)를 형성한다. 구체적으로는 프레서 툴(30)의 측면부(31) 및 저면부(32)를 점착부(22)에 박히게 하여 점착부(22)의 일부를 측면부(31)를 따라 솟아오르게 한다.
다음에 도 13의 (c)에 나타내듯이, 프레서 툴(30)에 의한 회로모듈(10)의 유지를 해제하여 프레서 툴(30)을 홀더(20)로부터 떼어 놓는다. 이들의 공정에 의해, 홀더(20)에 돌기부(25)를 형성한다.
실시형태 3의 돌기부(25)는 점착부(22)만으로 구성되어 있는 점에서 실시형태 1의 돌기부(25)와 다르지만, 그 밖의 형태는 실시형태 1과 같다. 이후의 금속막 형성 공정(S13) 및 분리 공정(S14)은 실시형태 1과 같으며, 설명을 생략한다.
실시형태 3에서는 회로모듈(10)을 유지하는 홀더(20)를 사용하여 회로모듈(10)의 실장면(10a)을 홀더(20)의 주면(20a)에 접촉시킨 상태에서, 또한, 실장면(10a)과 주면(20a)이 접촉하는 영역과 다른 영역에 있어서, 주면(20a)으로부터 돌출하는 돌기부(25)를 회로모듈(10)의 외측의 주위에 형성한 상태에서, 회로모듈(10)을 유지한다. 그리고, 회로모듈(10)의 천장면(10b)의 방향으로부터 성막을 행함으로써 천장면(10b) 및 측면(10c)에 금속막(18)을 형성한 후, 홀더(20)와 회로모듈(10)을 분리한다. 이에 따라 회로모듈(10)에 실드가 되는 금속막(18)을 고정밀도로 형성할 수 있다.
(다른 형태)
이상, 본 발명에 따른 회로모듈(10)의 제조 방법 등에 대해서, 실시형태 1∼3에 의거하여 설명했지만, 본 발명은 이들 실시형태 1∼3에 한정되지 않는다. 본 발명의 주지를 일탈하지 않는 한, 당업자가 생각해 낸 각종 변형을 실시형태에 실시한 것이나, 실시형태 1∼3에 있어서의 일부의 구성요소를 조합해서 구축되는 다른 형태도 본 발명의 범위 내에 포함된다.
예를 들면, 도 14에 나타내듯이, 회로모듈(10)은 평면으로 본 경우에 사다리꼴 형상이어도 좋다. 레이저를 이용하여 친기판을 개편화하는 경우에는 회로모듈(10)의 평면형상을 사다리꼴 등의 이형상으로 하는 것이 가능하다. 회로모듈(10)을 이형상으로 한 경우에는 격자상의 프레임체(26)를 각 회로모듈(10)의 형상에 맞춰서 형성하면 좋다.
실시형태 1에서는 점착부(22)에 격자상의 프레임체(26)를 배치한 후, 복수의 회로모듈(10)의 각각을 프레임체(26)의 개구(26a) 내에 배치했지만, 그것에 한정되지 않는다. 예를 들면, 순서를 반대로 해서 복수의 회로모듈(10)을 점착부(22)에 배치한 후, 각 회로모듈(10) 사이에 격자가 위치하도록 프레임체(26)를 배치해도 좋다. 즉, 유지 공정(S12)에 있어서, 홀더(20)가 회로모듈(10)의 실장면(10a)을 홀더(20)의 주면(20a)에 접촉시킨 상태에서, 또한, 돌기부(25)를 회로모듈(10)의 외측의 주위에 설치한 상태에서 , 회로모듈(10)을 유지하고 있으면, 나중의 금속막 형성 공정(S13) 및 분리 공정(S14)을 거쳐 금속막을 고정밀도로 형성할 수 있다.
실시형태 2에서는 금속 플레이트(21)와 격자상의 프레임체(26)를 별체로 하고 있지만, 그것에 한정되지 않는다. 예를 들면, 금속 플레이트(21)와 프레임체(26)를 일체물의 지그로 형성하고, 일체물의 지그의 요철면에 점착부(22)를 배치함으로써 돌기부(25)를 갖는 홀더(20)를 형성해도 좋다.
예를 들면, 점착부(22)는 양면 점착 시트에 한정되지 않고, 금속 플레이트(21)에 접착제를 도포함으로써 형성해도 좋다. 점착부(22)를 접착제로 형성한 경우이어도 본 실시형태와 같이, 회로모듈(10)의 외측의 주위에 돌기부(25)를 형성함으로써, 비교예에 나타내는 문제가 발생하는 것을 억제할 수 있다. 즉, 회로모듈(10)을 홀더(20)로부터 분리할 때에 금속막(18)에 버가 형성되거나 성막시에 있어서 실장면(10a)에 금속막(18)이 형성되거나 하는 것을 억제할 수 있다. 또, 이 경우, 접착제로서, 열처리 또는 자외선 조사에 의해 점착력이 저하하는 재료를 사용해도 좋다.
예를 들면, 점착부(22)는 금속 플레이트(21)의 한쪽 평면의 전체를 덮도록 금속 플레이트(21)에 접착되어 있어도 좋다. 구체적으로는 점착부(22)인 양면 점착 시트의 면적이 금속 플레이트(21)의 한쪽 평면의 면적보다 크고, 양면 점착 시트의 외주 단부가 금속 플레이트(21)의 외주 단부보다 외부로 돌출되어 있어도 좋다. 이 구성에 의하면, 금속 플레이트(21)의 한쪽 평면에 금속막이 형성되는 것을 억제할 수 있으므로, 양산 사용에 의한 금속 플레이트(21)의 열화를 억제할 수 있다.
예를 들면, 성막 장치(50)는 2극 스퍼터, 마그네트론 스퍼터, 고주파 스퍼터, 반응성 스퍼터 등의 스퍼터 장치이어도 좋고, 증발원인 성막용 금속재료부를 갖는 증착 장치이어도 좋다.
예를 들면, 도 15에 나타내듯이, 회로모듈(10A)은 기판(11)과, 기판(11)의 주면(11m,11n)에 탑재된 복수의 전자부품(12)과, 복수의 전자부품(12)을 덮도록 기판(11)의 주면(11m,11n)의 각각에 설치된 밀봉부(17)를 구비하고 있어도 좋다.
이 회로모듈(10A)에서는 실장면(10a)(주면(11n)측의 밀봉부(17))에 금속막(18)이 형성되어 있지 않지만, 천장면(10b) 및 측면(10c)에는 실드가 되는 금속막(18)이 형성되어 있다. 기판(11)의 주면(11m,11n) 또는 내부에는 복수의 전자부품(12)의 각각과 접속하는 도체 패턴(14)이 형성되어 있다. 회로모듈(10A)의 실장면(10a)에는 외부단자(13a,13b)가 설치되어 있다. 한쪽의 외부단자(13a)는 비아도체(16)를 통해 기판(11)의 주면(11m,11n)의 도체 패턴(14)에 접속된다. 다른쪽의 외부단자(13b)는 비아 도체(16)를 통해 그라운드 전극(15)에 접속되어 있다. 그라운드 전극(15)은 회로모듈(10A)의 측면(10c)에 노출되고, 금속막(18)에 접속되어 있다. 회로모듈(10)의 측면(10c)의 일부를 구성하는 기판(11)의 측면에는 테이퍼상의 금속막(18)이 형성되어 있다. 테이퍼상의 금속막(18)으로 이루어지는 테이퍼부(18T)는 측면(10c)에 노출된 그라운드 전극(15)과, 측면(10c)과 실장면(10a)이 교차하는 측면 하단(10d) 사이에 형성되어 있다. 테이퍼부(18T)는 측면(10c)의 금속막(18)의 막두께 변화가 큰 개소를 기점으로 해서 측면 하단(10d)까지 막두께가 서서히 작아지고, 측면 하단(10d)에서는 막두께가 0㎛ 또는 0㎛에 가까운 값(0㎛보다 크고 1㎛ 이하)으로 되어 있다. 이러한 회로모듈(10A)를 제조할 경우이어도 상기 제조 방법을 사용함으로써 실시형태 1∼3과 동일한 효과를 얻을 수 있다.
본 발명의 회로모듈의 제조 방법은 예를 들면, 이동체 통신 단말의 통신 모듈을 구성하는 회로모듈을 제조할 때에 이용할 수 있다. 또한 본 발명의 성막 장치는 회로모듈에 실드되는 금속막을 형성하는 성막 장치로서 이용할 수 있다.
10, 10A 회로모듈
10a 실장면
10b 천장면
10c 측면
10d 측면 하단
11 기판
11m, 11n 기판의 주면
12 전자부품
13a, 13b 외부단자
14 도체 패턴
15 그라운드 전극
16 비아 도체
17 밀봉부
18 금속막(실드막)
18T 테이퍼부
20 홀더
20a 홀더의 주면
21 금속 플레이트
22 점착부(양면 점착 시트)
22a 제1점착부
22b 제2점착부
25 돌기부
26 프레임체
26a 개구
30 프레서 툴
31 측면부
32 저면부
50 성막 장치
51 챔버
52 성막용 금속재료부
53 전극판
54 홀더 부착부
55 전원
c1, c2 회로모듈과 돌기부의 간극
h1 회로모듈의 높이
h2 돌기부의 높이
t1 밀봉부의 측면의 금속막의 두께

Claims (13)

  1. 실장면, 천장면 및 측면을 갖는 회로모듈에 실드가 되는 금속막을 형성하는 회로모듈의 제조 방법으로서,
    상기 회로모듈을 유지하는 홀더를 이용하여 상기 회로모듈의 상기 실장면을 상기 홀더의 주면에 접촉시킨 상태에서, 또한, 상기 실장면과 상기 주면이 접촉하는 영역과 다른 영역에 있어서 상기 주면으로부터 돌출하는 돌기부를 상기 회로모듈의 외측의 주위의 적어도 일부에 형성한 상태에서, 상기 회로모듈을 유지하는 유지 공정과,
    상기 회로모듈의 상기 천장면의 방향으로부터 성막을 행함으로써 상기 천장면 및 상기 측면에 상기 금속막을 형성하는 금속막 형성 공정과,
    상기 홀더와 상기 회로모듈을 분리하는 분리 공정을 포함하는 회로모듈의 제조 방법.
  2. 제 1 항에 있어서,
    상기 유지 공정에 있어서, 상기 돌기부는 상기 회로모듈의 외측의 전체 주위에 형성되어 있는 회로모듈의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 유지 공정에 있어서, 상기 돌기부는 상기 회로모듈의 상기 측면에 대해서 간극을 두고 형성되어 있는 회로모듈의 제조 방법.
  4. 제 3 항에 있어서,
    상기 간극은 상기 금속막 형성 공정에서 상기 측면에 형성되는 상기 금속막의 두께 치수보다 큰 회로모듈의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 돌기부의 높이는 상기 회로모듈의 높이보다 낮은 회로모듈의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 유지 공정에 있어서, 상기 홀더에는 복수의 상기 회로모듈이 유지되고, 상기 돌기부는 복수의 상기 회로모듈의 사이, 및, 복수의 상기 회로모듈이 배치되어 있는 영역의 최외측 가장자리의 외측에 형성되어 있는 회로모듈의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 돌기부는 상기 홀더를 상기 주면측에서 본 경우에 격자상인 회로모듈의 제조 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 홀더는 금속 플레이트와, 상기 금속 플레이트 상에 형성되는 점착부와, 격자상의 프레임체를 갖고,
    상기 돌기부는 상기 유지 공정 전 또는 상기 유지 공정에서 상기 점착부 상에 상기 프레임체를 배치함으로써 형성되는 회로모듈의 제조 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 홀더는 금속 플레이트와, 격자상의 프레임체와, 상기 프레임체 상 및 상기 금속 플레이트 상에 형성되는 점착부를 갖고,
    상기 돌기부는 상기 유지 공정 전에서, 상기 금속 플레이트 상에 상기 프레임체를 배치한 후, 상기 프레임체를 덮도록 상기 금속 플레이트 상에 상기 점착부를 형성함으로써 형성되는 회로모듈의 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 홀더는 금속 플레이트와, 상기 금속 플레이트 상에 형성된 점착부를 갖고,
    상기 돌기부는 상기 유지 공정에서 상기 회로모듈의 상기 실장면을 상기 점착부에 접촉시키고, 상기 회로모듈을 상기 점착부에 밀어 넣음으로써 형성되는 회로모듈의 제조 방법.
  11. 제 10 항에 있어서,
    상기 회로모듈은 상기 회로모듈을 적재하는 프레서 툴에 의해, 상기 측면이 덮여진 상태로 유지되고,
    상기 돌기부는 상기 회로모듈이 상기 점착부에 밀어 넣어질 때에 상기 회로모듈을 유지한 상기 프레서 툴의 외형형상이 전사됨으로써 형성되는 회로모듈의 제조 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 실장면에는 상기 회로모듈의 외부단자가 노출되고, 상기 측면에는 상기 회로모듈의 그라운드 전극이 노출되고,
    상기 금속막은 상기 실장면에 형성되지 않고, 상기 측면에 노출된 상기 그라운드 전극에 전기적으로 접속하도록 상기 천장면 및 상기 측면에 형성되는 회로모듈의 제조 방법.
  13. 실장면, 천장면 및 측면을 갖는 회로모듈에 실드가 되는 금속막을 형성하는 성막 장치로서,
    챔버와,
    상기 챔버 내에 설치된 성막용 금속재료부와,
    상기 챔버 내에 설치되고, 상기 회로모듈의 상기 천장면이 상기 성막용 금속재료부에 대향하도록 상기 회로모듈을 유지하는 홀더를 구비하고,
    상기 홀더는 상기 회로모듈의 상기 실장면을 상기 홀더의 주면에 접촉시킨 상태에서, 또한, 상기 실장면과 상기 주면이 접촉하는 영역과 다른 영역에 있어서 상기 주면으로부터 돌출하는 돌기부를 상기 회로모듈의 외측의 주위의 적어도 일부에 형성한 상태에서, 상기 회로모듈을 유지하는 성막 장치.
KR1020170132145A 2016-10-18 2017-10-12 회로모듈의 제조 방법 및 성막 장치 KR102016980B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016204463A JP2018067597A (ja) 2016-10-18 2016-10-18 回路モジュールの製造方法および成膜装置
JPJP-P-2016-204463 2016-10-18

Publications (2)

Publication Number Publication Date
KR20180042800A true KR20180042800A (ko) 2018-04-26
KR102016980B1 KR102016980B1 (ko) 2019-09-02

Family

ID=62082403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170132145A KR102016980B1 (ko) 2016-10-18 2017-10-12 회로모듈의 제조 방법 및 성막 장치

Country Status (3)

Country Link
JP (1) JP2018067597A (ko)
KR (1) KR102016980B1 (ko)
CN (1) CN207820325U (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112449477B (zh) * 2019-08-27 2022-04-15 宏启胜精密电子(秦皇岛)有限公司 电路板的制造方法及电路板
KR20210092122A (ko) * 2020-01-14 2021-07-23 파워테크 테크놀로지 인코포레이티드 후면 증착형 차폐층을 갖는 배치-타입 반도체 패키징 구조물 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041923A (ja) 2012-08-22 2014-03-06 Ps4 Luxco S A R L 半導体装置の製造方法及び製造装置
JP2015115557A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法
JP2016171108A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体製造装置
KR101662069B1 (ko) * 2015-09-18 2016-10-10 (주) 씨앤아이테크놀로지 반도체 패키지의 전자파 차폐막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041923A (ja) 2012-08-22 2014-03-06 Ps4 Luxco S A R L 半導体装置の製造方法及び製造装置
JP2015115557A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法
JP2016171108A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体製造装置
KR101662069B1 (ko) * 2015-09-18 2016-10-10 (주) 씨앤아이테크놀로지 반도체 패키지의 전자파 차폐막 형성 방법

Also Published As

Publication number Publication date
JP2018067597A (ja) 2018-04-26
KR102016980B1 (ko) 2019-09-02
CN207820325U (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
US11682585B2 (en) Devices for fabrication of shielded modules
JP6527640B2 (ja) キャリア超薄型基板
US20160111375A1 (en) Temporary bonding of packages to carrier for depositing metal layer for shielding
TWI691260B (zh) 模製電路模組及其製造方法
US20150016066A1 (en) Circuit module and method of producing the same
JP5951863B2 (ja) 電子部品モジュール及びその製造方法
KR102000954B1 (ko) 회로 모듈의 제조 방법 및 성막 장치
TW201017835A (en) Chip package and manufacturing method thereof
CN110349919A (zh) 电子器件模块及制造该电子器件模块的方法
CN107836040B (zh) 电子部件的制造方法以及处理系统
KR20160136498A (ko) Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
JP6199724B2 (ja) 半導体装置の製造方法
KR20180042800A (ko) 회로모듈의 제조 방법 및 성막 장치
KR101590593B1 (ko) 반도체패키지의 스퍼터링 방법
KR101604582B1 (ko) 반도체 패키지 코팅 장치
US20200303318A1 (en) Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
KR102044235B1 (ko) 전자부품의 제조 방법 및 성막 장치
KR20110131622A (ko) 반도체 패키지의 제조 방법
CN115332092A (zh) 一种射频模组芯片的制作方法及封装结构
KR102128294B1 (ko) 전자부품의 제조 방법 및 성막 장치
KR20210003369A (ko) Ｕｖ 반응성 접착층이 포함된 캐리어 필름을 이용한 소자의 공정처리 수행 방법
US11825595B2 (en) Manufacturing method of circuit board assembly
US10461043B1 (en) Method of manufacturing an electromagnetic shield
JP2019169592A (ja) モジュールの製造方法
JP2009087662A (ja) 蛍光表示管及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant