JP2016171108A - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP2016171108A
JP2016171108A JP2015048200A JP2015048200A JP2016171108A JP 2016171108 A JP2016171108 A JP 2016171108A JP 2015048200 A JP2015048200 A JP 2015048200A JP 2015048200 A JP2015048200 A JP 2015048200A JP 2016171108 A JP2016171108 A JP 2016171108A
Authority
JP
Japan
Prior art keywords
carrier
target
magnet arrangement
manufacturing apparatus
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015048200A
Other languages
English (en)
Other versions
JP6313250B2 (ja
Inventor
辰彦 三浦
Tatsuhiko Miura
辰彦 三浦
和博 村上
Kazuhiro Murakami
和博 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015048200A priority Critical patent/JP6313250B2/ja
Priority to TW104122065A priority patent/TWI570827B/zh
Priority to US14/799,798 priority patent/US9758863B2/en
Priority to CN201510425277.3A priority patent/CN105977247B/zh
Publication of JP2016171108A publication Critical patent/JP2016171108A/ja
Priority to US15/699,704 priority patent/US10487393B2/en
Application granted granted Critical
Publication of JP6313250B2 publication Critical patent/JP6313250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体パッケージの上面および側面に均一性の高い膜を形成する。【解決手段】一の実施形態によれば、半導体製造装置は、第１方向に延びる第１および第２端部と、第２方向に延び第１および第２端部より長い第３および第４端部とを有するキャリアを備える。前記装置はさらに、第１極性の第１磁極部分と、第２極性の第２磁極部分とが配置されたマグネット配置面を有し、マグネット配置面は、第１方向に延びる第５および第６端部と、第２方向に延び第５および第６端部より長い第７および第８端部とを有する部材保持部を備える。前記装置はさらに、キャリアを第１方向に沿って搬送するキャリア搬送部を備える。さらに、第５および第６端部は第１および第２端部より短く、第７および第８端部は第３および第４端部より長く、キャリア搬送部は、第３および第４端部が、マグネット配置面の第２方向に平行な中心線の下を通過するようにキャリアを搬送可能である。【選択図】図３

Description

本発明の実施形態は、半導体製造装置に関する。
半導体チップから生じる電磁ノイズは、例えば半導体チップを金属板で覆うことで遮蔽可能である。しかしながら、半導体チップをスマートフォンなどの薄型デバイスに搭載する場合、この金属板が薄型デバイスの薄型化の妨げとなるおそれがある。そこで、半導体パッケージの表面にスパッタ法などにより金属膜を形成することで、半導体チップから生じる電磁ノイズを遮蔽することが検討されている。この場合、電磁ノイズを効果的に遮蔽するために、半導体パッケージの上面だけでなく、半導体パッケージの側面にも均一にカバレッジ良く金属膜を形成することが求められる。
特開平８−８２１３号公報
半導体パッケージの上面および側面に均一性の高い膜を形成可能な半導体製造装置を提供する。
一の実施形態によれば、半導体製造装置は、第１方向に延びる第１および第２端部と、前記第１方向と異なる第２方向に延び、前記第１および第２端部よりも長い第３および第４端部とを有し、成膜対象物を搭載可能なキャリアを備える。前記装置はさらに、第１極性を有する１つ以上の第１磁極部分と、前記第１極性と異なる第２極性を有する１つ以上の第２磁極部分とが配置されたマグネット配置面を有し、前記マグネット配置面は、前記第１方向に延びる第５および第６端部と、前記第２方向に延び、前記第５および第６端部よりも長い第７および第８端部とを有し、前記成膜対象物に膜を形成する材料となる部材を前記第１および第２磁極部分の付近に保持可能な部材保持部を備える。前記装置はさらに、前記部材保持部の下方において、前記キャリアを前記第１方向に沿って搬送するキャリア搬送部を備える。さらに、前記第５および第６端部は、前記第１および第２端部よりも短く、前記第７および第８端部は、前記第３および第４端部よりも長く、前記キャリア搬送部は、前記第３および第４端部が、前記マグネット配置面の前記第２方向に平行な中心線の下を通過するように前記キャリアを搬送可能である。
第１実施形態の半導体パッケージの構造を示す断面図である。 第１実施形態の半導体製造装置の構造を示す概略図である。 第１実施形態の半導体製造装置の構造を示す上面図である。 第１実施形態のターゲット保持部の構造を示す上面図と断面図である。 第１実施形態の半導体製造装置の動作を説明するための断面図である。 第１実施形態の比較例の半導体製造装置の構造および動作を説明するための図である。 第２実施形態の半導体製造装置の構造を示す上面図である。 第３実施形態の半導体製造装置の動作を説明するための断面図である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体パッケージ１の構造を示す断面図である。
図１の半導体パッケージ（半導体装置）１は、回路基板１１と、複数の半導体チップ１２と、制御チップ１３と、封止層１４と、シールド層１５と、接着剤１６と、複数のボンディングワイヤ１７と、複数のソルダーボール１８とを備えている。シールド層１５は、半導体パッケージ１に形成される膜の例である。
回路基板１１は、絶縁基板１１ａと、絶縁基板１１ａの上面に形成された第１配線層１１ｂと、絶縁基板１１ａの下面に形成された第２配線層１１ｃと、第１配線層１１ｂを覆う第１絶縁膜１１ｄと、第２配線層１１ｃを覆う第２絶縁膜１１ｅとを備えている。回路基板１１はさらに、第１絶縁膜１１ｄ内に形成され、第１配線層１１ｂに電気的に接続されたパッド部１１ｆと、第２絶縁膜１１ｅ内に形成され、第２配線層１１ｃに電気的に接続されたパッド部１１ｇとを備えている。
図１は、回路基板１１の上面や下面に平行で互いに垂直なＸ方向およびＹ方向と、回路基板１１の上面や下面に垂直なＺ方向とを示している。Ｘ方向は、第１方向の例である。Ｙ方向は、第１方向と異なる第２方向の例である。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、第１配線層１１ｂと第２配線層１１ｃとの位置関係は、第２配線層１１ｃが第１配線層１１ｂの下方に位置していると表現される。本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
複数の半導体チップ１２は、回路基板１１上に積層されている。これらの半導体チップ１２の例は、メモリチップである。各半導体チップ１２は、接着剤１６により回路基板１１または下層の半導体チップ１２に接着されている。各半導体チップ１２のパッド部１２ａは、ボンディングワイヤ１７により、回路基板１１のパッド部１１ｆ、または他の半導体チップ１２のパッド部１２ａに電気的に接続されている。
制御チップ１３も、回路基板１１上に設置されている。制御チップ１３は、半導体チップ１２の動作を制御する。制御チップ１３は、接着剤１６により回路基板１１に接着されている。制御チップ１３のパッド部１３ａは、ボンディングワイヤ１７により、回路基板１１のパッド部１１ｆに電気的に接続されている。
封止層１４は、回路基板１１上に、半導体チップ１２および制御チップ１３を覆うように形成されている。封止層１４の例は、樹脂層である。
シールド層１５は、半導体パッケージ１の上面および側面に形成されている。符号Ｓ１は、シールド層１５を形成する前の半導体パッケージ１の上面を表し、符号Ｓ２は、シールド層１５を形成する前の半導体パッケージ１の側面を表す。上面Ｓ１は、封止層１４の上面に相当する。側面Ｓ２は、回路基板１１および封止層１４の側面に相当する。本実施形態においては、シールド層１５の剥がれを防止するために、シールド層１５の形成前に上面Ｓ１および側面Ｓ２に表面処理を施す。
本実施形態のシールド層１５は、導電性を有する金属膜である。本実施形態のシールド層１５は、第１層の例である第１シールド層１５ａと、第２層の例である第２シールド層１５ｂとを含んでいる。
第１シールド層１５ａは、上面Ｓ１および側面Ｓ２に形成されている。第１シールド層１５ａの例は、Ｃｕ（銅）層である。第１シールド層１５ａの膜厚は、例えば２．５μｍである。本実施形態の第１シールド層１５ａは、半導体チップ１２から生じる電磁ノイズを遮蔽するために形成されている。
第２シールド層１５ｂは、上面Ｓ１および側面Ｓ２に第１シールド層１５ａを介して形成されている。第２シールド層１５ｂの例は、ＳＵＳ（ステンレス）層であり、Ｆｅ（鉄）やＣｒ（クロム）を含有している。第２シールド層１５ｂの膜厚は、例えば０．３μｍである。本実施形態の第２シールド層１５ｂは、第１シールド層１５ａの酸化による変色を防止するために、第１シールド層１５ａの表面に形成されている。
複数のソルダーボール１８は、回路基板１１のパッド部１１ｇに電気的に接続されている。本実施形態においては、シールド層１５が回路基板１１の下面に形成されないようにシールド層１５を形成する。理由は、シールド層１５がパッド部１１ｇを覆うと、パッド部１１ｇにソルダーボール１８を電気的に接続できなくなるからである。
図２は、第１実施形態の半導体製造装置の構造を示す概略図である。図２の半導体製造装置は、成膜対象物の例である複数の半導体パッケージ１の上面および側面にシールド層１５を形成するために使用される。
図２の半導体製造装置は、ロードロック室２１と、ロードロック室２１に接続されたエッチング室２２と、エッチング室２２に接続されたスパッタ室２３とを備えている。図２の半導体製造装置はさらに、ロードロック室２１の入口と、ロードロック室２１とエッチング室２２との間の通路と、エッチング室２２とスパッタ室２３との間の通路に、開閉可能な仕切り板２４を備えている。ロードロック室２１、エッチング室２２、およびスパッタ室２３内での処理中には仕切り板２４が閉じられる。半導体パッケージ１の搬送時には仕切り板２４が開かれる。
ロードロック室２１は、半導体パッケージ１を大気域と真空域との間で搬送する搬送部や、半導体パッケージ１を加熱するランプ加熱部を備えている。
エッチング室２２は、ＩＣＰ（Inductively Coupled Plasma）により半導体パッケージ１に表面処理を施す。具体的には、エッチング室２２は、半導体パッケージ１の上面および側面にシールド層１５を形成する前に、半導体パッケージ１の表面から酸化膜を除去する処理や、半導体パッケージ１の表面を改質する処理を行う。
スパッタ室２３は、半導体パッケージ１の上面および側面にスパッタ法によりシールド層１５を形成する。スパッタ室２３は、キャリア３１と、ターゲット保持部３２と、移動ステージ３３と、ベルト搬送部３４と、モーター３５と、これらの動作を制御する制御部３６とを備えている。ターゲット保持部３２は、部材保持部の例である。移動ステージ３３、ベルト搬送部３４、およびモーター３５は、キャリア搬送部の例である。
キャリア３１は、複数の半導体パッケージ１を搭載可能な部材である。本実施形態においては、これらの半導体パッケージ１がトレイ２ごとにキャリア３１に搭載される。図２では、複数のトレイ２がキャリア３１に搭載され、各トレイ２に複数の半導体パッケージ１が搭載されている。本実施形態のトレイ２は、アルミニウムで形成されている。本実施形態においては、矢印Ａ１で示すように、複数の半導体パッケージ１がキャリア３１ごとに搬送される。
ターゲット保持部３２は、Ｎ個（Ｎは２以上の整数）のターゲット３を保持するためのＮ個のマグネット配置面Ｓを有している。本実施形態のマグネット配置面Ｓの数は、５個であるが、５個以外としてもよい。後述するように、各マグネット配置面Ｓには、１つ以上のＳ極部分と１つ以上のＮ極部分とが配置されている。ターゲット保持部３２は、マグネット配置面ＳのＳ極部分およびＮ極部分の付近にターゲット３を保持する。
ターゲット３は、半導体パッケージ１にシールド層１５を形成するための材料となる部材である。本実施形態のターゲット保持部３２は、第１シールド層１５ａを形成するための第１ターゲット３ａと、第２シールド層１５ｂを形成するための第２ターゲット３ｂとを保持している。本実施形態においては、第１ターゲット３ａがＣｕ（銅）で形成されており、第２ターゲット３ｂがＳＵＳ（ステンレス）で形成されている。図２では、４個の第１ターゲット３ａと１個の第２ターゲット３ｂが保持されている。
ターゲット保持部３２は、矢印Ａ２で示すように、Ｙ方向に平行な軸を中心に回転することができる。本実施形態のターゲット保持部３２は、リボルバー構造により回転する。ターゲット保持部３２は、あるターゲット３を用いてシールド層１５を形成する際には、そのターゲット３を保持するマグネット配置面Ｓが下方を向きキャリア３１と対向するように回転する。そして、ターゲット保持部３２は、そのターゲット３から飛散するスパッタ粒子により、キャリア３１上の半導体パッケージ１にシールド層１５を形成する。本実施形態のターゲット保持部３２は、第１および第２ターゲット３ａ、３ｂを用いることで、第１および第２シールド層１５ａ、１５ｂを連続的に形成することができる。
移動ステージ３３は、キャリア３１が搭載された状態で移動することができる。移動ステージ３３は、ベルト搬送部３４上に設置されている。ベルト搬送部３４は、ターゲット保持部３２の下方に設置されており、モーター３５の動力により移動ステージ３３をＸ方向に沿って搬送することができる。本実施形態のベルト搬送部３４は、矢印Ａ１で示すように、キャリア３１をターゲット保持部３２の下方で±Ｘ方向に往復移動させることができる。この往復移動の移動速度や移動範囲は、制御部３６により制御される。
図３は、第１実施形態の半導体製造装置の構造を示す上面図である。図３は、スパッタ室２３内のキャリア３１とターゲット保持部３２とを示している。
本実施形態のキャリア３１は、長方形の平面形状を有しており、Ｘ方向に延びる２本の短辺Ｅ１、Ｅ２と、Ｙ方向に延びる２本の長辺Ｅ３、Ｅ４とを有している。短辺Ｅ１、Ｅ２は、第１および第２端部の例である。長辺Ｅ３、Ｅ４は、第３および第４端部の例である。短辺Ｅ１、Ｅ２の長さＬ１は、例えば４００ｍｍである。長辺Ｅ３、Ｅ４の長さＬ２は、例えば６００ｍｍである。長さＬ１、Ｌ２の関係は、Ｌ１＜Ｌ２で表される。
本実施形態のターゲット保持部３２の各マグネット配置面Ｓは、長方形の平面形状を有しており、Ｘ方向に延びる２本の短辺Ｅ５、Ｅ６と、Ｙ方向に延びる２本の長辺Ｅ７、Ｅ８とを有している。短辺Ｅ５、Ｅ６は、第５および第６端部の例である。長辺Ｅ７、Ｅ８は、第７および第８端部の例である。短辺Ｅ５、Ｅ６の長さＬ３と、長辺Ｅ７、Ｅ８の長さＬ４との関係は、Ｌ３＜Ｌ４で表される。
本実施形態においては、各マグネット配置面Ｓの短辺Ｅ５、Ｅ６の長さＬ３が、キャリア３１の短辺Ｅ１、Ｅ２の長さＬ１よりも短く設定されている（Ｌ３＜Ｌ１）。さらに、本実施形態においては、各マグネット配置面Ｓの長辺Ｅ７、Ｅ８の長さＬ４が、キャリア３１の長辺Ｅ３、Ｅ４の長さＬ２よりも長く設定されている（Ｌ４＞Ｌ２）。
本実施形態の各トレイ２は、長方形の平面形状を有しており、２本の長辺Ｂ１と２本の短辺Ｂ２とを有している。図３の各トレイ２は、長辺Ｂ１がＸ方向と平行になり、短辺Ｂ２がＹ方向に平行となるように、キャリア３１に搭載されている。図３では、複数のトレイ２がＹ方向に並んでキャリア３１に搭載されている。なお、これらのトレイ２はＸ方向に並んでキャリア３１に搭載されていてもよい（図２参照）。また、トレイ２が搭載されるキャリア３１の上面には、トレイ２の外形に対応するように、窪みや凸状の縁部が設けられていてもよい。
本実施形態の各トレイ２は、ＪＥＤＥＣ規格トレイであり、１４４個（９×１６個）の半導体パッケージ１を搭載可能である。この場合、４００ｍｍ×６００ｍｍの本実施形態のキャリア３１には、４個のトレイ２を搭載可能であり、５７６個（１４４×４個）の半導体パッケージ１を搭載可能である。ただし、図３は、作図の便宜上、３個のトレイ２が搭載されたキャリア３１を示している。
本実施形態の各ターゲット３は、長方形の平面形状を有しており、２本の長辺Ｃ１と２本の短辺Ｃ２とを有している。長辺Ｃ１の長さは、例えば７７１ｍｍである。短辺Ｃ２の長さは、例えば９４ｍｍである。また、各ターゲット３の厚さは、例えば１７．５ｍｍである。各ターゲット３の短辺Ｃ２の長さは、キャリア３１の短辺Ｅ１、Ｅ２の長さＬ１よりも短く設定されている。各ターゲット３の長辺Ｃ１の長さは、キャリア３１の長辺Ｅ３、Ｅ４の長さＬ２よりも長く設定されている。図３のターゲット３は、長辺Ｃ１がＹ方向と平行になり、短辺Ｃ２がＸ方向に平行となるように、ターゲット保持部３２に保持されている。
符号Ｌは、図３のマグネット配置面ＳのＹ方向に平行な中心線を示す。中心線Ｌは、マグネット配置面Ｓの２本の長辺Ｅ３、Ｅ４の中央に位置している。図３のターゲット３は、ターゲット３の中心線がマグネット配置面Ｓの中心線Ｌに重なるように保持されている。よって、中心線Ｌは、ターゲット３の２本の長辺Ｃ１の中央に位置している。
符号Ｒは、キャリア３１を往復移動させる際の移動範囲を示す。本実施形態の移動範囲Ｒの長さは、キャリア３１の短辺Ｅ１、Ｅ２の長さＬ１（４００ｍｍ）の２倍よりも長い８４０ｍｍである。よって、キャリア３１が移動範囲Ｒの一端から他端まで１回移動するごとに、キャリア３１全体が中心線Ｌの下を通過する。すなわち、キャリア３１が移動範囲Ｒの一端から他端まで１回移動するごとに、キャリア３１の両方の長辺Ｅ３、Ｅ４が中心線Ｌの下を通過する。
図３は、キャリア３１が左端から右端に移動した状態を示している。この移動の際に、キャリア３１の両方の長辺Ｅ３、Ｅ４は、中心線Ｌの下を左側から右側に通過している。符号Ｗは、キャリア３１が左端または右端に移動した際の中心線Ｌとキャリア３１との距離を示す。本実施形態の距離Ｗは、例えば２０ｍｍ（８４０／２−４００ｍｍ）である。
なお、図３のキャリア３１の長辺Ｅ３が、マグネット配置面Ｓの下に隠れていることに留意されたい。本実施形態のキャリア３１が往復移動する際、長辺Ｅ３、Ｅ４のうちの長辺Ｅ４のみがマグネット配置面Ｓの長辺Ｅ８の下を通過し、長辺Ｅ３、Ｅ４のうちの長辺Ｅ３のみがマグネット配置面Ｓの長辺Ｅ７の下を通過する。これは、距離Ｗが長さＬ３の半分よりも短く設定されているからである（Ｗ＜Ｌ３／２）。
本実施形態のキャリア３１は、ターゲット保持部３２のターゲット３からスパッタ粒子が飛散する際に往復移動する。これにより、キャリア３１上の半導体パッケージ１の上面および側面に均一にカバレッジ良くシールド層１５を形成することができる。本実施形態のキャリア３１の往復移動の際の移動速度は、例えば４４ｍｍ／ｓである。また、本実施形態の１回のスパッタ処理の実施時間は、例えば３５０秒である。
図４は、第１実施形態のターゲット保持部３２の構造を示す上面図と断面図である。
図４(ａ)は、下方を向いたマグネット配置面Ｓと、このマグネット配置面Ｓに保持されたターゲット３とを示す上面図である。図４(ａ)に示すように、ターゲット保持部３２の各マグネット配置面Ｓには、複数のＳ極部分３２ａと、複数のＮ極部分３２ｂとが配置されている。Ｓ極部分３２ａは、第１極性を有する第１磁極部分の例である。Ｎ極部分３２ｂは、第１極性と異なる第２極性を有する第２磁極部分の例である。
Ｓ極部分３２ａは、第１の環形状を形成するように配置されている。各Ｓ極部分３２ａは、長方形の平面形状を有しており、各Ｓ極部分３２ａの長辺がこの第１の環形状に沿う方向を向くように配置されている。すなわち、各Ｓ極部分３２ａの長辺は、マグネット配置面Ｓの長辺Ｅ７、Ｅ８の付近ではＹ方向に平行となり、マグネット配置面Ｓの短辺Ｅ５、Ｅ６の付近ではＸ方向に平行となっている。
Ｎ極部分３２ｂは、Ｓ極部分３２ａを包囲する第２の環形状を形成するように配置されている。各Ｎ極部分３２ｂは、長方形の平面形状を有しており、各Ｎ極部分３２ｂの長辺がこの第２の環形状に沿う方向を向くように配置されている。すなわち、各Ｎ極部分３２ｂの長辺は、マグネット配置面Ｓの長辺Ｅ７、Ｅ８の付近ではＹ方向に平行となり、マグネット配置面Ｓの短辺Ｅ５、Ｅ６の付近ではＸ方向に平行となっている。
符号Ｅは、ターゲット３のエロージョン領域を示す。本実施形態のエロージョン領域Ｅは、Ｓ極部分３２ａとＮ極部分３２ｂとの間に環状に発生する。
図４(ｂ)は、図４(ａ)のＩ−Ｉ’線に沿った断面図である。符号３２ｃは、ターゲット保持部３２の本体部を示す。ターゲット保持部３２の本体部３２ｃは、マグネット配置面Ｓを有している。符号Ｂは、Ｓ極部分３２ａとＮ極部分３２ｂとの間に生じる磁場を示す。本実施形態においては、この磁場Ｂの影響により、Ｓ極部分３２ａとＮ極部分３２ｂとの間の領域付近に、プラズマ密度が高い領域Ｐが生じる。その結果、この領域Ｐ付近において、ターゲット３にエロージョン領域Ｅが発生する。エロージョン領域Ｅでは、ターゲット３のエロージョンによりターゲット３が削られやすくなる。よって、本実施形態のスパッタ粒子は、このエロージョン領域Ｅ付近から多く発生する。ターゲット３のエロージョンは、ターゲット３の使用に伴い徐々に深くなっていく。
図５は、第１実施形態の半導体製造装置の動作を説明するための断面図である。
図５は、下方を向いたマグネット配置面Ｓのターゲット３から、キャリア３１上の半導体パッケージ１にスパッタ粒子が飛散する様子を示している。矢印Ｋは、ターゲット３のエロージョン領域Ｅから飛散するスパッタ粒子の飛跡を示している。図５では、作図の便宜上、Ｓ極部分３２ａおよびＮ極部分３２ｂの図示が省略されている。
図５に示すように、スパッタ粒子は、エロージョン領域Ｅから垂直方向（−Ｚ方向）に飛散する粒子と、エロージョン領域Ｅから斜め方向に飛散する粒子とを含んでいる。そのため、ある半導体パッケージ１がエロージョン領域Ｅの真下にある場合には、その半導体パッケージ１の上面にシールド層１５が形成されやすい。一方、ある半導体パッケージ１がエロージョン領域Ｅの斜め下にある場合には、その半導体パッケージ１の側面にシールド層１５が形成されやすい。
よって、本実施形態の半導体製造装置は、ターゲット３からスパッタ粒子が飛散する際に、キャリア３１を往復移動させる。これにより、キャリア３１上の半導体パッケージ１の上面および側面に均一にカバレッジ良くシールド層１５を形成することができる。
以下、再び図３を参照し、本実施形態の半導体製造装置の構造および動作の詳細を説明する。
本実施形態のキャリア３１は、±Ｘ方向に往復移動する。また、キャリア３１は、短辺Ｅ１、Ｅ２がＸ方向に平行になるように配置されている。このような配置には、長辺Ｅ３、Ｅ４がＸ方向に平行となる配置に比べて、キャリア３１全体が中心線Ｌの下を通過するためのキャリア３１の移動範囲Ｒが短くなるという利点がある。
また、図３のマグネット配置面Ｓは、短辺Ｅ５、Ｅ６がＸ方向に平行になるように配置されている。同様に、図３のターゲット３は、短辺Ｃ２がＸ方向に平行になるように配置されている。このような配置には、長辺Ｅ７、Ｅ８や長辺Ｃ１がＸ方向に平行となる配置に比べて、マグネット配置面Ｓやターゲット３の面積を小型化できるという利点がある。
また、マグネット配置面Ｓの長辺Ｅ７、Ｅ８は、キャリア３１の長辺Ｅ３、Ｅ４よりも長く設定されている。同様に、ターゲット３の長辺Ｃ１は、キャリア３１の長辺Ｅ３、Ｅ４よりも長く設定されている。よって、本実施形態によれば、キャリア３１の＋Ｙ方向の短辺Ｅ１付近の半導体パッケージ１にも、キャリア３１の−Ｙ方向の短辺Ｅ２付近の半導体パッケージ１にも、均一にカバレッジ良くシールド層１５を形成することができる。
また、マグネット配置面Ｓの短辺Ｅ５、Ｅ６は、キャリア３１の短辺Ｅ１、Ｅ２よりも短く設定されている。同様に、ターゲット３の短辺Ｃ２は、キャリア３１の短辺Ｅ１、Ｅ２よりも短く設定されている。このような設定には、マグネット配置面Ｓやターゲット３の面積を小型化できるという利点がある。
また、キャリア３１が移動範囲Ｒの一端から他端まで１回移動すると、キャリア３１の両方の長辺Ｅ３、Ｅ４が中心線Ｌの下を通過する。すなわち、キャリア３１が移動範囲Ｒの一端から他端まで移動すると、キャリア３１全体が中心線Ｌの下を通過する。よって、本実施形態によれば、キャリア３１の＋Ｘ方向の長辺Ｅ４付近の半導体パッケージ１にも、キャリア３１の−Ｘ方向の長辺Ｅ３付近の半導体パッケージ１にも、均一にカバレッジ良くシールド層１５を形成することができる。
また、本実施形態のキャリア３１、マグネット配置面Ｓ（ターゲット保持部３２の本体部３２ｃ）、およびターゲット３は、Ｙ方向に延びる長方形の平面形状を有している。このような構造は、キャリア３１が±Ｘ方向に往復移動する動作と組み合わせることで、キャリア３１上の複数の半導体パッケージ１に効率良くシールド層１５を形成することを可能とする。また、このような構造には、ターゲット３に占めるエロージョン領域Ｅの面積の割合を増やすことができ、ターゲット３の利用効率を高めることができるという利点がある。
また、本実施形態においては、キャリア３１が移動範囲Ｒの一端または他端に移動した際の距離Ｗが、マグネット配置面Ｓの短辺Ｅ５、Ｅ６の長さＬ３の半分よりも短く設定されている（Ｗ＜Ｌ３／２）。よって、キャリア３１が往復移動する際、長辺Ｅ３、Ｅ４のうちの長辺Ｅ４のみがマグネット配置面Ｓの長辺Ｅ８の下を通過し、長辺Ｅ３、Ｅ４のうちの長辺Ｅ３のみがマグネット配置面Ｓの長辺Ｅ７の下を通過する。このような動作には、キャリア３１全体が中心線Ｌの下を通過するためのキャリア３１の移動範囲Ｒを短くすることができるという利点がある。また、キャリア３１の移動範囲Ｒを短くすることで、ターゲット３から飛散する全スパッタ粒子の飛跡に対し、それら飛跡中をキャリア３１が通過する時間を長くできるため、キャリア３１上の半導体パッケージ１へのスパッタ効率を高めることが可能となる。
また、本実施形態の各トレイ２は、長辺Ｂ１がＸ方向に平行になるように配置されている。このような配置には、短辺Ｂ２がＸ方向に平行となる配置に比べて、複数のトレイ２が中心線Ｌの下を同時に通過するため、キャリア３１上の半導体パッケージ１間の温度差を抑制できるという利点がある。
以上のように、本実施形態によれば、半導体製造装置にこのような構造および動作を適用することで、キャリア３１上の複数の半導体パッケージ１の上面および側面に均一性の高いシールド層１５を形成することが可能となる。
実験によれば、本実施形態の半導体製造装置によりキャリア３１上の複数の半導体パッケージ１にシールド層１５を形成したところ、これらの半導体パッケージ１のシールド層１５の膜厚の変動を１０％程度に抑えることができた。
図６は、第１実施形態の比較例の半導体製造装置の構造および動作を説明するための図である。
図６(ａ)は、本比較例のキャリア３１とターゲット３を示している。本比較例のキャリア３１とターゲット３は、円形の平面形状を有している。同様に、本比較例の不図示のマグネット配置面Ｓは、円形の平面形状を有している。そのため、本比較例のターゲット３には、円環状のエロージョン領域Ｅが発生している。
図６(ｂ)は、ターゲット３からキャリア３１上の半導体パッケージ１にスパッタ粒子が飛散する様子を模式的に示している。本比較例においては、キャリア３１が静止した状態でスパッタ処理が実施される。
符号Ｇ１は、ターゲット３の中心の近くに配置された半導体パッケージ１を示す。符号Ｇ２は、ターゲット３の中心から遠くに配置された半導体パッケージ１を示す。本比較例においては、符号Ｇ１の半導体パッケージ１の上面Ｓ１や側面Ｓ２Ａ、Ｓ２Ｂには均一にシールド層１５を形成することができる。しかしながら、符号Ｇ２の半導体パッケージ１の遠方側の側面Ｓ２Ａにシールド層１５を形成しにくいため、符号Ｇ２の半導体パッケージ１に均一にシールド層１５を形成することができない。
また、半導体パッケージ１の平面形状は、一般に正方形や長方形である。そのため、本比較例のようにターゲット３の平面形状が円形の場合には、複数の半導体パッケージ１をターゲット３に対してスパッタ効率が良いように配列することは難しい。
一方、本実施形態によれば、半導体製造装置に上述のような構造および動作を適用することで、キャリア３１上の複数の半導体パッケージ１の上面および側面に均一にカバレッジ良くシールド層１５を形成することや、複数の半導体パッケージ１をターゲット３に対してスパッタ効率が良いように配列することが可能となる。
（第２実施形態）
図７は、第２実施形態の半導体製造装置の構造を示す上面図である。
第１実施形態においては、複数のトレイ２がＹ方向に並んでキャリア３１に搭載されている（図３）。一方、第２実施形態においては、複数のトレイ２がＸ方向およびＹ方向に並んでキャリア３１に搭載されている（図７）。
このように、第１実施形態においては、トレイ２が１方向に並べて配置されている。このような配置には例えば、トレイ２を自動搬送によりキャリア３１上に設置しやすいという利点がある。一方、第２実施形態においては、トレイ２が２方向に並べて配置されている。このような配置には例えば、様々な形状のトレイ２やキャリア３１を採用できるという利点がある。
なお、これらの実施形態においては、複数のトレイ２がＸ方向のみに並んでキャリア３１に搭載されてもよい。
（第３実施形態）
図８は、第３実施形態の半導体製造装置の動作を説明するための断面図である。
第１実施形態においては、キャリア３１が移動範囲Ｒの一端または他端に移動した際の距離Ｗが、マグネット配置面Ｓの短辺Ｅ５、Ｅ６の長さＬ３の半分よりも短く設定されている（Ｗ＜Ｌ３／２：図５）。第１実施形態の距離Ｗは、例えば２０ｍｍである。
一方、第３実施形態においては、キャリア３１が移動範囲Ｒの一端または他端に移動した際の距離Ｗが、長さＬ３の半分よりも長く設定されている（Ｗ＞Ｌ３／２：図８）。第３実施形態の距離Ｗは、例えば５０ｍｍである。よって、キャリア３１が往復移動する際、長辺Ｅ３、Ｅ４がともに、マグネット配置面Ｓの長辺Ｅ８の下を通過し、かつマグネット配置面Ｓの長辺Ｅ７の下を通過する（図３参照）。
第１実施形態の距離Ｗによれば、キャリア３１全体が中心線Ｌの下を通過するためのキャリア３１の移動範囲Ｒを短くすることが可能となる。一方、第３実施形態の距離Ｗによれば、キャリア３１の長辺Ｅ３、Ｅ４付近の半導体パッケージ１の側面に、よりカバレッジ良くシールド層１５を形成することが可能となる。
なお、距離Ｗは、半導体パッケージ１の面積や厚さを考慮して好適な値に設定することが望ましい。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置は、その他の様々な形態で実施することができる。また、本明細書で説明した装置の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：半導体パッケージ、２：トレイ、
３：ターゲット、３ａ：第１ターゲット、３ｂ：第２ターゲット、
１１：回路基板、１１ａ：絶縁基板、１１ｂ：第１配線層、１１ｃ：第２配線層、
１１ｄ：第１絶縁膜、１１ｅ：第２絶縁膜、１１ｆ：パッド部、１１ｇ：パッド部、
１２：半導体チップ、１２ａ：パッド部、
１３：制御チップ、１３ａ：パッド部、１４：封止層、
１５：シールド層、１５ａ：第１シールド層、１５ｂ：第２シールド層、
１６：接着剤、１７：ボンディングワイヤ、１８：ソルダーボール、
２１：ロードロック室、２２：エッチング室、２３：スパッタ室、２４：仕切り板、
３１：キャリア、３２：ターゲット保持部、
３２ａ：Ｓ極部分、３２ｂ：Ｎ極部分、３２ｃ：本体部、
３３：移動ステージ、３４：ベルト搬送部、３５：モーター、３６：制御部

Claims (5)

  1. 第１方向に延びる第１および第２端部と、前記第１方向と異なる第２方向に延び、前記第１および第２端部よりも長い第３および第４端部とを有し、成膜対象物を搭載可能なキャリアと、
    第１極性を有する１つ以上の第１磁極部分と、前記第１極性と異なる第２極性を有する１つ以上の第２磁極部分とが配置されたマグネット配置面を有し、前記マグネット配置面は、前記第１方向に延びる第５および第６端部と、前記第２方向に延び、前記第５および第６端部よりも長い第７および第８端部とを有し、前記成膜対象物に膜を形成する材料となる部材を前記第１および第２磁極部分の付近に保持可能な部材保持部と、
    前記部材保持部の下方において、前記キャリアを前記第１方向に沿って搬送するキャリア搬送部とを備え、
    前記第５および第６端部は、前記第１および第２端部よりも短く、
    前記第７および第８端部は、前記第３および第４端部よりも長く、
    前記キャリア搬送部は、前記第３および第４端部が、前記マグネット配置面の前記第２方向に平行な中心線の下を通過するように前記キャリアを搬送可能である、
    半導体製造装置。
  2. 前記部材保持部は、前記マグネット配置面として、Ｎ個（Ｎは２以上の整数）の部材を保持可能なＮ個のマグネット配置面を有する、請求項１に記載の半導体製造装置。
  3. 前記キャリア搬送部は、前記部材から前記成膜対象物に粒子が飛散する際に、前記第３および第４端部の一方のみが前記第７端部の下を通過し、前記第３および第４端部の他方のみが前記第８端部の下を通過するように、前記キャリアを往復移動させる、請求項１または２に記載の半導体製造装置。
  4. 前記キャリアは、前記成膜対象物としての複数の半導体パッケージが搭載された複数のトレイを搭載可能である、請求項１から３のいずれか１項に記載の半導体製造装置。
  5. 前記トレイは、前記トレイの長辺が前記第１方向と平行になるように前記キャリアに搭載される、請求項４に記載の半導体製造装置。
JP2015048200A 2015-03-11 2015-03-11 半導体製造装置 Active JP6313250B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015048200A JP6313250B2 (ja) 2015-03-11 2015-03-11 半導体製造装置
TW104122065A TWI570827B (zh) 2015-03-11 2015-07-07 Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
US14/799,798 US9758863B2 (en) 2015-03-11 2015-07-15 Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
CN201510425277.3A CN105977247B (zh) 2015-03-11 2015-07-17 半导体制造装置及半导体装置的制造方法
US15/699,704 US10487393B2 (en) 2015-03-11 2017-09-08 Semiconductor manufacturing apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015048200A JP6313250B2 (ja) 2015-03-11 2015-03-11 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2016171108A true JP2016171108A (ja) 2016-09-23
JP6313250B2 JP6313250B2 (ja) 2018-04-18

Family

ID=56887486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015048200A Active JP6313250B2 (ja) 2015-03-11 2015-03-11 半導体製造装置

Country Status (4)

Country Link
US (2) US9758863B2 (ja)
JP (1) JP6313250B2 (ja)
CN (1) CN105977247B (ja)
TW (1) TWI570827B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042800A (ko) * 2016-10-18 2018-04-26 가부시키가이샤 무라타 세이사쿠쇼 회로모듈의 제조 방법 및 성막 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07268621A (ja) * 1994-03-31 1995-10-17 Nippondenso Co Ltd エレクトロルミネッセンス表示素子の製造方法
JPH088213A (ja) * 1994-06-23 1996-01-12 Casio Comput Co Ltd スパッタ法およびその装置
JP2003239069A (ja) * 2002-02-15 2003-08-27 Ulvac Japan Ltd 薄膜の製造方法及び装置
JP2006283132A (ja) * 2005-03-31 2006-10-19 Toyota Motor Corp 表面処理装置
JP2008261031A (ja) * 2007-04-13 2008-10-30 Toppan Printing Co Ltd マグネトロンスパッタリング装置、成膜方法及び有機電界発光素子の製造方法
JP2009174061A (ja) * 2007-10-31 2009-08-06 Canon Anelva Corp マグネトロンスパッタリング装置
JP2009290217A (ja) * 2008-05-30 2009-12-10 Yoon Jum-Chae 電磁波遮蔽機能を有する半導体パッケージとその製造方法及び冶具
JP2010522274A (ja) * 2007-03-22 2010-07-01 サンパワー コーポレイション 電気的に絶縁されたパレット及びアノードアセンブリを含む堆積システム
JP2010272229A (ja) * 2009-05-19 2010-12-02 Panasonic Corp 有機電界発光素子の透明電極の製造方法
JP2013221176A (ja) * 2012-04-17 2013-10-28 Panasonic Corp 薄膜製造方法および薄膜製造装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69232747T2 (de) * 1991-06-14 2003-01-02 Hughes Aircraft Co Verfahren zum vertikalen Ausrichten von Flüssigkristallen
JP2001261089A (ja) * 2000-03-16 2001-09-26 Toshiba Corp 電子部品用トレイ
JP2002069634A (ja) 2000-08-29 2002-03-08 Canon Inc 薄膜作製方法および薄膜作製装置
JP2003147519A (ja) * 2001-11-05 2003-05-21 Anelva Corp スパッタリング装置
JP4200290B2 (ja) * 2003-05-21 2008-12-24 パナソニック株式会社 マスクユニット
JP2005116553A (ja) * 2003-10-02 2005-04-28 Tokyo Electron Ltd 塗布膜形成装置及び塗布膜形成方法
KR101225312B1 (ko) * 2005-12-16 2013-01-22 엘지디스플레이 주식회사 프로세스 장치
US20080197015A1 (en) * 2007-02-16 2008-08-21 Terry Bluck Multiple-magnetron sputtering source with plasma confinement
JP4762187B2 (ja) * 2007-03-28 2011-08-31 株式会社東芝 マグネトロンスパッタリング装置および半導体装置の製造方法
US9136184B2 (en) * 2011-02-18 2015-09-15 Alliance For Sustainable Energy, Llc In situ optical diagnostic for monitoring or control of sodium diffusion in photovoltaics manufacturing
JP2013206652A (ja) 2012-03-28 2013-10-07 Nissin Electric Co Ltd アンテナ装置、それを備えるプラズマ処理装置およびスパッタリング装置
KR20130115784A (ko) * 2012-04-13 2013-10-22 삼성에스디아이 주식회사 스퍼터링 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07268621A (ja) * 1994-03-31 1995-10-17 Nippondenso Co Ltd エレクトロルミネッセンス表示素子の製造方法
JPH088213A (ja) * 1994-06-23 1996-01-12 Casio Comput Co Ltd スパッタ法およびその装置
JP2003239069A (ja) * 2002-02-15 2003-08-27 Ulvac Japan Ltd 薄膜の製造方法及び装置
JP2006283132A (ja) * 2005-03-31 2006-10-19 Toyota Motor Corp 表面処理装置
JP2010522274A (ja) * 2007-03-22 2010-07-01 サンパワー コーポレイション 電気的に絶縁されたパレット及びアノードアセンブリを含む堆積システム
JP2008261031A (ja) * 2007-04-13 2008-10-30 Toppan Printing Co Ltd マグネトロンスパッタリング装置、成膜方法及び有機電界発光素子の製造方法
JP2009174061A (ja) * 2007-10-31 2009-08-06 Canon Anelva Corp マグネトロンスパッタリング装置
JP2009290217A (ja) * 2008-05-30 2009-12-10 Yoon Jum-Chae 電磁波遮蔽機能を有する半導体パッケージとその製造方法及び冶具
JP2010272229A (ja) * 2009-05-19 2010-12-02 Panasonic Corp 有機電界発光素子の透明電極の製造方法
JP2013221176A (ja) * 2012-04-17 2013-10-28 Panasonic Corp 薄膜製造方法および薄膜製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042800A (ko) * 2016-10-18 2018-04-26 가부시키가이샤 무라타 세이사쿠쇼 회로모듈의 제조 방법 및 성막 장치
KR102016980B1 (ko) * 2016-10-18 2019-09-02 가부시키가이샤 무라타 세이사쿠쇼 회로모듈의 제조 방법 및 성막 장치

Also Published As

Publication number Publication date
US20160265101A1 (en) 2016-09-15
TWI570827B (zh) 2017-02-11
TW201633421A (zh) 2016-09-16
US10487393B2 (en) 2019-11-26
JP6313250B2 (ja) 2018-04-18
CN105977247B (zh) 2018-07-10
US9758863B2 (en) 2017-09-12
CN105977247A (zh) 2016-09-28
US20170369988A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
US10074613B2 (en) Method of fabricating semiconductor package including cutting encapsulating body and carrier to form packages
TWI632639B (zh) 基板保持裝置、成膜裝置以及基板保持方法
KR101971343B1 (ko) 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법
TWI658562B (zh) 電子零件的製造裝置及電子零件的製造方法
JP2005217136A (ja) 積層電子部品の整列方法及び装置
JP6313250B2 (ja) 半導体製造装置
JPWO2015064194A1 (ja) 成膜装置及び成膜方法
KR20150088306A (ko) 박형 기판 처리장치
US20200091087A1 (en) Semiconductor memory and semiconductor memory manufacturing method
JP6494296B2 (ja) スパッタリング装置、薄膜製造方法
KR20190087984A (ko) 캐리어를 운송하기 위한 장치, 기판을 진공 프로세싱하기 위한 시스템, 및 진공 챔버에서 캐리어를 운송하기 위한 방법
KR101686318B1 (ko) 스퍼터링을 이용한 전자파 차단 차폐막 형성 방법 및 그 장치
JP6970624B2 (ja) 成膜システム及び基板上に膜を形成する方法
JP7039213B2 (ja) 成膜装置
KR20150130647A (ko) 플라즈마 처리장치용 안테나 구조
US9458535B2 (en) Semiconductor manufacturing device and semiconductor manufacturing method
JP2014045137A (ja) 半導体製造装置、半導体装置の製造方法
US11255014B2 (en) Apparatus for depositing metal film on surface of three-dimensional object
US11710707B2 (en) Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
JP2014148735A (ja) 薄型基板処理装置
JP2018056485A (ja) 搬送装置
KR20220107784A (ko) 슬라이딩 구조와 분절구조와 마그네틱 고정 방식을 적용한 장치 커버
JP2014204062A (ja) プラズマエッチング方法
JP2016186976A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170302

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180322

R150 Certificate of patent or registration of utility model

Ref document number: 6313250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350