TWI570827B - Semiconductor manufacturing apparatus and manufacturing method of semiconductor device - Google Patents

Semiconductor manufacturing apparatus and manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI570827B
TWI570827B TW104122065A TW104122065A TWI570827B TW I570827 B TWI570827 B TW I570827B TW 104122065 A TW104122065 A TW 104122065A TW 104122065 A TW104122065 A TW 104122065A TW I570827 B TWI570827 B TW I570827B
Authority
TW
Taiwan
Prior art keywords
carrier
end portions
semiconductor
manufacturing apparatus
magnet arrangement
Prior art date
Application number
TW104122065A
Other languages
English (en)
Other versions
TW201633421A (zh
Inventor
三浦辰彦
村上和博
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201633421A publication Critical patent/TW201633421A/zh
Application granted granted Critical
Publication of TWI570827B publication Critical patent/TWI570827B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

半導體製造裝置及半導體裝置之製造方法
本發明之實施形態係關於一種半導體製造裝置及半導體裝置之製造方法。
自半導體晶片產生之電磁雜訊可藉由例如以金屬板覆蓋半導體晶片而將其屏蔽。但，於將半導體晶片搭載於智慧型電話等之薄型裝置之情形時，該金屬板有成為薄型裝置之薄型化之障礙之虞。因此，已探討藉由以濺鍍法等於半導體封裝之表面形成金屬膜從而屏蔽自半導體晶片產生之電磁雜訊之情況。
【技術課題】
於該情形時，為了有效屏蔽電磁雜訊，尋求不僅於半導體封裝之上表面，而且於半導體封裝之側面均勻地形成覆蓋性良好之金屬膜。
根據一實施形態，半導體製造裝置包含：載具，其可搭載成膜對象物，且具有朝第1方向延伸之第1及第2端部，及朝與上述第1方向不同之第2方向延伸且較上述第1及第2端部更長之第3及第4端部。上述裝置進而包含構件保持部，其具有磁體配置面，該磁體配置面配置有具有第1極性之1個以上之第1磁極部分、及具有與上述第1極性不同之第2極性之1個以上之第2磁極部分；且上述磁體配置面具有朝上述第1方向延伸之第5及第6端部，及向上述第2方向延伸且較上述第5及 第6端部更長之第7及第8端部，且該構件保持部可將成為於上述成膜對象物形成膜之材料之構件保持於上述第1及第2磁極部分之附近。上述裝置進而包含載具搬送部，其於上述構件保持部之下方，沿上述第1方向搬送上述載具。進而，上述第5及第6端部較上述第1及第2端部更短，上述第7及第8端部較上述第3及第4端部更長，上述載具搬送部可以第3及第4端部通過上述磁體配置面之與上述第2方向平行之中心線之下方之方式搬送上述載具。
1‧‧‧半導體封裝
2‧‧‧托盤
3‧‧‧靶材
3a‧‧‧第1靶材
3b‧‧‧第2靶材
11‧‧‧電路基板
11a‧‧‧絕緣基板
11b‧‧‧第1配線層
11c‧‧‧第2配線層
11d‧‧‧第1絕緣膜
11e‧‧‧第2絕緣膜
11f‧‧‧焊墊部
11g‧‧‧焊墊部
12‧‧‧晶片
12a‧‧‧焊墊部
13‧‧‧控制晶片
13a‧‧‧焊墊部
14‧‧‧密封層
15‧‧‧屏蔽層
15a‧‧‧第1屏蔽層
15b‧‧‧第2屏蔽層
16‧‧‧接著劑
17‧‧‧接合線
18‧‧‧阻焊球
21‧‧‧加載互鎖室
22‧‧‧蝕刻室
23‧‧‧濺鍍室
24‧‧‧間隔板
31‧‧‧載具
32‧‧‧靶材保持部
32a‧‧‧S極部分
32b‧‧‧N極部分
32c‧‧‧本體部
33‧‧‧移動載物台
34‧‧‧帶搬送部
35‧‧‧馬達
36‧‧‧控制部
B1‧‧‧長邊
B2‧‧‧短邊
C1‧‧‧長邊
C2‧‧‧短邊
E‧‧‧沖蝕區域
E1‧‧‧短邊
E2‧‧‧短邊
E3‧‧‧長邊
E4‧‧‧長邊
E5‧‧‧短邊
E6‧‧‧短邊
E7‧‧‧長邊
E8‧‧‧長邊
G1‧‧‧符號
G2‧‧‧符號
P‧‧‧電漿密度較高之區域
R‧‧‧移動範圍
S‧‧‧磁鐵配置面
S1‧‧‧上表面
S2‧‧‧側面
S2A‧‧‧側面
S2B‧‧‧側面
W‧‧‧距離
圖1係表示第1實施形態之半導體封裝之構造之剖視圖。
圖2係表示第1實施形態之半導體製造裝置之構造之概略圖。
圖3係表示第1實施形態之半導體製造裝置之構造之俯視圖。
圖4A、B係表示第1實施形態之靶材保持部之構造之俯視圖與剖視圖。
圖5係用於說明第1實施形態之半導體製造裝置之動作之剖面圖。
圖6A、B係說明第1實施形態之比較例之半導體製造裝置之構造及動作之圖。
圖7係表示第2實施形態之半導體製造裝置之構造之俯視圖。
圖8係說明第3實施形態之半導體製造裝置之動作之剖視圖。
參照圖式對實施形態進行以下說明。
(第1實施形態)
圖1係表示第1實施形態之半導體封裝1之構造之剖面圖。
圖1之半導體封裝(半導體裝置)1包含：電路基板11、複數個半導體晶片12、控制晶片13、密封層14、屏蔽層15、接著劑16、複數條接合線17及複數個阻焊球18。屏蔽層15係形成於半導體封裝1之膜之 例。
電路基板11具備：絕緣基板11a；第1配線層11b，其形成於絕緣基板11a之上表面；第2配線層11c，其形成於絕緣基板11a之下表面；第1絕緣膜11d，其覆蓋第1配線層11b；及第2絕緣膜11e，其覆蓋第2配線層11c。電路基板11進而具備：焊墊部11f，其形成於第1絕緣膜11d內，且電性連接於第1配線層11b；及焊墊部11g，其形成於第2絕緣膜11c內，且電性連接於第2配線層11c。
圖1係表示與電路基板11之上表面或下表面平行且相互垂直之X方向、Y方向，及與電路基板11之上表面或下表面垂直之Z方向。X方向係第1方向之例。Y方向係與第1方向不同之第2方向之例。於本明細書中，將+Z方向視為上方向，將-Z方向視為下方向。例如，第1配線層11b與第2配線層11c之位置關係表現為第2配線層11c位於第1配線層11b之下方。本實施形態之-Z方向既可與重力方向一致，亦可不與重力方向一致。
複數個半導體晶片12積層於電路基板11上。該等半導體晶片12之例係記憶體晶片。各半導體晶片12係以接著劑16接著於電路基板11或下層之半導體晶片12。各半導體晶片12之焊墊部12a係藉由接合線17而電性連接於電路基板11之焊墊部11f或其他半導體晶片12之焊墊部12a。
控制晶片13亦設置於電路基板11上。控制晶片13控制半導體晶片12之動作。控制晶片13係以接著劑16接著於電路基板11。控制晶片13之焊墊部13a係藉由接合線17而電性連接於電路基板11之焊墊部11f。
密封層14係於電路基板11上方，以覆蓋半導體晶片12及控制晶片13之方式而形成。密封層14之例為樹脂層。
屏蔽層15形成於半導體封裝1之上表面及側面。符號S1表示形成屏蔽層15之前之半導體封裝1之上表面，符號S2表示形成屏蔽層15之 前之半導體封裝1之側面。上表面S1相當於密封層14之上表面。側面S2相當於電路基板11及密封層14之側面。於本實施形態中，為防止屏蔽層15之脫落，於屏蔽層15形成前對上表面S1及側面S2施加表面處理。
本實施形態之屏蔽層15係具有導電性之金屬膜。本實施形態之屏蔽層15包含：第1層之例即第1屏蔽層15a，及第2層之例即第2屏蔽層15b。
第1屏蔽層15a形成於上表面S1及側面S2。第1屏蔽層15a之例為Cu(銅)層。第1屏蔽層15a之膜厚例如為2.5μm。本實施形態之第1屏蔽層15a係為了屏蔽自半導體晶片12產生之電磁雜訊而形成。
第2屏蔽層15b係介隔第1屏蔽層15a而形成於上表面S1及側面S2。第2屏蔽層15b之例係SUS(不鏽鋼)層，包含Fe(鐵)或Cr(鉻)。第2屏蔽層15b之膜厚例如為0.3μm。本實施形態之第2屏蔽層15b係為了防止因第1屏蔽層15a之氧化而變色，而形成於第1屏蔽層15a之表面。
複數個阻焊球18電性連接於電路基板11之焊墊部11g。於本實施形態中，為避免屏蔽層15形成於電路基板11之下表面而形成屏蔽層15。其原因在於，若屏蔽層15覆蓋於焊墊部11g，將無法使阻焊球18電性連接於焊墊部11g。
圖2係表示第1實施形態之半導體製造裝置之構造之概略圖。圖2之半導體製造裝置係為了於成膜對象物之例即複數個半導體封裝1之上表面及側面形成屏蔽層15而使用。
圖2之半導體製造裝置包含加載互鎖室21、連接於加載互鎖室21之蝕刻室22、及連接於蝕刻室22之濺鍍室23。圖2之半導體製造裝置進而於加載互鎖室21之入口、加載互鎖室21與蝕刻室22之間之通路、蝕刻室22與濺鍍室23間之通路，具備可開關之間隔板24。於加載互鎖室21、蝕刻室22、及濺鍍室23內之處理期間，間隔板24關閉。於半導 體封裝1之搬送時，間隔板24打開。
加載互鎖室21包含於大氣區域與真空區域之間搬送半導體封裝1之搬送部，或加熱半導體封裝1之燈加熱部。
蝕刻室22係利用ICP(Inductively Coupled Plasma，感應耦合電漿)對半導體封裝1施加表面處理。具體而言，蝕刻室22係於半導體封裝1之上表面及側面形成屏蔽層15之前，進行自半導體封裝1之表面去除氧化膜之處理，或對半導體封裝1之表面進行改質之處理。
濺鍍室23係以濺鍍法於半導體封裝1之上表面及側面形成屏蔽層15。濺鍍室23包含載具31、靶材保持部32、移動載物台33、帶搬送部34、馬達35、及控制該等之動作之控制部36。靶材保持部32係構件保持部之例。移動載物台33、帶搬送部34及馬達35係載具搬送部之例。
載具31係可搭載複數個半導體封裝1之構件。於本實施形態8中，該等之半導體封裝1係連同托盤2搭載於載具31。於圖2中，複數個托盤2搭載於載具31，而於各托盤2搭載有複數個半導體封裝1。本實施形態之托盤2係以鋁形成。於本實施形態中，如箭頭A1所示般，半導體封裝1係連同載具31被搬送。
靶材保持部32具有用以保持N個(N係2以上之整數)靶材3之N個磁鐵配置面S。雖本實施形態之磁鐵配置面S之數量為5個，但亦可設為5個以外。如下述般，於各磁鐵配置面S配置有1個以上之S極部分與1個以上之N極部分。靶材保持部32係將靶材3保持於磁鐵配置面S之S極部分與N極部分之附近。
靶材3係成為用以於半導體封裝1形成屏蔽層15之材料之構件。本實施形態之靶材保持部32保持用以形成第1屏蔽層15a之第1靶材3a與用以形成第2屏蔽層15b之第2靶材3b。於本實施形態中，第1靶材3a係以Cu(銅)形成，第2靶材3b係以SUS(不鏽鋼)形成。於圖2中，保持有4個第1靶材3a與1個第2靶材3b。
靶材保持部32係如箭頭A2所示般，可以與Y方向平行之軸為中心旋轉。本實施形態之靶材保持部32係利用旋轉器(revolver)構造而旋轉。靶材保持部32於利用某個靶材3形成屏蔽層15時，以保持該靶材3之磁鐵配置面S朝向下方而與載具31對向之方式旋轉。接著，靶材保持部32利用自該靶材3飛散出之濺鍍粒子於載具31上之半導體封裝1形成屏蔽層15。本實施形態之靶材保持部32可藉由使用第1及第2靶材3a、3b而連續形成第1及第2屏蔽層15a、15b。
移動載物台33可於搭載有載具31之狀態下移動。移動載物台33設置於帶搬送部34上。帶搬送部34係設置於靶材保持部32之下方，可利用馬達35之動力沿X方向搬送移動載物台33。本實施形態之帶搬送部34，如箭頭A1所示般，可使載具31於靶材保持部32之下方沿±X方向往返移動。該往返移動之移動速度與移動範圍係由控制部36控制。
圖3係表示第1實施形態之半導體製造裝置之構造之俯視圖。圖3係表示濺鍍室23內之載具31與靶材保持部32。
本實施形態之載具31具有長方形之平面形狀，且具有朝X方向延伸之2條短邊E1、E2、與朝Y方向延伸之2條長邊E3、E4。短邊E1、E2係第1及第2端部之例。長邊E3、E4係第3及第4端部之例。短邊E1、E2之長度L1例如為400mm。長邊E3、E4之長度L2例如為600mm。長度L1、L2之關係由L1<L2表示。
本實施形態之靶材保持部32之各磁鐵配置面S具有長方形之平面形狀，且具有朝X方向延伸之2條短邊E5、E6與朝Y方向延伸之2條長邊E7、E8。短邊E5、E6係第5及第6端部之例。長邊E7、E8係第7及第8端部之例。短邊E5、E6之長度L3與長邊E7、E8之長度L4之關係由L3<L4表示。
於本實施形態中，將各磁鐵配置面S之短邊E5、E6之長度L3設為較載具31之短邊E1、E2之長度L1更短(L3<L1)。進而，於本實施形態 中，將各磁鐵配置面S之長邊E7、E8之長度L4設為較載具31之長邊E3、E4之長度L2更長(L4>L2)。
本實施形態之各托盤2具有長方形之平面形狀，且具有2條長邊B1與2條短邊B2。圖3之各托盤2係以長邊B1與X方向平行，短邊B2與Y方向平行之方式搭載於載具31。於圖3中，複數個托盤2沿Y方向排列而搭載於載具31。另，該等托盤2亦可沿X方向排列而搭載於載具31(參照圖示2)。又，於搭載托盤2之載具31之上表面可以與托盤2之外形對應之方式設有凹狀或凸狀之緣部。
本實施形態之各托盤2係JEDEC規格之托盤，可搭載144個(9×16個)半導體封裝1。於該情形時，於400mm×600mm之本實施形態之載具31，可搭載4個托盤2，即，可搭載576個(144×4個)半導體封裝1。然而，為了作圖方便，圖3表示搭載有3個托盤2之載具31。
本實施形態之各靶材3具有長方形之平面形狀，且具有2條長邊C1與2條短邊C2。長邊C1之長度例如為771mm。短邊C2之長度例如為94mm。又，各靶材3之厚度例如為17.5mm。各靶材3之短邊C2之長度設定為較載具31之短邊E1、E2之長度L1更短。各靶材3之長邊C1之長度設定為較載具31之長邊E3、E4之長度L2更長。圖3之靶材3係以長邊C1與Y方向平行，短邊C2與X方向平行之方式，保持於靶材保持部32。
符號L係表示圖3之磁鐵配置面S之與Y方向平行之中心線。中心線L係位於磁鐵配置面S之2條長邊E3、E4之中央。圖3之靶材3係以靶材3之中心線與磁鐵配置面S之中心線L重疊之方式被保持。因此，中心線L位於靶材3之2條長邊C1之中央。
符號R係表示使載具31往返移動時之移動範圍。本實施形態之移動範圍R之長度係較載具31之短邊E1、E2之長度L1(400mm)之2倍更長之840mm。因此，載具31自移動範圍R之一端至另一端每移動一回，載具31整體通過中心線L之下方。即，載具31自移動範圍R之一端至 另一端每移動一回，載具31之兩邊之長邊E3、E4通過中心線L之下方。
圖3係表示載具31自左端移動至右端之狀態。於此移動時，載具31之兩邊之長邊E3、E4從左側至右側通過中心線L之下方。符號W係表示載具31移動至左端或右端時之中心線L與載具31間之距離。本實施形態之距離W例如為20mm(840/2-400mm)。
另，需注意圖3之載具31之長邊E3係隱藏於磁鐵配置面S之下方。本實施形態之載具31進行往返移動時，長邊E3、E4之中僅長邊E4通過磁鐵配置面S之長邊E8之下方，長邊E3、E4之中僅長邊E3通過磁鐵配置面S之長邊E7之下方。原因在於距離W設定為較長度L3之一半更短(W<L3/2)。
本實施形態之載具31係於自靶材保持部32之靶材3飛散出濺鍍粒子時進行往返移動。藉此，可於載具31上之半導體封裝1之上表面及側面均勻地形成覆蓋性良好之屏蔽層15。本實施形態之載具31之往返移動之時之移動速度例如為44mm/s。又，本實施形態之實施1次濺鍍處理之時間例如為350秒。
圖4係表示第1實施形態之靶材保持部32之構造之俯視圖與剖視圖。
圖4(a)係表示朝向下方之磁鐵配置面S與保持於該磁鐵配置面S之靶材3之俯視圖。如圖4(a)所示般，於靶材保持部32之各磁鐵配置面S配置有複數個S極部分32a與複數個N極部分32b。S極部分32a係具有第1極性之第1磁極部分之例。N極部分32b係具有與第1極性不同之第2極性之第2磁極部分之例。
S極部分32a係以形成第1環形狀之方式而配置。各S極部分32a具有長方形之平面形狀，各S極部分32a之長邊係以朝向沿著該第1環形狀之方向之方式而配置。亦即，各S極部分32a之長邊係於磁鐵配置面 S之長邊E7、E8之附近成為與Y方向平行，於磁鐵配置面S之短邊E5、E6之附近成為與X方向平行。
N極部分32b係以形成將S極部分32a包圍之第2環形狀之方式而配置。各N極部分32b具有長方形之平面形狀，各N極部分32b之長邊係以朝向沿著該第2環形狀之方向之方式而配置。即，各N極部分32b之長邊於磁鐵配置面S之長邊E7、E8之附近成為與Y方向平行，於磁鐵配置面S之短邊E5、E6之附近成為與X方向平行。
符號E係表示靶材3之沖蝕區域。本實施形態之沖蝕區域E係於S極部分32a與N極部分32b之間環狀地產生。
圖4(b)係沿著圖4(a)之I-I’線之剖面圖。符號32c係表示靶材保持部32之本體部。靶材保持部32之本體部32c具有磁鐵配置面S。符號B係表示產生於S極部分32a與N極部分32b之間之磁場。於本實施形態中，藉由該磁場B之影響，而於S極部分32a與N極部分32b之間之區域附近產生電漿密度較高之區域P。其結果，於該區域P附近，於靶材3產生沖蝕區域E。沖蝕區域E係藉由靶材3之沖蝕，使靶材3變得容易切削。因此，本實施形態之濺鍍粒子多產生於該沖蝕區域E附近。靶材3之沖蝕會隨靶材3之使用而逐漸變深。
圖5係用以說明第1實施形態之半導體製造裝置之動作之剖面圖。
圖5係表示濺鍍粒子自朝向下方之磁鐵配置面S之靶材3飛散至載具31上之半導體封裝1之情況。箭頭K係表示自靶材3之沖蝕區域E飛散出之濺鍍粒子之飛行軌跡。於圖5中，為了作圖方便，省略S極部分32a與N極部分32b之圖示。
如圖5所示般，濺鍍粒子包含自沖蝕區域E向垂直方向(-Z方向)飛散之粒子與自沖蝕區域E向斜方向飛散之粒子。因此，於某個半導體封裝1位於沖蝕區域E之正下方之情形時，則容易於該半導體封裝1之 上表面形成屏蔽層15。另一方面，於某個半導體封裝1位於沖蝕區域E之斜下方之情形時，則容易於該半導體封裝1之側面形成屏蔽層15。
因此，本實施形態之半導體裝置係於濺鍍粒子自靶材3飛散時，使載具31往返移動。藉此，可於載具31上之半導體封裝1之上表面及側面均勻地形成覆蓋性良好之屏蔽層15。
以下，再次參照圖3，對本實施形態之半導體製造裝置之構造及動作之詳細情況進行說明。
本實施行形態之載具31係沿±X方向往返移動。又，載具31係以短邊E1、E2與X方向平行之方式而配置。此種配置相較於長邊E3、E4與X方向平行之配置，有為讓載具31整體通過中心線L之下方之載具31之移動範圍R變短之優點。
又，圖3之磁鐵配置面S係以短邊E5、E6與X方向平行之方式而配置。同樣地，圖3之靶材3係以短邊C2與X方向平行之方式而配置。此種配置相較於長邊E7、E8或長邊C1與X方向平行之方式之配置，有使磁鐵配置面S或靶材3之面積小型化之優點。
又，磁鐵配置面S之長邊E7、E8設定為較載具31之長邊E3、E4更長。同樣地，靶材3之長邊C1設定為較載具31之長邊E3、E4更長。因此，根據本實施形態，於載具31之+Y方向之短邊E1附近之半導體封裝1，或於載具31之-Y方向之短邊E2附近之半導體封裝1，皆可均勻地形成覆蓋性良好之屏蔽層15。
又，磁鐵配置面S之短邊E5、E6設定為較載具31之短邊E1、E2更短。同樣地，靶材3之短邊C2設定為較載具31之短邊E1、E2更短。此種設定有可使磁鐵配置面S或靶材3之面積小型化之優點。
又，若載具31自移動範圍R之一端至另一端移動1次，則載具31之兩者之長邊E3、E4通過中心線L之下方。即，若載具31自移動範圍R之一端移動至另一端，則載具31整體通過中心線L之下方。因此， 根據本實施形態，於載具31之+X方向之長邊E4附近之半導體封裝1，或於載具31之-X方向之長邊E3附近之半導體封裝1，皆可均勻地形成覆蓋性良好之屏蔽層15。
又，本實施形態之載具31、磁鐵配置面S(靶材保持部32之本體部32c)、及靶材3具有向Y方向延伸之長方形之平面形狀。此種構造係藉由與載具31沿±X方向往返移動之動作組合，可於載具31上之複數個半導體封裝1效率良好地形成屏蔽層15。又，此種構造有可增加沖蝕區域E佔靶材3之面積之比例、且可提高靶材3之利用效率之優點。
又，於本實施形態中，載具31移動至移動範圍R之一端或另一端時之距離W設定為較磁鐵配置面S之短邊E5、E6之長度L3之一半更短(W<L3/2)。因此，載具31進行往返移動時，長邊E3、E4中僅長邊E4通過磁鐵配置面S之長邊E8之下方，長邊E3、E4中僅長邊E3通過磁鐵配置面S之長邊E7之下方。此種動作有使用以將載具31整體通過中心線L之下方之載具31之移動範圍R變短之優點。又，藉由使載具31之移動範圍變短，相對於自靶材3飛散出之所有濺鍍粒子之飛行軌跡，因載具31通過其等飛行軌跡中之時間變長，從而可提高載具31上之半導體封裝1之濺鍍效率。
又，本實施形態之各托盤2係以長邊B1與X方向平行之方式而配置。此種配置相較於短邊B2與X方向平行之配置，因複數個托盤2同時通過中心線L之下方，故而有可控制載具31上之半導體封裝1間之溫度差之優點。
如以上般，根據本實施形態，藉由將此種構造及動作應用於半導體製造裝置，可於載具31上之複數個半導體封裝1之上表面及側面形成均勻性較高之屏蔽層15。
根據實驗，於藉由本實施形態之半導體製造裝置於載具31上之複數個半導體封裝1形成屏蔽層15時，可將該等之半導體封裝1之屏蔽 層15之膜厚之變動抑制在10%左右。
圖6係用以說明第1實施形態之比較例之半導體製造裝置之構造及動作之圖。
圖6(a)係表示本比較例之載具31與靶材3。本比較例之載具31與靶材3具有圓形之平面形狀。同樣地，本比較例之未圖示之磁鐵配置面S具有圓形之平面形狀。因此，於本比較例之靶材3產生有圓環狀之沖蝕區域E。
圖6(b)係模式性地表示自靶材3至載具31上之半導體封裝1之濺鍍粒子飛散之情況。於本比較例中，於載具31靜止之狀態下實施濺鍍處理。
符號G1係表示配置於靶材3之中心附近之半導體封裝1。符號G2係表示配置於靶材3之中心遠處之半導體封裝1。於本比較例中，可於符號G1之半導體封裝1之上表面S1或側面S2A、S2B均勻地形成屏蔽層15。但，由於於符號G2之半導體封裝1之遠處一側之側面S2A不易形成屏蔽層15，故而，無法均勻地於符號G2之半導體封裝1形成屏蔽層15。
又，半導體封裝1之平面形狀一般為正方形或長方形。因此，如本比較例般，於靶材3之平面形狀為圓形之情形時，不易以相對於靶材3濺鍍效率良好之方式排列複數個半導體封裝1。
另一方面，根據本實施形態，藉由將如上述般之構造或動作應用於半導體製造裝置，可使於載具31上之複數個半導體封裝1之上表面及側面均勻地形成覆蓋性良好之屏蔽層15，或使以相對於靶材3濺鍍效率良好之方式排列複數個半導體封裝1成為可能。
(第2實施形態)
圖7係表示第2實施形態之半導體製造裝置之構造之俯視圖。
於第1實施形態中，複數個托盤2沿Y方向排列而搭載於載具 31(圖3)。另一方面，於第2實施形態中，複數個托盤2沿X方向及Y方向排列而搭載於載具31(圖7)。
如此般，於第1實施形態中，托盤2沿1個方向排列而配置。此種配置有例如利用自動搬送而容易將托盤2設置於載具31上之優點。另一方面，於第2實施形態中，托盤2沿2個方向排列而配置。此種配置有例如可採用各種形狀之托盤2或載具31之優點。
另，於該等實施形態中，亦可為複數個托盤2僅沿X方向排列而搭載於載具31。
(第3實施形態)
圖8係用於說明第3實施形態之半導體製造裝置之動作之剖視圖。
於第1實施形態中，將載具31移動至移動範圍R之一端或另一端時之距離W設定為較磁鐵配置面S之短邊E5、E6之長度L3之一半更短(W<L3/2：圖5)。第1實施形態之距離W例如為20mm。
另一方面，於第3實施形態中，將載具31移動至移動範圍R之一端或另一端時之距離W設定為較長度L3之一半更長(W>L3/2：圖8)。第3實施形態之距離W例如為50mm。因此，於載具31進行往返移動時，長邊E3、E4同時通過磁鐵配置面S之長邊E8之下方，且通過磁鐵配置面S之長邊E7之下方(參照圖3)。
根據第1實施形態之距離W，可縮短用以使載具31整體通過中心線L之下方之載具31之移動範圍R。另一方面，根據第3實施形態之距離W，可於載具31之長邊E3、E4附近之半導體封裝1之側面形成覆蓋性良好之屏蔽層15。
另，期望距離W係考慮半導體封裝1之面積或厚度而設定為適當之值。
雖已對本發明之幾個實施形態進行了說明，但，該等實施形態 係作為例而提示者，而並非意欲限定發明之範圍。該等新穎之實施形態可藉由其他各種形態而實施，於不脫離本發明之主旨之範圍內，可進行各種省略、替換、變更。該等實施形態或其變化係包含於發明之範圍或主旨，並且包含於申請專利範圍所記載之發明及與其均等之範圍內。
1‧‧‧半導體封裝
11‧‧‧電路基板
11a‧‧‧絕緣基板
11b‧‧‧第1配線層
11c‧‧‧第2配線層
11d‧‧‧第1絕緣膜
11e‧‧‧第2絕緣膜
11f‧‧‧焊墊部
11g‧‧‧焊墊部
12‧‧‧晶片
12a‧‧‧焊墊部
13‧‧‧控制晶片
13a‧‧‧焊墊部
14‧‧‧密封層
15‧‧‧屏蔽層
15a‧‧‧第1屏蔽層
15b‧‧‧第2屏蔽層
16‧‧‧接著劑
17‧‧‧接合線
18‧‧‧阻焊球
S1‧‧‧上表面
S2‧‧‧側面

Claims (20)

  1. 一種半導體製造裝置，其包含：載具，其可搭載成膜對象物，且具有朝第1方向延伸之第1及第2端部，及朝與上述第1方向不同之第2方向延伸且較第1及第2端部更長之第3及第4端部；構件保持部，其具有磁鐵配置面，其配置有具有第1極性之1個以上之第1磁極部分、及具有與上述第1極性不同之第2極性之1個以上之第2磁極部分，上述磁鐵配置面具有朝第1方向延伸之第5及第6端部，及朝上述第2方向延伸且較上述第5及第6端部更長之第7及第8端部，且該構件保持部可將成為於上述成膜對象物形成膜之材料之構件保持於上述第1及第2磁極部分之附近；及載具搬送部，其於上述構件保持部之下方，沿上述第1方向搬送上述載具；上述第5及第6端部較上述第1及第2端部更短；上述第7及第8端部較上述第3及第4端部更長；且上述載具搬送部係可以上述第3及第4端部通過磁鐵配置面之與上述第2方向平行之中心線之下方之方式搬送上述載具。
  2. 如請求項1之半導體製造裝置，其中上述第1磁極部分係以形成第1環形狀之方式配置，上述第2磁極部分係以形成包圍上述第1磁極部分之第2環形狀之方式配置。
  3. 如請求項1之半導體製造裝置，其中上述構件保持部包含可保持N個(N為2以上之整數)構件之N個磁鐵配置面作為上述磁鐵配置面。
  4. 如請求項3之半導體製造裝置，其中上述構件保持部係以上述N 個磁鐵配置面之任一者與上述載具對向之方式旋轉。
  5. 如請求項4之半導體製造裝置，其中上述構件保持部係以與上述第2方向平行之軸為中心而旋轉。
  6. 如請求項1之半導體製造裝置，其中上述載具搬送部係於粒子自上述構件飛散至上述成膜對象物時，以僅上述第3及第4端部之一者通過上述第7端部之下方、且僅上述第3及第4端部之另一者通過上述第8端部之下方之方式，使上述載具往返移動。
  7. 如請求項1之半導體製造裝置，其中上述載具搬送部係於粒子自上述構件飛散至上述成膜對象物時，以上述第3及第4端部通過上述第7端部之下方，且上述第3及第4端部通過上述第8端部之下方之方式，使上述載具往返移動。
  8. 如請求項1之半導體製造裝置，其中上述載具係可搭載複數個搭載有作為上述成膜對象物之複數個半導體封裝之托盤。
  9. 如請求項8之半導體製造裝置，其中上述托盤之平面形狀為長方形。
  10. 如請求項9之半導體製造裝置，其中上述托盤係以上述托盤之長邊與第1方向平行之方式搭載於上述載具。
  11. 如請求項9之半導體製造裝置，其中上述托盤係以上述托盤之長邊與第2方向平行之方式搭載於上述載具。
  12. 如請求項1之半導體製造裝置，其進而包含：濺鍍室，其包含上述構件保持部及上述載具搬送部；及蝕刻室，其連接於上述濺鍍室。
  13. 一種半導體裝置之製造方法，其包含：於載具搭載複數個半導體封裝，該載具具有朝第1方向延伸之第1及第2端部，及朝與上述第1方向不同之第2方向延伸、且較上述第1及第2端部更長之第3及第4端部； 將成為於半導體封裝形成導電膜的材料之構件保持於構件保持部之第1及第2磁極部分之附近，該構件保持部具有磁鐵配置面，該磁鐵配置面配置有具有第1極性之1個以上之第1磁極部分，及具有與上述第1極性不同之第2極性之1個以上之第2磁極部分，且上述磁鐵配置面包含朝上述第1方向延伸之第5及第6端部，及朝上述第2方向延伸、且較上述第5及第6端部更長之第7及第8端部；上述第5及第6端部較上述第1及第2端部更短，上述第7及第8端部較上述第3及第4端部更長；及藉由以上述第3及第4端部通過上述磁鐵配置面之與上述第2方向平行之中心線之下方之方式，沿上述第1方向搬送上述載具，而於上述半導體封裝之上表面及側面形成上述導電膜。
  14. 如請求項13之半導體裝置之製造方法，其中上述導電膜包含第1層及設於上述第1層之表面之第2層。
  15. 如請求項14之半導體裝置之製造方法，其中上述第1層含有銅，上述第2層含有鐵。
  16. 如請求項13之半導體裝置之製造方法，其中上述載具係於粒子自上述構件飛散至上述半導體封裝時，以僅上述第3及第4端部之一者通過上述第7端部之下方、且僅上述第3及第4端部之另一者通過上述第8端部之下方之方式往返移動。
  17. 如請求項13之半導體裝置之製造方法，其中上述載具係於粒子自上述構件飛散至上述半導體封裝時，以上述第3及第4端部通過上述第7端部之下方，上述第3及第4端部通過上述第8端部之下方之方式往返移動。
  18. 如請求項13之半導體裝置之製造方法，其中上述載具係搭載複數個搭載有上述複數個半導體封裝之托盤。
  19. 如請求項18之半導體裝置之製造方法，其中上述托盤含有鋁。
  20. 如請求項13之半導體裝置之製造方法，其中上述構件之平面形狀為長方形，且上述構件具有較上述第1及第2端部更短之短邊，及較上述第3及第4端部更長之長邊。
TW104122065A 2015-03-11 2015-07-07 Semiconductor manufacturing apparatus and manufacturing method of semiconductor device TWI570827B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015048200A JP6313250B2 (ja) 2015-03-11 2015-03-11 半導体製造装置

Publications (2)

Publication Number Publication Date
TW201633421A TW201633421A (zh) 2016-09-16
TWI570827B true TWI570827B (zh) 2017-02-11

Family

ID=56887486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122065A TWI570827B (zh) 2015-03-11 2015-07-07 Semiconductor manufacturing apparatus and manufacturing method of semiconductor device

Country Status (4)

Country Link
US (2) US9758863B2 (zh)
JP (1) JP6313250B2 (zh)
CN (1) CN105977247B (zh)
TW (1) TWI570827B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018067597A (ja) * 2016-10-18 2018-04-26 株式会社村田製作所 回路モジュールの製造方法および成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221309B (en) * 2000-03-16 2004-09-21 Toshiba Corp Tray for electronic component
US20070251449A1 (en) * 2003-10-02 2007-11-01 Tokyo Election Limited Coating Film Forming Apparatus and Coating Film Forming Method
US20080242087A1 (en) * 2007-03-28 2008-10-02 Kabushiki Kaisha Toshiba Magnetron sputtering apparatus and method for manufacturing semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69232747T2 (de) * 1991-06-14 2003-01-02 Hughes Aircraft Co Verfahren zum vertikalen Ausrichten von Flüssigkristallen
JPH07268621A (ja) * 1994-03-31 1995-10-17 Nippondenso Co Ltd エレクトロルミネッセンス表示素子の製造方法
JPH088213A (ja) * 1994-06-23 1996-01-12 Casio Comput Co Ltd スパッタ法およびその装置
JP2002069634A (ja) 2000-08-29 2002-03-08 Canon Inc 薄膜作製方法および薄膜作製装置
JP2003147519A (ja) * 2001-11-05 2003-05-21 Anelva Corp スパッタリング装置
JP2003239069A (ja) * 2002-02-15 2003-08-27 Ulvac Japan Ltd 薄膜の製造方法及び装置
JP4200290B2 (ja) * 2003-05-21 2008-12-24 パナソニック株式会社 マスクユニット
JP2006283132A (ja) * 2005-03-31 2006-10-19 Toyota Motor Corp 表面処理装置
KR101225312B1 (ko) * 2005-12-16 2013-01-22 엘지디스플레이 주식회사 프로세스 장치
US20080197015A1 (en) * 2007-02-16 2008-08-21 Terry Bluck Multiple-magnetron sputtering source with plasma confinement
US8557093B2 (en) * 2007-03-22 2013-10-15 Sunpower Corporation Deposition system with electrically isolated pallet and anode assemblies
JP2008261031A (ja) * 2007-04-13 2008-10-30 Toppan Printing Co Ltd マグネトロンスパッタリング装置、成膜方法及び有機電界発光素子の製造方法
WO2009057715A1 (ja) * 2007-10-31 2009-05-07 Canon Anelva Corporation マグネトロンユニット、マグネトロンスパッタリング装置及び電子デバイスの製造方法
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
JP2010272229A (ja) * 2009-05-19 2010-12-02 Panasonic Corp 有機電界発光素子の透明電極の製造方法
WO2012112880A1 (en) * 2011-02-18 2012-08-23 Alliance For Sustainable Energy, Llc In situ optical diagnostic for monitoring or control of sodium diffusion in photovoltaics manufacturing
JP2013206652A (ja) 2012-03-28 2013-10-07 Nissin Electric Co Ltd アンテナ装置、それを備えるプラズマ処理装置およびスパッタリング装置
KR20130115784A (ko) * 2012-04-13 2013-10-22 삼성에스디아이 주식회사 스퍼터링 장치
JP2013221176A (ja) * 2012-04-17 2013-10-28 Panasonic Corp 薄膜製造方法および薄膜製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221309B (en) * 2000-03-16 2004-09-21 Toshiba Corp Tray for electronic component
US20070251449A1 (en) * 2003-10-02 2007-11-01 Tokyo Election Limited Coating Film Forming Apparatus and Coating Film Forming Method
US20080242087A1 (en) * 2007-03-28 2008-10-02 Kabushiki Kaisha Toshiba Magnetron sputtering apparatus and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP6313250B2 (ja) 2018-04-18
CN105977247B (zh) 2018-07-10
CN105977247A (zh) 2016-09-28
US20160265101A1 (en) 2016-09-15
US9758863B2 (en) 2017-09-12
JP2016171108A (ja) 2016-09-23
US20170369988A1 (en) 2017-12-28
TW201633421A (zh) 2016-09-16
US10487393B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
CN109338293B (zh) 在基板处理腔室中使用的准直器
KR101971343B1 (ko) 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법
TWI632639B (zh) 基板保持裝置、成膜裝置以及基板保持方法
TWI658562B (zh) 電子零件的製造裝置及電子零件的製造方法
KR101888224B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US10550464B2 (en) Physical vapor deposition method using backside gas cooling of workpieces
JPWO2016136255A1 (ja) 成膜装置及び成膜方法
CN108004516B (zh) 磁控溅射腔室、磁控溅射设备以及磁控管
KR20150088306A (ko) 박형 기판 처리장치
TWI570827B (zh) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
CN106715751B (zh) 基板处理装置以及基板处理方法
KR101686318B1 (ko) 스퍼터링을 이용한 전자파 차단 차폐막 형성 방법 및 그 장치
JP6022373B2 (ja) 薄型基板処理装置
KR20210008550A (ko) 성막 시스템 및 기판 상에 막을 형성하는 방법
JP2012241282A (ja) スパッタリング用分割ターゲット装置及びそれを利用したスパッタリング方法
JP7039213B2 (ja) 成膜装置
JP5892003B2 (ja) 半導体製造装置、半導体装置の製造方法
JP6022372B2 (ja) 薄型基板処理装置
KR20160035533A (ko) 승강 부재, 이를 이용하는 전자파 차단 차폐막 형성 방법 및 그 장치
US10053771B2 (en) Physical vapor deposition system with target magnets controlled to only be above workpiece
JP2016092330A (ja) 仕切弁装置及び基板搬送方法
US10748571B2 (en) Mechanically balanced and magnetically unbalanced device
JP6401084B2 (ja) 基板処理装置
CN111699543A (zh) 用于磁控管溅射的方法和装置