TWI658562B - 電子零件的製造裝置及電子零件的製造方法 - Google Patents

電子零件的製造裝置及電子零件的製造方法 Download PDF

Info

Publication number
TWI658562B
TWI658562B TW106134460A TW106134460A TWI658562B TW I658562 B TWI658562 B TW I658562B TW 106134460 A TW106134460 A TW 106134460A TW 106134460 A TW106134460 A TW 106134460A TW I658562 B TWI658562 B TW I658562B
Authority
TW
Taiwan
Prior art keywords
film
electronic component
forming
electromagnetic wave
wave shielding
Prior art date
Application number
TW106134460A
Other languages
English (en)
Other versions
TW201814875A (zh
Inventor
伊藤昭彦
加茂克尚
松中繁樹
藤田篤史
Original Assignee
日商芝浦機械電子裝置股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商芝浦機械電子裝置股份有限公司 filed Critical 日商芝浦機械電子裝置股份有限公司
Publication of TW201814875A publication Critical patent/TW201814875A/zh
Application granted granted Critical
Publication of TWI658562B publication Critical patent/TWI658562B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds

Abstract

本發明提供一種形成於封裝體上的磁性體的電磁波遮蔽 膜可獲得良好的遮蔽特性的電子零件、電子零件的製造裝置及電子零件的製造方法。一種電子零件(10)，其在將元件(11)密封的封裝體(12)的頂面形成有電磁波遮蔽膜(13)，且封裝體(12)的頂面中的電磁波遮蔽膜(13)的膜厚為0.5μm~9μm，封裝體(12)的頂面的粗糙度曲線要素的平均高度(Rc)與電磁波遮蔽膜(13)的膜厚(Te)的關係為Rc

Description

電子零件的製造裝置及電子零件的製造方法
本發明涉及一種電子零件、電子零件的製造裝置及電子零件的製造方法。
在以行動電話為代表的無線通訊設備中搭載著許多作為電子零件的半導體裝置。為了防止對通信特性的影響，要求半導體裝置抑制電磁波向外部洩漏等電磁波對內外的影響。因此，使用具有對電磁波的遮蔽功能的半導體裝置。
一般來說，半導體裝置通過以下方式形成：將半導體晶片搭載於作為相對於安裝基板的中繼用的基板的插入基板的上方，並利用樹脂將所述半導體晶片密封。已開發出通過將導電性的電磁波遮蔽膜設置於所述密封樹脂的上表面及側面來賦予遮蔽功能的半導體裝置(參照專利文獻1)。
這種電磁波遮蔽膜可設為多種金屬材料的積層膜。例如，已知有形成不銹鋼(SUS)膜後在其上方形成Cu膜，進而在所述Cu膜上方形成SUS膜的積層結構的電磁波遮蔽膜。
在電磁波遮蔽膜中，為了獲得充分的遮蔽效果，需要降低電阻率。因此，對電磁波遮蔽膜要求某種程度的厚度。在半導體裝置中，一般來說，只要有1μm~10μm左右的膜厚，則可獲得良好的遮蔽特性。已知在所述SUS、Cu、SUS的積層結構的電 磁波遮蔽膜中只要有1μm~5μm左右的膜厚，則可獲得良好的遮蔽效果。
[現有技術文獻] [專利文獻]
[專利文獻1]國際公開第2013/035819號公報
電磁波遮蔽膜的形成方法已知有鍍敷法。但是，鍍敷法需要前處理步驟、鍍敷處理步驟、及水洗之類的後處理步驟等濕式步驟，因此半導體裝置的製造成本的上升不可避免。
因此，作為乾式步驟的濺射法受到關注。作為利用濺射法的成膜裝置，提出有使用等離子體進行成膜的等離子體處理裝置。等離子體處理裝置將惰性氣體導入配置有靶材(target)的真空容器中，並施加直流電壓。使經等離子體化的惰性氣體的離子撞擊成膜材料的靶材，並使從靶材敲打出的材料堆積於工件來進行成膜。
一般的等離子體處理裝置用於形成能夠在數十秒至數分鐘的處理時間內形成的10nm~數百nm厚的膜。但是，如上所述，作為電磁波遮蔽膜，需要形成微米級別的厚度的膜。濺射法是使成膜材料的粒子堆積於成膜對象物上來形成膜的技術，因此所形成的膜越厚，膜形成所需要的時間越長。
因而，為了形成電磁波遮蔽膜，需要比一般的濺射法長 的、數十分鐘至一小時左右的處理時間。例如，在SUS、Cu、SUS的積層結構的電磁波遮蔽膜中，為了獲得5μm的膜厚，有時需要一小時多的處理時間。
於是，在使用等離子體的濺射法中，在所述處理時間中，作為半導體的外包裝的封裝體持續承受等離子體的熱。結果，在獲得5μm厚的膜之前，有時封裝體被加熱至200℃前後。
另一方面，關於封裝體的耐熱溫度，若為數秒~數十秒左右的暫時性加熱，則為200℃左右，但在加熱超過數分鐘的情況下，一般為150℃左右。因此，難以使用一般的借助等離子體的濺射法來形成微米級別的電磁波遮蔽膜。
為了應對這一情況，考慮到使用Ni、Fe等磁性體作為膜材料。磁性體的遮蔽效果高，且可設為比較薄的膜厚，因此可通過縮短利用濺射的加熱時間來抑制溫度上升，並且縮短節拍時間(takt time)。然而，實際上即使通過濺射在半導體的封裝體上形成磁性體的電磁波遮蔽膜，有時也無法獲得所期望的對電磁波的遮蔽特性。
另外，考慮在等離子體處理裝置中設置用於抑制半導體封裝體的溫度上升的冷卻單元。所述情況下，裝置構成複雜化、大型化，但可抑制形成包含Cu的電磁波遮蔽膜時的加熱。但是，在非磁性體的電磁波遮蔽膜中，也出現了無法獲得所期望的遮蔽特性的情形。
本發明的目的在於提供一種形成於封裝體上的電磁波遮 蔽膜可獲得良好的遮蔽特性的電子零件、電子零件的製造裝置及電子零件的製造方法。
為了達成所述目的，本發明的電子零件在將元件密封的封裝體的頂面形成有電磁波遮蔽膜，且所述電子零件的特徵在於：所述封裝體的頂面中的所述電磁波遮蔽膜的膜厚Te為0.5μm~9μm，所述封裝體的頂面的粗糙度曲線要素的平均高度Rc與所述電磁波遮蔽膜的膜厚Te的關係為Rc2Te。
所述封裝體的頂面的粗糙度曲線要素的平均高度Rc也可以為5μm以下。
本發明的電子零件的製造裝置的特徵在於具有：研磨裝置，對利用密封材將多個元件密封的密封體的頂面進行研磨；分離裝置，通過切斷所述密封體，使其分離為由密封材的封裝體將各元件密封的各個電子零件；及成膜裝置，在所述各個電子零件的封裝體的外表面通過濺射來形成所述電磁波遮蔽膜。
所述成膜裝置也可以具有：腔室，即為導入濺射氣體的容器；搬運部，設置於所述腔室內，且以圓周軌跡對所述電子零件進行循環搬運；及多個成膜處理部，具有通過濺射使成膜材料堆積於利用所述搬運部進行循環搬運的狀態的所述電子零件來進行成膜的濺射源，並且具有對利用所述濺射源將所述電子零件成膜的成膜位置進行劃分的劃分部。
所述多個成膜處理部也可以包含與不同種類的成膜材料 對應的濺射源，通過使每一種成膜材料選擇性堆積來形成包括多種成膜材料的層的膜。
本發明的電子零件的製造方法的特徵在於：利用研磨裝置對所述封裝體的頂面進行研磨，利用成膜裝置在所述封裝體上通過濺射來形成所述電磁波遮蔽膜。
另外，本發明的電子零件的製造方法的特徵在於：對利用密封材將多個元件密封的密封體的頂面進行研磨，通過切斷所述密封體，使其分離為由密封材的封裝體將各元件密封的各個電子零件，且在所述各個電子零件的封裝體的外表面通過濺射來形成所述電磁波遮蔽膜。
根據本發明，形成於封裝體上的電磁波遮蔽膜可獲得良好的遮蔽特性。
10‧‧‧電子零件
11、11N‧‧‧元件
12、12N‧‧‧封裝體
12A‧‧‧密封體
12a‧‧‧頂面
12b‧‧‧側面
13、13N‧‧‧電磁波遮蔽膜
13A‧‧‧Cu膜
13B‧‧‧Ni-Fe的磁性體膜
14‧‧‧基板
14A‧‧‧集合基板
100‧‧‧研磨裝置
110‧‧‧研磨台
120‧‧‧研磨部
121‧‧‧研磨板
121a‧‧‧研磨墊
122‧‧‧軸體
200‧‧‧分離裝置
210‧‧‧支撐台
33、211‧‧‧保持部
211a‧‧‧真空孔
211b‧‧‧槽
220‧‧‧切斷部
221‧‧‧刀條
222‧‧‧框架
300‧‧‧成膜裝置
20‧‧‧腔室
21‧‧‧真空室
22‧‧‧排氣口
23‧‧‧排氣部
24‧‧‧導入口
25‧‧‧氣體供給部
26‧‧‧腔室的外周壁的內表面
27‧‧‧內周壁的外表面
30‧‧‧搬運部
31‧‧‧旋轉工作台
32‧‧‧馬達
40、40A~40C‧‧‧成膜處理部
4‧‧‧濺射源
41、41A、41B‧‧‧靶材
42‧‧‧襯板
43‧‧‧電極
5‧‧‧劃分部
5a、5b‧‧‧壁板
6‧‧‧電源部
60‧‧‧載入互鎖部
70‧‧‧控制裝置
71‧‧‧機構控制部
72‧‧‧電源控制部
73‧‧‧存儲部
74‧‧‧設定部
75‧‧‧輸入輸出控制部
76‧‧‧輸入裝置
77‧‧‧輸出裝置
C‧‧‧模具
E‧‧‧排氣
EL‧‧‧電線
F‧‧‧框架
G‧‧‧濺射氣體
L‧‧‧搬運路徑
M、M1~M3‧‧‧成膜位置
P‧‧‧探針
R‧‧‧合成樹脂
Rc‧‧‧封裝體的頂面的粗糙度曲線要素的平均高度
S、ST‧‧‧基板
T‧‧‧帶
Te‧‧‧電磁波遮蔽膜的膜厚
Tr‧‧‧托盤
W‧‧‧佈線
X1、X2、Y1、Y2、Z1、Z2、θ‧‧‧方向
圖1是表示實施方式的電子零件的示意剖面圖。
圖2(A)、圖2(B)是表示由於電子零件的封裝體表面的彎曲而無法獲得電磁波遮蔽特性的原理的說明圖。
圖3是表示實施方式的電子零件獲得電磁波遮蔽膜的遮蔽特性的原理的一例的說明圖。
圖4是表示實施方式的研磨裝置的說明圖。
圖5是表示實施方式的研磨裝置的研磨動作的立體圖。
圖6是表示實施方式的分離裝置的說明圖。
圖7是表示實施方式的分離裝置的立體圖。
圖8是實施方式的成膜裝置的透視立體圖。
圖9是實施方式的成膜裝置的透視平面圖。
圖10是圖9的A-A示意縱剖面圖。
圖11是表示配置有電子零件的托盤(tray)的立體圖。
圖12是表示實施方式的控制裝置的框圖。
圖13(A)~圖13(C)是表示實施方式的電子零件的製造步驟的說明圖。
圖14(A)、圖14(B)是表示實施方式的電子零件的製造步驟的說明圖。
圖15是表示遮蔽特性的試驗中使用的電磁波遮蔽膜的示意剖面圖。
圖16是表示遮蔽特性的試驗結果的圖表。
圖17是表示遮蔽特性的試驗裝置的說明圖。
參照附圖對本發明的實施方式(以下，稱作本實施方式)進行具體說明。
[電子零件]
如圖1所示，本實施方式的電子零件10在將元件11密封的封裝體12的頂面12a及側面12b形成有電磁波遮蔽膜13。為了獲得遮蔽效果，至少在封裝體12的頂面12a形成電磁波遮蔽膜13 即可。側面12b的電磁波遮蔽膜13用於接地。此外，所謂封裝體12的頂面12a，是與安裝於製品的面為相反側的外表面。頂面12a在水平載置的情況下，成為處於最高位置的上表面，但在安裝的情況下，既有朝向上方的情況，也有不朝向上方的情況。側面12b是相對於頂面12a而以不同的角度形成的外周面。頂面12a與側面12b之間可以形成角，也可以通過曲面來連接。元件11是半導體晶片、二極體、電晶體、電容器(condenser)、聲表面波(surface acoustic wave，SAW)過濾器等的表面安裝零件。以下說明中，以將半導體晶片作為元件11的例子進行說明。這裡所說的半導體晶片是作為將多個電子元件集成化的積體電路而構成的。此外，以下為了方便製造裝置及製造步驟中的說明，有時將形成電磁波遮蔽膜13之前的狀態的零件也稱作電子零件10。
元件11搭載於基板14的表面。基板14在包含陶瓷、玻璃、環氧樹脂等的板的表面形成有電路圖案。元件11與電路圖案通過焊料來連接。
基板14的安裝著元件11的表面以覆蓋元件11的方式利用合成樹脂進行密封，由此構成了封裝體12。封裝體12的形狀為大致長方體形狀。電磁波遮蔽膜13是對由導電性的材料形成的電磁波進行遮擋的膜。
電磁波遮蔽膜13的膜厚Te為0.5μm~9μm。更優選Te為0.5μm~3μm。封裝體12的頂面12a的粗糙度曲線要素的平均高度Rc與電磁波遮蔽膜13的膜厚Te的關係為Rc2Te。更優選 Rc為5μm以下。這裡，Rc為基準長度中的一組相鄰的峰谷的高度即輪廓曲線要素的高度的平均(JIS B 0601-2001、ISO 4287-1997)。作為測定方法，可以通過按照JIS B 0651-2001(ISO 3274-1996)的觸針式表面粗糙度測定器依據JIS B 0633-2001(ISO 4288-1996)的流程進行評價。
(磁性體的膜無法獲得遮蔽特性的原因)
考慮到磁性體由於電磁波的遮擋能力高，因此適合作為在電子零件的封裝體上形成的電磁波遮蔽膜。因此，在基於磁性體原本所具有的性能的模擬中可獲得高遮蔽特性。例如，相對於600MHz~1GHz帶，可發揮優異的遮擋能力。然而，實際上即使在將半導體晶片作為元件的電子零件的封裝體上形成使用磁性體的電磁波遮蔽膜，也未能獲得如模擬那樣的遮蔽特性。
發明者針對像這樣無法獲得遮蔽特性的原因進行了努力研究，結果新發現了如下原因。首先，磁性體的膜發揮遮蔽效果是以下情況：從在半導體晶片內的佈線中流動的電流產生的磁場的雜訊方向與磁性膜的磁化方向接近平行。
然而，在電子零件10的封裝體12中，其表面存在微小的凹凸。以下，將所述凹凸稱作彎曲。例如，如圖2(A)所示，在將合成樹脂用作密封材料的情況下，在封裝體12N的表面有Rc為10μm~數十μm的彎曲。由在元件11N的電路的佈線W中流動的電流產生的磁場的方向根據右手螺旋法則，以圖中的虛線的箭頭表示。
這裡，若在封裝體12N的頂面12a存在彎曲，則相對於圖2(B)的虛線的箭頭所表示的由元件11產生的磁場方向，會產生許多與圖中以空心箭頭表示的磁性體的電磁波遮蔽膜13N的磁化方向不同的部位。因此，若在封裝體12的表面存在彎曲，則即使在所述表面上形成磁性體的電磁波遮蔽膜13，也無法獲得所期望的遮蔽特性。
如圖3所示，本實施方式的電子零件10減少了封裝體12的頂面12a的彎曲。以下，將減少彎曲稱作平坦化。因此，從元件11產生的磁場的方向與電磁波遮蔽膜13的磁性體的磁化方向大致平行，從而可發揮良好的遮蔽特性。
[電子零件的製造裝置]
所述本實施方式的電子零件的製造裝置是通過將密封體12A分離而製成多個電子零件10，並在各電子零件10上形成電磁波遮蔽膜13的裝置。電子零件的製造裝置具有研磨裝置100、分離裝置200、成膜裝置300。
[研磨裝置]
如圖4所示，研磨裝置100是對密封體12A的頂面進行研磨的裝置。密封體12A是將多個元件11一併密封的構件。如圖4中的剖面圖所示，密封體12A通過以下方式來製造：在前步驟的密封裝置中，以將安裝於集合基板14A上的多個元件11一次性覆蓋的方式，利用作為密封材的合成樹脂R進行密封。密封體12A是大致長方體形狀。此外，密封體12A的頂面若被分離，則為成為 封裝體12的頂面12a的面。
作為研磨裝置100，例如使用化學機械研磨(CMP：chemical mechanical polishing)裝置。所述研磨裝置100具有研磨台110、研磨部120。研磨台110是上表面水平的平板。在研磨台110的上表面搭載密封體12A。雖然未圖示，但在研磨台110的上表面設置著對密封體12A進行保持的槽、孔、凸起、夾具、支架等保持部。
研磨部120是配置在與研磨台110隔開且相向的位置的構件。研磨部120具有研磨板121、軸體122。研磨板121是圓形的平板，且與研磨台110的上表面平行地相向配置。在研磨板121的與研磨台110的上表面相向的面上黏貼著研磨墊121a。研磨墊121a是對包含研磨劑的漿料進行保持且與密封體12A接觸的圓形片。此外，雖然未圖示，但研磨裝置100在研磨墊121a與密封體12A的頂面之間具有供給漿料的供給裝置。
軸體122是在研磨板121的與研磨台110相反的面的中心沿著與研磨板121的平面正交的方向設置的棒狀構件。軸體122通過未圖示的馬達等驅動源來轉動，由此研磨板121以其中心為軸而轉動。另外，軸體122通過未圖示的驅動機構而在研磨板121的下表面相對於研磨台110上的密封體12A的頂面進行接觸分離的Z1方向及與密封體12A的頂面平行的X1方向、Y1方向上移動。
更具體而言，如圖5所示，研磨墊121a與密封體12A的 頂面接觸，且以蛇行的方式沿著水平方向移動，由此可對密封體12A的整個頂面進行研磨。
[分離裝置]
如圖6所示，分離裝置200是通過切斷密封體12A，使其分離為由密封材的封裝體12將各元件11密封的各個電子零件10的裝置。分離裝置200具有支撐台210、切斷部220。支撐台210是載置密封體12A的台，在所述支撐台210的上表面設置著對密封體12A進行保持的保持部211。保持部211是具有連接於未圖示的真空電路的真空孔211a的真空吸盤。另外，在保持部211形成有成為後述切斷部220的刀條221的退刀槽的槽211b。
另外，支撐台210通過未圖示的驅動機構而在水平的θ方向上轉動，由此設置為能夠變更切斷方向。
切斷部220是配置在與支撐台210隔開且相向的位置的構件。切斷部220具有刀條221、框架222。刀條221是在周圍形成有刃的圓形構件，且以其中心軸成為水平方向的方式與支撐台210相向配置。框架222將刀條221的中心能夠轉動地加以軸支承。
刀條221通過內置於框架222中的未圖示的馬達等驅動源來轉動。另外，如圖7所示，框架222通過未圖示的驅動機構而在刀條221的刃與支撐台210上的密封體12A的頂面進行接觸分離的Z2方向及與密封體12A的頂面平行的X2方向及Y2方向上移動。
更具體而言，框架222通過使刀條221接觸密封體12A並在Y2方向上移動而沿直線方向進行切斷。然後，以與電子零件 10的寬度對應的間隔使刀條221在X2方向上移動，依次在Y2方向上進行切斷。進而，使保持部211在θ方向上轉動90°，在與已進行切斷的方向正交的直線方向上與所述同樣地依次進行切斷。由此，將密封體12A切斷為構成長方形或正方形的網格的格子狀，因此大致長方體形狀或大致正方體形狀的電子零件10被分離為單片。此外，雖然未圖示，但在分離裝置200上設置著對因研磨及切斷而產生的粉塵等進行清洗的清洗裝置。
[成膜裝置]
成膜裝置300是在各個電子零件10的封裝體12的外表面通過濺射來形成電磁波遮蔽膜13的裝置。如圖8所示，本實施方式的成膜裝置300是如下裝置：若旋轉工作台31旋轉，則由保持部33保持的托盤Tr上的電子零件10以圓周軌跡移動，在通過與濺射源4相向的位置時，使從靶材41(參照圖10)濺射的粒子附著來進行成膜。
如圖8~圖10所示，成膜裝置300具有腔室20、搬運部30、成膜處理部40A~成膜處理部40C、載入互鎖部60、控制裝置70。
(腔室)
如圖10所示，腔室20是導入濺射氣體G的容器。濺射氣體G是如下氣體，其用於利用通過施加電力而生成的等離子體，使所產生的離子等撞擊靶材41，並對電子零件10的封裝體12實施濺射。例如，可將氬氣等惰性氣體用作濺射氣體G。
腔室20的內部空間形成為真空室21。所述真空室21是具有氣密性，且可通過減壓而成為真空的空間。例如，如圖8及圖10所示，真空室21是圓柱形狀的密閉空間。
腔室20具有排氣口22、導入口24。排氣口22是用於確保在真空室21與外部之間氣體的流通，且進行排氣E的開口。所述排氣口22例如形成於腔室20的底部。在排氣口22處連接有排氣部23。排氣部23具有配管及未圖示的泵、閥等。通過利用所述排氣部23進行的排氣處理，將真空室21內減壓。
導入口24是用於將濺射氣體G導入至真空室21的靶材41附近的開口。在所述導入口24處連接有氣體供給部25。氣體供給部25相對於各靶材41而分別設置有一個。另外，氣體供給部25除了配管之外，還具有未圖示的濺射氣體G的氣體供給源、泵、閥等。通過所述氣體供給部25而從導入口24將濺射氣體G導入真空室21內。
(搬運部)
搬運部30是設置於腔室20內，且以圓周軌跡對電子零件10進行循環搬運的裝置。將如所述那樣的、電子零件10通過搬運部30而進行移動的軌跡稱作搬運路徑L。循環搬運是指使電子零件10以圓周軌跡轉圈移動。所述搬運部30具有旋轉工作台31、馬達32、保持部33。
旋轉工作台31是圓形的板。馬達32是對旋轉工作台31提供驅動力，且使所述旋轉工作台31以圓的中心為軸進行旋轉的 驅動源。保持部33是對由搬運部30搬運的托盤Tr進行保持的構成部。即，電子零件10經由托盤Tr而保持於保持部33。如圖11所示，多個電子零件10在作為大致長方形狀的框體的框架F內，以不僅在頂面12a也在側面12b形成膜的方式空開間隔排列配置於沿水平方向張設的帶T的上方。帶T僅上表面有黏著性，將電子零件10貼附在其上表面。準備多個像這樣配置有電子零件10的框架F，並載置於周圍的緣部隆起的大致長方形狀的平板即托盤Tr上。其中，電子零件10也可以由保持部33單獨保持。像這樣通過保持部33而將電子零件10定位於旋轉工作台31上。
多個保持部33以等間隔配設。例如，各保持部33以與旋轉工作台31的圓周方向的圓的切線平行的方向來配置，且在圓周方向上等間隔地設置。更具體而言，保持部33是對托盤Tr或電子零件10進行保持的槽、孔、凸起、夾具、支架等。還可以通過靜電吸盤、機械吸盤、黏著吸盤、或者它們與槽、孔、凸起、夾具、支架、托盤等的組合來構成保持部33。此外，本實施方式中，由於設置有六個保持部33，因此在旋轉工作台31上以60°間隔對六個托盤Tr或電子零件10進行保持。其中，保持部33可以是一個，也可以是多個。
(成膜處理部)
成膜處理部40A~成膜處理部40C是對由搬運部30搬運的電子零件10進行成膜的處理部。以下，在不區分多個成膜處理部40A~成膜處理部40C的情況下，以成膜處理部40來說明(參照圖8)。 如圖10所示，成膜處理部40具有濺射源4、劃分部5、電源部6。
(濺射源)
濺射源4是通過濺射使成膜材料堆積於電子零件10來進行成膜的成膜材料的供給源。濺射源4具有靶材41、襯板42、電極43。靶材41是由堆積於電子零件10而成為膜的成膜材料所形成，且設置在與搬運路徑L隔開且相向的位置。本實施方式的靶材41如圖9所示，兩個靶材41A、靶材41B在與搬運方向正交的方向、即旋轉工作台31旋轉的半徑方向上並排著。以下，在不區分靶材41A、靶材41B的情況下，設為靶材41。靶材41的底面側與通過搬運部30而進行移動的電子零件10隔開且相向。如後文所述，成膜材料例如使用Cu、Ni、Fe等。其中，只要是通過濺射來進行成膜的材料，則能夠應用各種材料。所述靶材41例如為圓柱形狀。其中也可以是長圓柱形狀、角柱形狀等其他形狀。
襯板42是對靶材41進行保持的構件。電極43是用於從腔室20的外部對靶材41施加電力的導電性構件。此外，在濺射源4中視需要適當具備磁鐵、冷卻機構等。
如圖10所示，這種濺射源4在腔室20的上蓋沿圓周方向設置著多個。此外，在圖8~圖10的例子中，設置有三個濺射源4。
(劃分部)
劃分部5是對利用濺射源4將電子零件10成膜的成膜位置M1~成膜位置M3進行分隔的構件。以下，在不區分多個成膜位 置M1~成膜位置M3的情況下，以成膜位置M來說明(參照圖8)。如圖9所示，劃分部5具有從搬運路徑L的圓周的中心、即搬運部30的旋轉工作台31的旋轉中心呈放射狀配設的方形的壁板5a、壁板5b。壁板5a、壁板5b例如在真空室21的頂部設置在夾持靶材41的位置。劃分部5的下端空開供電子零件10通過的空隙而與旋轉工作台相向。通過具有所述劃分部5，可抑制濺射氣體G及成膜材料擴散於真空室21。
成膜位置M是包含濺射源4的靶材41的由劃分部5劃分的空間。更具體而言，如圖9所示，成膜位置M是從平面方向觀察，由劃分部5的壁板5a、壁板5b、與腔室20的外周壁的內表面26、內周壁的外表面27包圍成扇形的空間。成膜位置M的水平方向的範圍是由一對壁板5a、壁板5b劃分的區域。
將成膜材料作為膜堆積於在成膜位置M中的與靶材41相向的位置通過的電子零件10。所述成膜位置M是進行大部分成膜的區域，但在偏離成膜位置M的區域，也存在成膜材料從成膜位置M的洩漏，因此並非毫無膜的堆積。
(電源部)
電源部6是對靶材41施加電力的構成部。通過利用所述電源部6對靶材41施加電力，可使濺射氣體G等離子體化，且使成膜材料堆積於電子零件10。本實施方式中，電源部6例如為施加高電壓的直流(direct current，DC)電源。此外，在為進行高頻濺射的裝置的情況下，還可設為射頻(radio frequency，RF)電源。 旋轉工作台31與經接地的腔室20為同電位，通過對靶材41側施加高電壓而產生電位差。由此，避免了為將可動的旋轉工作台31設為負電位而與電源部6連接的困難。
多個成膜處理部40通過使成膜材料選擇性堆積來形成包括多種成膜材料的層的膜。特別是在本實施方式中，包含與不同種類的成膜材料對應的濺射源4，通過使成膜材料選擇性堆積來形成包括多種成膜材料的層的膜。所謂包含與不同種類的成膜材料對應的濺射源4，既包括所有成膜處理部40的成膜材料不同的情況，也包括多個成膜處理部40為共同的成膜材料而其他成膜處理部40與之不同的情況。本實施方式中，在成膜材料中包含磁性體。所謂使每一種成膜材料選擇性堆積，是指在任一種成膜材料的成膜處理部40進行成膜期間，其他成膜材料的成膜處理部40不進行成膜。另外，所謂成膜中的成膜處理部40或成膜位置，是指對成膜處理部40的靶材41施加電力而處於可對電子零件10進行成膜的狀態的成膜處理部40或成膜位置M。
本實施方式中，在搬運路徑L的搬運方向上配設著三個成膜處理部40A~成膜處理部40C。成膜位置M1~成膜位置M3對應於三個成膜處理部40A~成膜處理部40C。這些成膜處理部40A~成膜處理部40C中，成膜處理部40A的成膜材料是Cu。即，成膜處理部40A的濺射源4具備包含Cu的靶材41A、靶材41B。另一個成膜處理部40B的成膜材料是Ni。即，成膜處理部40B的濺射源4具備包含Ni的靶材41A、靶材41B。另一個成膜處理部 40C的成膜材料是Fe。即，成膜處理部40C的濺射源4具備包含Fe的靶材41A、靶材41B。本實施方式中，在任一個成膜處理部40進行成膜處理期間，其他成膜處理部40不進行成膜處理。
(載入互鎖部)
載入互鎖部60是如下裝置：在維持真空室21的真空的狀態下，通過未圖示的搬運單元將未處理的電子零件10或者載置著電子零件10的托盤Tr從外部搬入真空室21，並將處理完畢的電子零件10或者托盤Tr搬出至真空室21的外部。所述載入互鎖部60可應用眾所周知的結構的載入互鎖部，因此省略說明。
[控制裝置]
控制裝置70是對成膜裝置300的各部進行控制的裝置。所述控制裝置70例如可由專用的電子電路或者以規定程式進行動作的電腦等構成。即，關於研磨裝置100的控制、分離裝置200的控制、與濺射氣體G向真空室21的導入及排氣相關的控制、濺射源4的電源控制、旋轉工作台31的旋轉控制等，將所述控制內容程式設計並通過可程式設計邏輯控制器(programmable logic controller，PLC)或中央處理器(central processing unit，CPU)等處理裝置來執行，能夠應對多種多樣的成膜規格。
具體控制的內容可列舉：研磨裝置100的各部的驅動，分離裝置200的各部的驅動，成膜裝置300的初始排氣壓力，濺射源4的選擇，對靶材41的電力施加，濺射氣體G的流量、種類、導入時間及排氣時間，成膜時間等。
參照假設的功能框圖即圖12來說明如上所述用於使各部的動作執行的控制裝置70的構成。即，控制裝置70具有機構控制部71、電源控制部72、存儲部73、設定部74、輸入輸出控制部75。
機構控制部71是對研磨裝置100的馬達及驅動機構、分離裝置200的馬達及驅動機構、排氣部23、氣體供給部25、搬運部30的馬達32、載入互鎖部60等的驅動源、閥、開關、電源等進行控制的處理部。電源控制部72是對電源部6進行控制的處理部。
控制裝置70選擇性地控制成膜處理部40，以使得在任一種成膜材料的成膜處理部進行成膜期間，其他成膜材料的成膜處理部不進行成膜。即，電源控制部72在對成膜處理部40A的靶材41施加電壓並進行成膜期間，不對成膜處理部40B、成膜處理部40C的靶材41施加電壓。另外，在對成膜處理部40B的靶材41施加電壓並進行成膜期間，不對成膜處理部40A、成膜處理部40C的靶材41施加電壓。進而，在對成膜處理部40C的靶材41施加電壓並進行成膜期間，不對成膜處理部40A、成膜處理部40B的靶材41施加電壓。
存儲部73是存儲本實施方式的控制所需要的資訊的構成部。設定部74是將從外部輸入的資訊設定在存儲部73的處理部。輸入輸出控制部75是對與成為控制對象的各部之間的信號的轉換或輸入輸出進行控制的介面。
進而，在控制裝置70上連接有輸入裝置76、輸出裝置77。輸入裝置76是用於供操作員經由控制裝置70來操作成膜裝置300的開關、觸控式螢幕、鍵盤、滑鼠等輸入單元。例如，可通過輸入單元將進行成膜的濺射源4的選擇輸入。
輸出裝置77是將用於確認裝置狀態的資訊設為操作員能夠視認的狀態的顯示器、燈、儀錶(meter)等輸出單元。例如，可將與正在進行成膜的濺射源4對應的成膜位置M區別於其他成膜位置M而顯示於輸出裝置77。
[動作]
除所述之外，以下還參照圖13(A)~圖13(C)及圖14(A)、圖14(B)來說明如上所述的本實施方式的動作。此外，雖然未圖示，但在研磨裝置100、分離裝置200、成膜裝置300之間設置有對密封體12A、電子零件10進行搬運的傳送機、機械臂等搬運單元。利用所述搬運單元來進行各部之間的密封體12A、電子零件10的搬入、搬運、搬出。
(密封步驟)
在前步驟的密封裝置中，如圖13(A)所示，以覆蓋安裝於集合基板14A上的多個元件11的方式利用作為密封材的合成樹脂R進行密封，由此製造密封體12A。更具體而言，在陶瓷、玻璃、環氧樹脂等集合基板14A的其中一個面上獨立地形成有多個電路圖案。對設置於所述電路圖案的電極墊供給焊料並搭載元件11。將其投入再流焊爐中使焊料熔融，並將元件11安裝於集合基板 14A。
以覆蓋這種集合基板14A上的元件11的方式利用合成樹脂R進行密封，由此形成密封體12A。密封是以將多個元件11一併覆蓋的方式通過模塑、塗布、片的層壓等來進行。圖13(A)是通過使用模具C的模塑來進行樹脂密封，由此形成長方體形狀的密封體12A的例子。
(研磨步驟)
其次，將以所述方式形成的密封體12A載置於研磨台110並利用保持部來保持。然後，一邊供給漿料，一邊如圖13(B)所示，使研磨板121旋轉，且使研磨墊121a接觸密封體12A的頂面，從而使其在水平方向上掃描，由此對整個頂面進行研磨。如圖5所示，所述掃描是通過以蛇行的方式在整個頂面移動來進行。
(分離步驟)
如圖13(C)所示，將對頂面進行了研磨的密封體12A載置於支撐台210，並利用保持部211進行真空吸附。然後，一邊使切斷部220的刀條221旋轉，一邊使刀條221接觸密封體12A，並沿著與各元件11的邊界對應的線將密封體12A切斷。即，如圖7所示，將密封體12A切斷為格子狀。由此，密封體12A被分離為單片的電子零件10。經單片化的電子零件10利用清洗裝置將因研磨及切斷而產生的粉塵等清洗。
(成膜步驟)
進而，如圖11及圖14(A)所示，電子零件10空開間隔並 排貼附於框架F的帶T上。然後，將多個框架F搭載於托盤Tr，並通過載入互鎖部60的搬運單元，依次搬入腔室20內。旋轉工作台31使空的保持部33依次移動至來自載入互鎖部60的搬入部位。保持部33對由搬運單元搬入的托盤Tr分別進行單獨保持。像這樣將成為成膜對象的電子零件10全部載置於旋轉工作台31上。
參照圖8~圖10、圖14(B)來說明對於以所述方式導入成膜裝置300中的電子零件10的成膜處理。此外，以下動作是利用成膜處理部40A~成膜處理部40C在電子零件10的表面形成電磁波遮蔽膜13的例子。電磁波遮蔽膜13可通過將Cu的層、Ni-Fe的磁性體的層交替積層來形成。
排氣部23通過對真空室21進行排氣減壓而使其真空。成膜處理部40A的氣體供給部25將濺射氣體G供給至靶材41的周圍。旋轉工作台31進行旋轉並達到規定的旋轉速度。由此，由保持部33保持的電子零件10以畫圓的軌跡在搬運路徑L上移動，並通過與濺射源4相向的位置。
其次，電源部6僅對成膜處理部40A的靶材41施加電力。由此，濺射氣體G進行等離子體化。在濺射源4中，由等離子體產生的離子撞擊靶材41並將成膜材料的粒子濺起。因此，在通過成膜處理部40A的成膜位置M1的電子零件10的表面，每次通過時使成膜材料的粒子進行堆積，從而生成膜。這裡，形成Cu的層。此時，電子零件10通過成膜處理部40B~成膜處理部40C 的成膜位置M2~成膜位置M3，但由於未對成膜處理部40B~成膜處理部40C的靶材41施加電力，因此不進行成膜處理，且電子零件10不被加熱。另外，在成膜位置M1~成膜位置M3以外的區域，電子零件10也不被加熱。像這樣電子零件10在不被加熱的區域釋放熱。
若成膜處理部40A的成膜時間已經過，則停止成膜處理部40A。即，停止電源部6對靶材41的電力施加。然後，成膜處理部40B的電源部6對靶材41施加電力。由此，濺射氣體G進行等離子體化。在濺射源4中，由等離子體產生的離子撞擊靶材41並將成膜材料的粒子濺起。因此，在通過成膜處理部40B的成膜位置M2的電子零件10的表面，每次通過時使成膜材料的粒子進行堆積，從而生成膜。這裡，形成Ni的層。所述層成為磁性體的層的一部分。此時，電子零件10通過成膜處理部40A的成膜位置M1，但由於未對成膜處理部40A的靶材41施加電力，因此不進行成膜處理，且電子零件10不被加熱。另外，在成膜位置M1~成膜位置M3以外的區域，電子零件10也不被加熱。像這樣電子零件10在不被加熱的區域釋放熱。
若成膜處理部40B的成膜時間已經過，則停止成膜處理部40B。即，停止電源部6對靶材41的電力施加。然後，成膜處理部40C的電源部6對靶材41施加電力。由此，濺射氣體G進行等離子體化。在濺射源4中，由等離子體產生的離子撞擊靶材41並將成膜材料的粒子濺起。因此，在通過成膜處理部40C的成膜 位置M3的電子零件10的表面，每次通過時使成膜材料的粒子進行堆積，從而生成膜。這裡，形成Fe的層。所述層成為磁性體的層。此時，電子零件10通過成膜處理部40A的成膜位置M1，但由於未對成膜處理部40A的靶材41施加電力，因此不進行成膜處理，且電子零件10不被加熱。另外，在成膜位置M1~成膜位置M3以外的區域，電子零件10也不被加熱。像這樣電子零件10在不被加熱的區域釋放熱。
若成膜處理部40C的成膜時間已經過，則停止成膜處理部40C。即，停止由電源部6對靶材41的電力施加。像這樣反覆進行成膜處理部40B、成膜處理部40C的成膜，由此形成將Ni的膜與Fe的膜大量積層而成的磁性體膜。之後，再次進行成膜處理部40A的成膜，由此形成Cu的膜。進而，交替進行如上所述的Cu的層、及包含Ni與Fe的磁性體的層的形成，由此，如圖14(B)所示，在電子零件10的封裝體12的頂面及側面形成電磁波遮蔽膜13。
[磁性體的電磁波遮蔽膜的特性試驗]
針對封裝體12的頂面12a的彎曲給磁性體的電磁波遮蔽膜13的遮蔽特性帶來怎樣的影響進行試驗，並將試驗結果示於以下。作為成膜對象，使用當作封裝體12的頂面12a的玻璃的基板ST。準備Rc=15μm的基板作為表面有彎曲的基板，並準備對表面進行了研磨的Rc=0.001μm的基板作為表面無彎曲的基板。
如圖15所示，在各個基板的表面，利用所述成膜裝置將 50nm的Cu膜13A、Ni-Fe的磁性體膜13B反覆積層，從而形成包括合計20層的1μm的電磁波遮蔽膜。各磁性體膜13B是通過將Ni膜0.35nm的層與Fe膜0.09nm的層反覆積層而形成。各層的成膜條件如表1所示。
針對表面無彎曲的基板與表面有彎曲的基板，測定10MHz~6GHz的電磁波的遮蔽效果[dB]、即20×log10(無遮蔽的情況下的電場強度/有遮蔽的情況下的電場強度)，並將測定結果示於圖16的圖表中。如圖17所示，所述測定中，使用具有電線EL與探針P的測定裝置，所述電線EL通過使電流流動而產生所期望的頻率的電磁波，所述探針P探測電場強度。即，通過測定在電線EL與探針P之間插入基板S的情況、及未插入的情況下的電場強度來求出遮蔽效果[dB]。根據所述結果明確得知，在10MHz~6GHz的所有頻率中，表面無彎曲的基板的遮蔽特性較優異。
[作用效果]
本實施方式是在將元件11密封的封裝體12的頂面12a形成有電磁波遮蔽膜13的電子零件10，且封裝體12的頂面12a中的電磁波遮蔽膜13的膜厚為0.5μm~9μm，封裝體12的頂面12a的粗糙度曲線要素的平均高度Rc與電磁波遮蔽膜13的膜厚Te的關係為Rc2Te。
因此，封裝體12的頂面12a的電磁波遮蔽膜13的彎曲減少，從在電子零件10內的佈線中流動的電流產生的磁場的方向、與磁性膜的磁化方向大致平行，從而獲得良好的遮蔽效果。即，在表面無彎曲的情況下，利用電磁波遮蔽膜13來獲得遮蔽效果的膜厚Te考慮為0.5μm~9μm。因此，若使封裝體12的頂面12a成為Rc2Te的平坦面，則可發揮遮蔽效果。
更優選將Rc設為5μm以下。另外，也可以將膜厚Te設為0.5μm~3μm。如後文所述，膜厚Te的減少具有抑制濺射時的電子零件10的溫度上升的效果。
本實施方式的電子零件的製造裝置具有：研磨裝置100，對利用密封材將多個元件11密封的密封體12A的頂面進行研磨；分離裝置200，通過切斷密封體12A，使其分離為由密封材的封裝體12將各元件11密封的各個電子零件10；及成膜裝置300，在各個電子零件10的封裝體12的外表面通過濺射來形成電磁波遮蔽膜13。
因此，通過利用研磨裝置100進行研磨，可使電子零件 10的封裝體12的頂面平坦化，且發揮電磁波遮蔽膜13的遮蔽性能。由於在利用分離裝置200分離之前可進行研磨，因此可簡單地使大量電子零件10的頂面平坦化。
成膜裝置300具有：腔室20，即為導入濺射氣體G的容器；搬運部30，設置於腔室20內，且以圓周軌跡對電子零件10進行循環搬運；及多個成膜處理部40A~成膜處理部40C，具有通過濺射使成膜材料堆積於利用搬運部30進行循環搬運的狀態的電子零件10來進行成膜的濺射源4，並且具有對利用濺射源4將電子零件10成膜的成膜位置進行劃分的劃分部。
在通過成膜中的成膜處理部40的下方時，即使電子零件10的溫度因等離子體的熱而上升，也可以在通過並非成膜中的成膜處理部40的下方的搬運路徑L或者不存在成膜處理部40的搬運路徑L而再次到達成膜中的成膜處理部40的下方為止的期間釋放熱。
所以，與在固定的位置對電子零件10進行濺射的情況相比，即使不使用冷卻單元，也可以防止電子零件10的溫度因等離子體的熱而過度上升，且能夠形成比較厚的微米級別的膜。這一情況適合在容易受到熱的影響的半導體晶片的封裝體12上形成微米級別的電磁波遮蔽膜13。不只是使用磁性體作為電磁波遮蔽膜13的材料的情況，即使是磁性體以外的情況，也可以抑制溫度上升。
進而，由於無需設置冷卻單元，因此裝置的構成可精簡， 並且可削減冷卻所需要的電力消耗。另外，可節省定期維護冷卻單元的工時。
多個成膜處理部40包含與不同種類的成膜材料對應的濺射源4，通過使每一種成膜材料選擇性堆積來形成包括多種成膜材料的層的膜。
通常的濺射中，在形成多種成膜材料的層的情況下，電子零件10的加熱容易推進，但在本實施方式中，可抑制溫度上升。特別是由於磁性材料的膜形成得薄，因此可縮短每一層的時間，且可抑制電子零件10的加熱。
[其他實施方式]
本發明並不限定於所述實施方式，也包含如下形態。
(1)也可以不通過研磨裝置的研磨消除彎曲而是利用精度高的模具來使密封體12A或封裝體12的頂面平坦化。所述情況下模具昂貴，但例如也可以通過模塑成型使Rc2Te或者使Rc為5μm以下。由此，可省略研磨步驟而將步驟簡化，且可減少整個裝置的成本。另外，也可以通過對分割為單片的電子零件的封裝體進行研磨等來進行平坦化。即，進行平坦化的裝置、方法及步驟不限定於所述形態。例如，也可以將聚醯亞胺清漆等塗布於密封體12A或封裝體12的頂面來進行平坦化。在密封體12A或封裝體12中填充有由SiO2等形成的填料。密封體12A的頂面存在合成樹脂R的部分與填料露出的部分。通過濺射而形成的膜受到基底的影響，因此基底的不同會影響表面粗糙度。若通過塗布來進行平 坦化，則可利用均勻的材質將密封體12A或封裝體12的頂面覆蓋，因此基底的影響也變均勻。即，密封體12A或封裝體12的頂面的平坦化也包含通過塗布其他材料來進行的情況。而且，密封體12A或封裝體12的頂面的Rc也包含已塗布的情況下的表面的Rc。作為塗布的材料，例如，優選為耐熱溫度為260℃以上，且於塗布時表面變成平坦的材料；由於電子零件於再流焊步驟中被加熱至260℃左右，而用於防止在這種程度的溫度下的熔解還有氣化，並防止電磁波遮蔽膜的剝離。
(2)關於成膜材料，可應用能夠通過濺射來進行成膜的各種材料。例如，作為磁性體，除了Ni、Fe之外，還可以使用Cr、Co等。基底的密合層或最表面的保護層也可以使用SUS。進而，電磁波遮蔽膜不限定於使用磁性體的電磁波遮蔽膜。還可以使用Cu、Al、Ag、Ti、Nb、Pd、Pt、Zr等。另外，可以使用SUS、Ni、Ti、V、Ta等作為基底的密合層，或者使用SUS、Au等作為最表面的保護層。通過發明者的實驗已證實，像這樣，如Cu等那樣，即使是不使用磁性體的電磁波遮蔽膜，若表面的粗糙度減少而平坦化，則遮蔽特性也會提升。具體而言，與所述實施方式同樣地，在當作封裝體12的頂面12a的、將表面的彎曲設為Rc=15μm的玻璃基板與將表面的彎曲設為Rc=0.001μm的玻璃基板上，分別以5μm的膜厚形成Cu膜，並測定電磁波的遮蔽效果，結果確認到設為Rc=0.001μm的玻璃基板具有較高的遮蔽效果。此外，Cu等存在膜厚變厚的可能性，但通過使用如所述實施方式那樣的 成膜裝置或者追加冷卻單元等，可抑制溫度上升。
(3)本發明中，在封裝體12的頂面12a，頂面12a的粗糙度曲線要素的平均高度Rc與電磁波遮蔽膜13的膜厚Te的關係成為Rc2Te的部分的比例可以不是100%，只要以可期待電磁波的遮蔽效果提升的比例來設置即可。另外，在所述情況下，也優選頂面12a的粗糙度曲線要素的平均高度Rc與電磁波遮蔽膜13的膜厚Te的關係成為Rc2Te的部分並非集中於頂面12a的一部分而是到處存在。
(4)封裝體12的形態例如可應用球陣列封裝(ball grid array，BGA)、觸點陣列封裝(land grid array，LGA)、小引出線封裝(small outline package，SOP)、四面扁平封裝(quad flat package，QFP)等現在或將來能夠利用的所有形態。作為電子零件10進行與外部的電連接的端子，也考慮到例如設置於底面的BGA等半球狀的端子或者LGA等平面狀的端子、設置於側面的SOP、QFP的細板狀的端子等，但可應用現在或將來能夠利用的所有端子，其形成位置也不受限制。另外，密封於電子零件10內部的元件11可以是單個也可以是多個。
(5)成膜位置中的靶材的數量不限定於兩個。既可以將靶材設為一個，也可以設為三個以上。另外，成膜位置也是既可以設為兩個以下，也可以設為四個以上。也可以設置進行借助蝕刻或灰化的清洗或者表面處理的反濺射位置。
(6)通過搬運部同時搬運的托盤、電子零件的數量、對 此進行保持的保持部的數量至少為一個即可，不限定於所述實施方式中例示的數量。即，可以是一個電子零件循環並反覆進行成膜的形態，也可以是兩個以上的電子零件循環並反覆進行成膜的形態。
(7)借助蝕刻或灰化的清洗或者表面處理可以在與具有成膜位置的腔室不同的腔室進行，但也可以在共同的腔室內設置反濺射位置。
(8)所述實施方式中，設為旋轉工作台31在水平面內旋轉的例子。其中，搬運部的旋轉面的朝向不限定特定的方向。例如，還可以設為在垂直面內旋轉的旋轉面。進而，搬運部所具有的搬運單元不限定於旋轉工作台。例如，也可以將具有對工件進行保持的保持部的圓筒形狀的構件設為以軸為中心而旋轉的旋轉體。
(9)所述實施方式中，使每一種成膜材料選擇性堆積來進行成膜。但是，本發明並不限於此，只要可通過使成膜材料選擇性堆積來形成包括多種成膜材料的層的膜即可。因此，也可以使兩種以上的成膜材料同時堆積。例如，有時利用Co、Zr、Nb的合金來形成電磁波遮蔽膜。這種情況下，多個成膜處理部之中，也可以同時選擇以Co為成膜材料的成膜處理部、以Zr為成膜材料的成膜處理部與以Nb為成膜材料的成膜處理部來進行成膜。
然後在這種情況下，宜為：以圓周軌跡中與在這些成膜處理部的成膜中通過成膜位置的軌跡相比，通過除成膜中的成膜 位置以外的部分的軌跡更長的方式，選擇成膜所使用的成膜處理部，或者設定對成膜處理部進行劃分的劃分部的配置。
即，在選擇多個一種或者多種成膜處理部來進行成膜的情況下，或者在選擇單一的成膜處理部來進行成膜的情況下，均宜為：以圓周軌跡中與在成膜中通過成膜位置的軌跡相比，通過除成膜中的成膜位置以外的部分的軌跡更長的方式，選擇成膜所使用的成膜處理部，或者設定對成膜處理部進行劃分的劃分部的配置。此外，成膜裝置可為通過單一的成膜處理部使單一種類的成膜材料堆積來形成膜的裝置，也可為通過多個成膜處理部使單一種類的成膜材料堆積來形成膜的裝置。
(10)以上，對本發明的實施方式及各部的變形例進行了說明，但所述實施方式或各部的變形例是作為一例而進行提示，並不試圖限定發明的範圍。所述這些新穎的實施方式能夠以其他各種方式來實施，且在不脫離發明主旨的範圍內可以進行各種省略、置換、變更。這些實施方式或其變形包含在發明的範圍或主旨中，並且包含在申請專利範圍書所記載的發明中。

Claims (6)

  1. 一種電子零件的製造裝置，製造利用密封材將元件密封的封裝體的頂面具有膜厚Te為0.5μm~9μm的電磁波遮蔽膜的電子零件，且所述電子零件的製造裝置的特徵在於具有：研磨裝置，以使所述封裝體的頂面的粗糙度曲線要素的平均高度Rc與所述電磁波遮蔽膜的膜厚Te的關係為Rc2Te的方式，對所述封裝體的頂面進行研磨；成膜裝置，具有：腔室，即為導入濺射氣體的容器；搬運部，設置於所述腔室內，且以圓周軌跡對所述電子零件進行循環搬運；及多個成膜處理部，具有通過濺射使成膜材料堆積於利用所述搬運部進行循環搬運的狀態的所述電子零件來進行成膜的濺射源，並且具有對利用所述濺射源將所述電子零件成膜的成膜位置進行劃分的劃分部；所述成膜裝置在所述各個電子零件的封裝體的外表面通過濺射以所述膜厚Te來形成所述電磁波遮蔽膜；所述成膜裝置從所述多個成膜處理部中，以下述方式使用所選擇的成膜處理部進行所述電磁波遮蔽膜的形成：所述圓周軌跡中與在成膜中通過成膜位置的軌跡的長度相比，通過除成膜中的成膜位置以外的部分的軌跡的長度更長的方式。
  2. 一種電子零件的製造裝置，製造利用密封材將元件密封的封裝體的頂面具有膜厚Te為0.5μm~9μm的電磁波遮蔽膜的電子零件，且所述電子零件的製造裝置的特徵在於具有：研磨裝置，以使利用所述密封材將多個元件密封的密封體的頂面的粗糙度曲線要素的平均高度Rc與所述電磁波遮蔽膜的膜厚Te的關係為Rc2Te的方式，對所述密封體的頂面進行研磨；分離裝置，通過切斷所述密封體，使其分離為由所述密封材的封裝體將各元件密封的各個電子零件；及成膜裝置，具有：腔室，即為導入濺射氣體的容器；搬運部，設置於所述腔室內，且以圓周軌跡對所述電子零件進行循環搬運；及多個成膜處理部，具有通過濺射使成膜材料堆積於利用所述搬運部進行循環搬運的狀態的所述電子零件來進行成膜的濺射源，並且具有對利用所述濺射源將所述電子零件成膜的成膜位置進行劃分的劃分部；所述成膜裝置在所述各個電子零件的封裝體的外表面通過濺射以所述膜厚Te來形成所述電磁波遮蔽膜；所述成膜裝置從所述多個成膜處理部中，以下述方式使用所選擇的成膜處理部進行所述電磁波遮蔽膜的形成：所述圓周軌跡中與在成膜中通過成膜位置的軌跡的長度相比，通過除成膜中的成膜位置以外的部分的軌跡的長度更長的方式。
  3. 如申請專利範圍第1項或第2項所述的電子零件的製造裝置，其中，所述多個成膜處理部包含與不同種類的成膜材料對應的濺射源，通過使每一種成膜材料選擇性堆積來形成包括多種成膜材料的層的所述電磁波遮蔽膜。
  4. 一種電子零件的製造方法，製造利用密封材將元件密封的封裝體的頂面具有膜厚Te為0.5μm~9μm的電磁波遮蔽膜的電子零件，且所述電子零件的製造方法的特徵在於：利用研磨裝置，以使所述封裝體的頂面的粗糙度曲線要素的平均高度Rc與所述電磁波遮蔽膜的膜厚Te的關係為Rc2Te的方式，對所述封裝體的頂面進行研磨，利用成膜裝置在所述封裝體上通過濺射以所述膜厚Te來形成所述電磁波遮蔽膜；所述成膜裝置具有：腔室，即為導入濺射氣體的容器；搬運部，設置於所述腔室內，且以圓周軌跡對所述電子零件進行循環搬運；及多個成膜處理部，具有通過濺射使成膜材料堆積於利用所述搬運部進行循環搬運的狀態的所述電子零件來進行成膜的濺射源，並且具有對利用所述濺射源將所述電子零件成膜的成膜位置進行劃分的劃分部；所述成膜裝置從所述多個成膜處理部中，以下述方式使用所選擇的成膜處理部進行所述電磁波遮蔽膜的形成：所述圓周軌跡中與在成膜中通過成膜位置的軌跡的長度相比，通過除成膜中的成膜位置以外的部分的軌跡的長度更長的方式。
  5. 一種電子零件的製造方法，製造利用密封材將元件密封的封裝體的頂面具有膜厚Te為0.5μm~9μm的電磁波遮蔽膜的電子零件，且所述電子零件的製造方法的特徵在於：利用研磨裝置，利用所述密封材將多個元件密封的密封體的頂面的粗糙度曲線要素的平均高度Rc與所述電磁波遮蔽膜的膜厚Te的關係為Rc2Te的方式，對所述密封體的頂面進行研磨，利用分離裝置，通過切斷所述密封體，使其分離為由密封材的封裝體將各元件密封的各個電子零件，且利用成膜裝置在所述各個電子零件的封裝體的外表面通過濺射以所述膜厚Te來形成所述電磁波遮蔽膜；所述成膜裝置具有：腔室，即為導入濺射氣體的容器；搬運部，設置於所述腔室內，且以圓周軌跡對所述電子零件進行循環搬運；及多個成膜處理部，具有通過濺射使成膜材料堆積於利用所述搬運部進行循環搬運的狀態的所述電子零件來進行成膜的濺射源，並且具有對利用所述濺射源將所述電子零件成膜的成膜位置進行劃分的劃分部；所述成膜裝置從所述多個成膜處理部中，以下述方式使用所選擇的成膜處理部進行所述電磁波遮蔽膜的形成：所述圓周軌跡中與在成膜中通過成膜位置的軌跡的長度相比，通過除成膜中的成膜位置以外的部分的軌跡的長度更長的方式。
  6. 如申請專利範圍第4項或第5項所述的電子零件的製造方法，其中，利用所述多個成膜處理部包含與不同種類的成膜材料對應的濺射源的所述成膜裝置，在用任一種成膜材料進行成膜的情況，皆以所述圓周軌跡中與在成膜中通過成膜位置的軌跡的長度相比，通過除成膜中的成膜位置以外的部分的軌跡的長度更長的方式，從所述多個成膜處理部中選擇用於成膜的成膜處理部，以所述膜厚Te來形成包括多種成膜材料的層的所述電磁波遮蔽膜。
TW106134460A 2016-10-13 2017-10-06 電子零件的製造裝置及電子零件的製造方法 TWI658562B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016201521 2016-10-13
JP2016-201521 2016-10-13

Publications (2)

Publication Number Publication Date
TW201814875A TW201814875A (zh) 2018-04-16
TWI658562B true TWI658562B (zh) 2019-05-01

Family

ID=61904245

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106134460A TWI658562B (zh) 2016-10-13 2017-10-06 電子零件的製造裝置及電子零件的製造方法

Country Status (5)

Country Link
US (1) US10244670B2 (zh)
JP (1) JP7039224B2 (zh)
KR (1) KR101976274B1 (zh)
CN (1) CN107946286B (zh)
TW (1) TWI658562B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399748B1 (ko) * 2018-10-01 2022-05-19 주식회사 테토스 입체형 대상물 표면의 금속막 증착 장치
WO2021054334A1 (ja) * 2019-09-19 2021-03-25 株式会社村田製作所 モジュール
JP7302457B2 (ja) * 2019-11-27 2023-07-04 トヨタ自動車株式会社 磁界シールド構造
CN111669926B (zh) * 2020-05-22 2021-09-17 台达电子企业管理（上海）有限公司 电磁场收发装置及无线充电装置
WO2023085110A1 (ja) * 2021-11-10 2023-05-19 株式会社村田製作所 モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639381A (zh) * 2001-11-03 2005-07-13 英特维克公司 用于多靶溅射的方法和装置
TW201003882A (en) * 2008-05-30 2010-01-16 Jum-Chae Yoon Semiconductor packages having electromagnetic interference-shielding function, manufacturing method thereof and jig
US20110127654A1 (en) * 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof
TW201601280A (zh) * 2014-06-23 2016-01-01 綠點高新科技股份有限公司 於電子元件上製作電磁波干擾之遮蔽層的方法及具有該電磁波干擾遮蔽層的電子元件產品
TW201619448A (zh) * 2014-09-02 2016-06-01 Mitsui Mining & Smelting Co 黑色化表面處理銅箔及附載體箔之銅箔

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP4653418B2 (ja) 2004-05-17 2011-03-16 芝浦メカトロニクス株式会社 真空処理装置および光ディスクの製造方法
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
KR101171512B1 (ko) 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
WO2013035819A1 (ja) 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
US20160225733A1 (en) * 2013-11-26 2016-08-04 Diodes Incorporation Chip Scale Package
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法
JP6091460B2 (ja) * 2014-04-11 2017-03-08 シマネ益田電子株式会社 電子部品の製造方法
KR20160001853A (ko) 2014-06-27 2016-01-07 주식회사 에이피씨티 전자부품의 전자파 차폐층 형성방법
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
JP6411975B2 (ja) * 2014-09-30 2018-10-24 芝浦メカトロニクス株式会社 成膜装置及び成膜基板製造方法
JPWO2016092692A1 (ja) * 2014-12-12 2017-04-27 株式会社メイコー モールド回路モジュール及びその製造方法
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置
KR102377472B1 (ko) * 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639381A (zh) * 2001-11-03 2005-07-13 英特维克公司 用于多靶溅射的方法和装置
TW201003882A (en) * 2008-05-30 2010-01-16 Jum-Chae Yoon Semiconductor packages having electromagnetic interference-shielding function, manufacturing method thereof and jig
US20110127654A1 (en) * 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof
TW201601280A (zh) * 2014-06-23 2016-01-01 綠點高新科技股份有限公司 於電子元件上製作電磁波干擾之遮蔽層的方法及具有該電磁波干擾遮蔽層的電子元件產品
TW201619448A (zh) * 2014-09-02 2016-06-01 Mitsui Mining & Smelting Co 黑色化表面處理銅箔及附載體箔之銅箔

Also Published As

Publication number Publication date
TW201814875A (zh) 2018-04-16
KR20180041074A (ko) 2018-04-23
CN107946286B (zh) 2020-08-11
US20180110162A1 (en) 2018-04-19
CN107946286A (zh) 2018-04-20
JP7039224B2 (ja) 2022-03-22
KR101976274B1 (ko) 2019-05-07
JP2018064089A (ja) 2018-04-19
US10244670B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
TWI658562B (zh) 電子零件的製造裝置及電子零件的製造方法
TWI643970B (zh) Film forming apparatus, method of manufacturing film-forming product, and method of manufacturing electronic component
TWI656230B (zh) Film forming device
TWI719295B (zh) 等離子體處理裝置
TWI772769B (zh) 成膜裝置
JP7319799B2 (ja) 成膜装置
US11710707B2 (en) Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
KR102496985B1 (ko) 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법
JP7039213B2 (ja) 成膜装置
TWI570827B (zh) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
TW202412139A (zh) 沉積工具
JP2019021789A (ja) 電子部品の製造装置、成膜装置、前処理装置及び電子部品の製造方法