JP7039224B2 - 電子部品の製造装置及び電子部品の製造方法 - Google Patents

電子部品の製造装置及び電子部品の製造方法 Download PDF

Info

Publication number
JP7039224B2
JP7039224B2 JP2017180609A JP2017180609A JP7039224B2 JP 7039224 B2 JP7039224 B2 JP 7039224B2 JP 2017180609 A JP2017180609 A JP 2017180609A JP 2017180609 A JP2017180609 A JP 2017180609A JP 7039224 B2 JP7039224 B2 JP 7039224B2
Authority
JP
Japan
Prior art keywords
film
electronic component
film forming
forming
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017180609A
Other languages
English (en)
Other versions
JP2018064089A (ja
Inventor
昭彦 伊藤
克尚 加茂
繁樹 松中
篤史 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to KR1020170132716A priority Critical patent/KR101976274B1/ko
Publication of JP2018064089A publication Critical patent/JP2018064089A/ja
Application granted granted Critical
Publication of JP7039224B2 publication Critical patent/JP7039224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds

Description

本発明は、電子部品の製造装置及び電子部品の製造方法に関する。
携帯電話に代表される無線通信機器には、電子部品である半導体装置が多数搭載されている。半導体装置は、通信特性への影響を防止するために、外部への電磁波の漏えい等、内外に対する電磁波の影響を抑制することが求められる。このため、電磁波に対するシールド機能を有する半導体装置が用いられている。
一般的に、半導体装置は、実装基板に対する中継用の基板としてのインターポーザ基板の上に半導体チップを搭載し、この半導体チップを樹脂で封止することにより形成されている。この封止樹脂の上面および側面に導電性の電磁波シールド膜を設けることにより、シールド機能が付与された半導体装置が開発されている（特許文献１参照）。
このような電磁波シールド膜は、複数種類の金属材料の積層膜とすることができる。例えば、ＳＵＳ膜を形成した上にＣｕ膜を形成し、さらにその上にＳＵＳ膜を形成する積層構造の電磁波シールド膜が知られている。
電磁波シールド膜において、充分なシールド効果を得るためには、電気抵抗率を低くすることが必要となる。このため、電磁波シールド膜は、ある程度の厚みが要求される。半導体装置においては、一般的には、１～１０μｍ程度の膜厚があれば良好なシールド特性が得られるものとされている。上記のＳＵＳ、Ｃｕ、ＳＵＳの積層構造の電磁波シールド膜では、１μｍ～５μｍ程度の膜厚があれば、良好なシールド効果が得られることが知られている。
国際公開第２０１３／０３５８１９号公報
電磁波シールド膜の形成方法としては、めっき法が知られている。しかし、めっき法は、前処理工程、めっき処理工程、および、水洗のような後処理工程等の湿式工程を必要とすることから、半導体装置の製造コストの上昇が避けられない。
そこで、乾式工程であるスパッタリング法が注目されている。スパッタリング法による成膜装置としては、プラズマを用いて成膜を行うプラズマ処理装置が提案されている。プラズマ処理装置は、ターゲットを配置した真空容器に不活性ガスを導入し、直流電圧を印加する。プラズマ化した不活性ガスのイオンを、成膜材料のターゲットに衝突させ、ターゲットから叩き出された材料をワークに堆積させて成膜を行う。
一般的なプラズマ処理装置は、数１０秒から数分の処理時間で形成が可能な１０～数１００ｎｍの厚みの膜の形成に用いられている。しかし、上記のように、電磁波シールド膜としては、ミクロンレベルの厚みの膜を形成する必要がある。スパッタリング法は、成膜材料の粒子を成膜対象物上に堆積させて膜を形成する技術であるから、形成する膜が厚くなる程、膜の形成に要する時間は長くなる。
従って、電磁波シールド膜を形成するためには、一般的なスパッタリング法よりも長い、数１０分から１時間程度の処理時間を要することとなる。例えば、ＳＵＳ、Ｃｕ、ＳＵＳの積層構造の電磁波シールド膜では、５μｍの膜厚を得るために、１時間強の処理時間を要する場合がある。
すると、プラズマを用いるスパッタリング法では、この処理時間中、半導体の外装であるパッケージがプラズマの熱に晒され続けることになる。この結果、５μｍの厚みの膜を得るまでに、パッケージは２００℃前後まで加熱される場合がある。
一方、パッケージの耐熱温度は、数秒～数１０秒程度の一時的な加熱であれば２００℃程度であるが、加熱が数分を超える場合、一般的には１５０℃程度である。このため、一般的なプラズマによるスパッタリング法を用いて、ミクロンレベルの電磁波シールド膜を形成することは困難であった。
これに対処するため、膜材料として、Ｎｉ、Ｆｅ等の磁性体を使用することが考えられる。磁性体はシールド効果が高く、比較的薄い膜厚とすることができるため、スパッタリングによる加熱時間を短くすることにより、温度上昇を抑えるとともに、タクトタイムを短縮することができる。ところが、実際に、スパッタリングにより半導体のパッケージに磁性体の電磁波シールド膜を形成しても、所望の電磁波に対するシールド特性が得られない場合があった。
また、プラズマ処理装置に、半導体パッケージの温度上昇を抑制するための冷却手段を設けることが考えられる。この場合、装置構成が複雑化、大型化するが、Ｃｕを含む電磁波シールド膜を形成する際の加熱を抑制できる。しかし、磁性体でない電磁波シールド膜においても、所望のシールド特性が得られないケースが発生していた。
本発明は、パッケージに形成された電磁波シールド膜が、良好なシールド特性を得ることができる電子部品、電子部品の製造装置及び電子部品の製造方法を提供することを目的とする。
本発明の電子部品の製造装置は、
封止材により素子を封止したパッケージの天面に、膜厚Ｔｅが０．５～９μｍである電磁波シールド膜を備える電子部品を製造する電子部品の製造装置であって、
前記パッケージの天面の粗さ曲線要素の平均高さＲｃと、電磁波シールド膜の膜厚Ｔｅとの間の関係が、Ｒｃ≦２Ｔｅとなるように、前記パッケージの天面を研磨する研磨装置と、
スパッタガスが導入される容器であるチャンバと、前記チャンバ内に設けられ、前記電子部品を円周の軌跡で循環搬送する搬送部と、前記搬送部により循環搬送されている状態の前記電子部品に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源を有するとともに、前記スパッタ源により前記電子部品が成膜される成膜ポジションを区切る区切部を有する複数の成膜処理部と、を有し、前記個々の電子部品のパッケージの外表面に、スパッタリングにより前記電磁波シールド膜を前記膜厚Ｔｅで形成する成膜装置と、を備え、
前記成膜装置は、前記複数の成膜処理部の中から、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡の長さよりも成膜中の成膜ポジション以外の部分を通過する軌跡の長さの方が長くなるように、選択された成膜処理部を用いて前記電磁波シールド膜の形成を行う
ことを特徴とする。
本発明の電子部品の製造装置は、
封止材により素子を封止したパッケージの天面に、膜厚Ｔｅが０．５～９μｍである電磁波シールド膜を備える電子部品を製造する電子部品の製造装置であって、
前記封止材により複数の素子が封止された封止体の天面の粗さ曲線要素の平均高さＲｃと、電磁波シールド膜の膜厚Ｔｅとの間の関係が、Ｒｃ≦２Ｔｅとなるように、前記封止体の天面を研磨する研磨装置と、
前記封止体を切断することにより、各素子が前記封止材のパッケージにより封止された個々の電子部品に分離させる分離装置と、
スパッタガスが導入される容器であるチャンバと、前記チャンバ内に設けられ、前記電子部品を円周の軌跡で循環搬送する搬送部と、前記搬送部により循環搬送されている状態の前記電子部品に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源を有するとともに、前記スパッタ源により前記電子部品が成膜される成膜ポジションを区切る区切部を有する複数の成膜処理部と、を有し、前記個々の電子部品のパッケージの外表面に、スパッタリングにより前記電磁波シールド膜を前記膜厚Ｔｅで形成する成膜装置と、を備え、
前記成膜装置は、前記複数の成膜処理部の中から、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡の長さよりも成膜中の成膜ポジション以外の部分を通過する軌跡の長さの方が長くなるように、選択された成膜処理部を用いて前記電磁波シールド膜の形成を行う
ことを特徴とする。
前記複数の成膜処理部は、異なる種類の成膜材料に対応するスパッタ源を含み、成膜材料を１種ずつ選択的に堆積させることにより、複数種類の成膜材料の層から成る膜を形成してもよい。
本発明の電子部品の製造方法は、
封止材により素子を封止したパッケージの天面に、膜厚Ｔｅが０．５～９μｍである電磁波シールド膜を備える電子部品を製造する電子部品の製造方法であって、
研磨装置によって、前記パッケージの天面の粗さ曲線要素の平均高さＲｃと、電磁波シールド膜の膜厚Ｔｅとの間の関係が、Ｒｃ≦２Ｔｅとなるように、前記パッケージの天面を研磨し、
スパッタガスが導入される容器であるチャンバと、前記チャンバ内に設けられ、前記電子部品を円周の軌跡で循環搬送する搬送部と、前記搬送部により循環搬送されている状態の前記電子部品に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源を有するとともに、前記スパッタ源により前記電子部品が成膜される成膜ポジションとして区切る区切部を有する複数の成膜処理部と、を備えた成膜装置によって、前記複数の成膜処理部の中から、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡の長さよりも成膜中の成膜ポジション以外の部分を通過する軌跡の長さの方が長くなるように、選択した成膜処理部を用いて前記パッケージに、スパッタリングにより前記電磁波シールド膜を前記膜厚Ｔｅで形成する
ことを特徴とする。
また、本発明の電子部品の製造方法は、
封止材により素子を封止したパッケージの天面に、膜厚Ｔｅが０．５～９μｍである電磁波シールド膜を備える電子部品を製造する電子部品の製造方法であって、
研磨装置によって、前記封止材により複数の素子が封止された封止体の天面の粗さ曲線要素の平均高さＲｃと、電磁波シールド膜の膜厚Ｔｅとの間の関係が、Ｒｃ≦２Ｔｅとなるように、前記封止体の天面を研磨し、
分離装置によって、前記封止体を切断することにより、各素子が封止材のパッケージにより封止された個々の電子部品に分離させ、
スパッタガスが導入される容器であるチャンバと、前記チャンバ内に設けられ、前記電子部品を円周の軌跡で循環搬送する搬送部と、前記搬送部により循環搬送されている状態の前記電子部品に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源を有するとともに、前記スパッタ源により前記電子部品が成膜される成膜ポジションとして区切る区切部を有する複数の成膜処理部と、を備えた成膜装置によって、前記複数の成膜処理部の中から、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡の長さよりも成膜中の成膜ポジション以外の部分を通過する軌跡の長さの方が長くなるように、選択した成膜処理部を用いて前記個々の電子部品のパッケージの外表面に、スパッタリングにより前記電磁波シールド膜を前記膜厚Ｔｅで形成する
ことを特徴とする。
本発明によれば、パッケージに形成された電磁波シールド膜が、良好なシールド特性を得ることができる。
実施形態の電子部品を示す模式断面図である。 電子部品のパッケージ表面のうねりによって、電磁波シールド特性が得られない原理を示す説明図である。 実施形態の電子部品が電磁波シールド膜によるシールド特性が得られる原理の一例を示す説明図である。 実施形態の研磨装置を示す説明図である。 実施形態の研磨装置の研磨動作を示す斜視図である。 実施形態の分離装置を示す説明図である。 実施形態の分離装置を示す斜視図である。 実施形態の成膜装置の透視斜視図である。 実施形態の成膜装置の透視平面図である。 図９のＡ－Ａ模式縦断面図である。 電子部品が配置されたトレイを示す斜視図である。 実施形態の制御装置を示すブロック図である。 実施形態の電子部品の製造工程を示す説明図である。 実施形態の電子部品の製造工程を示す説明図である。 シールド特性の試験に用いた電磁波シールド膜を示す模式断面図である。 シールド特性の試験の結果を示すグラフである。 シールド特性の試験装置を示す説明図である。
本発明の実施の形態（以下、本実施形態と呼ぶ）について、図面を参照して具体的に説明する。
［電子部品］
図１に示すように、本実施形態の電子部品１０は、素子１１を封止したパッケージ１２の天面１２ａ及び側面１２ｂに、電磁波シールド膜１３が形成されている。シールド効果を得るためには、電磁波シールド膜１３は、少なくともパッケージ１２の天面１２ａに形成されていればよい。側面１２ｂの電磁波シールド膜１３は接地のためである。なお、パッケージ１２の天面１２ａとは、製品に実装される面と反対側の外表面である。天面１２ａは、水平に載置された場合には、最も高い位置にある上面となるが、実装された場合に上方を向く場合も、上方を向かない場合もある。側面１２ｂは、天面１２ａに対して異なる角度で形成された外周面である。天面１２ａと側面１２ｂとの間は角を形成していても、曲面により連続していてもよい。素子１１は、半導体チップ、ダイオード、トランジスタ、コンデンサ、ＳＡＷフィルタ等の表面実装部品である。以下の説明では、半導体チップを素子１１とした例で説明する。ここでいう半導体チップは、複数の電子素子を集積化した集積回路として構成されたものである。なお、以下、製造装置及び製造工程での説明の便宜上、電磁波シールド膜１３を形成する前の状態の部品であっても、電子部品１０と呼ぶ場合がある。
素子１１は、基板１４の表面に搭載されている。基板１４は、セラミック、ガラス、エポキシ樹脂等からなる板の表面に、回路パターンが形成されている。素子１１と回路パターンとは、はんだにより接続されている。
基板１４の素子１１が実装された表面は、素子１１を覆うように、合成樹脂によって封止することにより、パッケージ１２が構成されている。パッケージ１２の形状は略直方体形状である。電磁波シールド膜１３は、導電性の材料により形成された電磁波を遮蔽する膜である。
電磁波シールド膜１３の膜厚Ｔｅは、０．５～９μｍである。より好ましくは、Ｔｅは０．５～３μｍである。パッケージ１２の天面１２ａは、粗さ曲線要素の平均高さＲｃと、電磁波シールド膜１３の膜厚Ｔｅとの関係が、Ｒｃ≦２Ｔｅである。より好ましくは、Ｒｃは、５μｍ以下である。ここで、Ｒｃは、基準長さにおける一組の隣合う山から谷までの高さである輪郭曲線要素の高さの平均である（ＪＩＳ Ｂ ０６０１－２００１、ＩＳＯ ４２８７－１９９７）。測定方法としては、ＪＩＳ Ｂ ０６５１－２００１（ＩＳＯ ３２７４－１９９６）に準拠した触針式表面粗さ測定機によりＪＩＳ Ｂ ０６３３－２００１（ＩＳＯ４２８８－１９９６）に基づいた手順によって評価することができる。
（磁性体の膜がシールド特性を得られない原因）
磁性体は、電磁波の遮蔽能力が高いため、電子部品のパッケージに形成する電磁波シールド膜として適していると考えられる。このため、磁性体が本来持っている性能に基づいたシミュレーションでは、高いシールド特性が得られる。例えば、６００ＭＨｚ～１ＧＨｚ帯に対して、優れた遮蔽能力を発揮できる。ところが、実際に、半導体チップを素子とした電子部品のパッケージに、磁性体を用いた電磁波シールド膜を形成しても、シミュレーション通りのシールド特性が得られなかった。
発明者は、このようにシールド特性が得られない原因について、鋭意検討した結果、以下のような理由によることを新たに発見した。まず、磁性体の膜がシールド効果を発揮するのは、半導体チップ内の配線に流れる電流から発生する磁界のノイズの方向と、磁性膜の磁化の方向が平行に近い場合である。
ところが、電子部品１０のパッケージ１２には、その表面に微小な凹凸が存在する。以下、この凹凸をうねりと呼ぶ。例えば、図２（Ａ）に示すように、合成樹脂を封止材料として用いた場合、パッケージ１２Ｎの表面には、Ｒｃが１０～数１０μｍのうねりがある。素子１１Ｎの回路の配線Ｗを流れる電流により発生する磁界の方向は、右ねじの法則により、図中の点線の矢印で示すようになる。
ここで、パッケージ１２Ｎの天面１２ａにうねりが存在すると、図２（Ｂ）の点線の矢印に示す素子１１による磁界の方向に対して、図中白塗りの矢印で示す磁性体の電磁波シールド膜１３Ｎの磁化方向とが異なる箇所が多数発生する。このため、パッケージ１２の表面にうねりが存在すると、その上に磁性体の電磁波シールド膜１３を形成しても、所望のシールド特性が得られない。
本実施形態の電子部品１０は、図３に示すように、パッケージ１２の天面１２ａのうねりを低減している。以下、うねりを低減することを平坦化と呼ぶ。このため、素子１１から発生する磁界の方向と、電磁波シールド膜１３の磁性体の磁化方向が略平行となり、良好なシールド特性を発揮できる。
［電子部品の製造装置］
上記の本実施形態の電子部品の製造装置は、封止体１２Ａを分離することにより複数の電子部品１０として、各電子部品１０に電磁波シールド膜１３を形成する装置である。電子部品の製造装置は、研磨装置１００、分離装置２００、成膜装置３００を有する。
［研磨装置］
研磨装置１００は、図４に示すように、封止体１２Ａの天面を研磨する装置である。封止体１２Ａは、複数の素子１１がまとめて封止された部材である。封止体１２Ａは、図４に断面図で示すように、前工程の封止装置において、集合基板１４Ａ上に実装された複数の素子１１を一括して覆うように、封止材である合成樹脂Ｒにより封止されることにより製造されている。封止体１２Ａは、略直方体形状である。なお、封止体１２Ａの天面は、分離されるとパッケージ１２の天面１２ａとなる面である。
研磨装置１００としては、例えば、化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）装置を用いる。この研磨装置１００は、研磨台１１０、研磨部１２０を有する。研磨台１１０は上面が水平な平板である。研磨台１１０の上面には、封止体１２Ａが搭載される。研磨台１１０の上面には、図示はしないが、封止体１２Ａを保持する溝、穴、突起、治具、ホルダ等の保持部が設けられている。
研磨部１２０は、研磨台１１０に離隔して対向する位置に配置された部材である。研磨部１２０は、研磨板１２１、軸体１２２を有する。研磨板１２１は、円形の平板であり、研磨台１１０の上面と平行に対向配置されている。研磨板１２１の研磨台１１０の上面との対向面には、研磨パッド１２１ａが貼り付けられている。研磨パッド１２１ａは、研磨剤を含むスラリーを保持して、封止体１２Ａに接触する円形のシートである。なお、研磨装置１００は、図示はしないが、研磨パッド１２１ａと封止体１２Ａの天面との間に、スラリーを供給する供給装置を有する。
軸体１２２は、研磨板１２１の研磨台１１０と反対面の中心に、研磨板１２１の平面と直交する方向に設けられた棒状の部材である。軸体１２２が、図示しないモータ等の駆動源によって回動することにより、研磨板１２１はその中心を軸として回動する。また、軸体１２２は、図示しない駆動機構によって、研磨台１１０上の封止体１２Ａの天面に対して、研磨板１２１の下面が接離するＺ１方向及び封止体１２Ａの天面に平行なＸ１方向、Ｙ１方向に移動する。
より具体的には、図５に示すように、研磨パッド１２１ａが封止体１２Ａの天面に接して、水平方向に蛇行するように移動することにより、封止体１２Ａの天面全体を研磨することができる。
［分離装置］
分離装置２００は、図６に示すように、封止体１２Ａを切断することにより、各素子１１が封止材のパッケージ１２により封止された個々の電子部品１０に分離させる装置である。分離装置２００は、支持台２１０、切断部２２０を有する。支持台２１０は、封止体１２Ａを載置する台であり、その上面には、封止体１２Ａを保持する保持部２１１が設けられている。保持部２１１は、図示しない真空回路に接続されたバキューム穴２１１ａを有するバキュームチャックである。また、保持部２１１には、後述する切断部２２０のブレード２２１の逃げとなる溝２１１ｂが形成されている。
また、支持台２１０は、図示しない駆動機構によって、水平なθ方向に回動することにより、切断の方向を変更可能に設けられている。
切断部２２０は、支持台２１０に離隔して対向する位置に配置された部材である。切断部２２０は、ブレード２２１、フレーム２２２を有する。ブレード２２１は、周囲に刃が形成された円形の部材であり、その中心軸が水平な方向となるように、支持台２１０に対向配置されている。フレーム２２２は、ブレード２２１の中心を回動可能に軸支する。
ブレード２２１は、フレーム２２２に内蔵された図示しないモータ等の駆動源によって回動する。また、図７に示すように、フレーム２２２は、図示しない駆動機構によって、支持台２１０上の封止体１２Ａの天面に、ブレード２２１の刃が接離するＺ２方向及び封止体１２Ａの天面に平行なＸ２方向及びＹ２方向に移動する。
より具体的には、フレーム２２２は、ブレード２２１を、封止体１２Ａに接触させて、Ｙ２方向に移動させることにより、直線方向に切断する。そして、ブレード２２１を、電子部品１０の幅に対応する間隔でＸ２方向に移動させて、順次、Ｙ２方向に切断する。さらに、保持部２１１を、θ方向に９０°回動させて、既に切断した方向に直交する直線方向に、上記と同様に順次切断する。これにより、封止体１２Ａは、長方形又は正方形のマス目を構成する格子状に切断されるので、略直方体形状又は略立方体形状の電子部品１０が個片に分離される。なお、図示はしないが、分離装置２００には、研磨及び切断により生じた粉塵等を洗浄する洗浄装置が設けられている。
［成膜装置］
成膜装置３００は、個々の電子部品１０のパッケージ１２の外表面に、スパッタリングにより電磁波シールド膜１３を形成する装置である。本実施形態の成膜装置３００は、図８に示すように、回転テーブル３１が回転すると、保持部３３に保持されたトレイＴｒ上の電子部品１０が、円周の軌跡で移動して、スパッタ源４に対向する位置を通過するときに、ターゲット４１（図１０参照）からスパッタされた粒子を付着させて成膜する装置である。
成膜装置３００は、図８～図１０に示すように、チャンバ２０、搬送部３０、成膜処理部４０Ａ～４０Ｃ、ロードロック部６０、制御装置７０を有する。
（チャンバ）
チャンバ２０は、図１０に示すように、スパッタガスＧが導入される容器である。スパッタガスＧは、電力の印加により生じるプラズマにより、発生するイオン等をターゲット４１に衝突させて、電子部品１０のパッケージ１２にスパッタリングを実施するためのガスである。例えば、アルゴンガス等の不活性ガスを、スパッタガスＧとして用いることができる。
チャンバ２０の内部の空間は真空室２１を形成している。この真空室２１は、気密性があり、減圧により真空とすることができる空間である。例えば、図８及び図１０に示すように、真空室２１は、円柱形状の密閉空間である。
チャンバ２０は、排気口２２、導入口２４を有する。排気口２２は、真空室２１と外部との間で気体の流通を確保して、排気Ｅを行うための開口である。この排気口２２は、例えば、チャンバ２０の底部に形成されている。排気口２２には、排気部２３が接続されている。排気部２３は、配管及び図示しないポンプ、バルブ等を有する。この排気部２３による排気処理により、真空室２１内は減圧される。
導入口２４は、真空室２１のターゲット４１の近傍に、スパッタガスＧを導入するための開口である。この導入口２４には、ガス供給部２５が接続されている。ガス供給部２５は、各ターゲット４１に対して１つずつ設けられている。また、ガス供給部２５は、配管の他、図示しないスパッタガスＧのガス供給源、ポンプ、バルブ等を有する。このガス供給部２５によって、導入口２４から真空室２１内にスパッタガスＧが導入される。
（搬送部）
搬送部３０は、チャンバ２０内に設けられ、電子部品１０を円周の軌跡で循環搬送する装置である。上記のような、搬送部３０によって電子部品１０が移動する軌跡を、搬送経路Ｌと呼ぶ。循環搬送は、電子部品１０を円周の軌跡で周回移動させることをいう。この搬送部３０は、回転テーブル３１、モータ３２、保持部３３を有する。
回転テーブル３１は、円形の板である。モータ３２は、回転テーブル３１に駆動力を与え、円の中心を軸として回転させる駆動源である。保持部３３は、搬送部３０により搬送されるトレイＴｒを保持する構成部である。つまり、電子部品１０は、トレイＴｒを介して保持部３３に保持される。複数の電子部品１０は、図１１に示すように、略長方形状の枠体であるフレームＦ内に、水平方向に張られたテープＴの上に、天面１２ａのみならず側面１２ｂにも膜が形成されるように、間隔を空けて整列配置される。テープＴは、上面のみが粘着性があり、その上面に電子部品１０が貼着される。このように電子部品１０が配置されたフレームＦを複数用意して、周囲の縁部が隆起した略長方形状の平板であるトレイＴｒに載置する。但し、電子部品１０は、単一で保持部３３に保持されてもよい。このように、保持部３３によって、電子部品１０が回転テーブル３１上に位置決めされる。
複数の保持部３３は、等間隔で配設されている。例えば、各保持部３３は、回転テーブル３１の周方向の円の接線に平行な向きで配置され、かつ、周方向においては等間隔に設けられている。より具体的には、保持部３３は、トレイＴｒ又は電子部品１０を保持する溝、穴、突起、治具、ホルダ等である。静電チャック、メカチャック、粘着チャックによって、またはこれらと溝、穴、突起、治具、ホルダ、トレイ等の組み合わせによって保持部３３を構成することもできる。なお、本実施形態では、保持部３３は６つ設けられているため、回転テーブル３１上には６０°間隔で６つのトレイＴｒ又は電子部品１０が保持される。但し、保持部３３は、一つであっても、複数であってもよい。
（成膜処理部）
成膜処理部４０Ａ～４０Ｃは、搬送部３０により搬送される電子部品１０に成膜を行う処理部である。以下、複数の成膜処理部４０Ａ～４０Ｃを区別しない場合には、成膜処理部４０として説明する（図８参照）。成膜処理部４０は、図１０に示すように、スパッタ源４、区切部５、電源部６を有する。
（スパッタ源）
スパッタ源４は、電子部品１０にスパッタリングにより成膜材料を堆積させて成膜する成膜材料の供給源である。スパッタ源４は、ターゲット４１、バッキングプレート４２、電極４３を有する。ターゲット４１は、電子部品１０に堆積されて膜となる成膜材料によって形成され、搬送経路Ｌに離隔して対向する位置に設けられている。本実施形態のターゲット４１は、図９に示すように、２つのターゲット４１Ａ、４１Ｂが搬送方向に直交する方向、つまり回転テーブル３１の回転の半径方向に並んでいる。以下、ターゲット４１Ａ、４１Ｂを区別しない場合には、ターゲット４１とする。ターゲット４１の底面側は、搬送部３０により移動する電子部品１０に、離隔して対向する。成膜材料は、後述するように、例えば、Ｃｕ、Ｎｉ、Ｆｅなどを使用する。但し、スパッタリングにより成膜される材料であれば、種々の材料を適用可能である。このターゲット４１は、例えば、円柱形状である。但し、長円柱形状、角柱形状等、他の形状であってもよい。
バッキングプレート４２は、ターゲット４１を保持する部材である。電極４３は、チャンバ２０の外部からターゲット４１に電力を印加するための導電性の部材である。なお、スパッタ源４には、必要に応じてマグネット、冷却機構などが適宜具備されている。
このようなスパッタ源４は、図１０に示すように、チャンバ２０の上蓋に、周方向に複数設けられている。なお、図８～図１０の例では、スパッタ源４は３つ設けられている。
（区切部）
区切部５は、スパッタ源４により電子部品１０が成膜される成膜ポジションＭ１～Ｍ３を仕切る部材である。以下、複数の成膜ポジションＭ１～Ｍ３を区別しない場合には、成膜ポジションＭとして説明する（図８参照）。区切部５は、図９に示すように、搬送経路Ｌの円周の中心、つまり搬送部３０の回転テーブル３１の回転中心から、放射状に配設された方形の壁板５ａ、５ｂを有する。壁板５ａ、５ｂは、例えば、真空室２１の天井に、ターゲット４１を挟む位置に設けられている。区切部５の下端は、電子部品１０が通過する隙間を空けて、回転テーブルに対向している。この区切部５があることによって、スパッタガスＧ及び成膜材料が真空室２１に拡散することを抑制できる。
成膜ポジションＭは、スパッタ源４のターゲット４１を含む区切部５で区切られた空間である。より具体的には、図９に示すように、成膜ポジションＭは、平面方向から見て、区切部５の壁板５ａ、５ｂと、チャンバ２０の外周壁の内面２６、内周壁の外面２７によって扇形に囲まれた空間である。成膜ポジションＭの水平方向の範囲は、一対の壁板５ａ、５ｂによって区切られた領域となる。
成膜ポジションＭにおけるターゲット４１に対向する位置を通過する電子部品１０に、成膜材料が膜として堆積する。この成膜ポジションＭは、成膜の大半が行われる領域であるが、成膜ポジションＭから外れる領域であっても、成膜ポジションＭからの成膜材料の漏れはあるため、全く膜の堆積がないわけではない。
（電源部）
電源部６は、ターゲット４１に電力を印加する構成部である。この電源部６によってターゲット４１に電力を印加することにより、スパッタガスＧをプラズマ化させ、成膜材料を、電子部品１０に堆積させることができる。本実施形態においては、電源部６は、例えば、高電圧を印加するＤＣ電源である。なお、高周波スパッタを行う装置の場合には、ＲＦ電源とすることもできる。回転テーブル３１は、接地されたチャンバ２０と同電位であり、ターゲット４１側に高電圧を印加することにより、電位差を発生させている。これにより、可動の回転テーブル３１をマイナス電位とするために電源部６と接続する困難さを回避している。
複数の成膜処理部４０は、成膜材料を選択的に堆積させることにより、複数種類の成膜材料の層から成る膜を形成する。特に、本実施形態では、異なる種類の成膜材料に対応するスパッタ源４を含み、成膜材料を選択的に堆積させることにより、複数種類の成膜材料の層から成る膜を形成する。異なる種類の成膜材料に対応するスパッタ源４を含むとは、全ての成膜処理部４０の成膜材料が異なる場合も、複数の成膜処理部４０が共通の成膜材料であるが、他がこれと異なる場合も含む。本実施形態では、成膜材料に磁性体が含まれる。成膜材料を１種ずつ選択的に堆積させるとは、いずれか１種の成膜材料の成膜処理部４０が成膜を行う間、他の成膜材料の成膜処理部４０は成膜を行わないことをいう。また、成膜中の成膜処理部４０または成膜ポジションとは、成膜処理部４０のターゲット４１に電力が印加され、電子部品１０に成膜が行える状態にある成膜処理部４０または成膜ポジションＭのことをいう。
本実施形態では、搬送経路Ｌの搬送方向に、３つの成膜処理部４０Ａ～４０Ｃが配設されている。３つの成膜処理部４０Ａ～４０Ｃに、成膜ポジションＭ１～Ｍ３が対応している。これらの成膜処理部４０Ａ～４０Ｃのうち、成膜処理部４０Ａは、成膜材料がＣｕである。つまり、成膜処理部４０Ａのスパッタ源４は、Ｃｕから成るターゲット４１Ａ、４１Ｂを備えている。他の１つの成膜処理部４０Ｂは、成膜材料がＮｉである。つまり、成膜処理部４０Ｂのスパッタ源４は、Ｎｉから成るターゲット４１Ａ、４１Ｂを備えている。他の１つの成膜処理部４０Ｃは、成膜材料がＦｅである。つまり、成膜処理部４０Ｃのスパッタ源４は、Ｆｅから成るターゲット４１Ａ、４１Ｂを備えている。本実施形態では、いずれか一つの成膜処理部４０が成膜処理を行っている間は、他の成膜処理部４０は、成膜処理を行わない。
（ロードロック部）
ロードロック部６０は、真空室２１の真空を維持した状態で、図示しない搬送手段によって、外部から未処理の電子部品１０又は電子部品１０を載置したトレイＴｒを、真空室２１に搬入し、処理済みの電子部品１０又はトレイＴｒを真空室２１の外部へ搬出する装置である。このロードロック部６０は、周知の構造のものを適用することができるため、説明を省略する。
［制御装置］
制御装置７０は、成膜装置３００の各部を制御する装置である。この制御装置７０は、例えば、専用の電子回路若しくは所定のプログラムで動作するコンピュータ等によって構成できる。つまり、研磨装置１００の制御、分離装置２００の制御、真空室２１へのスパッタガスＧの導入および排気に関する制御、スパッタ源４の電源の制御、回転テーブル３１の回転の制御などに関しては、その制御内容がプログラムされており、ＰＬＣやＣＰＵなどの処理装置により実行されるものであり、多種多様な成膜仕様に対応可能である。
具体的に制御される内容としては、研磨装置１００の各部の駆動、分離装置２００の各部の駆動、成膜装置３００の初期排気圧力、スパッタ源４の選択、ターゲット４１への印加電力、スパッタガスＧの流量、種類、導入時間及び排気時間、成膜時間などが挙げられる。
上記のように各部の動作を実行させるための制御装置７０の構成を、仮想的な機能ブロック図である図１２を参照して説明する。すなわち、制御装置７０は、機構制御部７１、電源制御部７２、記憶部７３、設定部７４、入出力制御部７５を有する。
機構制御部７１は、研磨装置１００のモータ及び駆動機構、分離装置２００のモータ及び駆動機構、排気部２３、ガス供給部２５、搬送部３０のモータ３２、ロードロック部６０等の駆動源、バルブ、スイッチ、電源等を制御する処理部である。電源制御部７２は、電源部６を制御する処理部である。
制御装置７０は、いずれか１種の成膜材料の成膜処理部が成膜を行う間、他の成膜材料の成膜処理部は成膜を行わないように成膜処理部４０を選択的に制御する。つまり、電源制御部７２は、成膜処理部４０Ａのターゲット４１へ電圧を印加して成膜を行う間は、成膜処理部４０Ｂ、４０Ｃのターゲット４１への電圧の印加を行わない。また、成膜処理部４０Ｂのターゲット４１へ電圧を印加して成膜を行う間は、成膜処理部４０Ａ、４０Ｃのターゲット４１への電圧の印加を行わない。さらに、成膜処理部４０Ｃのターゲット４１へ電圧を印加して成膜を行う間は、成膜処理部４０Ａ、４０Ｂのターゲット４１への電圧の印加を行わない。
記憶部７３は、本実施形態の制御に必要な情報を記憶する構成部である。設定部７４は、外部から入力された情報を、記憶部７３に設定する処理部である。入出力制御部７５は、制御対象となる各部との間での信号の変換や入出力を制御するインタフェースである。
さらに、制御装置７０には、入力装置７６、出力装置７７が接続されている。入力装置７６は、オペレータが、制御装置７０を介して成膜装置３００を操作するためのスイッチ、タッチパネル、キーボード、マウス等の入力手段である。例えば、成膜を行うスパッタ源４の選択を、入力手段により入力できる。
出力装置７７は、装置の状態を確認するための情報を、オペレータが視認可能な状態とするディスプレイ、ランプ、メータ等の出力手段である。例えば、成膜を行っているスパッタ源４に対応する成膜ポジションＭを、出力装置７７に、他の成膜ポジションＭと区別して表示することができる。
［動作］
以上のような本実施形態の動作を、上記に加えて、図１３及び図１４を参照して以下に説明する。なお、図示はしないが、研磨装置１００、分離装置２００、成膜装置３００の間には、封止体１２Ａ、電子部品１０を搬送するコンベア、ロボットアーム等の搬送手段が設けられている。この搬送手段により、各部の間での封止体１２Ａ、電子部品１０の搬入、搬送、搬出が行われる。
（封止工程）
前工程の封止装置において、図１３（Ａ）に示すように、集合基板１４Ａ上に実装された複数の素子１１を覆うように、封止材である合成樹脂Ｒで封止することにより、封止体１２Ａが製造されている。より具体的には、セラミック、ガラス、エポキシ樹脂等の集合基板１４Ａの一方の面に、複数の回路パターンが個別に形成されている。この回路パターンに設けられた電極パッドにはんだを供給し、素子１１を搭載する。これをリフロー炉に投入してはんだを溶融させて、素子１１を集合基板１４Ａに実装する。
このような集合基板１４Ａ上の素子１１を覆うように、合成樹脂Ｒによって封止することにより、封止体１２Ａを形成する。封止は、モールド、コーティング、シートのラミネート等によって、複数の素子１１をまとめて覆うように行う。図１３（Ａ）は、金型Ｃを用いたモールドによって樹脂封止することにより、直方体形状の封止体１２Ａを形成した例である。
（研磨工程）
次に、上記のように形成された封止体１２Ａを、研磨台１１０に載置して保持部により保持する。そして、スラリーを供給しながら、図１３（Ｂ）に示すように、研磨板１２１を回転させて、研磨パッド１２１ａを封止体１２Ａの天面に接触させ、水平方向に走査させることにより天面全体を研磨する。この走査は、図５に示すように、天面全体を蛇行するように移動させることにより行う。
（分離工程）
天面を研磨された封止体１２Ａは、図１３（Ｃ）に示すように、支持台２１０に載置され、保持部２１１によりバキュームチャックされる。そして、切断部２２０のブレード２２１を回転させながら、ブレード２２１を封止体１２Ａに接触させて、各素子１１の境界に対応する線に沿って、封止体１２Ａを切断する。つまり、図７に示すように、封止体１２Ａを格子状に切断する。これにより、封止体１２Ａが個片の電子部品１０に分離される。個片化された電子部品１０は、洗浄装置によって、研磨及び切断により生じた粉塵等が洗浄される。
（成膜工程）
さらに、電子部品１０は、図１１及び図１４（Ａ）に示すように、フレームＦのテープＴ上に、間隔を空けて並べて貼着される。そして、複数のフレームＦがトレイＴｒに搭載され、ロードロック部６０の搬送手段により、チャンバ２０内に順次搬入される。回転テーブル３１は、空の保持部３３を、順次、ロードロック部６０からの搬入箇所に移動させる。保持部３３は、搬送手段により搬入されたトレイＴｒを、それぞれ個別に保持する。このようにして、成膜対象となる電子部品１０が、回転テーブル３１上に全て載置される。
以上のように成膜装置３００に導入された電子部品１０に対する成膜処理を、図８～図１０、図１４（Ｂ）を参照して説明する。なお、以下の動作は、成膜処理部４０Ａ～４０Ｃによって、電子部品１０の表面に、電磁波シールド膜１３を形成する例である。電磁波シールド膜１３は、Ｃｕの層、Ｎｉ-Ｆｅの磁性体の層を、交互に積層することにより形成される。
排気部２３は、真空室２１を排気して減圧することにより真空にする。成膜処理部４０Ａのガス供給部２５は、スパッタガスＧを、ターゲット４１の周囲に供給する。回転テーブル３１が回転して、所定の回転速度に達する。これにより、保持部３３に保持された電子部品１０は、搬送経路Ｌ上を円を描く軌跡で移動して、スパッタ源４に対向する位置を通過する。
次に、成膜処理部４０Ａのみ、電源部６がターゲット４１に電力を印加する。これにより、スパッタガスＧがプラズマ化する。スパッタ源４において、プラズマにより発生したイオンは、ターゲット４１に衝突して成膜材料の粒子を飛ばす。このため、成膜処理部４０Ａの成膜ポジションＭ１を通過する電子部品１０の表面には、その通過毎に成膜材料の粒子が堆積されて、膜が生成される。ここでは、Ｃｕの層が形成される。このとき、電子部品１０は成膜処理部４０Ｂ～４０Ｃの成膜ポジションＭ２～Ｍ３を通過するが、成膜処理部４０Ｂ～４０Ｃはターゲット４１に電力が印加されていないので、成膜処理は行われず、電子部品１０は加熱されない。また、成膜ポジションＭ１～Ｍ３以外の領域においても、電子部品１０は加熱されない。このように、加熱されない領域において、電子部品１０は熱を放出する。
成膜処理部４０Ａによる成膜時間が経過したら、成膜処理部４０Ａを停止する。つまり、電源部６によるターゲット４１への電力の印加を停止する。そして、成膜処理部４０Ｂの電源部６が、ターゲット４１に電力を印加する。これにより、スパッタガスＧがプラズマ化する。スパッタ源４において、プラズマにより発生したイオンは、ターゲット４１に衝突して成膜材料の粒子を飛ばす。このため、成膜処理部４０Ｂの成膜ポジションＭ２を通過する電子部品１０の表面には、その通過毎に成膜材料の粒子が堆積されて、膜が生成される。ここでは、Ｎｉの層が形成される。この層は、磁性体の層の一部となる。このとき、電子部品１０は成膜処理部４０Ａの成膜ポジションＭ１を通過するが、成膜処理部４０Ａはターゲット４１に電力が印加されていないので、成膜処理を行われず、電子部品１０は加熱されない。また、成膜ポジションＭ１～Ｍ３以外の領域においても、電子部品１０は加熱されない。このように、加熱されない領域において、電子部品１０は熱を放出する。
成膜処理部４０Ｂによる成膜時間が経過したら、成膜処理部４０Ｂを停止する。つまり、電源部６によるターゲット４１への電力の印加を停止する。そして、成膜処理部４０Ｃの電源部６が、ターゲット４１に電力を印加する。これにより、スパッタガスＧがプラズマ化する。スパッタ源４において、プラズマにより発生したイオンは、ターゲット４１に衝突して成膜材料の粒子を飛ばす。このため、成膜処理部４０Ｃの成膜ポジションＭ３を通過する電子部品１０の表面には、その通過毎に成膜材料の粒子が堆積されて、膜が生成される。ここでは、Ｆｅの層が形成される。この層は、磁性体の層となる。このとき、電子部品１０は成膜処理部４０Ａの成膜ポジションＭ１を通過するが、成膜処理部４０Ａはターゲット４１に電力が印加されていないので、成膜処理を行われず、電子部品１０は加熱されない。また、成膜ポジションＭ１～Ｍ３以外の領域においても、電子部品１０は加熱されない。このように、加熱されない領域において、電子部品１０は熱を放出する。
成膜処理部４０Ｃによる成膜時間が経過したら、成膜処理部４０Ｃを停止する。つまり、電源部６によるターゲット４１への電力の印加を停止する。このように、成膜処理部４０Ｂ、４０Ｃによる成膜を繰り返すことにより、Ｎｉの膜とＦｅの膜が多数積層された磁性体膜を形成する。その後、再度、成膜処理部４０Ａによる成膜を行うことにより、Ｃｕの膜を形成する。さらに、以上のようなＣｕの層と、ＮｉとＦｅから成る磁性体の層の形成を交互に行うことにより、図１４（Ｂ）に示すように、電子部品１０のパッケージ１２の天面及び側面に、電磁波シールド膜１３が形成される。
［磁性体の電磁波シールド膜の特性試験］
パッケージ１２の天面１２ａのうねりが、磁性体の電磁波シールド膜１３のシールド特性へどのような影響を与えるかを試験した結果を、以下に示す。成膜対象としては、パッケージ１２の天面１２ａに見立てたガラスの基板ＳＴを用いた。表面のうねりがある基板としてＲｃ＝１５μｍのものと、表面のうねりがない基板として表面を研磨したＲｃ＝０．００１μｍとしたものを用意した。
それぞれの基板の表面に、図１５に示すように、前述の成膜装置によって、５０ｎｍのＣｕ膜１３Ａ、Ｎｉ‐Ｆｅの磁性体膜１３Ｂを繰り返し積層して、合計２０層からなる１μｍの電磁波シールド膜を形成した。各磁性体膜１３Ｂは、Ｎｉ膜０．３５ｎｍの層とＦｅ膜０．０９ｎｍの層が繰り返し積層されることにより形成されている。各層の成膜条件は、表１に示す通りである。
（表１）
Figure 0007039224000001
表面のうねり無しの基板と、表面のうねり有りの基板について、１０ＭＨｚ～６ＧＨｚの電磁波のシールド効果［ｄＢ］、つまり、２０×ｌｏｇ１０（シールドが無い場合の電界強度／シールドが有る場合の電界強度）を測定した結果を、図１６のグラフに示す。この測定には、図１７に示すように、電流を流すことにより所望の周波数の電磁波を発生させる電線ＥＬと、電界強度を検知するプローブＰを有する測定装置を用いた。つまり、電線ＥＬとプローブＰとの間に基板Ｓを挿入した場合と、挿入しない場合との電界強度を測定することにより、シールド効果［ｄＢ］を求めた。この結果から明らかな通り、１０ＭＨｚ～６ＧＨｚの全ての周波数において、表面のうねりが無い基板の方が、シールド特性に優れていることが分かる。
［作用効果］
本実施形態は、素子１１を封止したパッケージ１２の天面１２ａに、電磁波シールド膜１３が形成された電子部品１０であって、パッケージ１２の天面１２ａにおける電磁波シールド膜１３の膜厚が０．５～９μｍであり、パッケージ１２の天面１２ａの粗さ曲線要素の平均高さＲｃと、電磁波シールド膜１３の膜厚Ｔｅとの関係が、Ｒｃ≦２Ｔｅである。
このため、パッケージ１２の天面１２ａの電磁波シールド膜１３のうねりが低減され、電子部品１０内の配線に流れる電流から発生する磁界の方向と、磁性膜の磁化の方向が略平行となり、良好なシールド効果が得られる。つまり、表面のうねりがない場合に、電磁波シールド膜１３によりシールド効果が得られる膜厚Ｔｅとして、０．５～９μｍが考えられる。このため、パッケージ１２の天面１２ａをＲｃ≦２Ｔｅの平坦面にすれば、シールド効果が発揮できる。
より好ましくは、Ｒｃは、５μｍ以下とする。また、膜厚Ｔｅを０．５～３μｍとしてもよい。膜厚Ｔｅの低減は、後述するように、スパッタリング時の電子部品１０の温度上昇を抑える効果がある。
本実施形態の電子部品の製造装置は、封止材により複数の素子１１が封止された封止体１２Ａの天面を研磨する研磨装置１００と、封止体１２Ａを切断することにより、各素子１１が封止材のパッケージ１２により封止された個々の電子部品１０に分離させる分離装置２００と、個々の電子部品１０のパッケージ１２の外表面に、スパッタリングにより電磁波シールド膜１３を形成する成膜装置３００と、を有する。
このため、研磨装置１００によって研磨することにより、電子部品１０のパッケージ１２の天面を平坦化して、電磁波シールド膜１３のシールド性能を発揮させることができる。分離装置２００により分離する前に研磨することができるので、多数の電子部品１０の天面を簡単に平坦化できる。
成膜装置３００は、スパッタガスＧが導入される容器であるチャンバ２０と、チャンバ２０内に設けられ、電子部品１０を円周の軌跡で循環搬送する搬送部３０と、搬送部３０により循環搬送されている状態の電子部品１０に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源４を有するとともに、スパッタ源４により電子部品１０が成膜される成膜ポジションを区切る区切部を有する複数の成膜処理部４０Ａ～４０Ｃと、を有する。
成膜中の成膜処理部４０の下を通過するときに、プラズマの熱によって、電子部品１０の温度が上昇したとしても、成膜中でない成膜処理部４０の下の搬送経路Ｌ又は成膜処理部４０が存在しない搬送経路Ｌを通過して、再び成膜中の成膜処理部４０の下に到達するまでの間に、熱を放出させることができる。
よって、固定された位置で電子部品１０をスパッタリングする場合に比べて、冷却手段を用いなくとも、電子部品１０の温度がプラズマの熱により過度に上昇することを防止することができ、比較的厚いミクロンレベルの膜を形成することが可能となる。これは、熱の影響を受けやすい半導体チップのパッケージ１２に、ミクロンレベルの電磁波シールド膜１３を形成することに適している。電磁波シールド膜１３の材料として磁性体を用いる場合のみならず、磁性体以外の場合であっても、温度上昇を抑制できる。
さらに、冷却手段を設ける必要がないので、装置の構成が簡素化できるとともに、冷却
に要する電力消費を削減できる。また、冷却手段を定期的にメンテナンスする手間が省ける。
複数の成膜処理部４０は、異なる種類の成膜材料に対応するスパッタ源４を含み、成膜材料を１種ずつ選択的に堆積させることにより、複数種類の成膜材料の層から成る膜を形成する。
通常のスパッタリングでは、複数種の成膜材料の層を形成する場合、電子部品１０の加熱が進み易いが、本実施形態では、温度上昇を抑えることができる。特に、磁性材料の膜は薄く形成するため、一層ごとの時間を短くすることができ、電子部品１０の加熱を抑えることができる。
［他の実施形態］
本発明は、上記の実施形態に限定されるものではなく、以下のような態様も含む。
（１）研磨装置による研磨によってうねりを無くすのではなく、精度の高い金型によって、封止体１２Ａ又はパッケージ１２の天面を平坦化してもよい。この場合、金型が高価にはなるが、例えば、モールド成型によって、Ｒｃ≦２Ｔｅ又はＲｃを５μｍ以下としてもよい。これにより、研磨工程を省略して工程を簡略化することができ、装置全体のコストを低減できる。また、個片に分割された電子部品のパッケージを研磨する等により平坦化してもよい。つまり、平坦化する装置、方法及び工程は、上記の態様には限定されない。例えば、封止体１２Ａ又はパッケージ１２の天面に、ポリイミドワニスなどをコーティングして平坦化してもよい。封止体１２Ａ又はパッケージ１２にはＳｉＯ２等によって形成されたフィラーが充填されている。封止体１２Ａの天面は、合成樹脂Ｒの部分とフィラーが露出する部分とが存在する。スパッタにより成膜する膜は、下地の影響を受けるので、下地の違いが表面粗さに影響する。コーティングにより平坦化すれば、封止体１２Ａ又はパッケージ１２の天面を均一の材質で覆うことができるので、下地の影響も均一となる。つまり、封止体１２Ａ又はパッケージ１２の天面の平坦化は、他の材料をコーティングすることにより行う場合も含む。そして、封止体１２Ａ又はパッケージ１２の天面のＲｃは、コーティングした場合の表面のＲｃも含む。コーティングする材料としては、例えば、耐熱温度が２６０℃以上であり、コーティングした場合に表面が平坦になる材料が好ましい。電子部品はリフロー工程では２６０℃程度まで加熱されるので、この程度の温度で溶解したり、気化したりすることを防止して、電磁波シールド膜の剥がれを防止するためである。
（２）成膜材料については、スパッタリングにより成膜可能な種々の材料を適用可能である。例えば、磁性体としては、Ｎｉ、Ｆｅの他、Ｃｒ、Ｃｏ等を使用することができる。下地の密着層や最表面の保護層として、ＳＵＳを使用してもよい。さらに、電磁波シールド膜としては、磁性体を用いるものには限定されない。Ｃｕ、Ａｌ、Ａｇ、Ｔｉ、Ｎｂ、Ｐｄ、Ｐｔ、Ｚｒ等を用いることもできる。また、下地の密着層として、ＳＵＳ、Ｎｉ、Ｔｉ、Ｖ、Ｔａ等を用いたり、最表面の保護層として、ＳＵＳ、Ａｕ等を用いることができる。このように、Ｃｕ等のように、磁性体を用いない電磁波シールド膜であっても、表面の粗さが低減して平坦化すると、シールド特性が向上することが発明者の実験によって実証されている。具体的には、上記の実施形態と同様に、パッケージ１２の天面１２ａに見立てた、表面のうねりをＲｃ＝１５μｍとしたガラス基板と表面のうねりをＲｃ＝０．００１μｍとしたガラス基板とのそれぞれに５μｍの膜厚でＣｕ膜を形成して、電磁波のシールド効果を測定した結果、Ｒｃ＝０．００１μｍとしたガラス基板の方が高いシールド効果が確認された。なお、Ｃｕ等は膜厚が厚くなる可能性があるが、上記の実施形態のような成膜装置を用いる又は冷却手段を追加する等により、温度上昇を抑制できる。
（３）本発明において、パッケージ１２の天面１２ａにおいて、天面１２ａの粗さ曲線要素の平均高さＲｃと電磁波シールド膜１３の膜厚Ｔｅとの関係がＲｃ≦２Ｔｅとなる部分の割合は１００％で無くても良く、電磁波のシールド効果の向上が望める割合で設けられていれば良い。また、この場合でも、天面１２ａの粗さ曲線要素の平均高さＲｃと電磁波シールド膜１３の膜厚Ｔｅとの関係がＲｃ≦２Ｔｅとなる部分が天面１２ａの一部分に集中することなく満遍なく存在していることが好ましい。
（４）パッケージ１２の形態は、例えば、ＢＧＡ、ＬＧＡ、ＳОＰ、ＱＦＰなど、現在又は将来において利用可能なあらゆる形態が適用可能である。電子部品１０が外部との電気的な接続を行う端子としても、例えば、底面に設けるＢＧＡ等の半球状のものやＬＧＡ等の平面状のもの、側面に設けるＳОＰ、ＱＦＰの細板状のもの等が考えられるが、現在又は将来において利用可能なあらゆる端子が適用可能であり、その形成位置も問わない。また、電子部品１０の内部に封止される素子１１は、単数であっても複数であってもよい。
（５）成膜ポジションにおけるターゲットの数は、２つには限定されない。ターゲットを１つとしても、３つ以上としてもよい。また、成膜ポジションも２つ以下としても、４つ以上としてもよい。エッチングやアッシングによる洗浄や表面処理を行う逆スパッタポジションを設けてもよい。
（６）搬送部により同時搬送されるトレイ、電子部品の数、これを保持する保持部の数は、少なくとも１つであればよく、上記の実施形態で例示した数には限定されない。つまり、１つの電子部品が循環して成膜を繰り返す態様でもよく、２つ以上の電子部品が循環して成膜を繰り返す態様でもよい。
（７）エッチングやアッシングによる洗浄や表面処理は、成膜ポジションを有するチャンバとは別のチャンバで行ってもよいが、共通のチャンバ内に逆スパッタポジションを設けてもよい。
（８）上記の実施形態では、回転テーブル３１が水平面内で回転する例としている。但し、搬送部の回転面の向きは、特定の方向には限定されない。例えば、垂直面内で回転する回転面とすることもできる。さらに、搬送部が有する搬送手段は、回転テーブルには限定されない。例えば、ワークを保持する保持部を有する円筒形状の部材が、軸を中心に回転する回転体としてもよい。
（９）上記の実施形態では、成膜材料を１種ずつ選択的に堆積させて成膜するようにしている。しかし、本発明はこれに限るものではなく、成膜材料を選択的に堆積させることにより、複数種類の成膜材料の層から成る膜を形成できればよい。このため、２種以上の成膜材料を同時に堆積させるようにしても良い。例えば、電磁波シールド膜を、Ｃｏ、Ｚｒ、Ｎｂの合金で形成することがある。このような場合に、複数の成膜処理部のうち、Ｃｏを成膜材料とする成膜処理部と、Ｚｒを成膜材料とする成膜処理部とＮｂを成膜材料とする成膜処理部を同時に選択して成膜を行なうようにしても良い。
そしてこの場合、円周の軌跡のうち、これらの成膜中に成膜ポジションを通過する軌跡よりも、成膜中の成膜ポジション以外の部分を通過する軌跡の方が長くなるように、成膜に用いる成膜処理部を選択する、あるいは、成膜処理部を区切る区切部の配置を設定すると良い。
つまり、１種、または、複数種の成膜処理部を複数個選択して成膜を行なう場合、或いは単一の成膜処理部を選択して成膜を行なう場合のいずれにおいても、円周の軌跡のうち、成膜中に成膜ポジションを通過する軌跡よりも、成膜中の成膜ポジション以外の部分を通過する軌跡の方が長くなるように、成膜に用いる成膜処理部を選択する、あるいは、成膜処理部を区切る区切部の配置を設定すると良い。なお、成膜装置は、単一の成膜処理部によって単一種類の成膜材料を堆積させて膜を形成する装置であってもよいし、複数の成膜処理部によって単一種類の成膜材料を堆積させて膜を形成する装置であってもよい。
（１０）以上、本発明の実施形態及び各部の変形例を説明したが、この実施形態や各部の変形例は、一例として提示したものであり、発明の範囲を限定することは意図していない。上述したこれら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明に含まれる。
１０ 電子部品
１１、１１Ｎ 素子
１２、１２Ｎ パッケージ
１２Ａ 封止体
１３、１３Ｎ 電磁波シールド膜
１４ 基板
１４Ａ 集合基板
１００ 研磨装置
１１０ 研磨台
１２０ 研磨部
１２１ 研磨板
１２１ａ 研磨パッド
１２２ 軸体
２００ 分離装置
２１０ 支持台
２１１ 保持部
２１１ａ バキューム穴
２１１ｂ 溝
２２０ 切断部
２２１ ブレード
２２２ フレーム
３００ 成膜装置
２０ チャンバ
２１ 真空室
２２ 排気口
２３ 排気部
２４ 導入口
２５ ガス供給部
３０ 搬送部
３１ 回転テーブル
３２ モータ
３３ 保持部
４０、４０Ａ～４０Ｃ 成膜処理部
４ スパッタ源
４１、４１Ａ、４１Ｂ ターゲット
４２ バッキングプレート
４３ 電極
５ 区切部
５ａ、５ｂ 壁板
６ 電源部
６０ ロードロック部
７０ 制御装置
７１ 機構制御部
７２ 電源制御部
７３ 記憶部
７４ 設定部
７５ 入出力制御部
７６ 入力装置
７７ 出力装置
Ｃ 金型
Ｅ 排気
ＥＬ 電線
Ｆ フレーム
Ｌ 搬送経路
Ｍ、Ｍ１～Ｍ３ 成膜ポジション
Ｇ スパッタガス
Ｐ プローブ
Ｒ 合成樹脂
Ｓ、ＳＴ 基板
Ｔ テープ
Ｔｒ トレイ
Ｗ 配線

Claims (6)

  1. 封止材により素子を封止したパッケージの天面に、膜厚Ｔｅが０．５～９μｍである電磁波シールド膜を備える電子部品を製造する電子部品の製造装置であって、
    前記パッケージの天面の粗さ曲線要素の平均高さＲｃと、電磁波シールド膜の膜厚Ｔｅとの間の関係が、Ｒｃ≦２Ｔｅとなるように、前記パッケージの天面を研磨する研磨装置と、
    スパッタガスが導入される容器であるチャンバと、前記チャンバ内に設けられ、前記電子部品を円周の軌跡で循環搬送する搬送部と、前記搬送部により循環搬送されている状態の前記電子部品に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源を有するとともに、前記スパッタ源により前記電子部品が成膜される成膜ポジションを区切る区切部を有する複数の成膜処理部と、を有し、前記個々の電子部品のパッケージの外表面に、スパッタリングにより前記電磁波シールド膜を前記膜厚Ｔｅで形成する成膜装置と、を備え、
    前記成膜装置は、前記複数の成膜処理部の中から、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡の長さよりも成膜中の成膜ポジション以外の部分を通過する軌跡の長さの方が長くなるように、選択された成膜処理部を用いて前記電磁波シールド膜の形成を行う
    ことを特徴とする電子部品の製造装置。
  2. 封止材により素子を封止したパッケージの天面に、膜厚Ｔｅが０．５～９μｍである電磁波シールド膜を備える電子部品を製造する電子部品の製造装置であって、
    前記封止材により複数の素子が封止された封止体の天面の粗さ曲線要素の平均高さＲｃと、電磁波シールド膜の膜厚Ｔｅとの間の関係が、Ｒｃ≦２Ｔｅとなるように、前記封止体の天面を研磨する研磨装置と、
    前記封止体を切断することにより、各素子が前記封止材のパッケージにより封止された個々の電子部品に分離させる分離装置と、
    スパッタガスが導入される容器であるチャンバと、前記チャンバ内に設けられ、前記電子部品を円周の軌跡で循環搬送する搬送部と、前記搬送部により循環搬送されている状態の前記電子部品に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源を有するとともに、前記スパッタ源により前記電子部品が成膜される成膜ポジションを区切る区切部を有する複数の成膜処理部と、を有し、前記個々の電子部品のパッケージの外表面に、スパッタリングにより前記電磁波シールド膜を前記膜厚Ｔｅで形成する成膜装置と、を備え、
    前記成膜装置は、前記複数の成膜処理部の中から、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡の長さよりも成膜中の成膜ポジション以外の部分を通過する軌跡の長さの方が長くなるように、選択された成膜処理部を用いて前記電磁波シールド膜の形成を行う
    ことを特徴とする電子部品の製造装置。
  3. 前記複数の成膜処理部は、異なる種類の成膜材料に対応するスパッタ源を含み、成膜材料を１種ずつ選択的に堆積させることにより、複数種類の成膜材料の層から成る前記電磁波シールド膜を形成することを特徴とする請求項１または２記載の電子部品の製造装置。
  4. 封止材により素子を封止したパッケージの天面に、膜厚Ｔｅが０．５～９μｍである電磁波シールド膜を備える電子部品を製造する電子部品の製造方法であって、
    研磨装置によって、前記パッケージの天面の粗さ曲線要素の平均高さＲｃと、電磁波シールド膜の膜厚Ｔｅとの間の関係が、Ｒｃ≦２Ｔｅとなるように、前記パッケージの天面を研磨し、
    スパッタガスが導入される容器であるチャンバと、前記チャンバ内に設けられ、前記電子部品を円周の軌跡で循環搬送する搬送部と、前記搬送部により循環搬送されている状態の前記電子部品に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源を有するとともに、前記スパッタ源により前記電子部品が成膜される成膜ポジションとして区切る区切部を有する複数の成膜処理部と、を備えた成膜装置によって、前記複数の成膜処理部の中から、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡の長さよりも成膜中の成膜ポジション以外の部分を通過する軌跡の長さの方が長くなるように、選択した成膜処理部を用いて前記パッケージに、スパッタリングにより前記電磁波シールド膜を前記膜厚Ｔｅで形成する
    ことを特徴とする電子部品の製造方法。
  5. 封止材により素子を封止したパッケージの天面に、膜厚Ｔｅが０．５～９μｍである電磁波シールド膜を備える電子部品を製造する電子部品の製造方法であって、
    研磨装置によって、前記封止材により複数の素子が封止された封止体の天面の粗さ曲線要素の平均高さＲｃと、電磁波シールド膜の膜厚Ｔｅとの間の関係が、Ｒｃ≦２Ｔｅとなるように、前記封止体の天面を研磨し、
    分離装置によって、前記封止体を切断することにより、各素子が封止材のパッケージにより封止された個々の電子部品に分離させ、
    スパッタガスが導入される容器であるチャンバと、前記チャンバ内に設けられ、前記電子部品を円周の軌跡で循環搬送する搬送部と、前記搬送部により循環搬送されている状態の前記電子部品に、スパッタリングにより成膜材料を堆積させて成膜するスパッタ源を有するとともに、前記スパッタ源により前記電子部品が成膜される成膜ポジションとして区切る区切部を有する複数の成膜処理部と、を備えた成膜装置によって、前記複数の成膜処理部の中から、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡の長さよりも成膜中の成膜ポジション以外の部分を通過する軌跡の長さの方が長くなるように、選択した成膜処理部を用いて前記個々の電子部品のパッケージの外表面に、スパッタリングにより前記電磁波シールド膜を前記膜厚Ｔｅで形成する
    ことを特徴とする電子部品の製造方法。
  6. 前記複数の成膜処理部が、異なる種類の成膜材料を堆積させるスパッタ源を含むものである前記成膜装置によって、
    いずれの種類の成膜材料を成膜する場合においても、前記円周の軌跡において成膜中の成膜ポジションを通過する軌跡よりも成膜中の成膜ポジション以外の部分を通過する軌跡の方が長くなるように、前記複数の成膜処理部の中から成膜に用いる成膜処理部を選択し、複数種類の成膜材料の層から成る前記電磁波シールド膜を前記膜厚Ｔｅで形成することを特徴とする請求項４または５記載の電子部品の製造方法。
JP2017180609A 2016-10-13 2017-09-20 電子部品の製造装置及び電子部品の製造方法 Active JP7039224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170132716A KR101976274B1 (ko) 2016-10-13 2017-10-12 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016201521 2016-10-13
JP2016201521 2016-10-13

Publications (2)

Publication Number Publication Date
JP2018064089A JP2018064089A (ja) 2018-04-19
JP7039224B2 true JP7039224B2 (ja) 2022-03-22

Family

ID=61904245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017180609A Active JP7039224B2 (ja) 2016-10-13 2017-09-20 電子部品の製造装置及び電子部品の製造方法

Country Status (5)

Country Link
US (1) US10244670B2 (ja)
JP (1) JP7039224B2 (ja)
KR (1) KR101976274B1 (ja)
CN (1) CN107946286B (ja)
TW (1) TWI658562B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399748B1 (ko) * 2018-10-01 2022-05-19 주식회사 테토스 입체형 대상물 표면의 금속막 증착 장치
WO2021054334A1 (ja) * 2019-09-19 2021-03-25 株式会社村田製作所 モジュール
JP7302457B2 (ja) * 2019-11-27 2023-07-04 トヨタ自動車株式会社 磁界シールド構造
CN111669926B (zh) * 2020-05-22 2021-09-17 台达电子企业管理（上海）有限公司 电磁场收发装置及无线充电装置
WO2023085110A1 (ja) * 2021-11-10 2023-05-19 株式会社村田製作所 モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058513A (ja) 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
JP2015109301A (ja) 2013-12-03 2015-06-11 新光電気工業株式会社 電子装置及び電子装置の製造方法
JP2016069727A (ja) 2014-09-30 2016-05-09 芝浦メカトロニクス株式会社 成膜装置及び成膜基板製造方法
JP2016162964A (ja) 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635154B2 (en) * 2001-11-03 2003-10-21 Intevac, Inc. Method and apparatus for multi-target sputtering
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP4653418B2 (ja) 2004-05-17 2011-03-16 芝浦メカトロニクス株式会社 真空処理装置および光ディスクの製造方法
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR101171512B1 (ko) 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
WO2013035819A1 (ja) 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
US20160225733A1 (en) * 2013-11-26 2016-08-04 Diodes Incorporation Chip Scale Package
JP6091460B2 (ja) * 2014-04-11 2017-03-08 シマネ益田電子株式会社 電子部品の製造方法
TWI591790B (zh) * 2014-06-23 2017-07-11 綠點高新科技股份有限公司 於電子元件上製作電磁波干擾之遮蔽層的方法
KR20160001853A (ko) 2014-06-27 2016-01-07 주식회사 에이피씨티 전자부품의 전자파 차폐층 형성방법
TWI585937B (zh) * 2014-08-01 2017-06-01 乾坤科技股份有限公司 具有順形電磁屏蔽結構的半導體封裝件及其製作方法
KR101895256B1 (ko) * 2014-09-02 2018-09-05 미쓰이금속광업주식회사 흑색화 표면 처리 동박 및 캐리어박 부착 동박
WO2016092692A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
KR102377472B1 (ko) * 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058513A (ja) 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
JP2015109301A (ja) 2013-12-03 2015-06-11 新光電気工業株式会社 電子装置及び電子装置の製造方法
JP2016069727A (ja) 2014-09-30 2016-05-09 芝浦メカトロニクス株式会社 成膜装置及び成膜基板製造方法
JP2016162964A (ja) 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US20180110162A1 (en) 2018-04-19
KR101976274B1 (ko) 2019-05-07
KR20180041074A (ko) 2018-04-23
CN107946286A (zh) 2018-04-20
US10244670B2 (en) 2019-03-26
JP2018064089A (ja) 2018-04-19
TW201814875A (zh) 2018-04-16
CN107946286B (zh) 2020-08-11
TWI658562B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
JP7039224B2 (ja) 電子部品の製造装置及び電子部品の製造方法
TWI643970B (zh) Film forming apparatus, method of manufacturing film-forming product, and method of manufacturing electronic component
CN108220882B (zh) 成膜装置
TWI772769B (zh) 成膜裝置
JP2023133417A (ja) 成膜装置
TW202015496A (zh) 等離子體處理裝置
US20180163295A1 (en) Film formation apparatus
KR101841034B1 (ko) 프로세스 챔버가 구비된 플라즈마 장치
JP2019039041A (ja) 成膜装置
CN113453523B (zh) 电磁波衰减体、电子装置、成膜装置及成膜方法
JP7012475B2 (ja) 電子部品の製造装置及び電子部品の製造方法
KR102496985B1 (ko) 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법
JP2023051116A (ja) 成膜装置
CN115915740A (zh) 成膜方法、树脂层形成装置、成膜装置以及电路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220309

R150 Certificate of patent or registration of utility model

Ref document number: 7039224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150