KR102496985B1

KR102496985B1 - 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법

Info

Publication number: KR102496985B1
Application number: KR1020210039596A
Authority: KR
Inventors: 히사시 니시가키; 아츠시 후지타; 쇼헤이 다나베; 요시나오 가모; 시게키 마츠나카
Original assignee: 시바우라 메카트로닉스 가부시끼가이샤
Priority date: 2020-03-26
Filing date: 2021-03-26
Publication date: 2023-02-06
Also published as: JP2021155847A; TW202147974A; KR20210120904A

Abstract

본 발명은, 전자파의 감쇠 특성을 향상시킬 수 있는 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법을 제공하는 것을 목적으로 한다.
실시형태에 따르면, 전자파 감쇠체는, 제1 구조체를 포함한다. 상기 제1 구조체는, 적층 방향인 제1 방향으로 교대로 설치된 제1 자성층 및 도전성의 제1 비자성층을 포함하는 제1 부재와, 상기 제1 방향으로 교대로 설치된 제2 자성층 및 도전성의 제2 비자성층을 포함하는 제2 부재와, 도전성의 제3 비자성층을 포함하는 제3 부재를 포함한다. 상기 제3 부재로부터 상기 제1 부재로의 방향은, 상기 제1 방향을 따른다. 상기 제3 부재로부터 상기 제2 부재로의 방향은, 상기 제1 방향을 따른다. 상기 제1 자성층의 상기 제1 방향을 따르는 제1 자성층 두께는, 상기 제2 자성층의 상기 제1 방향을 따르는 제2 자성층 두께보다 두껍다.

Description

전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법{ELECTROMAGNETIC WAVE ATTENUATOR, ELECTRONIC DEVICE, FILM FORMATION APPARATUS AND FILM FORMATION METHOD}

본 발명의 실시형태는, 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법에 관한 것이다.

예컨대, 전자 실드 시트 등의 전자파 감쇠체가 제안되어 있다. 전자파 감쇠체 및 반도체 소자를 포함하는 전자 장치가 있다. 전자파 감쇠체에 있어서, 전자파에 대한 감쇠 특성을 향상시키는 것이 요구된다.

[특허문헌 1] 일본 특허 공개 제2012-38807호 공보

본 발명의 실시형태는, 전자파에 대한 감쇠 특성을 향상시킬 수 있는 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법을 제공한다.

본 발명의 실시형태에 따르면, 전자파 감쇠체는, 제1 구조체를 포함한다. 상기 제1 구조체는, 적층 방향인 제1 방향으로 교대로 설치된 제1 자성층 및 도전성의 제1 비자성층을 포함하는 제1 부재와, 상기 제1 방향으로 교대로 설치된 제2 자성층 및 도전성의 제2 비자성층을 포함하는 제2 부재와, 도전성의 제3 비자성층을 포함하는 제3 부재를 포함한다. 상기 제3 부재로부터 상기 제1 부재로의 방향은, 상기 제1 방향을 따른다. 상기 제3 부재로부터 상기 제2 부재로의 방향은, 상기 제1 방향을 따른다. 상기 제1 자성층의 상기 제1 방향을 따르는 제1 자성층 두께는, 상기 제2 자성층의 상기 제1 방향을 따르는 제2 자성층 두께보다 두껍다.

도 1의 (a)~도 1의 (d)는 제1 실시형태에 따른 전자파 감쇠체를 예시한 모식적 단면도이다.
도 2는 실시형태에 따른 전자 장치를 예시한 모식적 단면도이다.
도 3의 (a)~도 3의 (f)는 제1 실시형태에 따른 전자파 감쇠체를 예시한 모식적 단면도이다.
도 4의 (a)~도 4의 (d)는 제1 실시형태에 따른 전자파 감쇠체를 예시한 모식도이다.
도 5는 전자파 감쇠체의 특성을 예시한 그래프도이다.
도 6은 제2 실시형태에 따른 성막 장치를 예시한 모식도이다.
도 7은 제2 실시형태에 따른 성막 장치를 예시한 모식도이다.
도 8은 제2 실시형태에 따른 성막 장치를 예시한 도 6의 A-A 모식 종단면도이다.
도 9는 제2 실시형태에 따른 성막 장치의 제어 장치를 예시한 기능 블록도이다.
도 10은 제2 실시형태에 따른 성막 장치에 있어서 전자 장치가 배치된 트레이를 예시한 사시도이다.
도 11은 제2 실시형태에 따른 성막 장치의 동작을 예시한 흐름도이다.

이하에, 본 발명의 각 실시형태에 대해서 도면을 참조하면서 설명한다.

도면은 모식적 또는 개념적인 것으로서, 각 부분의 두께와 폭의 관계, 부분간의 크기의 비율 등은, 반드시 현실의 것과 동일하다고는 할 수 없다. 동일한 부분을 나타내는 경우여도, 도면에 따라 서로의 길이나 비율이 상이하게 표시되는 경우도 있다.

본원 명세서와 각 도면에 있어서, 기출 도면에 관해 전술한 것과 동일한 요소에는 동일 부호를 붙이고 상세한 설명은 적절하게 생략한다.

(제1 실시형태)

도 1의 (a)~도 1의 (d)는 제1 실시형태에 따른 전자파 감쇠체를 예시한 모식적 단면도이다.

도 2는 실시형태에 따른 전자 장치를 예시한 모식적 단면도이다.

도 1의 (a)에 도시된 바와 같이, 실시형태에 따른 전자파 감쇠체(110)는, 전자 장치(210)에 이용된다. 실시형태에 따른 전자 장치(210)는, 전자파 감쇠체(110)와, 기체(55)를 포함한다.

도 2에 도시된 바와 같이, 본 실시형태의 전자 장치(210)는, 전자 소자(51)를 밀봉한 패키지(42)의 천면(天面)(42a) 및 측면(42b)에, 전자파 감쇠체(110)가 형성되어 있다. 전자 소자(51)를 밀봉한 패키지(42)는 기체(55)의 일례이다. 감쇠 효과를 얻기 위해서는, 전자파 감쇠체(110)는, 적어도 패키지(42)의 천면(42a)에 형성되어 있으면 좋다. 측면(42b)의 전자파 감쇠체(110)는, 접지를 위한 것이다. 패키지(42)의 천면(42a)은, 제품에 실장되는 면과는 반대쪽의 외표면이다. 천면(42a)은, 수평으로 배치된 경우에는, 가장 높은 위치에 있는 상면이 된다. 천면(42a)은, 실장된 경우에, 위쪽을 향하는 경우도 있고, 위쪽을 향하지 않는 경우도 있다. 측면(42b)은, 천면(42a)에 대하여 상이한 각도로 형성된 외주면이다. 천면(42a)과 측면(42b) 사이는 각을 형성하고 있어도 좋고, 곡면에 의해 연속되어 있어도 좋다.

전자 소자(51)는, 반도체 칩, 다이오드, 트랜지스터, 콘덴서, 또는 SAW 필터 등의 표면 실장 부품이다. 이하의 설명에서는, 반도체 칩을 전자 소자(51)로 한 예로 설명한다. 여기서 말하는 반도체 칩은, 복수의 전자 소자를 집적화한 집적 회로로서 구성된 것이다. 이하, 제조 장치 및 제조 공정에서의 설명의 편의상, 전자파 감쇠체(110)를 형성하기 전의 상태의 부품이어도, 전자 장치(210)라고 부르는 경우가 있다.

전자 소자(51)는, 기판(44)의 표면에 탑재되어 있다. 기판(44)에 있어서, 세라믹, 유리, 또는 에폭시 수지 등으로 이루어진 판의 표면에, 회로 패턴이 형성되어 있다. 전자 소자(51)와 회로 패턴은, 땜납에 의해 접속되어 있다.

기판(44)의 전자 소자(51)가 실장된 표면에 있어서 전자 소자(51)를 덮도록 합성 수지에 의해 밀봉함으로써, 패키지(42)가 구성되어 있다. 패키지(42)의 형상은, 대략 직방체 형상이다. 전자파 감쇠체(110)는, 전자파를 차폐하는 막이다.

예컨대, 전자 소자(51)에 있어서, 전자파가 발생한다. 전자파 감쇠체(110)는, 그 전자파를 감쇠시켜, 외부에 전자파가 출사되는 것을 억제한다. 예컨대, 전자파 감쇠체(110)는, 외부로부터의 전자파가 전자 소자(51)에 도달하는 것을 억제한다. 전자파 감쇠체(110)는, 예컨대 도 1의 (a)에 도시된 바와 같이, 전자 소자(51)에 적층된다.

도 1의 (a)에 도시된 바와 같이, 전자파 감쇠체(110)는, 제1 구조체(10A)를 포함한다. 제1 구조체(10A)는, 제1 부재(10), 제2 부재(20) 및 제3 부재(30)를 포함한다.

도 1의 (b)에 도시된 바와 같이, 제1 부재(10)는, 후술하는 제1 방향으로 교대로 설치된, 제1 자성층(11) 및 도전성의 제1 비자성층(12)을 포함한다. 예컨대, 복수의 제1 자성층(11) 및 도전성의 복수의 제1 비자성층(12)이 설치된다. 복수의 제1 자성층(11) 중 하나와, 복수의 제1 자성층(11) 중 다른 하나 사이에 복수의 제1 비자성층(12) 중 하나가 설치된다. 복수의 제1 비자성층(12) 중 하나와, 복수의 제1 비자성층(12) 중 다른 하나 사이에 복수의 제1 자성층(11) 중 하나가 설치된다.

제1 방향을 Z축 방향으로 한다. Z축 방향에 대하여 수직인 하나의 방향을 X축 방향으로 한다. Z축 방향 및 X축 방향에 대하여 수직인 방향을 Y축 방향으로 한다.

도 1의 (c)에 도시된 바와 같이, 제2 부재(20)는, 제1 방향(Z축 방향)으로 교대로 설치된 제2 자성층(21) 및 도전성의 제2 비자성층(22)을 포함한다. 예컨대, 복수의 제2 자성층(21) 및 도전성의 복수의 제2 비자성층(22)이 설치된다. 복수의 제2 자성층(21) 중 하나와, 복수의 제2 자성층(21) 중 다른 하나 사이에 복수의 제2 비자성층(22) 중 하나가 설치된다. 복수의 제2 비자성층(22) 중 하나와, 복수의 제2 비자성층(22) 중 다른 하나 사이에 복수의 제2 자성층(21) 중 하나가 설치된다.

도 1의 (d)에 도시된 바와 같이, 제3 부재(30)는, 도전성의 제3 비자성층(32)을 포함한다. 이 예에서는, 제3 부재(30)는, 제3 자성층(31)을 더 포함한다. 제3 자성층(31)으로부터 제3 비자성층(32)으로의 방향은, 제1 방향(Z축 방향)을 따른다. 이 예에서는, 예컨대 복수의 제3 자성층(31) 및 도전성의 복수의 제3 비자성층(32)이 설치된다. 복수의 제3 자성층(31) 중 하나와, 복수의 제3 자성층(31)의 다른 하나 사이에 복수의 제3 비자성층(32) 중 하나가 설치된다. 복수의 제3 비자성층(32) 중 하나와, 복수의 제3 비자성층(32) 중 다른 하나 사이에 복수의 제3 자성층(31) 중 하나가 설치된다.

도 1의 (a)에 도시된 바와 같이, 전자파 감쇠체(110)는, 제2 구조체(10B)를 더 포함하여도 좋다. 제2 구조체(10B)로부터 제1 구조체(10A)로의 방향은, 제1 방향(Z축 방향)을 따른다. 제2 구조체(10B)는, 예컨대 Cr 및 Ni 중 적어도 어느 하나와, Fe를 포함한다. 제2 구조체(10B)는, 예컨대 스테인리스강을 포함하여도 좋다. 이 예에서는, 제2 구조체(10B)는, 기체(55)와 제1 구조체(10A) 사이에 설치된다. 이 경우, 제2 구조체(10B)는, 예컨대 하지층으로서 기능한다.

도 1의 (a)에 도시된 바와 같이, 전자파 감쇠체(110)는, 제3 구조체(10C)를더 포함하여도 좋다. 제1 방향(Z축 방향)에 있어서, 제1 구조체(10A)는, 제2 구조체(10B)와 제3 구조체(10C) 사이에 있다. 제3 구조체(10C)는, 예컨대 Cr 및 Ni 중 적어도 어느 하나와, Fe를 포함한다. 제3 구조체(10C)는, 예컨대 스테인리스강을 포함하여도 좋다. 예컨대, 제3 구조체(10C)는, 예컨대 보호층으로서 기능한다. 예컨대, 제3 구조체(10C)는, 예컨대 산화 억제층으로서 기능한다.

도 1의 (a)에 도시된 바와 같이, 하나의 예에 있어서, 제3 부재(30)로부터 제1 부재(10)로의 방향은, 제1 방향(Z축 방향)을 따른다. 하나의 예에 있어서, 제3 부재(30)로부터 제2 부재(20)로의 방향은, 제1 방향(Z축 방향)을 따른다. 제1 방향(Z축 방향)은, 예컨대 적층 방향에 대응한다.

복수의 제1 자성층(11) 및 복수의 제1 비자성층(12)은, X-Y 평면을 따라 넓어진다. 복수의 제2 자성층(21) 및 복수의 제2 비자성층(22)은, X-Y 평면을 따라 넓어진다. 제3 자성층(31) 및 제3 비자성층(32)은, X-Y 평면을 따라 넓어진다.

도 1의 (a)에 도시된 바와 같이, 전자파 감쇠체(110)는, 예컨대 그라운드에 전기적으로 접속되어도 좋다. 예컨대, 제3 부재(30)가, 도전 부재(38) 등에 의해, 그라운드에 접속되어도 좋다.

도 3의 (a)~도 3의 (f)는 제1 실시형태에 따른 전자파 감쇠체를 예시한 모식적 단면도이다.

도 3의 (a)~도 3의 (f)에 도시된 바와 같이, 제1 부재(10), 제2 부재(20) 및 제3 부재(30)의 순서는 임의이다. 예컨대, 하나의 예에 있어서, 제2 부재(20)는, 제1 부재(10)와 제3 부재(30) 사이에 있다[도 3의 (a) 및 도 3의 (f) 참조]. 다른 예에 있어서, 제1 부재(10)는, 제2 부재(20)와 제3 부재(30) 사이에 있다[도 3의 (b) 및 도 3의 (d) 참조]. 다른 예에 있어서, 제3 부재(30)는, 제1 부재(10)와 제2 부재(20) 사이에 있다[도 3의 (c) 및 도 3의 (e) 참조].

도 1의 (b)에 도시된 바와 같이, 제1 자성층(11)의 제1 방향(Z축 방향)을 따르는 두께(길이)를 제1 자성층 두께(t11)로 한다. 제1 비자성층(12)의 제1 방향을 따르는 두께(길이)를 제1 비자성층 두께(t12)로 한다. 예컨대, 복수의 제1 자성층(11)의 수와 제1 자성층 두께(t11)의 곱과, 복수의 제1 비자성층(12)의 수와 제1 비자성층 두께(t12)의 곱의 합이，제1 부재(10)의 제1 방향을 따르는 제1 부재 두께(t10)[도 1의 (a) 참조]에 대응한다.

도 1의 (c)에 도시된 바와 같이, 제2 자성층(21)의 제1 방향(Z축 방향)을 따르는 두께(길이)를 제2 자성층 두께(t21)로 한다. 제2 비자성층(22)의 제1 방향을 따르는 두께(길이)를 제2 비자성층 두께(t22)로 한다. 예컨대, 복수의 제2 자성층(21)의 수와 제2 자성층 두께(t21)의 곱과, 복수의 제2 비자성층(22)의 수와 제2 비자성층 두께(t22)의 곱의 합이，제2 부재(20)의 제1 방향을 따르는 제2 부재 두께(t20)[도 1의 (a) 참조]에 대응한다.

도 1의 (d)에 도시된 바와 같이, 제3 자성층(31)의 제1 방향(Z축 방향)을 따르는 두께(길이)를 제3 자성층 두께(t31)로 한다. 제3 비자성층(32)의 제1 방향을 따르는 두께(길이)를 제3 비자성층 두께(t32)로 한다. 예컨대, 복수의 제3 자성층(31)의 수와 제3 자성층 두께(t31)의 곱과, 복수의 제3 비자성층(32)의 수와 제3 비자성층 두께(t32)의 곱의 합이，제3 부재(30)의 제1 방향을 따르는 제3 부재 두께(t30)[도 1의 (a) 참조]에 대응한다.

도 1의 (a)에 도시된 바와 같이, 제1 부재 두께(t10), 제2 부재 두께(t20) 및 제3 부재 두께(t30)의 합은, 제1 구조체(10A)의 제1 방향을 따르는 제1 구조체 두께(tA)에 대응한다. 제2 구조체(10B)의 제1 방향을 따르는 두께를 제2 구조체 두께(tB)로 한다. 제3 구조체(10C)의 제1 방향을 따르는 두께를 제3 구조체 두께(tC)로 한다. 예컨대, 제1 구조체 두께(tA), 제2 구조체 두께(tB) 및 제3 구조체 두께(tC)의 합이 전자파 감쇠체(110)의 두께[도 2의 두께(Te)]에 대응한다.

실시형태에 있어서, 예컨대 제1 자성층 두께(t11)는, 제2 자성층 두께(t21)보다 두껍다. 실시형태에 있어서, 예컨대 제1 자성층(11)의 적어도 일부의 결정성은, 제2 자성층(21)의 적어도 일부의 결정성보다 높다. 이러한 제1 자성층(11) 및 제2 자성층(21)을 포함하는 전자파 감쇠체(110)에 의해, 후술하는 바와 같이 전자파를 보다 효과적으로 감쇠할 수 있는 것을 알 수 있었다.

이하, 전자파 감쇠체의 특성의 예에 대해서 설명한다.

제1 시료는, 이하의 구성을 갖는다. 제1 시료에 있어서, 제2 구조체(10B)는 스테인리스강을 포함한다. 제2 구조체 두께(tB)는 약 100 ㎚이다.

제1 시료에 있어서, 제2 구조체(10B) 상에, 제3 부재(30)가 설치된다. 제3 부재(30)는, 복수의 제3 자성층(31) 및 복수의 제3 비자성층(32)을 포함한다. 복수의 제3 자성층(31)의 수는 10이며, 복수의 제3 비자성층(32)의 수는 10이다. 복수의 제3 자성층(31)은 NiFeCuMo층이다. 복수의 제3 비자성층(32)은 Cu층이다. 제3 자성층 두께(t31)는 100 ㎚이다. 제3 비자성층 두께(t32)는 100 ㎚이다. 제3 부재 두께(t30)는 약 2 ㎛이다.

제1 시료에 있어서, 제3 부재(30) 상에, 제2 부재(20)가 설치된다. 제2 부재(20)는, 복수의 제2 자성층(21) 및 복수의 제2 비자성층(22)을 포함한다. 복수의 제2 자성층(21)의 수는 40이며, 복수의 제2 비자성층(22)의 수는 40이다. 복수의 제2 자성층(21)은 NiFeCuMo층이다. 복수의 제2 비자성층(22)은 Ta층이다. 제2 자성층 두께(t21)는 50 ㎚이다. 제2 비자성층 두께(t22)는 5 ㎚이다. 제2 부재 두께(t20)는 약 2 ㎛이다.

제1 시료에 있어서, 제2 부재(20) 상에, 제1 부재(10)가 설치된다. 제1 부재(10)는, 복수의 제1 자성층(11) 및 복수의 제1 비자성층(12)을 포함한다. 복수의 제1 자성층(11)의 수는 7이며, 복수의 제1 비자성층(12)의 수는 7이다. 복수의 제1 자성층(11)은 NiFeCuMo층이다. 복수의 제1 비자성층(12)은 Ta층이다. 제1 자성층 두께(t11)는 300 ㎚이다. 제1 비자성층 두께(t12)는 5 ㎚이다. 제1 부재 두께(t10)는 약 2 ㎛이다.

제1 시료에 있어서, 제1 부재(10) 상에 제3 구조체(10C)가 설치된다. 제3 구조체(10C)는 스테인리스강을 포함한다. 제3 구조체 두께(tC)는 약 300 ㎚이다. 제1 시료의 두께는 약 6.4 ㎛이다.

상기한 NiFeCuMo 층에 있어서, 조성은, Ni:Fe:Cu:Mo=77:14:5:4(원자%)이다.

제2 시료에 있어서는, 제1 부재(10)가 설치되지 않는다. 제2 시료에 있어서는, 복수의 제2 자성층(21)의 수는 73이며, 복수의 제2 비자성층(22)의 수는 73이다. 복수의 제2 자성층(21)은 NiFeCuMo층이다. 복수의 제2 비자성층(22)은 Ta층이다. 제2 자성층 두께(t21)는 50 ㎚이다. 제2 비자성층 두께(t22)는 5 ㎚이다. 제2 부재 두께(t20)는 약 4 ㎛이다. 제2 시료에 있어서의 상기 이외의 구성은, 제1 시료의 구성과 동일하다.

이러한 제1 시료 및 제2 시료에 있어서, 전자파에 대한 감쇠 특성으로서 전압(dB ㎶)을 측정하였다. 즉, 20×log₁₀(전자파 감쇠체가 있는 경우의 전압/1 ㎶)을 측정하였다. 예컨대, 170 ㎑의 주파수의 전자파의 감쇠 효과(dB ㎶), 즉 전자파 감쇠체가 있는 경우의 전압이 측정된다. 측정 결과, 제1 시료의 감쇠 효과는 -2.4(dB ㎶)였다. 한편, 170 ㎑의 주파수에 있어서의 제2 시료의 감쇠 효과는 -2.1(dB ㎶)이다. (dB ㎶)의 절대값이 클수록 감쇠 효과가 높고, 감쇠 특성이 높다.

이와 같이, 제1 시료에 있어서는, 제2 시료보다 높은 감쇠 효과를 얻을 수 있다. 제1 시료의 두께는, 제2 시료의 두께와 실질적으로 동일하기 때문에, 제1 시료에 설치되는 제1 부재(10)와 제2 부재(20)의 차가 감쇠 효과에 관계하고 있다고 생각된다.

제1 시료 및 제2 시료에 있어서의 감쇠 효과의 차는, 이들 시료에 있어서의 자성층의 결정성의 차와 관계하고 있을 가능성이 있다. 제1 시료에 있어서, 예컨대 제1 자성층(11)의 적어도 일부의 결정성은, 제2 자성층(21)의 적어도 일부의 결정성보다 높다. 「결정성이 높다」라고 하는 것은, 예컨대 결정화도가 높은 것을 가리킨다. 「결정성이 높다」라고 하는 것은, 예컨대 어떤 영역에 있어서의 결정 구조를 갖는 영역이 차지하는 비율이 높은(예컨대 50% 이상) 것을 가리킨다. 「결정성이 높다」라고 하는 것은, 예컨대 어떤 영역이 복수의 결정립을 포함하는 것을 가리킨다. 「결정성이 낮다」라고 하는 것은, 예컨대 결정화도가 낮은 것을 가리킨다. 「결정성이 낮다」라고 하는 것은, 예컨대 어떤 영역에 있어서의 결정 구조를 갖는 영역이 차지하는 비율이 낮은(예컨대 50% 미만) 것을 가리킨다. 「결정성이 낮은」 상태는, 예컨대 비정질(非晶質) 상태를 포함한다.

이하, 결정성의 예에 대해서 설명한다.

도 4의 (a)~도 4의 (d)는 제1 실시형태에 따른 전자파 감쇠체를 예시한 모식도이다. 도 4의 (a) 및 도 4의 (c)는, 제1 자성층(11)의 상태를 예시하고 있다. 도 4의 (b) 및 도 4의 (d)는 제2 자성층(21)의 상태를 예시하고 있다.

도 4의 (a) 및 도 4의 (c)에 도시된 바와 같이, 제1 자성층(11)의 적어도 일부는, 제1 결정립(11g)을 포함한다.

도 4의 (b) 및 도 4의 (d)에 도시된 바와 같이, 실시형태에 있어서, 제2 자성층(21)의 적어도 일부는, 결정립을 포함하지 않아도 좋다.

이와 같이, 제1 자성층(11)의 적어도 일부는, 결정이며, 제2 자성층(21)의 적어도 일부는, 비정질이어도 좋다. 제2 자성층(21)의 비정질인 부분에 있어서는, 결정립이 관측되지 않는다.

상기와 같은, 제2 자성층(21)보다 결정성이 높은 제1 자성층(11)에 있어서의 투자율은, 상기와 같은 제2 자성층(21)에 있어서의 투자율보다 낮다. 투자율이 상이한 복수의 자성층을 이용함으로써, 전자파의 감쇠 특성이 향상된다고 생각된다. 그 이유로서, 투자율과 보자력(保磁力)은 부의 상관을 갖기 때문에, 예컨대 낮은 투자율을 갖는 제1 자성층(11)은, 큰 보자력을 갖는다고 생각된다. 그리고, 제1 자성층(11)에 있어서의 투자율은 제2 자성층(21)에 있어서의 투자율보다 낮기 때문에, 제1 자성층(11)의 보자력은, 제1 자성층(11)보다 높은 투자율을 갖는 제2 자성층(21)의 보자력보다 크다고 생각된다. 예컨대, 제1 자성층(11)에 있어서는, 보자력이 크기 때문에, 전자파 내에서 파워(자계 강도)가 큰 성분이 효과적으로 감쇠된다고 생각된다. 따라서, 노이즈가 되는 전자파 속에 파워(자계 강도)가 큰 성분이 많이 포함되는 경우는, 노이즈가 되는 전자파는 제1 자성층(11)에 의해 효과적으로 감쇠된다. 한편, 파워(자계 강도)가 작은 경우는, 투자율이 클수록 감쇠 효과가 높다. 그 때문에, 노이즈가 되는 전자파 속에 파워(자계 강도)가 작은 성분이 많이 포함되는 경우는, 제2 자성층(21)에 의해 효과적으로 감쇠된다. 따라서 투자율이 상이한 복수의 자성층을 이용함으로써, 파워(자계 강도)의 분포에 폭이 있었다고 해도 높은 감쇠 효과를 유지할 수 있다고 생각된다. 이것이, 제1 시료에 있어서, 제2 시료에 비해 높은 감쇠 특성을 얻을 수 있는 것에 관계하고 있다고 생각된다.

제1 자성층(11) 및 제2 자성층(21)에 있어서의 결정성에 관한 정보는, 예컨대 TEM(Transmission Electron Microscope)상 등에 의해 얻을 수 있다. 예컨대, 제1 자성층(11) 및 제2 자성층(21)에 있어서의 결정성에 관한 정보는, 예컨대 X선 회절상 등에 의해 얻을 수 있다. 전술한 「결정립이 관측되지 않는다」라고 하는 것은, 결정성에 관한 정보를 얻을 수 없는 것을 가리키고, 예컨대 X선 회절상을 관측하는 경우는 피크가 보이지 않는다는 것을 가리킨다.

도 5는 전자파 감쇠체의 특성을 예시한 그래프도이다.

도 5의 횡축은 주파수(f1)이다. 도 5의 종축은, 전자파의 감쇠 효과에 대응하는 파라미터(Pa1)이다. 파라미터(Pa1)가 큰 것이, 감쇠 효과가 높고, 감쇠 특성이 양호한 것에 대응한다. 파라미터(Pa1)는, 10 ㎒~10 ㎓의 주파수(f1)에 있어서의 전자파의 감쇠 효과(-dB)에 대응한다. 파라미터(Pa1)는, 전자파 감쇠체가 있는 경우의 전계 강도와, 전자파 감쇠체가 없는 경우의 전계 강도를 측정한 결과를 이용하여 얻을 수 있는, 전자파가 어느 정도 감쇠했는지를 나타내는 파라미터이다. 이 측정에는, 전류를 흐르게 함으로써 소망의 주파수의 전자파를 발생시키는 전선과, 전계 강도를 검지하는 프로브를 갖는 측정 장치를 이용하였다. 도 5의 (-dB)는, 수치 앞의 마이너스를 단위 dB 앞으로 이동시킨 것이다. 예컨대, 20(-dB)는 -20(dB)과 동일한 의미이다.

도 5에는, 상기한 제1 시료(SPL1)의 특성 외에, 제3 시료(SPL3), 제4 시료(SPL4) 및 제5 시료(SPL5)의 특성의 측정 결과가 예시되어 있다.

제3 시료(SPL3)에 있어서는, 제2 구조체(10B) 상에, 제3 부재(30), 제2 부재(20), 제1 부재(10) 및 제3 구조체(10C)가 이 순서로 설치된다. 제3 시료(SPL3)에 있어서는, 제2 부재(20)에 있어서의 복수의 제2 비자성층(22)의 수가 11이며, 복수의 제2 자성층(21)의 수가 11이다. 제1 부재(10)에 있어서의 복수의 제1 비자성층(12)의 수가 60이며, 복수의 제1 자성층(11)의 수가 60이다. 제2 비자성층(22), 제2 자성층(21), 제1 비자성층(12), 제1 자성층(11)의, 두께 및 재료는, 제1 시료(SPL1)에 있어서의 이들의 구성과 동일하다. 제2 부재 두께(t20)가 약 3 ㎛이며, 제1 부재 두께(t10)는 약 3 ㎛이다. 제3 시료(SPL3)에 있어서의 이것을 제외한 구성은, 제1 시료(SPL1)의 구성과 동일하다.

제4 시료(SPL4)에 있어서도, 제2 구조체(10B) 상에, 제3 부재(30), 제2 부재(20), 제1 부재(10) 및 제3 구조체(10C)가 이 순서로 설치된다. 제4 시료(SPL4)에 있어서는, 제3 부재(30)는, 제3 비자성층(32)을 포함하고, 제3 자성층(31)을 포함하지 않는다. 제3 부재(30)는 Cu층이다. Cu층의 두께[제3 비자성층 두께(t32)]는 2 ㎛이다. 제4 시료(SPL4)에 있어서의 이것을 제외한 구성은, 제3 시료(SPL3)의 구성과 동일하다.

제5 시료(SPL5)는, 제1 부재(10), 제2 부재(20) 및 제3 부재(30)를 포함하지 않는다. 제5 시료(SPL5)는, 두께가 5 ㎛인 Cu층을 포함한다.

도 5로부터 알 수 있는 바와 같이, 10 ㎒ 이상 100 ㎒ 이하의 주파수(f1)에 있어서, 제1 시료(SPL1)에 있어서, 제5 시료(SPL5)와 거의 동일한 감쇠 효과를 얻을 수 있다. 제3 시료(SPL3) 및 제4 시료(SPL4)에 있어서, 제5 시료(SPL5)와 비교하여 높은 감쇠 특성을 얻을 수 있다.

도 5의 결과는, 주파수(f1)가 10 ㎒ 이상의 특성을 예시하고 있다. 한편, 주파수(f1)가 10 ㎒ 이하의 특성은, 예컨대 다음과 같다. 170 ㎑의 주파수(f1)에 있어서, 제1 시료(SPL1)에 있어서의 감쇠 효과는 -2.4 dB㎶이고, 제3 시료(SPL3)에 있어서의 감쇠 효과는 -2.7 dB㎶이며, 제4 시료(SPL4)에 있어서의 감쇠 효과는 -2.2 dB㎶이다. 이에 비하여, 제5 시료(SPL5)에 있어서의 감쇠 효과는 -0.5 dB㎶이다.

이와 같이, 제1 시료(SPL1), 제3 시료(SPL3) 및 제4 시료(SPL4)에 있어서는, 10 ㎒ 이하의 주파수(f1)에 있어서, 제5 시료(SPL5)보다 높은 감쇠 효과를 얻을 수 있다.

이와 같이, 실시형태에 있어서는, 100 ㎑ 이상 100 ㎒ 이하의 주파수(f1)에 있어서, 제5 시료(SPL5)보다 높은 감쇠 효과를 얻을 수 있다. 실시형태에 있어서, 100 ㎒ 이상의 주파수(f1)에 있어서도, 제5 시료(SPL5)와 동등 이상의 감쇠 특성을 얻을 수 있다. 실시형태에 따르면, 전자파에 대한 감쇠 특성을 향상 가능한 전자파 감쇠체 및 전자 장치를 제공할 수 있다.

실시형태에 있어서, 제1 자성층 두께(t11)는, 예컨대 80 ㎚ 이상 400 ㎚ 이하이다. 제2 자성층 두께(t21)는, 예컨대 10 ㎚ 이상 80 ㎚ 미만이다. 제1 자성층 두께(t11)가 80 ㎚ 이상 400 ㎚ 이하일 때에, 제1 자성층(11)에 있어서 높은 결정성을 얻기 쉬워진다. 제2 자성층 두께(t21)가 10 ㎚ 이상 80 ㎚ 미만임으로써, 예컨대 제2 자성층(21)에 있어서, 결정성이 낮아지기 쉽다.

예컨대, 제1 자성층 두께(t11)는 제2 자성층 두께(t21)의 4배 이상이다. 이러한 두께의 차에 의해, 제1 자성층 두께(t11) 및 제2 자성층 두께(t21)에 있어서의 결정성의 차가 발생하기 쉬워진다.

실시형태에 있어서, 예컨대 제1 부재(10)에 포함되는 복수의 제1 자성층(11)의 수는, 제2 부재(20)에 포함되는 복수의 제2 자성층(21)의 수보다 작은 것이 바람직하다. 제1 자성층(11)은 제2 자성층(21)보다 두껍기 때문에, 복수의 제1 자성층(11)의 수가 작음으로써, 전자파 감쇠체의 전체의 두께를 얇게 유지하기 쉽다.

실시형태에 있어서, 예컨대 제1 자성층 두께(t11)는, 제1 비자성층(12)의 제1 방향(Z축 방향)을 따르는 제1 비자성층 두께(t12)의 1/2 이상인 것이 바람직하다. 이것에 의해, 예컨대 높은 감쇠 특성을 얻기 쉽다. 예컨대, 제2 자성층 두께(t21)는, 제2 비자성층(22)의 제1 방향을 따르는 제2 비자성층 두께(t22)의 1/2 이상인 것이 바람직하다. 이것에 의해, 예컨대 높은 감쇠 특성을 얻기 쉽다.

제1 비자성층 두께(t12)는, 예컨대 10 ㎚ 이하이다. 제2 비자성층 두께(t22)는, 예컨대 10 ㎚ 이하이다. 이들 두께가 얇음으로써, 예컨대 전자파 감쇠체의 전체의 두께를 얇게 유지하기 쉽다.

제1 비자성층(12) 및 제2 비자성층(22) 중 적어도 어느 하나는, 예컨대 Ta, Cr 및 Ti로 이루어진 군으로부터 선택된 적어도 하나를 포함한다. 제2 비자성층(22)이 이들 재료를 포함함으로써, 예컨대 제2 자성층(21)에 있어서 낮은 결정성을 얻기 쉽다. 제2 비자성층(22)은, 제1 비자성층(12)과 동일한 재료를 포함하는 것이 바람직하다. 이것에 의해, 예컨대 제조 공정이 간단해지고, 높은 생산 효율을 얻기 쉬워진다.

실시형태에 있어서, 제3 비자성층(32)은 Cu를 포함하는 것이 바람직하다. 이것에 의해, 낮은 전기 저항률을 얻기 쉬워지고, 고주파 영역에서 높은 감쇠 특성을 얻기 쉬워진다. 제3 비자성층(32)은, 제1 비자성층(12) 및 제2 비자성층(22)보다 낮은 전기 저항률을 가지며, 고주파 영역에서 높은 감쇠 특성을 얻기 쉬워진다.

실시형태에 있어서, 제1 자성층(11) 및 제2 자성층(21) 중 적어도 어느 하나는 연자성 재료를 포함한다. 예컨대, 제1 자성층(11) 및 제2 자성층(21) 중 적어도 어느 하나는 Ni 및 Fe를 포함한다. 제1 자성층(11) 및 제2 자성층(21) 중 적어도 어느 하나는, 예컨대 Ni, Fe, Cu 및 Mo를 포함한다. Ni, Fe, Cu 및 Mo를 포함하는 이 재료에 있어서, Ni의 조성비는, 예컨대 75 원자% 이상 80 원자% 이하이며, Cu의 조성비는, 예컨대 1 원자% 이상 6 원자% 이하이며, Mo의 조성비는 3 원자% 이상 5 원자% 이하이며, Fe의 조성비는 잔분(殘分)이다.

제1 자성층(11)의 조성은, 제2 자성층(21)의 조성과 실질적으로 동일한 것이 바람직하다. 이것에 의해, 예컨대 제조 공정이 간단해지고, 높은 생산 효율을 얻기 쉬워진다.

예컨대, 제1 자성층(11) 및 제2 자성층(21)은, Ni, Fe, Cu 및 Mo를 포함한다. 제1 자성층(11)에 있어서의 Ni의 조성비는, 제2 자성층(21)에 있어서의 Ni의 조성비의 0.9배 이상 1.1배 이하이다. 예컨대, 제1 자성층(11)에 있어서의 Fe의 조성비는, 제2 자성층(21)에 있어서의 Fe의 조성비의 0.9배 이상 1.1배 이하이다.

제3 부재(30)는, 제3 자성층(31)을 포함하지 않고 제3 비자성층(32)으로 구성되어 있어도 좋다. 또는, 제1 실시형태와 같이, 제3 부재(30)는, 제3 비자성층(32)(예컨대 Cu층) 이외에 제3 자성층(31)을 포함하여도 좋다. 이 경우, 제3 자성층(31)으로부터 제3 비자성층(32)으로의 방향은, 제1 방향(Z축 방향)을 따른다[도 1의 (d) 참조]. 제3 자성층(31)의 제1 방향을 따르는 제3 자성층 두께(t31)는, 제3 비자성층(32)의 제1 방향을 따르는 제3 비자성층 두께(t32)와 동일하여도 좋다. 예컨대, 제3 자성층 두께(t31)는, 제3 비자성층 두께(t32)의 0.75배 이상 1.25배 이하여도 좋다.

전자 장치(예컨대 반도체 장치)에 있어서, 전자파의 영향을 억제하는 것이 요구된다. 예컨대, 전자 장치에 전자파 감쇠체가 설치된다. 전자파 감쇠체에 있어서, 고주파 대역의 전자파 및 저주파 대역의 전자파를 감쇠시키는 것이 요구된다. 전자파 감쇠체에 있어서, 얇은 것이 요구된다. 전자파 감쇠체가 얇음으로써, 예컨대 전자 장치의 소형화가 용이해진다. 전자파 감쇠체가 얇음으로써, 전자파 감쇠체에 있어서의 생산성이 향상된다. 예컨대, 재료비를 저감할 수 있고, 비용화를 저감할 수 있다. 예컨대, 성막 시간을 짧게 할 수 있다.

예컨대, 10 ㎒ 이상의 고주파수 대역과, 100 ㎑ 이상 10 ㎒ 미만의 저주파수 대역에 있어서, 전자파에 대한 특성이 높은 것이 요구된다. 저주파 대역의 전자파는, 자성층에 흡수되어 감쇠한다. 이 때문에, 예컨대 전자파 감쇠체에 포함되는 자성층을 두껍게(10 ㎛~50 ㎛ 등의 두께로 함)함으로써, 저주파 대역의 감쇠 특성을 높일 수 있다고 생각된다. 그러나 이 방법의 경우는, 전자 장치의 소형화가 곤란하다.

실시형태에 있어서는, 예컨대 제1 부재(10), 제2 부재(20) 및 제3 부재(30)가 설치된다. 제3 부재(30)는, 예컨대 고주파 대역의 전자파 노이즈(고주파 노이즈)를 감쇠시킨다. 제1 부재(10) 및 제2 부재(20)는, 예컨대 저주파 대역의 전자파 노이즈(저주파 노이즈)를 감쇠시킨다. 저주파 노이즈를 감쇠시키는 층으로서, 2종류의 부재가 설치된다. 이것에 의해, 예컨대 저주파 노이즈의 감쇠 특성을 높일 수 있다.

실시형태에 따르면, 고주파 대역 및 저주파 대역의 전자파를 효과적으로 감쇠시키는 전자파 감쇠체를 제공할 수 있다. 이것에 의해, 얇은 두께(예컨대 10 ㎛ 이하)를 유지하면서, 특히 저주파 대역에 있어서, 높은 감쇠 특성을 얻을 수 있다.

(제2 실시형태)

도 6~도 10은 제2 실시형태에 따른 성막 장치를 예시한 모식도이다.

도 6은 평면도이다. 도 7은 사시도이다. 도 8은 도 6의 A-A 종단면도이다. 도 9는 블록도이다. 도 10은 사시도이다. 도 6에 도시된 바와 같이, 실시형태에 따른 성막 장치(310)는, 용기(68), 반송부(130), 제1 성막부(61), 제2 성막부(62), 제3 성막부(63), 로드록부(60), 및 제어부(70)를 포함한다. 이 예에서는, 성막 장치(310)는, 제4 성막부(64) 및 제5 성막부(65)를 포함한다.

성막 장치(310)는, 개개의 전자 장치(210)의 패키지(42)의 외표면에, 스퍼터링에 의해 전자파 감쇠체(110)를 형성하는 장치이다. 본 실시형태의 성막 장치(310)에 있어서, 도 7에 도시된 바와 같이, 회전 테이블(131)이 회전하면, 유지부(133)에 유지된 트레이(Tr) 상의 전자 장치(210)가, 원주의 궤적으로 이동한다. 본 실시형태의 성막 장치(310)에 있어서, 전자 장치(210)가 스퍼터원(104)에 대향하는 위치를 통과할 때에, 스퍼터원(104)의 타겟으로부터 스퍼터된 입자를 전자 장치(210)에 부착시켜, 성막이 행해진다.

용기(68)는, 용기(68)의 내부를 대기압보다 감압된 상태로 유지 가능하다.

용기(68)는, 도 8에 도시된 바와 같이, 스퍼터 가스(G)가 도입되는 용기이다. 스퍼터 가스(G)는, 전력의 인가에 의해 생기는 플라즈마에 의해, 발생하는 이온 등을 타겟(Tg)에 충돌시켜, 전자 장치(210)의 패키지(42)에 스퍼터링을 실시하기 위한 가스이다. 예컨대, 아르곤 가스 등의 불활성 가스를, 스퍼터 가스(G)로서 이용할 수 있다.

용기(68)의 내부 공간은 진공실(121)을 형성하고 있다. 진공실(121)은, 기밀성을 갖는다. 진공실(121)은 감압에 의해 진공으로 할 수 있는 공간이다. 예컨대, 도 7 및 도 8에 도시된 바와 같이, 진공실(121)은 원주 형상의 밀폐 공간이다.

용기(68)는 배기구(122) 및 도입구(124)를 갖는다. 배기구(122)는, 진공실(121)과 외부 사이에서 기체의 유통을 확보하여, 배기(E)를 행하기 위한 개구이다. 이 배기구(122)는, 예컨대 용기(68)의 바닥부에 형성되어 있다. 배기구(122)에는 배기부(123)가 접속되어 있다. 배기부(123)는, 배관, 및 도시하지 않은 펌프, 및 밸브 등을 갖는다. 이 배기부(123)에 의한 배기 처리에 의해, 진공실(121) 내부는 감압된다.

도입구(124)는, 진공실(121)의 타겟(Tg) 근방에, 스퍼터 가스(G)를 도입하기 위한 개구이다. 이 도입구(124)에는 가스 공급부(125)가 접속되어 있다. 가스 공급부(125)는, 각 타겟(Tg)에 대하여 하나씩 설치되어 있다. 가스 공급부(125)는, 배관 외에, 도시하지 않은 스퍼터 가스(G)의 가스 공급원, 펌프, 및 밸브 등을 갖는다. 이 가스 공급부(125)에 의해, 도입구(124)로부터 진공실(121) 내에 스퍼터 가스(G)가 도입된다.

도 6으로 되돌아가서 제1~제5 성막부(61~65) 및 반송부(130)는, 용기(68) 안에 설치된다. 제어부(70)는, 제1~제5 성막부(61~65), 반송부(130) 및 로드록부(60)를 제어한다.

반송부(130)는 용기(68) 내에 설치된다. 반송부(130)는 전자 장치(210)를 원주의 궤적으로 순환 반송하는 장치이다. 상기와 같은, 반송부(130)에 의해 전자 장치(210)가 이동하는 궤적을, 반송 경로(L)라고 부른다. 순환 반송이란, 전자 장치(210)를 원주의 궤적으로 반복 주회 이동시키는 것을 말한다. 이 반송부(130)는 회전 테이블(131), 모터(132), 및 유지부(133)를 갖는다.

회전 테이블(131)은 원형의 판이다. 모터(132)는, 회전 테이블(131)에 구동력을 부여하여, 원의 중심을 축으로 하여 회전시키는 구동원이다. 유지부(133)는, 반송부(130)에 의해 반송되는 트레이(Tr)를 유지하는 구성부이다. 즉, 전자 장치(210)는, 트레이(Tr)를 통해 유지부(133)에 유지된다. 복수의 전자 장치(210)는, 도 10에 도시된 바와 같이, 대략 직사각 형상의 프레임체인 프레임(F) 내에, 수평 방향으로 연장된 테이프(T) 위에 간격을 두고 정렬 배치된다. 이것에 의해, 천면(42a) 및 측면(42b)에 막이 형성되게 된다. 테이프(T)의 상면만이 점착성을 가지며, 그 상면에 전자 장치(210)가 접착된다. 이와 같이 전자 장치(210)가 배치된 프레임(F)이 복수 준비된다. 프레임(F)이, 주위의 가장자리부가 융기한 대략 직사각 형상의 평판인 트레이(Tr)에 배치된다. 단, 전자 장치(210)는, 단일로 유지부(133)에 유지되어도 좋다. 이와 같이, 유지부(133)에 의해, 전자 장치(210)가 회전 테이블(131) 상에 위치 결정된다.

복수의 유지부(133)는 등간격으로 배치되어 있다. 예컨대, 각 유지부(133)는, 회전 테이블(131)의 둘레 방향의 원의 접선에 평행한 방향으로 배치되고, 또한 둘레 방향에 있어서는 등간격으로 설치되어 있다. 보다 구체적으로는, 유지부(133)는, 트레이(Tr) 또는 전자 장치(210)를 유지하는 홈, 구멍, 돌기, 지그, 또는 홀더 등이다. 정전척, 메커니컬척, 또는 점착척에 의해, 또는 이들과, 홈, 구멍, 돌기, 지그, 홀더, 또는 트레이 등의 조합에 의해, 유지부(133)를 구성할 수도 있다. 본 실시형태에서는, 유지부(133)는, 6개 설치되어 있다. 이 때문에, 회전 테이블(131) 상에는 60°간격으로 6개의 트레이(Tr) 또는 전자 장치(210)가 유지된다. 단, 유지부(133)는, 하나여도 좋고, 복수여도 좋다.

제1~제5 성막부(61~65)는, 반송부(130)에 의해 반송되는 피처리체에 비자성층(비자성막) 또는 자성층(자성막)을 형성한다.

이하, 복수의 성막부[제1~제5 성막부(61~65) 등]를 구별하지 않는 경우에는, 성막부(PR)로서 설명한다(도 7 참조). 성막부(PR)는, 도 8에 도시된 바와 같이, 스퍼터원(104), 칸막이부(105), 및 전원부(106)를 갖는다. 이하, 피처리체는, 전자파 감쇠체(110)가 형성되기 전의 상태의 전자 장치(210)로서 설명한다.

스퍼터원(104)은, 전자 장치(210)에 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 성막 재료의 공급원이다. 스퍼터원(104)은 타겟(Tg), 배킹플레이트(142) 및 전극(143)을 갖는다. 타겟(Tg)은, 전자 장치(210)에 퇴적되어 막이 되는 성막 재료에 의해 형성된다. 타겟(Tg)은, 반송 경로(L)와 이격되어 반송 경로(L)에 대향하는 위치에 설치되어 있다. 본 실시형태의 타겟(Tg)으로서, 도 6에 도시된 바와 같이, 복수의 성막부의 각각에, 3개의 타겟[각각 3개의 제1~제5 타겟(61a~65a)]이 설치되어 있다. 단, 타겟은, 단수, 2개 또는 4개 이상이어도 좋다. 이하, 타겟(Tg)(61a, 62a, 63a, 64a, 65a)을 구별하지 않는 경우에는, 타겟(Tg)으로 한다. 타겟(Tg)의 저면측은, 반송부(130)에 의해 이동하는 전자 장치(210)에, 이격되어 대향한다. 타겟(Tg)은, 예컨대 원기둥 형상이다. 타겟(Tg)은, 타원기둥 형상, 각기둥 형상 등, 또는 다른 형상이어도 좋다.

배킹플레이트(142)는 타겟(Tg)을 유지하는 부재이다. 전극(143)은 용기(68)의 외부로부터 타겟(Tg)에 전력을 인가하기 위한 도전성의 부재이다. 스퍼터원(104)에는, 필요에 따라 마그넷, 또는 냉각 기구 등이 적절하게 설치되어도 좋다.

이러한 스퍼터원(104)은, 도 8에 도시된 바와 같이, 용기(68)의 상부 덮개에, 둘레 방향으로 복수 설치되어 있다. 도 7, 도 5 및 도 8의 예에서는, 5개의 스퍼터원(104)이 설치되어 있다.

이하, 제1~제5 성막부(61~65)의 타겟(Tg)의 예에 대해서 설명한다.

제1 성막부(61)는 제1 타겟(61a)을 포함한다. 제2 성막부(62)는 제2 타겟(62a)을 포함한다. 제1 타겟(61a) 및 제2 타겟(62a)은, 제1 구조체(10A)의, 제1 자성층(11) 및 제2 자성층(21)이 되는 재료를 포함하고, 자성체를 포함한다. 예컨대, 제1 타겟(61a) 및 제2 타겟(62a)은 Ni, Fe, Cu 및 Mo를 포함한다. 하나의 예에 있어서, 제1 타겟(61a)의 조성비는, 제2 타겟(62a)의 조성비와 실질적으로 동일하여도 좋다.

제3 성막부(63)는 제3 타겟(63a)을 포함한다. 제3 타겟(63a)은, 제1 구조체(10A)의, 제1 비자성층(12) 및 제2 비자성층(22)이 되는 재료를 포함한다. 제3 타겟(63a)은, 예컨대 비자성체를 포함한다. 하나의 예에 있어서, 제3 타겟(63a)은, Ta를 포함한다.

제4 성막부(64)는 제4 타겟(64a)을 포함한다. 제4 타겟(64a)은, 제1 구조체(10A)의 제3 비자성층(32)이 되는 재료를 포함한다. 제4 타겟(64a)은, 예컨대 비자성체를 포함한다. 하나의 예에 있어서, 제4 타겟(64a)은 Cu를 포함한다.

제5 성막부(65)는 제5 타겟(65a)을 포함한다. 제5 타겟(65a)은, 예컨대 비자성체를 포함한다. 하나의 예에 있어서, 제5 타겟(65a)은, 제2 구조체(10B) 및 제3 구조체(10C)가 되는 재료(예컨대 스테인리스강)를 포함한다.

칸막이부(105)는, 스퍼터원(104)에 의해 전자 장치(210)가 성막되는 성막 포지션(M1~M5)을 구획하는 부재이다. 이하, 복수의 성막 포지션(M1~M5)을 구별하지않는 경우에는, 성막 포지션(M)으로서 설명한다(도 7 참조). 칸막이부(105)는, 도 7에 도시된 바와 같이, 사각형 벽판(105a 및 105b)을 갖는다. 벽판(105a 및 105b)은, 반송 경로(L)의 원주의 중심으로부터, 방사형으로 배치된다. 벽판(105a 및 105b)은, 예컨대 반송부(130)의 회전 테이블(131)의 회전 중심축(67)(도 6 참조)으로부터, 방사형으로 배치된다. 벽판(105a 및 105b)은, 예컨대 진공실(121)의 천장에, 타겟(Tg)을 사이에 둔 위치에 설치되어 있다. 칸막이부(105)의 하단은, 전자 장치(210)가 통과하는 간극을 두고 회전 테이블에 대향하고 있다. 이 칸막이부(105)가 있음으로써, 스퍼터 가스(G) 및 성막 재료가 진공실(121)로 확산되는 것을 억제할 수 있다.

성막 포지션(M)은, 스퍼터원(104)의 타겟(Tg)을 포함하는 칸막이부(105)로 구획된 공간이다. 보다 구체적으로는, 도 6에 도시된 바와 같이, 성막 포지션(M)은, 평면 방향에서 보아, 칸막이부(105)의 벽판(105a 및 105b)과, 용기(68)의 외주벽의 내면(126), 및 내주벽의 외면(127)에 의해, 부채형으로 둘러싸인 공간이다. 성막 포지션(M)의 수평 방향의 범위는, 한 쌍의 벽판(105a 및 105b)에 의해 구획된 영역이 된다.

성막 포지션(M)에 있어서의 타겟(Tg)에 대향하는 위치를 통과하는 전자 장치(210)에, 성막 재료가 막으로서 퇴적된다. 이 성막 포지션(M)은, 예컨대 성막의 대부분이 행해지는 영역이다. 성막 포지션(M)으로부터 벗어나는 영역에서도, 성막 포지션(M)으로부터의 성막 재료의 누설은 있다. 이 때문에, 성막 포지션(M)으로부터 벗어나는 영역에서도, 막의 퇴적의 일부가 행해져도 좋다.

전원부(106)는, 타겟(Tg)에 전력을 인가하는 구성부이다. 이 전원부(106)에 의해 타겟(Tg)에 전력을 인가함으로써, 스퍼터 가스(G)를 플라즈마화시켜, 성막 재료를, 전자 장치(210)에 퇴적시킬 수 있다. 본 실시형태에 있어서는, 전원부(106)는, 예컨대 고전압을 인가하는 DC 전원이다. 고주파 스퍼터를 행하는 장치의 경우에는, 전원부(106)는 RF 전원으로 할 수도 있다. 회전 테이블(131)은, 접지된 용기(68)와 동전위이다. 타겟(Tg)측에 고전압을 인가함으로써, 회전 테이블(131)과 타겟(Tg)측 사이에 전위차를 발생시키고 있다.

복수의 성막부(PR)는, 성막 재료를 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층을 포함하는 막을 형성한다. 특히, 본 실시형태에서는, 다른 종류의 성막 재료에 대응하는 스퍼터원(104)을 설치하고, 성막 재료를 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층을 포함하는 막이 형성된다. 다른 종류의 성막 재료에 대응하는 스퍼터원(104)이 설치되는 상태는, 모든 성막부(PR)에 포함되는, 일부의 복수의 성막부(PR)가 공통의 성막 재료를 포함하고, 나머지 다른 성막부(PR)가 이것과 다른 성막 재료인 경우를 포함한다. 본 실시형태에서는, 복수의 성막부(PR)에 공통된 성막 재료에, 자성체가 포함된다. 성막 재료를 1종씩 선택적으로 퇴적시킨다고 하는 것은, 어느 1종의 성막 재료의 성막부(PR)가 성막을 행하는 동안에, 다른 성막 재료의 성막부(PR)는 성막을 행하지 않는 것을 말한다. 성막중인 성막부(PR) 또는 성막 포지션이란, 성막부(PR)의 타겟(Tg)에 전력이 인가되어, 전자 장치(210)에 성막을 행할 수 있는 상태에 있는 성막부(PR) 또는 성막 포지션(M)을 말한다.

본 실시형태에서는, 반송 경로(L)의 반송 방향으로, 5개의 성막부[제1~제5 성막부(61~65)]가 설치되어 있다. 5개의 성막부[제1~제5 성막부(61~65)]에, 성막 포지션(M1~M5)이 대응하고 있다.

이러한 성막 장치(310)에 의해, 제1 실시형태에 대해서 설명한 전자파 감쇠체(110)의 적어도 일부가 형성된다. 예컨대, 성막 장치(310)에 의해, 제1 구조체(10A)의 적어도 일부가 형성된다. 제1 구조체(10A)는, 제1 부재(10) 및 제2 부재(20)를 포함한다. 제1 부재(10)는, 이미 설명한 바와 같이, 복수의 제1 자성층(11) 및 복수의 제1 비자성층(12)을 포함한다. 복수의 제1 자성층(11) 사이에 복수의 제1 비자성층(12) 중 하나가 있다. 제2 부재(20)는, 복수의 제2 자성층(21) 및 복수의 제2 비자성층(22)을 포함한다. 복수의 제2 자성층(21) 사이에 복수의 제2 비자성층(22) 중 하나가 있다. 복수의 제1 자성층(11) 중 하나의 두께는, 복수의 제2 자성층(21) 중 하나의 두께보다 두껍다.

성막 장치(310)에서 형성되는 제1 구조체(10A)는, 제3 부재(30)를 포함하여도 좋다. 제3 부재(30)는, 예컨대 복수의 제3 자성층(31) 및 제3 비자성층(32)을 포함하여도 좋다.

제1 성막부(61) 및 제2 성막부(62) 중 적어도 어느 하나에 의해, 제1 자성층(11) 및 제2 자성층(21)이 형성된다. 제3 성막부(63)에 의해, 제1 비자성층(12) 및 제2 비자성층(22)이 형성된다.

제4 성막부(64)에 의해, 예컨대 제3 비자성층(32)이 형성된다. 제1 성막부(61) 및 제2 성막부(62) 중 적어도 어느 하나에 의해, 제3 자성층(31)이 형성되어도 좋다.

제5 성막부(65)에 의해, 제2 구조체(10B) 및 제3 구조체(10C)가 되는 재료가 형성된다.

로드록부(60)는, 진공실(121)의 진공을 유지한 상태에서 도시하지 않은 반송 수단에 의해, 외부로부터 미처리의 전자 장치(210) 또는 전자 장치(210)를 배치한 트레이(Tr)를, 진공실(121)에 반입하고, 처리를 마친 전자 장치(210) 또는 트레이(Tr)를 진공실(121) 외부로 반출하는 장치이다. 이 로드록부(60)는, 주지의 구조의 것을 적용할 수 있기 때문에, 설명을 생략한다.

제어부(70)는 상기한 성막부의 동작을 제어한다. 동작의 제어는 피처리체의 이동의 제어도 포함한다.

제어부(70)는 성막 장치(310)의 각부를 제어하는 장치이다. 이 제어부(70)는, 예컨대 전용의 전자 회로, 또는 소정의 프로그램으로 동작하는 컴퓨터 등에 의해 구성할 수 있다. 즉, 제어부(70)에는, 예컨대 진공실(121)로의 스퍼터 가스(G)의 도입 및 배기에 관한 제어, 스퍼터원(104)의 전원 제어, 및 회전 테이블(131)의 회전 제어 등에 관한 제어 내용이 프로그램되어 있다. 제어부(70)에서 행해지는 제어는, PLC(Programmable Logic Controller), 또는 CPU(Central Processing Unit) 등의 처리 장치에 의해 실행된다. 제어부(70)에서 행해지는 제어는, 다종 다양한 성막 사양에 대응 가능하다.

제어되는 내용은, 예컨대 성막 장치(310)의 초기 배기 압력, 스퍼터원(104)의 선택, 타겟(Tg)에 대한 인가 전력, 스퍼터 가스(G)의 유량, 종류, 도입 시간 및 배기 시간, 성막 시간 등을 포함한다.

상기한 바와 같이 각부의 동작을 실행시키기 위한 제어부(70)의 구성의 예를, 도 9를 참조하여 설명한다. 도 9는, 예컨대 가상적인 기능 블록도이다. 제어부(70)는, 예컨대 기구 제어부(71), 전원 제어부(72), 기억부(73), 설정부(74), 및 입출력 제어부(75)를 포함한다.

기구 제어부(71)는, 구동원, 밸브, 스위치 및 전원 등의 피제어부를 제어하는 처리부이다. 피제어부는, 예컨대 배기부(123), 가스 공급부(125), 반송부(130)의 모터(132), 및 로드록부(60) 등에 포함된다.

제어부(70)는, 예컨대 어느 1종의 성막 재료의 성막부(PR)가 성막을 행하는 동안에 다른 성막 재료의 성막부(PR)는 성막을 행하지 않도록, 성막부(PR)를 선택적으로 제어한다.

기억부(73)는, 본 실시형태의 제어에 필요한 정보를 기억하는 구성부이다.

설정부(74)는, 외부로부터 입력된 정보를, 기억부(73)에 설정하는 처리부이다. 입출력 제어부(75)는, 제어 대상이 되는 각부 사이에서의 신호의 변환이나 입출력을 제어하는 인터페이스이다.

제어부(70)에는 입력 장치(76) 및 출력 장치(77)가 접속되어 있다. 입력 장치(76)는, 오퍼레이터가, 제어부(70)를 통해 성막 장치(310)를 조작하기 위한 입력 수단이다. 입력 수단은, 스위치, 터치 패널, 키보드, 또는 마우스 등을 포함한다. 예컨대, 성막을 행하는 스퍼터원(104)의 선택을, 입력 수단에 의해 입력할 수 있다.

출력 장치(77)는, 장치의 상태를 확인하기 위한 정보를, 오퍼레이터가 시인 가능한 상태로 하는 출력 수단이다. 출력 수단은, 예컨대 디스플레이, 램프, 또는 미터 등을 포함한다. 예컨대, 출력 장치(77)는, 성막을 행하고 있는 스퍼터원(104)에 대응하는 성막 포지션(M)을, 다른 성막 포지션(M)과 구별하여 표시할 수 있다.

이하, 성막 장치(310)에 의한 성막의 예에 대해서 설명한다. 이하의 동작은, 예컨대 제어부(70)에 의해 제어되어 행해진다. 이하의 예에 있어서는, 상기한 제1 시료(SPL1)가 형성된다.

도 11은 제2 실시형태에 따른 성막 장치의 동작을 예시하는 흐름도이다.

우선, 단계 S105 전에, 피처리체인 전자 장치(210)가, 로드록부(60)를 통해 용기(68) 안에 도입된다.

배기부(123)는, 진공실(121)을 배기하여 감압함으로써 진공으로 한다. 성막부(PR)의 가스 공급부(125)는, 스퍼터 가스(G)를 타겟(Tg)의 주위에 공급한다. 회전 테이블(131)이 회전하여, 소정의 회전 속도에 도달한다. 이것에 의해, 유지부(133)에 유지된 전자 장치(210)는, 반송 경로(L) 상에서 원을 그리는 궤적으로 이동하여, 스퍼터원(104)에 대향하는 위치를 통과한다.

도 11에 도시된 바와 같이, 제2 구조체(10B)가 형성된다(단계 S105). 예컨대, 제5 성막부(65)에 의해, 스테인리스강층의 성막이 행해진다.

단계 S105의 구체적인 동작은 다음과 같다. 제5 성막부(65)만의 전원부(106)가, 제5 성막부(65)의 타겟(Tg)에 전력을 인가한다. 이것에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(104)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(Tg)에 충돌하여, 성막 재료의 입자를 비산시킨다. 이 때문에, 제5 성막부(65)의 성막 포지션(M5)을 통과하는 전자 장치(210)의 표면에는, 그 통과마다 성막 재료의 입자가 퇴적되어, 막이 생성된다. 여기서는, 스테인리스강층이 형성된다. 이때, 전자 장치(210)는, 제1~제4 성막부(61~64)의 성막 포지션(M1~M4)을 통과한다. 타겟에 전력이 인가됨으로써 생성되는 플라즈마의 복사열에 의해, 성막 처리가 행해지는 성막 포지션에 있어서 전자 장치(210)는 가열된다. 제1~제4 성막부(61~64)의 타겟(Tg)에는 전력이 인가되어 있지 않기 때문에, 성막 포지션(M1~M4)에 있어서, 성막 처리가 행해지지 않아 전자 장치(210)는 가열되지 않는다. 성막 포지션(M1~M4) 이외의 영역에서도, 전자 장치(210)는 가열되지 않는다. 이러한 가열되지 않는 영역에 있어서, 전자 장치(210)는 열을 방출한다. 성막부(PR)에 의한 성막 시간이 경과하면, 제5 성막부(65)를 정지한다. 즉, 전원부(106)에 의한 타겟(Tg) 으로의 전력의 인가를 정지한다.

도 11에 도시된 바와 같이, 제3 비자성층(32)의 형성(단계 S111), 및 제3 자성층(31)의 형성(단계 S112)이 행해진다. 제3 비자성층(32)(예컨대 Cu층)의 적어도 일부는, 제4 성막부(64)에서 형성된다. 제3 자성층(31)(예컨대 NiFeCuMo층)의 적어도 일부는, 제1 성막부(61) 및 제2 성막부(62) 중 적어도 어느 하나에서 형성된다.

단계 S111의 구체적인 동작은 다음과 같다. 제4 성막부(64)의 전원부(106)가, 제4 성막부(64)의 타겟(Tg)에 전력을 인가한다. 이것에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(104)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(Tg)에 충돌하여 성막 재료의 입자를 비산시킨다. 이 때문에, 제4 성막부(64)의 성막 포지션(M4)을 통과하는 전자 장치(210)의 표면에는, 그 통과마다 성막 재료의 입자가 퇴적되어, 막이 생성된다. 여기서는, 제3 비자성층(32)이 되는 Cu층이 형성된다. 이때, 전자 장치(210)는 제1~제3 및 제5 성막부(61~63 및 65)의, 성막 포지션(M1~M3 및 M5)을 통과한다. 제1~제3 및 제5 성막부(61~63 및 65)의 타겟(Tg)에는 전력이 인가되어 있지 않기 때문에, 성막 포지션(M1~3 및 M5)에 있어서, 성막 처리가 행해지지 않아 전자 장치(210)는 가열되지 않는다. 성막 포지션(M4) 이외의 영역에 있어서도, 전자 장치(210)는 가열되지 않는다. 이러한 가열되지 않는 영역에 있어서, 전자 장치(210)는 열을 방출한다. 제4 성막부(64)에 의한 성막 시간이 경과하면, 제4 성막부(64)를 정지한다. 즉, 전원부(106)에 의한 타겟(Tg)으로의 전력의 인가를 정지한다.

그리고, 단계 S112에서는, 제1 성막부(61)의 전원부(106)가, 제1 성막부(61)의 타겟(Tg)에 전력을 인가한다. 이것에 의해, 성막 포지션(M1)에 있어서 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(104)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(Tg)에 충돌하여 성막 재료의 입자를 비산시킨다. 이 때문에, 성막 포지션(M1)을 통과하는 전자 장치(210)의 표면에는, 그 통과마다 성막 재료의 입자가 퇴적되어, 막이 생성된다. 여기서는, 제3 자성층(31)이 되는 NiFeCuMo층이 형성된다. 이때, 전자 장치(210)는 제2~제5 성막부(62~65)의 성막 포지션(M2~M5)을 통과한다. 제2~제5 성막부(62~65)에 있어서는 타겟(Tg)에 전력이 인가되어 있지 않기 때문에, 성막 처리가 행해지지 않아 전자 장치(210)는 가열되지 않는다. 성막 포지션(M1) 이외의 영역에 있어서도, 전자 장치(210)는 가열되지 않는다. 이러한 가열되지 않는 영역에 있어서, 전자 장치(210)는 열을 방출한다.

제1 성막부(61)에 의한 성막 시간이 경과하면, 제1 성막부(61)를 정지한다. 즉, 전원부(106)에 의한 타겟(Tg)으로의 전력의 인가를 정지한다.

그 후, 성막된 제3 자성층(31) 위에 제4 성막부(64)에 의한 성막을 재차 행함으로써, 다른 제3 비자성층(32)이 되는 Cu층을 형성한다. 또한, 이상과 같은, Cu층의 형성과, NiFeCuMo층의 형성을 교대로 행한다.

이와 같이, 제4 성막부(64)에 의한 성막, 및 제1 성막부(61)에 의한 성막을 반복함으로써, 제3 비자성층(32)(Cu층)과 제3 자성층(31)(NiFeCuMo층)이 다수 적층된 제3 부재(30)가 형성된다.

이들 제3 비자성층(32) 및 제3 자성층(31) 중 어느 하나의 형성 횟수(n3)가, 정해진 값(v3)과 비교된다(단계 S113). 횟수(n3)가 값(v3)보다 작은 경우, 단계 S111로 되돌아간다. 제1 시료(SPL1)에 있어서, 값(v3)은 10이다. 횟수(n3)가 값(v3) 이상인 경우, 이하의 단계 S121로 진행한다. 「형성 횟수」는, 예컨대 타겟(Tg)으로의 전력의 인가 횟수 또는 인가 시간으로부터 구할 수 있다.

도 11에 도시된 바와 같이, 제2 비자성층(22)의 형성(단계 S121), 및 제2 자성층(21)의 형성(단계 S122)이 행해진다. 제2 비자성층(22)(예컨대 Ta층)의 적어도 일부는, 제3 성막부(63)에서 형성된다. 제2 자성층(21)(예컨대 NiFeCuMo층)의 적어도 일부는, 제1 성막부(61) 및 제2 성막부(62) 중 적어도 어느 하나에서 형성된다.

단계 S121의 구체적인 동작은 다음과 같다. 제3 성막부(63)의 전원부(106)가, 제3 성막부(63)의 타겟(Tg)에 전력을 인가한다. 이것에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(104)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(Tg)에 충돌하여 성막 재료의 입자를 비산시킨다. 이 때문에, 제3 성막부(63)의 성막 포지션(M3)을 통과하는 전자 장치(210)의 표면에는, 그 통과마다 성막 재료의 입자가 퇴적되어, 막이 생성된다. 여기서는, 제2 비자성층(22)이 되는 Ta층이 형성된다. 이때, 전자 장치(210)는 제1, 제2, 제4 및 제5 성막부(61, 62, 64 및 65)의 성막 포지션(M1, M2, M4 및 M5)을 통과한다. 이들 성막부는 타겟(Tg)에 전력이 인가되어 있지 않기 때문에, 성막 처리가 행해지지 않아 전자 장치(210)는 가열되지 않는다. 성막 포지션(M3) 이외의 영역에 있어서도, 전자 장치(210)는 가열되지 않는다. 이러한 가열되지 않는 영역에 있어서, 전자 장치(210)는 열을 방출한다.

제3 성막부(63)에 의한 성막 시간이 경과하면, 제3 성막부(63)를 정지한다. 즉, 전원부(106)에 의한 타겟(Tg)으로의 전력의 인가를 정지한다.

그리고, 제1 성막부(61) 및 제2 성막부(62) 중 적어도 어느 하나의 전원부(106)가, 타겟(Tg)에 전력을 인가한다. 이하, 제1 성막부(61)에 있어서 전력을 인가하는 경우를 예시한다. 이것에 의해, 성막 포지션(M1)에 있어서 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(104)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(Tg)에 충돌하여 성막 재료의 입자를 비산시킨다. 이 때문에, 제1 성막부(61)의 성막 포지션(M1)을 통과하는 전자 장치(210)의 표면에는, 그 통과마다 성막 재료의 입자가 퇴적되어, 막이 생성된다. 여기서는, 제2 자성층(21)이 되는 NiFeCuMo층이 형성된다. 이때, 전자 장치(210)는 제2~제5 성막부(62~65)의 성막 포지션(M2~M5)을 통과한다. 제2~제5 성막부(62~65)에 있어서는 타겟(Tg)에 전력이 인가되어 있지 않기 때문에, 성막 처리가 행해지지 않아 전자 장치(210)는 가열되지 않는다. 성막 포지션(M1) 이외의 영역에 있어서도, 전자 장치(210)는 가열되지 않는다. 이러한 가열되지 않는 영역에 있어서, 전자 장치(210)는 열을 방출한다.

그 후, 재차, 성막된 제2 자성층(21) 위에 제3 성막부(63)에 의한 성막을 행함으로써, 다른 제2 비자성층(22)이 되는 Ta층을 형성한다. 또한, 이상과 같은, Ta층의 형성과, NiFeCuMo층의 형성을 교대로 행한다.

이와 같이, 제3 성막부(63) 및 제1 성막부(61)에 의한 성막을 반복함으로써, 제2 비자성층(22)(Ta층)과 제2 자성층(21)(NiFeCuMo층)이 다수 적층된 제2 부재(20)가 형성된다.

이들 제2 비자성층(22) 및 제2 자성층(21) 중 어느 하나의 형성 횟수(n2)가, 정해진 값(v2)과 비교된다(단계 S123). 횟수(n2)가 값(v2)보다 작은 경우, 단계 S121로 되돌아간다. 제1 시료(SPL1)에 있어서, 값(v2)은 40이다. 횟수(n2)가 값(v2) 이상인 경우, 이하의 단계 S131로 진행한다.

도 11에 도시된 바와 같이, 제1 비자성층(12)의 형성(단계 S131), 및 제1 자성층(11)의 형성(단계 S132)이 행해진다. 제1 비자성층(12)(예컨대 Ta층)의 적어도 일부는, 제3 성막부(63)에서 형성된다. 제1 자성층(11)(예컨대 NiFeCuMo층)의 적어도 일부는, 제1 성막부(61) 및 제2 성막부(62) 중 적어도 어느 하나에서 형성된다.

단계 S131 및 S132의 구체적인 동작은, 단계 S121 및 S122와 동일하기 때문에, 설명은 생략한다. 제3 성막부(63)에 의한 성막, 및 제1 성막부(61)에 의한 성막을 반복함으로써, 제1 비자성층(12)(Ta층)과 제1 자성층(11)(NiFeCuMo층)이 다수 적층된 제1 구조체(10A)가 형성된다. 이들 제1 비자성층(12) 및 제1 자성층(11) 중 어느 하나의 형성 횟수(n1)가, 정해진 값(v1)과 비교된다(단계 S133). 횟수(n1)가 값(v1)보다 작은 경우, 단계 S131로 되돌아간다. 제1 시료(SPL1)에 있어서, 값(v1)은 7이다. 횟수(n1)가 값(v1) 이상인 경우, 이하의 단계 S141로 진행한다.

도 11에 도시된 바와 같이, 제3 구조체(10C)의 형성(단계 S141)이 행해진다. 예컨대, 제5 성막부(65)에 의해, 스테인리스강층의 형성이 행해진다. 단계 S141의 구체적인 동작은 단계 S105와 동일하다.

상기한 바와 같이, 실시형태에 따른 성막 장치(310)에 있어서는, 자성층을 형성하기 위한 성막부[제1 성막부(61) 및 제2 성막부(62)]의 수가, 자성층에 적층되는 비자성층을 형성하기 위한 성막부[제3 성막부(63)]의 수보다 크다.

이러한 자성층 및 비자성층의 형성에 있어서, 이들의 두께가 적절히 제어된다. 이미 설명한 바와 같이, 복수의 제1 자성층(11) 중 하나의 두께[제1 자성층 두께(t11)]는, 복수의 제2 자성층(21) 중 하나의 두께[제2 자성층 두께(t21)]보다 두껍다. 이러한 두께가 상이한 2종류의 자성층을 형성할 때에, 제어부(70)는, 예컨대 이하의 제어를 행한다.

제어부(70)는, 제1 성막부(61)에 복수의 제1 자성층(11) 중 하나의 일부를 형성시킨 후에, 제2 성막부(62)에 복수의 제1 자성층(11) 중 그 하나의 다른 일부를 형성시킨다. 또는, 제어부(70)는, 제1 성막부(61)에 복수의 제1 자성층(11) 중 하나를 형성시키고, 제2 성막부(62)에 복수의 제1 자성층(11) 중 다른 하나를 형성시킨다.

제어부(70)는, 제3 성막부(63)에, 복수의 제1 비자성층(12)을 형성시킨다.

상기한 바와 같이, 두꺼운 제1 자성층(11)을 형성할 때에, 하나의 제1 자성층(11)의 일부를 제1 성막부(61)에서 형성하고, 나머지를 제2 성막부(62)에서 형성하여도 좋다. 즉, 하나의 제1 자성층(11)을 형성할 때에, 제1 성막부(61) 및 제2 성막부(62)의 타겟(Tg)으로의 전력 인가를 행하여, 전자 장치(210)에 성막 포지션(M1 및 M2)을 통과시킨다. 이것에 의해, 하나의 제1 자성층(11)을 제1 성막부(61) 및 제2 성막부(62)에 의해 성막한다.

또는, 복수의 제1 자성층(11)의 일부를 제1 성막부(61)에서 형성하고, 복수의 제1 자성층(11)의 나머지를 제2 성막부(62)에서 형성하여도 좋다. 즉, 하나의 제1 자성층(11)을 형성할 때에, 제1 성막부(61)의 타겟(Tg)[제1 타겟(61a)]으로의 전력 인가를 행하여, 전자 장치(210)에 성막 포지션(M1)을 통과시킨다. 하나의 제1 자성층(11)의 형성이 끝나고, 다른 제1 자성층(11)을 형성할 때에, 제2 성막부(62)의 타겟(Tg)[제2 타겟(62a)]으로의 전력 인가를 행하여, 전자 장치(210)에 성막 포지션(M2)을 통과시킨다. 이것에 의해, 복수의 제1 자성층(11)을 제1 성막부(61) 및 제2 성막부(62) 중 어느 하나에 의해 성막한다.

이 경우, 제어부(70)는, 제1 성막부(61) 및 제2 성막부(62) 중의 하나로, 복수의 제2 자성층(21) 중 하나를 형성시킨다. 제1 성막부(61) 및 제2 성막부(62) 중의 다른 하나로, 복수의 제2 자성층(21) 중 다른 하나를 형성시킨다. 제3 성막부(63)에 복수의 제2 비자성층(22)을 형성시킨다.

이와 같이, 두께가 서로 상이한 제1 자성층(11) 및 제2 자성층(21)을 형성할 때에, 제1 성막부(61) 및 제2 성막부(62)의 동작을 변경하여도 좋다. 이것에 의해, 예컨대 제1 타겟(61a)과 제2 타겟(62a)에 있어서, 타겟의 소비량을 균일하게 하기 쉬워진다. 그 결과, 각각의 타겟의 수명을 길게 할 수 있어, 타겟 교환을 위한 메인터넌스 횟수를 줄일 수 있다. 또한, 예컨대 보다 균일한 특성을 갖는 제1 자성층(11) 및 제2 자성층(21)을 얻기 쉬워진다. 이와 같이, 보다 높은 생산성으로, 전자파의 감쇠 특성을 향상시킬 수 있는 전자파 감쇠체 및 전자 장치를 제조할 수 있다.

성막 중에도 열을 방출할 수 있기 때문에, 저온 스퍼터가 가능해지고, 제2 자성층(21)으로서, 결정이 성장하기 어려워 결정성이 낮은 층을 형성할 수 있다. 제1 자성층(11)은 제2 자성층(21)보다 두껍다. 이 때문에, 제2 자성층(21)의 성막 시간과 비교하여, 제1 자성층(11)의 성막 시간이 길다. 제1 자성층(11)에 있어서의 가열 시간은, 제2 자성층(21)의 가열 시간보다 길다. 제1 자성층(11)에 있어서, 결정이 성장하기 쉽다. 이 때문에, 제1 실시형태에 있어서 전술한 바와 같이 제1 자성층(11)의 결정성을 제2 자성층(21)보다 높일 수 있다.

(제3 실시형태)

제3 실시형태는 성막 방법에 관한 것이다. 성막 방법은, 도 11에 예시한 처리를 행한다. 실시형태에 따른 성막 방법은, 상기한 제1 구조체(10A)를 형성할 때에, 이하의 공정에 의해 처리를 행한다. 제1 성막부(61)에서 복수의 제1 자성층(11) 중 하나의 일부를 형성한 후에 제2 성막부(62)에서 복수의 제1 자성층(11) 중 상기한 하나의 다른 일부를 형성한다. 또는, 제1 성막부(61)에서 복수의 제1 자성층(11) 중 하나를 형성하고, 제2 성막부(62)에서 복수의 제1 자성층(11) 중 다른 하나를 형성한다. 제3 성막부(63)에서 복수의 제1 비자성층(12)을 형성한다. 이것에 의해, 제1 타겟(61a)과 제2 타겟(62a)에 있어서, 타겟의 소비량을 균일하게 하기 쉬워진다. 또한, 예컨대 보다 균일한 특성을 갖는 제1 자성층(11) 및 제2 자성층(21)을 얻기 쉬워진다. 보다 높은 생산성으로, 전자파의 감쇠 특성을 향상시킬 수 있는 전자파 감쇠체 및 전자 장치를 제조할 수 있다.

실시형태에 있어서, 예컨대 제2 자성층(21) 또는 제3 자성층(31)을 형성할 때에, 복수의 제1 자성층(11)의 일부를 제1 성막부(61)에서 형성하고, 복수의 제1 자성층(11)의 나머지를 제2 성막부(62)에서 형성하여도 좋다. 즉, 제1 성막부(61) 및 제2 성막부(62)의 타겟(Tg)으로의 전력 인가를 행하여, 전자 장치(210)에 성막 포지션(M1 및 M2)을 통과시키도록 하여도 좋다. 자성 재료의 타겟은 난스퍼터재로서 성막 레이트가 낮기 때문에, 복수의 성막부를 가동시킴으로써 성막 레이트를 높일 수 있게 된다.

실시형태에 따르면, 전자파의 감쇠 특성을 향상시킬 수 있는 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법을 제공할 수 있다.

이상, 구체예를 참조하면서, 본 발명의 실시형태에 대해서 설명하였다. 그러나, 본 발명은, 이들 구체예에 한정되는 것은 아니다. 예컨대, 전자파 감쇠체 또는 전자 장치에 포함되는 부재, 자성층, 비자성층 및 전자 소자 등의 각 요소의 구체적인 구성에 대해서는, 당업자가 공지된 범위에서 적절하게 선택함으로써 본 발명을 동일하게 실시하여, 동일한 효과를 얻을 수 있는 한, 본 발명의 범위에 포함된다.

또한, 각 구체예의 어느 2개 이상의 요소를 기술적으로 가능한 범위에서 조합한 것도, 본 발명의 요지를 포함하는 한 본 발명의 범위에 포함된다.

그 밖에, 본 발명의 실시형태로서 전술한 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법을 기초로 하여, 당업자가 적절하게 설계 변경하여 실시할 수 있는 모든 전자파 감쇠체, 전자 장치, 성막 장치 및 성막 방법도, 본 발명의 요지를 포함하는 한, 본 발명의 범위에 속한다.

그 밖에, 본 발명의 사상의 범주에 있어서, 당업자라면, 각종 변경예 및 수정예에 상도할 수 있는 것으로, 이들 변경예 및 수정예에 대해서도 본 발명의 범위에 속하는 것으로 양해된다.

본 발명의 몇 가지 실시형태를 설명하였으나, 이들 실시형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규한 실시형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서, 여러 가지 생략, 치환, 변경을 행할 수 있다. 이들 실시형태나 그 변형은, 발명의 범위나 요지에 포함됨과 더불어, 특허청구범위에 기재된 발명과 그 균등한 범위에 포함된다.

10 : 제1 부재 10A~10C : 제1~제3 구조체
11 : 제1 자성층 11g : 제1 결정립
11gs : 길이 12 : 제1 비자성층
20 : 제2 부재 21 : 제2 자성층
22 : 제2 비자성층 30 : 제3 부재
31 : 제3 자성층 32 : 제3 비자성층
38 : 도전 부재 42 : 패키지
42a : 천면 42b : 측면
43 : 전극 44 : 기판
51 : 전자 소자 55 : 기체
60 : 로드록부 61~65 : 제1~제5 성막부
61a~65a : 제1~제5 타겟 67 : 회전 중심축
68 : 용기 70 : 제어부
71 : 기구 제어부 72 : 전원 제어부
73 : 기억부 74 : 설정부
75 : 입출력 제어부 76 : 입력 장치
77 : 출력 장치 104 : 스퍼터원
105 : 칸막이부 105a, 105b : 벽판
106 : 전원부 110 : 전자파 감쇠체
121 : 진공실 122 : 배기구
123 : 배기부 124 : 도입구
125 : 가스 공급부 126 : 내면
127 : 외면 130 : 반송부
131 : 회전 테이블 132 : 모터
133 : 유지부 142 : 배킹플레이트
143 : 전극 210 : 전자 장치
310 : 성막 장치 E : 배기
F : 프레임 G : 스퍼터 가스
L : 반송 경로 M, M1~M5 : 성막 포지션
PR : 성막부 Pa1 : 파라미터
SPL1 : 제1 시료 SPL3~SPL5 : 제3~제5 시료
T : 테이프 Te : 두께
Tg : 타겟 Tr : 트레이
f1 : 주파수 n1~n3 : 횟수
t10 : 제1 부재 두께 t11 : 제1 자성층 두께
t12 : 제1 비자성층 두께 t20 : 제2 부재 두께
t21 : 제2 자성층 두께 t22 : 제2 비자성층 두께
t30 : 제3 부재 두께 t31 : 제3 자성층 두께
t32 : 제3 비자성층 두께 tA~tC : 제1~제3 구조체 두께
v1~v3 : 값

Claims

적층 방향인 제1 방향으로 교대로 설치된 제1 자성층 및 도전성의 제1 비자성층을 포함하는 제1 부재와,
상기 제1 방향으로 교대로 설치된 제2 자성층 및 도전성의 제2 비자성층을 포함하는 제2 부재와,
도전성의 제3 비자성층을 포함하는 제3 부재
를 포함하는 제1 구조체를 구비하고,
상기 제3 부재로부터 상기 제1 부재로의 방향은, 상기 제1 방향을 따르며,
상기 제3 부재로부터 상기 제2 부재로의 방향은, 상기 제1 방향을 따르고,
상기 제1 자성층의 상기 제1 방향을 따르는 두께인 제1 자성층 두께는, 상기 제2 자성층의 상기 제1 방향을 따르는 두께인 제2 자성층 두께보다 두꺼운 것인 전자파 감쇠체.
제1항에 있어서, 상기 제1 자성층의 적어도 일부의 결정성은, 상기 제2 자성층의 적어도 일부의 결정성보다 높은 것인 전자파 감쇠체.
적층 방향인 제1 방향으로 교대로 설치된 제1 자성층 및 도전성의 제1 비자성층을 포함하는 제1 부재와,
상기 제1 방향으로 교대로 설치된 제2 자성층 및 도전성의 제2 비자성층을 포함하는 제2 부재와,
도전성의 제3 비자성층을 포함하는 제3 부재
를 포함하는 제1 구조체를 구비하고,
상기 제3 부재로부터 상기 제1 부재로의 방향은, 상기 제1 방향을 따르며,
상기 제3 부재로부터 상기 제2 부재로의 방향은, 상기 제1 방향을 따르고,
상기 제1 자성층의 적어도 일부의 결정성은, 상기 제2 자성층의 적어도 일부의 결정성보다 높은 것인 전자파 감쇠체.
제2항 또는 제3항에 있어서, 상기 제1 자성층의 상기 적어도 일부는, 결정이며, 상기 제2 자성층의 상기 적어도 일부는, 비정질인 것인 전자파 감쇠체.
제1항 또는 제3항에 있어서, 상기 제1 자성층 두께는 80 ㎚ 이상 400 ㎚ 이하이고,
상기 제2 자성층 두께는 10 ㎚ 이상 80 ㎚ 미만인 것인 전자파 감쇠체.
제5항에 있어서, 상기 제1 비자성층의 두께는 10 ㎚ 이하이고,
상기 제2 비자성층의 두께는 10 ㎚ 이하인 것인 전자파 감쇠체.
제1항 또는 제3항에 있어서, 상기 제1 비자성층 및 상기 제2 비자성층 중 적어도 어느 하나는, Ta, Cr 및 Ti로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 것인 전자파 감쇠체.
제1항 또는 제3항에 있어서, 상기 제1 자성층 및 상기 제2 자성층 중 적어도 어느 하나는, Ni, Fe, Cu 및 Mo를 포함하는 것인 전자파 감쇠체.
제8항에 있어서, 상기 제1 자성층에 있어서의 Ni의 조성비는, 상기 제2 자성층에 있어서의 Ni의 조성비의 0.9배 이상 1.1배 이하이고,
상기 제1 자성층에 있어서의 Fe의 조성비는, 상기 제2 자성층에 있어서의 Fe의 조성비의 0.9배 이상 1.1배 이하인 것인 전자파 감쇠체.
제1항 또는 제3항에 있어서, 상기 제1 자성층의 조성은 상기 제2 자성층의 조성과 동일한 것인 전자파 감쇠체.
제1항 또는 제3항에 있어서, 상기 제3 비자성층은 Cu를 포함하는 것인 전자파 감쇠체.
제1항 또는 제3항에 있어서, 상기 제3 부재는 제3 자성층을 더 포함하고,
상기 제3 자성층으로부터 상기 제3 비자성층으로의 방향은, 상기 제1 방향을 따르는 것인 전자파 감쇠체.
제1항 또는 제3항에 있어서, 제2 구조체를 더 구비하고,
상기 제2 구조체로부터 상기 제1 구조체로의 방향은, 상기 제1 방향을 따르며,
상기 제2 구조체는, Cr 및 Ni 중 적어도 어느 하나와, Fe를 포함하는 것인 전자파 감쇠체.
제13항에 있어서, 제3 구조체를 더 구비하고,
상기 제1 방향에 있어서, 상기 제1 구조체는, 상기 제2 구조체와 상기 제3 구조체 사이에 있으며,
상기 제3 구조체는, Cr 및 Ni 중 적어도 어느 하나와, Fe를 포함하는 것인 전자파 감쇠체.
제1항 또는 제3항에 기재된 전자파 감쇠체와,
전자 소자
를 구비하는 전자 장치.
대기압보다 감압된 분위기를 유지 가능한 용기와,
상기 용기 안에 설치되고, 피처리체에, 스퍼터링에 의해 성막 재료를 퇴적시켜 전자파 감쇠체를 성막하는 스퍼터원을 갖는 제1 성막부, 제2 성막부 및 제3 성막부와,
상기 제1 성막부, 상기 제2 성막부 및 상기 제3 성막부를 제어하는 제어부
를 구비하고,
상기 전자파 감쇠체는 제1 구조체를 가지며,
상기 제1 구조체는,
복수의 제1 자성층 및 복수의 제1 비자성층을 포함하는 제1 부재로서, 상기 복수의 제1 자성층 사이에 상기 복수의 제1 비자성층 중 하나가 있는 상기 제1 부재와,
복수의 제2 자성층 및 복수의 제2 비자성층을 포함하는 제2 부재로서, 상기 복수의 제2 자성층 사이에 상기 복수의 제2 비자성층 중 하나가 있는 상기 제2 부재
를 포함하고, 상기 복수의 제1 자성층 중 하나의 두께는, 상기 복수의 제2 자성층 중 하나의 두께보다 두꺼운 상기 제1 구조체를 형성할 때에, 상기 제어부는,
상기 제1 성막부에 상기 복수의 제1 자성층 중 상기 하나의 일부를 형성시킨 후에 상기 제2 성막부에 상기 복수의 제1 자성층 중 상기 하나의 다른 일부를 형성시키거나, 또는 상기 제1 성막부에 상기 복수의 제1 자성층 중 하나를 형성시키고, 상기 제2 성막부에 상기 복수의 제1 자성층 중 다른 하나를 형성시키며,
상기 제3 성막부에 상기 복수의 제1 비자성층을 형성시키는 것인 성막 장치.
제16항에 있어서, 상기 용기 내에 설치되고, 상기 피처리체를 원주의 궤적으로 순환 반송하는 반송부와,
상기 제1 성막부, 상기 제2 성막부 및 상기 제3 성막부의 상기 스퍼터원에 의해 상기 피처리체가 성막되는 성막 포지션을 구획하는 칸막이부
를 더 구비하고,
상기 제어부는, 상기 피처리체에 1종류의 성막 재료를 퇴적하는 동안에 상기 피처리체에 상기 1종류의 성막 재료의 성막을 행하는 성막 포지션을 통과시키며, 상기 피처리체에 상기 1종류의 성막 재료의 성막을 행하는 성막 포지션 이외의 영역이 차지하는 영역을 통과시키고, 상기 피처리체에 다시 상기 1종류의 성막 재료의 성막을 행하는 성막 포지션에 도달시키는 것인 성막 장치.
복수의 제1 자성층 및 복수의 제1 비자성층을 포함하는 제1 부재로서, 상기 복수의 제1 자성층 사이에 상기 복수의 제1 비자성층 중 하나가 있는, 상기 제1 부재와, 복수의 제2 자성층 및 복수의 제2 비자성층을 포함하는 제2 부재로서, 상기 복수의 제2 자성층 사이에 상기 복수의 제2 비자성층 중 하나가 있는, 상기 제2 부재를 포함하는 제1 구조체로서, 상기 복수의 제1 자성층 중 하나의 두께는, 상기 복수의 제2 자성층 중 하나의 두께보다 두꺼운 상기 제1 구조체를 형성할 때에,
제1 성막부에서 상기 복수의 제1 자성층 중 상기 하나의 일부를 형성한 후에 제2 성막부에서 상기 복수의 제1 자성층 중 상기 하나의 다른 일부를 형성하거나, 또는 상기 제1 성막부에서 상기 복수의 제1 자성층 중 하나를 형성하고, 상기 제2 성막부에서 상기 복수의 제1 자성층 중 다른 하나를 형성하며,
제3 성막부에서 상기 복수의 제1 비자성층을 형성하고,
상기 제1 성막부 및 상기 제2 성막부 중의 하나로, 상기 복수의 제2 자성층 중 하나를 형성하고,
상기 제3 성막부에서 상기 복수의 제2 비자성층을 형성하는 것인 성막 방법.