TWI591790B - 於電子元件上製作電磁波干擾之遮蔽層的方法 - Google Patents

Description

於電子元件上製作電磁波干擾之遮蔽層的方法

本發明是有關於一種電磁波干擾(electromagnetic interference，EMI)之遮蔽層(shielding layer)的製作方法，特別是指一種於電子元件上製作電磁波干擾之遮蔽層的方法。

發生於電子零組件的電磁波干擾(EMI)是目前製作生產電子零組件相關技術領域的技術人員所待解決的問題之一。對於一尺寸較大的電子零組件而言，此技術領域的相關技術人員現階段多半在該尺寸較大的電子零組件周圍設置有一金屬彈片(如，鐵殼)，以避免該尺寸較大的電子零組件受電磁波所干擾。對於微型化甚或是經封裝的電子零組件而言，則可見有中國大陸第CN103681460 A早期公開號發明專利申請案(以下稱前案1)與美國第US 2009/0072357 A1早期公開號發明專利申請案(以下稱前案2)所公開的解決方法。

前案1所公開的方法主要是在一集成電路 (integrated circuit，IC)晶片的外表面上，全面性地形成一由銅(Cu)、不銹鋼(stainless steel)、鋁(Al)或金(Au)等金屬材料所構成的金屬遮蔽層，以透過該金屬遮蔽層避免如微處理器(microprocessor)晶片或中央處理器(central processing unit，CPU)等集成電路晶片遭受電磁波的干擾；其中，該金屬遮蔽層主要是經由濺鍍(sputtering)或蒸鍍(evaporation)等物理氣相沉積法(PVD)來完成。

前案2所公開的方法，則是在一絕緣封裝本體(insulating package body)上覆蓋一由鋁、銅、鐵鎳(FeNi)、錫(Sn)，或鋅(Zn)等材質所構成的導電性遮蔽層(conductive shielding layer)，以藉此避免被包裹於該絕緣封裝本體內的多數晶片模組(chip modules)受電磁波的干擾；其中，在該絕緣封裝本體上覆蓋該導電性遮蔽層之前，還可對該絕緣封裝本體施予一處理以藉此提升該導電性遮蔽層於該絕緣封裝本體上的附著性，而該導電性遮蔽層則可採用無電鍍(electroless plating)加工方式來完成。

經上述說明可知，尋求不同的解決方法以改善經封裝之電子零組件的電磁波干擾(EMI)問題，甚或是提升經封裝之電子零組件的後端應用，是此技術領域的相關技術人員所待突破的難題。

因此，本發明之目的，即在提供一種於電子元件上製作電磁波干擾之遮蔽層的方法。

於是，本發明於電子元件上製作電磁波干擾之 遮蔽層的方法，包含以下步驟：一提供電子元件步驟、一表面粗化步驟、一活性層形成步驟；及一無電鍍步驟。該提供步驟是提供一電子元件，該電子元件具有一絕緣基材、一配置於該絕緣基材上的元件本體，及一包覆元件本體的絕緣體。該表面粗化步驟是粗化該電子元件的外表面至少部分區域以形成一粗化表面。該活性層形成步驟是於該粗化表面上形成一包含活性材料之活性層。該無電鍍步驟是對該活性層施予一無電鍍以於該活性層上形成一金屬遮蔽層。

此外，本發明另一種於電子元件上製作電磁波干擾之遮蔽層的方法，包含以下步驟：一提供電子元件步驟、一活性層形成步驟；及一無電鍍步驟。該提供電子元件步驟是提供一電子元件，該電子元件具有一絕緣基材、一配置於該絕緣基材的元件本體，及一包覆該元件本體的絕緣體。該活性層形成步驟是於該電子元件的外表面至少部分區域上形成一包含活性材料的活性層。該無電鍍步驟是對該活性層施予一無電鍍以於該活性層上形成一金屬遮蔽層。

本發明之主要功效在於，透過活性層形成步驟及無電鍍步驟於電子元件表面形成金屬遮蔽層，並進一步利用表面粗化以提升電子元件與無電鍍步驟所完成之金屬遮蔽層間的附著性。

2‧‧‧電子元件

21‧‧‧絕緣基材

211‧‧‧底面

212‧‧‧頂面

22‧‧‧元件本體

23‧‧‧絕緣體

231‧‧‧頂面

24‧‧‧外表面

240‧‧‧粗化表面

241‧‧‧頂面

242‧‧‧側面

25‧‧‧第一配線

26‧‧‧第二配線

27‧‧‧金屬層

3‧‧‧活性層

30‧‧‧活性油墨

300‧‧‧預定圖案

31‧‧‧第一預定區域

32‧‧‧第二預定區域

4‧‧‧金屬遮蔽層

5‧‧‧保護遮蔽層

6‧‧‧上電子元件

61‧‧‧引腳

91‧‧‧保護膜

92‧‧‧噴嘴

93‧‧‧雷射光束

94‧‧‧遮罩層

941‧‧‧預定圖案

S1‧‧‧提供電子元件步驟

S2‧‧‧保護膜貼附步驟

S3‧‧‧表面粗化步驟

S4‧‧‧活性層形成步驟

S41‧‧‧遮罩層設置程序

S42‧‧‧活性材料噴塗程序

S43‧‧‧遮罩層移除程序

S5‧‧‧無電鍍步驟

S6‧‧‧圖案形成步驟

S7‧‧‧保護遮蔽層形成步驟

本發明之其他的特徵及功效，將於參照圖式的 實施方式中清楚地呈現，其中：圖1是一流程圖，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的一第一較佳實施例；圖2是一元件製作流程之示意圖，說明本發明第一較佳實施例的一提供步驟、一保護膜貼附步驟，及一表面粗化步驟；圖3是一元件製作流程之示意圖，說明本發明第一較佳實施例之一活性層形成步驟，及一無電鍍步驟；圖4是一流程圖，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的一第二較佳實施例；圖5是一立體圖，說明本發明第二較佳實施例之一電子元件的細部結構；圖6是一元件製作流程之示意圖，說明本發明第二較佳實施例之一活性層形成步驟、一圖案形成步驟，及一無電鍍步驟；圖7是一流程圖，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的一第三較佳實施例；圖8是一元件製作流程之示意圖，說明本發明第三較佳實施例之一無電鍍步驟，及一保護遮蔽層形成步驟；圖9是一立體圖，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的一第四較佳實施例之一電子元件的細部結構；圖10是一元件製作流程之示意圖，說明本發明第四較佳實施例之一活性層形成步驟、一圖案形成步驟，及一無 電鍍步驟；圖11是一立體圖，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的一第五較佳實施例之一電子元件的細部結構；圖12是一元件製作流程之示意圖，說明本發明第五較佳實施例之一活性層形成步驟、一圖案形成步驟，及一無電鍍步驟；圖13是一流程圖，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的一第六較佳實施例；圖14是一元件製作流程之示意圖，說明本發明第六較佳實施例之一活性層形成步驟的一遮罩層設置程序、一活性材料噴塗程序，及一遮罩層移除程序；圖15是一元件製作流程之示意圖，說明本發明第六較佳實施例之一圖案形成步驟、一無電鍍步驟，及一保護遮蔽層形成步驟；及圖16是一局部剖視示意圖，說明由本發明第四與第六較佳實施例所完成之具有電磁波干擾遮蔽層之電子元件的一後端應用。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖1、圖2與圖3，本發明於電子元件上製作電磁波干擾之遮蔽層的方法的第一較佳實施例，包含以下步驟：一提供電子元件步驟S1、一保護膜貼附步驟S2、 一表面粗化步驟S3、一活性層形成步驟S4，及一無電鍍步驟S5。

參閱圖1及圖2，提供電子元件步驟S1是提供一如圖2所示之電子元件2。電子元件2具有一絕緣基材21、一配置於絕緣基材21上的元件本體22、一配置於絕緣基材21上並包覆元件本體22的絕緣體23，及多數電連接元件本體22的第一配線25。其中，絕緣基材21包括一底面211、一頂面212，及複數位於底面211及頂面212間的側面，絕緣體23係設於絕緣基材21的頂面212而具有一頂面231及複數側面，且外觀尺寸與絕緣基材21相對應。 第一配線25配置於絕緣基材21上並裸露於絕緣基材21之底面211外。

需說明的是，在本實施例中，整體而言，電子元件2具有一外表面24，外表面24包括絕緣基材21的複數側面及絕緣體23的頂面231及複數側面。其中，絕緣基材21用以供元件本體22安裝固定並提供第一配線25與元件本體22電性連結，元件本體22為一通電後產生特定運作功能的晶粒，而絕緣體23其材質為一合成樹脂，可保護元件本體22不受環境的影響並保持元件本體22運作穩定性。然於其他實施例中，電子元件2不限於上述第一實施例的構裝形式，亦可為例如絕緣體23進一步包覆絕緣基材21，第一配線25亦可自絕緣體23側面延伸而出。

再參閱圖1與圖2，保護膜貼附步驟S2是於絕緣基材21的底面211貼附一保護膜91，以保護元件本體 22及第一配線25免於遭受後續程序的損害。此處需說明的是，保護膜貼附步驟S2並非本實施例之必要步驟，本發明於實際實施時，也可省略保護膜貼附步驟S2。

又，參閱圖1與圖2，表面粗化步驟S3是粗化電子元件2的外表面24以形成一粗化表面240。

需說明的是，為提升絕緣體23與後續製程所形成的一金屬遮蔽層4之間的附著性(配合參閱圖3)，本發明於實施活性層形成步驟S4之前，是先對電子元件2的外表面24施予噴砂程序(sandblasting process)以形成粗化表面240，使外表面24的表面粗糙度提高，並藉此提升電子元件2外表面24與金屬遮蔽層4間的接觸面積，從而改善電子元件2之外表面24與金屬遮蔽層4間的附著性。然粗化表面240亦可由其他粗化製程所形成，例如以特定化學藥劑蝕刻。再者，於其他實施例中，也可省略表面粗化步驟S3。

參閱圖1與圖3，活性層形成步驟S4是採用一噴嘴92噴塗一包含活性材料之活性油墨30於電子元件2之粗化表面240，使電子元件2之粗化表面240上形成一活性層3，並使活性層3予以固化(curing)。較佳地，活性層3含有一選自下列群組的催化性金屬源：鈀(Pd)、鉑(Pt)、金(Au)、銀(Ag)、銅(Cu)，及前述催化性金屬源的一組合。

需說明的是，活性層形成步驟S4除了可透過噴塗一活性油墨30於電子元件2上形成一活性層3以外，也 可透過數位印刷、網印、移印、轉印、浸鍍或粉體塗裝等方式，其同樣能達到形成一活性層3於電子元件2上，並不以本實施例所揭露的噴塗一活性油墨30的加工方式為限。

於另一實施例中，活性層形成步驟S4中，可直接噴塗一活性油墨30於電子元件2之外表面24，使電子元件2之外表面24上形成一活性層3，並使活性層3予以固化(curing)。

在此實施例中，絕緣基材21與絕緣體23是由聚碳酸酯(PC)所組成，且活性油墨30中具有乙酸乙酯(Ethyl Acetate)的化學介質，藉由乙酸乙酯(Ethyl Acetate)的化學介質微腐蝕聚碳酸酯的表面，使外表面24的表面粗糙度提高，從而改善電子元件2之外表面24與金屬遮蔽層4間的附著性，而無需第一實施例的表面粗化步驟S3。

又，各種材料的耐化學腐蝕性能不同，故活性油墨30中的化學介質須依據不同絕緣基材21與絕緣體23的材料而定，並不以本實施例所揭露的活性油墨30為限。

再參閱圖1與圖3，無電鍍步驟S5是對電子元件2的活性層3施予一無電鍍，以於活性層3上形成一金屬遮蔽層4。在本實施例之無電鍍步驟S5中，是將電子元件2沉浸於化學鍍液中，化學鍍液中的金屬離子會首先在活性層3的催化性金屬上被還原，而這些被還原的金屬晶核本身又成為化學鍍液中金屬離子的催化層，使還原反應繼續在這些新的晶核表面上進行。經一段時間後，形成前 述的金屬遮蔽層4在電子元件2上。電子元件2藉由金屬遮蔽層4的包覆，使得電子元件2的運作可避免受到電磁波干擾(electromagnetic interference EMI)。

需說明的是，適用於本實施例之金屬遮蔽層4是由銅金屬或鎳金屬所構成，金屬遮蔽層4的總厚度是大於等於6μm。較佳地，在本實施例中，金屬遮蔽層4是由鎳金屬所構成，且金屬遮蔽層4的總厚度是介於6μm至8μm間。

參閱圖4、圖5與圖6，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的第二較佳實施例，大致上是相同於第一較佳實施例，其不同處是在於，於無電鍍步驟S5前還包含一圖案形成步驟S6；此外，如圖5所示，電子元件2還具有多數配置於絕緣體23上並裸露於絕緣體23頂面231的第二配線26，且第二配線26與元件本體22電性連接。

如圖6所示，圖案形成步驟S6是採用一雷射光束93去除活性層3的一第一預定區域31，以使活性層3具有一預定圖案300。活性層3的第一預定區域31是位處於電子元件2之絕緣體23頂面231，且具有預定圖案300之活性層3是覆蓋並接觸第二配線26。此處需說明的是，活性層3之預定圖案300的圖形是依據配置並裸露於絕緣體23頂面231之第二配線26的外形為基礎，使預定圖案300能與各第二配線26的外形尺寸相配合。

此處需說明的是，本實施例實施圖案形成步驟 S6，係為使後續無電鍍步驟S5所完成的金屬遮蔽層4得以覆蓋且接觸第二配線26，其主要目的在於，利用接觸於第二配線26的金屬遮蔽層4以供應射頻天線(RF antenna)，甚或是疊層封裝(stacked package on package，以下稱POP)等技術的後端應用。關於前述後端應用，容後說明。

參閱圖7與圖8，是本發明於電子元件上製作電磁波干擾之遮蔽層的方法的第三較佳實施例，大致與第二較佳實施例相同，其不同之處在於，無電鍍步驟S5後還包含一保護遮蔽層形成步驟S7，以於金屬遮蔽層4上形成一保護遮蔽層5。適用於本實施例之保護遮蔽層形成步驟S7之實施手段，是選自化學鍍加工、濺鍍加工，及蒸鍍加工其中至少一種。

在本實施例中，金屬遮蔽層4的材質選用銅金屬，保護遮蔽層形成步驟S7是對金屬遮蔽層4施予化學鍍加工，以於金屬遮蔽層4上形成由鎳金屬所構成的保護遮蔽層5，金屬遮蔽層4與保護遮蔽層5的總厚度是大於等於6μm。較佳地，在本實施例中，金屬遮蔽層4與保護遮蔽層5的總厚度是介於6μm至間8μm間。

需說明的是，保護遮蔽層形成步驟S7除了可透過化學鍍加工方式形成保護遮蔽層5以外，也可透過濺鍍或蒸鍍等方式，其同樣能達到保護金屬遮蔽層4的功效，並不以本實施例所揭露的化學鍍加工方式為限。

此處需進一步說明的是，由於金屬遮蔽層4的材質是選用銅金屬，而銅金屬容易與氧反應生成一阻值較 高的氧化銅金屬，進而使電磁波遮蔽的效果降低。因此，本實施例利用鎳金屬做為保護遮蔽層5以避免電磁波遮蔽的效果降低。但保護遮蔽層5也可使用例如不銹鋼金屬(stainless steel)，其同樣能達到保護金屬遮蔽層4的功效，並不以本實施例所揭露的鎳金屬材料為限。

參閱圖9與圖10，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的第四較佳實施例，大致與第三較佳實施例相同，其不同之處在於，本實施例電子元件2是如圖9所示，還具有一金屬層27，藉由金屬遮蔽層4(配合參閱圖10)直接與金屬層27接觸的設計，可提高電磁遮蔽的效果。且圖案形成步驟S6還以雷射光束93去除活性層3的一第二預定區域32。

在本實施例中，電子元件2的金屬層27是配置於絕緣基材21與絕緣體23之間，且外型尺寸大小與絕緣基材21相對應，並平面延伸以裸露於粗化表面240之側面242外，且與元件本體21未電性連結。又，如圖10所示，活性層3的第二預定區域32是對應於電子元件2的金屬層27。

需說明的是，本實施例還以雷射光93去除活性層3之第二預定區域32的目的在於，確保金屬層27於後續之無電鍍步驟S5時，金屬層27可有效地與金屬遮蔽層4相接通。在本實施例中，金屬層27材質是選用銅金屬。另需說明的是，金屬層27也可使用鎳金屬，同樣能達到提高電磁遮蔽的功效，並不以本實施例所揭露的銅金屬材料為 限。

參閱圖11與圖12，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的第五較佳實施例，大致上是相同於第一與第四較佳實施例，其不同處是在於，本實施例之電子元件2是如圖11所示具有金屬層27，但於電子元件2之粗化表面240的頂面241未裸露出有第四較佳實施例之第二配線26(配合參圖9)。

更詳細地來說，如圖12所示，本發明第五較佳實施例於實施完活性層形成步驟S4後所實施的圖案形成步驟S6，僅使用雷射光束93去除活性層3的第二預定區域32，以使金屬層27裸露於外。此外，於完成圖案形成步驟S6後，僅實施無電鍍步驟S5以使化學鍍液中的金屬離子在活性層3的催化性金屬上被還原，而這些被還原的金屬晶核本身又成為化學鍍液中金屬離子的催化層，使還原反應繼續在這些新的晶核表面上進行，從而於活性層3上形成金屬遮蔽層4。

在本實施例中，金屬層27材質是選用銅金屬。藉由金屬遮蔽層4透過直接與金屬層27接觸的設計，可提高電磁遮蔽的效果。

參圖13、圖14與圖15，說明本發明於電子元件上製作電磁波干擾之遮蔽層的方法的第六較佳實施例，大致上是相同於第四較佳實施例，其不同處是在於活性層形成步驟S4，且圖案形成步驟S6並未實施在如圖10之圖案形成步驟S6所示的活性層3之第一預定區域31。在本發 明第六較佳實施例中，活性層形成步驟S4包括以下程序：一遮罩層設置程序S41、一活性材料噴塗程序S42，及一遮罩層移除程序S43。如圖14所示，遮罩層設置程序S41是在電子元件2之頂面，設置一具有一預定圖案941的遮罩層94，且遮罩層94之預定圖案941裸露出電子元件2的第二配線26。

活性材料噴塗程序S42是採用噴嘴92透過遮罩層94噴塗活性油墨30至電子元件2的粗化表面240，以使裸露於遮罩層94之預定圖案941外的粗化表面240上形成有活性層3。遮罩層移除程序S43是自電子元件2的頂面移除遮罩層94，以於電子元件2的粗化表面240上留下具有預定圖案300的活性層3，活性層3的預定圖案300是互補於遮罩層94之預定圖案941，且具有預定圖案300之活性層3是覆蓋並接觸第二配線26。其中，第二配線26是裸露於粗化表面240之頂面241外。

同樣地，本實施例於無電鍍步驟S5前，亦採用雷射光束93去除活性層3的第二預定區域32(同時配合參圖14與圖15)，以裸露出金屬層27，並於完成圖案形成步驟S6後，依序實施無電鍍步驟S5以形成金屬遮蔽層4，並實施保護遮蔽層形成步驟S7以形成保護遮蔽層5。

此處值得一提的是，本發明第二、第三、第四與第六較佳實施例之活性層3之預定圖案300所覆蓋的第二配線26，可在無電鍍步驟S5後與金屬遮蔽層4相互接觸並形成電性導通，使得前述各較佳實施例之電子元件可應 用於射頻天線，甚或是疊層封裝(POP)等技術。

參圖16，以POP技術舉例來說，本發明前述各較佳實施例於電子元件2之粗化表面240的頂面241裸露出第二配線26，且第二配線26與其下方的元件本體22電連接，亦因第二、第三與第四較佳實施例所實施的圖案形成步驟S6，或第六較佳實施例所實施之活性層形成步驟S4，而得以在無電鍍步驟S5後與其上方的金屬遮蔽層4相互接觸並電性導通。因此，位處於第二配線26上的金屬遮蔽層4可作為實施POP技術時的電極焊墊(bonding pad)使用，以供應一個上電子元件6的引腳(lead)61接合於其上。藉此，可減少電子零組件所佔用的空間，以使電子產品達到輕薄短小化的功效。

綜上所述，本發明於電子元件上製作電磁波干擾之遮蔽層的方法及具有該電磁波干擾遮蔽層的電子元件產品，一方面透過活性層3在電子元件2的絕緣表面以無電鍍步驟S5形成金屬遮蔽層4，並利用表面粗化以提升電子元件2與無電鍍步驟S5所完成之金屬遮蔽層4間的附著性。另一方面也借助了圖案形成步驟S6以使裸露於粗化表面240外的第二配線26，得以在完成無電鍍步驟S5後與金屬遮蔽層4相互接觸，有利於POP等技術的後端應用。此外，還以雷射光束93去除活性層3的一第二預定區域32，藉由金屬遮蔽層4直接與金屬層27接觸的設計，可提高電磁遮蔽的效果，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而 已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

2‧‧‧電子元件

21‧‧‧絕緣基材

211‧‧‧底面

212‧‧‧頂面

22‧‧‧元件本體

23‧‧‧絕緣體

231‧‧‧頂面

24‧‧‧外表面

240‧‧‧粗化表面

25‧‧‧第一配線

3‧‧‧活性層

30‧‧‧活性油墨

4‧‧‧金屬遮蔽層

91‧‧‧保護膜

92‧‧‧噴嘴

S1‧‧‧提供電子元件步驟

S2‧‧‧保護膜貼附步驟

S3‧‧‧表面粗化步驟

S4‧‧‧活性層形成步驟

S5‧‧‧無電鍍步驟

Claims (8)

1. 一種於電子元件上製作電磁波干擾之遮蔽層的方法，包含以下步驟：一提供電子元件步驟：提供一電子元件，該電子元件具有一絕緣基材、一配置於該絕緣基材的元件本體，及一包覆該元件本體的絕緣體，其中，該絕緣基材包括一頂面、一底面及複數位於該頂面及底面間的側面，該絕緣體係設於該絕緣基材之頂面而具有一頂面及複數側面，該電子元件的一外表面包括該絕緣基材的該等側面及該絕緣體的該頂面及該等側面；一保護膜貼附步驟：於該絕緣基材的該底面貼附一保護膜，以保護該元件本體；一表面粗化步驟：粗化該電子元件的外表面至少部分區域以形成一粗化表面；一活性層形成步驟：於該粗化表面上形成一包含活性材料之活性層；及一無電鍍步驟：對該活性層施予一無電鍍以於該活性層上形成一金屬遮蔽層。
2. 如請求項1所述的於電子元件上製作電磁波干擾之遮蔽層的方法，其中，該電子元件還具有多數分別配置於該絕緣體並電連接該元件本體的配線，且該無電鍍步驟所形成的該金屬遮蔽層與該等配線相互接觸並電性導通。
3. 如請求項1所述的於電子元件上製作電磁波干擾之遮蔽 層的方法，更包括於該無電鍍步驟後於該金屬遮蔽層上形成一保護遮蔽層。
4. 如請求項1所述的於電子元件上製作電磁波干擾之遮蔽層的方法，其中，該電子元件還具有一位於該絕緣基材及該絕緣體間且與該元件本體未電性連結的金屬層，且該無電鍍步驟中係令該金屬遮蔽層與該金屬層電性連結。
5. 如請求項1、3或4中任一項所述的於電子元件上製作電磁波干擾之遮蔽層的方法，其中，於該無電鍍步驟前還包含一圖案形成步驟，該圖案形成步驟是採用一雷射光束去除該活性層的一預定區域，以使該活性層具有一預定圖案，該元件本體藉由該預定圖案而與該金屬遮蔽層電性連結。
6. 如請求項1所述的於電子元件上製作電磁波干擾之遮蔽層的方法，其中，該活性層形成步驟包括以下程序：在該粗化表面一預定區域設置一具有一預定圖案的遮罩層；透過該遮罩層噴塗一活性材料至該粗化表面，以使裸露於該遮罩層之該預定圖案外的粗化表面上形成有該活性層；及自該粗化表面移除該遮罩層。
7. 如請求項3所述的於電子元件上製作電磁波干擾之遮蔽層的方法，其中，該金屬遮蔽層包含銅金屬或鎳金屬，該保護遮蔽層包含鎳金屬。
8. 如請求項7所述的於電子元件上製作電磁波干擾之遮蔽層的方法，其中，該金屬遮蔽層與該保護遮蔽層的總厚度是大於或等於6μm。