TWI387081B - Integrated circuit package structure and packaging method - Google Patents

Description

積體電路封裝結構及封裝方法

本發明是有關於一種積體電路封裝結構及封裝方法，特別是有關於一可降低積體電路封裝厚度之積體電路封裝結構及其封裝方法。

隨著電子元件技術之發展，積體電路(integrated circuit)已取代電晶體及真空管等用以傳遞電子訊號或作運算用途電子零件，使得電子產品，如電視、收音機可較數十年前之產品相對輕薄短小。然而，積體電路晶片需經由封裝(package)之方式，以固定及電性連接於電路基板上，及防潮溼水氣之侵襲。

習知技藝之積體電路晶片之封裝技術，其藉將一個或多個晶片連接至一印刷電路板(printed circuit board,PCB)或印刷電路卡(printed circuit card)等基板上。而晶片可以多種方式連接基板。常見的連接方式如打金線式(wire bonding)，藉由晶片元件處到基板連接點的極細微金線作電性連接。另外一種則覆晶(flip chip)之方式，以錫塊(solder bump)作為晶片的實體接觸及電性連接。

由於消費者對於電子產品之功能要求亦日漸增多，因此如何突破半導體製造與積體電路設計之技術，以製造功能更為強大之高頻晶片，顯然已成為今日研究上之重要課題。然而，對於採用高頻晶片之半導體封裝件而言，其運作過程中往往具有極為嚴重的電磁波問題，此係由 於高頻晶片進行運算或傳輸時往往會產生很強的電磁波，而此電磁波則透過封裝膠體傳達至外界，造成周圍電子裝置的電磁干擾(electronic magnetic interference,EMI)問題，同時亦可能降低封裝件之電性品質與散熱效能，形成高頻半導體封裝件的一大問題。

一般習知的解決方式為一金屬殼體11覆蓋於封裝件12上，並將金屬殼體11接地或與電路基板13電性連接，以解決電磁干擾的問題，如第1圖所示。然而，受限於製程技術的限制，目前金屬殼體11之厚度僅能控制於0.2公釐(mm)左右，而無法進一步將其薄形化。此外，金屬殼體11需以沖切(punch)、壓製(press)或模造(molding)成形之方式製作以完全吻合電路基板13。再者，金屬殼體接地之接置方式，多半需以人工方式完成，難以進行自動化量產，而不符封裝技術輕型化、低成本、高量產等發展趨勢，實為高頻晶片封裝上的障礙。

此外，亦有相關從業人員開發出利用導電漆(conductive coating material)或真空濺鍍(vapor deposition)之方式，於封裝件上設置一層電磁波遮蔽結構。然而，導電漆不但價格昂貴，且易受溫度、溼度等影響而脫落。而真空濺鍍受限於目前技術之限制，其所形成之金屬薄膜厚度過薄(約1~5μm)，無法有效發揮電磁波遮蔽之功能。再者，雖亦有從業人員開發出利用電鍍的方式製作電磁防護層，然而其需利用酸性液體，如硫酸作為電解液，而屬於濕製程(wet process)，易 產生對人體有害物質，而無法符合日益嚴密之環保規範。此外，由於酸性電解液易腐蝕晶片封裝層，導致生產良率下降。

有鑑於上述習知技藝之問題，本發明之目的就是在提供一種積體電路封裝結構及方法，以解決習知技藝之積體電路封裝結構厚度無法有效降低，以應用於日益輕薄短小之電子產品中。

根據本發明之目的，提出一種積體電路封裝結構，包含一電路基板、一封裝件、一黏著層及一金屬薄膜。封裝件係設置於電路基板上。黏著層係附著於封裝件之外側。金屬薄膜係貼附於黏著層上，且金屬薄膜係與電路基板電性連接，以形成一電磁波遮蔽結構。

其中，金屬薄膜係以一膜內裝飾成形方式或一壓差吸附貼合方式貼附於黏著層上。

其中，金屬薄膜係為一銅箔或一鋁箔等金屬箔，金屬薄膜係以一電解方式或一滾壓方式所製成。

其中，金屬薄膜係以一點焊、雷射熔接或點錫球之方式與電路基板電性連接。

此外，本發明更提出一種積體電路封裝方法，包含下列步驟。首先，提供一封裝件，其係設置於一電路基板上。接著，附著一黏著層至封裝件之外側。再者，貼附一金屬薄膜至黏著層。最後電性連接金屬薄膜至電路基板，以形成一電磁波遮蔽結構。

其中，金屬薄膜係以一膜內裝飾成形方式或一壓差吸附貼合方式貼附於黏著層上。

其中，金屬薄膜係為一銅箔或一鋁箔，但並不以此為限。

其中，銅箔係以一電解方式或一滾壓方式所製成。

其中，金屬薄膜係以一點焊、雷射熔接或點錫球之方式與電路基板電性連接。

其中，金屬薄膜係進行一表面後處理製程，此表面後處理製程係設置一鍍材於金屬薄膜上。

其中，表面後處理製程係為真空蒸鍍(Vacuum evaporation)、真空濺鍍(Vacuum sputtering deposition)、真空離子鍍(Vacuum ion plating)、電鍍(Electroplating)或無電鍍法(Electroless plating)。

其中，鍍材係為不銹鋼、鎳、鉻、鈦、鎳鉻合金、銅合金或鋁合金。

承上所述，依本發明之積體電路封裝結構及封裝方法，可藉由黏著層將金屬薄膜貼附於封裝件上，並使金屬薄膜與電路基板電性連接以形成一電磁波遮蔽結構，而可達到降低封裝厚度之效果。此外，由於本發明之封裝結構及方法為乾式製程(dry process)，可避免電鍍所需之導電液產生有害物質或損害封裝件之問題。

請參閱第2圖及第3圖，其分別係為本發明之積體電路封裝結構及方法之立體圖及剖視圖。圖中，積體電路封裝結構包含一電路基板21、一封裝件22、一黏著層23及一金屬薄膜24。

電路基板21可為印刷電路板(printed circuit board)。封裝件22可以一封裝塑膠221包覆一顆或多顆積體片路晶片222，而構成一系統晶片(system in chip,SIC)之封裝體。其中，積體電路晶片211可為一基頻晶片(base band chip)、一射頻晶片(radio frequency chip)或一數位訊號處理器(digital signal processor,DSP)。

黏著層23可以樹脂來實施，如環氧樹脂(epoxy)。金屬薄膜24可為銅箔或鋁箔等金屬箔片(metal foil)，利用電解方式或滾壓方式所製成，且金屬薄膜24藉由黏著層23貼附於封裝件22上。其中，金屬薄膜24可以點焊、雷射熔接或錫球點焊方式與電路基板21電性連接，以形成一電磁波遮蔽結構。此外，金屬薄膜24可以一膜內裝飾(in-mold decoration,IMD)，亦稱為薄膜射出法，或壓差吸附貼合等表面黏著技術(surface mount technology,SMT)方式，將金屬薄膜24藉由壓力彎折後貼附於黏著層23上。其中，金屬薄膜24亦可先貼附於封裝件22後，再將黏著層23附著於金屬薄膜24之外層及封裝件22上，以固定金屬薄膜24於封裝件22上，如第4圖所示。由於金屬薄膜24之厚度非常薄，其與黏著層23貼附成形於封裝件22上所增加的厚度(僅約1μm至300μm 左右)，遠較習知技藝，利用金屬殼體(約0.2mm)之厚度為薄，因此可大幅降低總封裝厚度，以達成輕薄短小之設計要求。再者，金屬薄膜24可再藉由一表面後處理製程設置一鍍材(未繪示於圖中)，鍍材之材質可為不銹鋼、鎳、鉻、鈦、鎳鉻合金、銅合金與鋁合金等。此鍍材可防止金屬薄膜24受到外在的影響而腐蝕，因此對環境有較佳的防護能力。

請參閱第5圖，其係為本發明之積體電路封裝方法之第一步驟流程圖。其中，積體電路封裝方法包含下列步驟：

S11：提供一封裝件22，此封裝件22係設置於一電路基板21上。

S12：附著一黏著層23至封裝件22之外側。

S13：貼附一金屬薄膜24至黏著層23。

S14：電性連接金屬薄膜24至電路基板21，以形成一電磁波遮蔽結構。

請參閱第6圖，其係為本發明之積體電路封裝方法之第二步驟流程圖。其中，積體電路封裝方法包含下列步驟：

S21：提供一封裝件22，此封裝件22係設置於一電路基板21上。

S22：貼附一金屬薄膜24至封裝件22之外側。

S23：附著一黏著層之金屬箔膜24外側及封裝件22。

S24：電性連接金屬薄膜至電路基板上，以形成一電磁波 遮蔽結構。如第7圖所示。

其中，上述步驟流程之電路基板21可為印刷電路板(printed circuit board)，封裝件22可為一基頻晶片(base band chip)、一射頻晶片(radio frequency chip)或一數位訊號處理器(DSP)，包覆於封裝塑膠中以成型為封裝體。黏著層23可為環氧樹脂(epoxy)，金屬薄膜24可為銅箔或鋁箔，利用電解方式或滾壓方式所成型。金屬薄膜24更可以點焊、雷射熔接或錫球點焊方式電性連接於電路基板21，以形成一電磁波遮蔽結構。此外，金屬薄膜24利用模內裝飾(in-mold decoration,IMD)或壓差吸附方式貼附於黏著層23上，將其結合固定於封裝件上。另外，金屬薄膜24更可進行一表面後處理製程，此表面後處理製程對金屬薄膜24之表面以物理金屬塗層方式鍍上一層鍍材，此表面後處理製程可為真空蒸鍍、真空濺鍍、真空離子鍍、電鍍或無電鍍法，以增加金屬薄膜24之抗腐蝕或抗銹蝕之能力。

綜上所述，本發明積體電路封裝結構及方法，其功效在於可藉由將金屬薄膜黏接於封裝件上，當金屬薄膜接地或電性連接電路基板時，並可形成一薄片形電磁波遮蔽結構，不但可遮蔽高頻電磁波以避免其干擾晶片正常運作，並可降低整體封裝厚度，以適合日益輕薄短小之電子產品。

本發明積體電路封裝結構及方法，其另一功效在於貼附成型之過程中均為乾式製程(dry process)，不會產生 對人體有害物質，及酸性電解液侵蝕晶片之問題。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

11‧‧‧金屬殼體

12、22‧‧‧封裝件

13、21‧‧‧電路基板

221‧‧‧封裝塑膠

222‧‧‧積體電路晶片

23‧‧‧黏著層

24‧‧‧金屬薄膜

S11~S14、S21~S24‧‧‧步驟流程

第1圖係為習知技藝之抗電磁波干擾晶片封裝結構之示意圖；第2圖係為本發明之積體電路封裝結構一實施例之立體圖；第3圖係為本發明之積體電路封裝結構一實施例之剖視圖；第4圖係為本發明之積體電路封裝之另一實施例之立體圖；第5圖係為本發明之積體電路封裝方法之第一步驟流程圖；第6圖係為本發明之積體電路封裝方法之第二步驟流程圖；及第7圖係為本發明之積體電路封裝結構另一實施例之剖視圖。

21‧‧‧電路基板

22‧‧‧封裝件

221‧‧‧封裝塑膠

222‧‧‧積體電路晶片

23‧‧‧黏著層

24‧‧‧金屬薄膜

Claims (44)

1. 一種積體電路封裝結構，包含：一電路基板；一封裝件，係設置於該電路基板上；一黏著層，係附著於該封裝件之外側；一金屬薄膜，係貼附於該黏著層上，該金屬薄膜係連接該電路基板。
2. 如申請專利範圍第1項所述之積體電路封裝結構，其中該金屬薄膜係以一膜內裝飾(in-mold-decoration,IMD)成形方式或一壓差吸附貼合方式貼附於該黏著層上。
3. 如申請專利範圍第2項所述之積體電路封裝結構，其中該金屬薄膜係為一銅箔或一鋁箔。
4. 如申請專利範圍第3項所述之積體電路封裝結構，其中該金屬薄膜係以一電解沈積方式或一滾軋壓延方式所製成。
5. 如申請專利範圍第1項所述之積體電路封裝結構，其中該金屬薄膜係以一點焊、雷射熔接或錫球點接之方式與該電路基板電性連接。
6. 如申請專利範圍第1項所述之積體電路封裝結構，其中該黏著層係為一環氧樹脂所製成。
7. 如申請專利範圍第1項所述之積體電路封裝結構，其中該黏著層與該金屬薄膜之厚度為1至300μm。
8. 如申請專利範圍第1項所述之積體電路封裝結構，其中該封裝件係由一封裝塑膠包覆一積體電路晶片所構成。
9. 如申請專利範圍第1項所述之積體電路封裝結構，其中更具有一鍍材，該鍍材係設置於該金屬薄膜之一側。
10. 如申請專利範圍第9項所述之積體電路封裝結構，其中該鍍材係為不銹鋼、鎳、鉻、鈦、鎳鉻合金、銅合金或鋁合金。
11. 一種積體電路封裝方法，包含以下步驟：提供一封裝件，該封裝件係設置於一電路基板上；附著一黏著層至該封裝件之外側；以及貼附一金屬薄膜至該黏著層。
12. 如申請專利範圍第11項所述之積體電路封裝方法，更包含電性連接該金屬薄膜至該電路基板的步驟。
13. 如申請專利範圍第11項所述之積體電路封裝方法，其中該金屬薄膜係以一膜內裝飾(in-mold-decoration,IMD)成形方式或一壓差吸附貼合方式貼附於該黏著層上。
14. 如申請專利範圍第13項所述之積體電路封裝方法，其中該金屬薄膜係為一銅箔或一鋁箔。
15. 如申請專利範圍第14項所述之積體電路封裝方法，其中該金屬薄膜係以一電解沈積方式或一滾軋壓延方式所製成。
16. 如申請專利範圍第12項所述之積體電路封裝方法，其中該金屬薄膜係以一點焊、雷射熔接或錫球點接之方式與該電路基板電性連接。
17. 如申請專利範圍第11項所述之積體電路封裝方法，其中該黏著層係為一環氧樹脂所製成。
18. 如申請專利範圍第11項所述之積體電路封裝方法，其中該黏著層與該金屬薄膜之厚度為1至300μm。
19. 如申請專利範圍第11項所述之積體電路封裝方法，其中該封裝件係由一封裝塑膠包覆一積體電路晶片所構成。
20. 如申請專利範圍第11項所述之積體電路封裝方法，其中該 金屬薄膜係進行一表面後處理製程，該表面後處理製程係設置一鍍材於該金屬薄膜上。
21. 如申請專利範圍第20項所述之積體電路封裝方法，其中該表面後處理製程係為真空蒸鍍(Vacuum evaporation)、真空濺鍍(Vacuum sputtering deposition)、真空離子鍍(Vacuum ion plating)、電鍍(Electroplating)或無電鍍法(Electroless plating)。
22. 如申請專利範圍第20項所述之積體電路封裝方法，其中該鍍材係為不銹鋼、鎳、鉻、鈦、鎳鉻合金、銅合金或鋁合金。
23. 一種積體電路封裝結構，包含：一電路基板；一封裝件，係設置於該電路基板上；一金屬薄膜，係貼附於該封裝件上，該金屬薄膜係連接該電路基板；及一黏著層，係附著於該金屬薄膜及該封裝件之外側。
24. 如申請專利範圍第23項所述之積體電路封裝結構，其中該金屬薄膜係以一膜內裝飾(in-mold-decoration,IMD)成形方式或一壓差吸附貼合方式貼附於該黏著層上。
25. 如申請專利範圍第24項所述之積體電路封裝結構，其中該金屬薄膜係為一銅箔或一鋁箔。
26. 如申請專利範圍第25項所述之積體電路封裝結構，其中該金屬薄膜係以一電解沈積方式或一滾軋壓延方式所製成。
27. 如申請專利範圍第23項所述之積體電路封裝結構，其中該金屬薄膜係以一點焊、雷射熔接或錫球點接之方式與該電 路基板電性連接。
28. 如申請專利範圍第23項所述之積體電路封裝結構，其中該黏著層係為一環氧樹脂所製成。
29. 如申請專利範圍第23項所述之積體電路封裝結構，其中該黏著層與該金屬薄膜之厚度為1至300μm。
30. 如申請專利範圍第23項所述之積體電路封裝結構，其中該封裝件係由一封裝塑膠包覆一積體電路晶片所構成。
31. 如申請專利範圍第23項所述之積體電路封裝結構，其中更具有一鍍材，該鍍材係設置於該金屬薄膜之一側。
32. 如申請專利範圍第31項所述之積體電路封裝結構，其中該鍍材係為不銹鋼、鎳、鉻、鈦、鎳鉻合金、銅合金或鋁合金。
33. 一種積體電路封裝方法，包含以下步驟：提供一封裝件，該封裝件係設置於一電路基板上；貼附一金屬薄膜至該封裝件上；以及附著一黏著層至該金屬薄膜及該封裝件之外側。
34. 如申請專利範圍第33項所述之積體電路封裝方法，更包含電性連接該金屬薄膜至該電路基板的步驟。
35. 如申請專利範圍第34項所述之積體電路封裝方法，其中該金屬薄膜係以一膜內裝飾(in-mold-decoration,IMD)成形方式或一壓差吸附貼合方式貼附於該黏著層上。
36. 如申請專利範圍第35項所述之積體電路封裝方法，其中該金屬薄膜係為一銅箔或一鋁箔。
37. 如申請專利範圍第36項所述之積體電路封裝方法，其中該金屬薄膜係以一電解沈積方式或一滾軋壓延方式所製成。
38. 如申請專利範圍第34項所述之積體電路封裝方法，其中該 金屬薄膜係以一點焊、雷射熔接或錫球點接之方式與該電路基板電性連接。
39. 如申請專利範圍第33項所述之積體電路封裝方法，其中該黏著層係為一環氧樹脂所製成。
40. 如申請專利範圍第33項所述之積體電路封裝方法，其中該黏著層與該金屬薄膜之厚度為1~300μm。
41. 如申請專利範圍第33項所述之積體電路封裝方法，其中該封裝件係由一封裝塑膠包覆一積體電路晶片所構成。
42. 如申請專利範圍第33項所述之積體電路封裝方法，其中該金屬薄膜係進行一表面後處理製程，該表面後處理製程係設置一鍍材於該金屬薄膜上。
43. 如申請專利範圍第42項所述之積體電路封裝方法，其中該表面後處理製程係為真空蒸鍍、真空濺鍍、真空離子鍍、電鍍或無電鍍法。
44. 如申請專利範圍第42項所述之積體電路封裝方法，其中該鍍材係為不銹鋼、鎳、鉻、鈦、鎳鉻合金、銅合金或鋁合金。