CN101901799A - 集成电路封装结构及封装方法 - Google Patents

集成电路封装结构及封装方法 Download PDF

Info

Publication number
CN101901799A
CN101901799A CN200910141528XA CN200910141528A CN101901799A CN 101901799 A CN101901799 A CN 101901799A CN 200910141528X A CN200910141528X A CN 200910141528XA CN 200910141528 A CN200910141528 A CN 200910141528A CN 101901799 A CN101901799 A CN 101901799A
Authority
CN
China
Prior art keywords
integrated circuit
metallic film
adhesion layer
package structure
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910141528XA
Other languages
English (en)
Inventor
邱耀弘
范淑惠
庄元立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chenming Mold Industrial Corp
Original Assignee
Chenming Mold Industrial Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chenming Mold Industrial Corp filed Critical Chenming Mold Industrial Corp
Priority to CN200910141528XA priority Critical patent/CN101901799A/zh
Publication of CN101901799A publication Critical patent/CN101901799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明是有关于一种集成电路封装结构及封装方法。该集成电路封装结构包含：一电路基板；一封装件，是设置于该电路基板上；一黏着层，是附着于该封装件的外侧；以及一金属薄膜，是贴附于该黏着层上，该金属薄膜是连接该电路基板。该集成电路封装方法包括以下步骤：提供一封装件，该封装件是设置于一电路基板上；附着一黏着层至该封装件的外侧；以及贴附一金属薄膜至该黏着层。因此，本发明可以降低集成电路整体封装结构的封装体积及厚度，而可用于日益轻薄短小的电子产品。

Description

集成电路封装结构及封装方法
技术领域
本发明涉及一种集成电路封装结构及封装方法，特别是涉及一种可以降低集成电路封装厚度的集成电路封装结构及其封装方法。
背景技术
随着电子元件技术的发展，集成电路(integrated circuit)已取代晶体管及真空管等用以传递电子信号或作运算用途的电子零件，使得电子产品，如电视、收音机可比较数十年前的产品相对轻薄短小。然而，集成电路芯片需经由封装(package)的方式，以固定及电性连接于电路基板上，以防潮湿水气的侵袭。
现有习知技艺的集成电路芯片的封装技术，其藉由将一个或多个芯片连接至一印刷电路板(printed circuit board，PCB)或印刷电路卡(printedcircuit card)等基板上。而芯片可以多种方式连接基板。常见的连接方式如打金线式(wire bonding)，藉由芯片元件处到基板连接点的极细微金线作电性连接。另外一种则是覆晶(flip chip)的方式，以锡块(solder bump)作为芯片的实体接触及电性连接。
由于消费者对于电子产品的功能要求也日渐增多，因此如何突破半导体制造与集成电路设计的技术，以制造功能更为强大的高频芯片，显然已成为当今研究上的重要课题。然而，对于采用高频芯片的半导体封装件而言，其运作过程中往往具有极为严重的电磁波问题，这是由于高频芯片进行运算或传输时往往会产生很强的电磁波，而此电磁波则透过封装胶体传达至外界，造成周围电子装置的电磁干扰(electronic magneticinterference，EMI)问题，同时也可能降低封装件的电性品质与散热效能，形成高频半导体封装件的一大问题。
一般现有习知的解决方式为用一金属壳体11覆盖于封装件12上，并将金属壳体11接地或与电路基板13电性连接，以解决电磁干扰的问题，如图1所示，图1是现有习知技艺的抗电磁波干扰芯片封装结构的示意图。然而，受限于制造工艺技术的限制，目前金属壳体11的厚度仅能控制于0.2毫米(mm)左右，而无法进一步将其薄形化。此外，金属壳体11需以冲切(punch)、压制(press)或模造(molding)成形的方式制作以完全吻合电路基板13。再者，金属壳体接地的接置方式，多半需以人工方式完成，难以进行自动化量产，而不符合封装技术轻型化、低成本、高量产等发展趋势，实为高频芯片封装上的障碍。
此外，也有相关从业人员开发出利用导电漆(conductive coatingmaterial)或真空溅镀(vapor deposition)的方式，在封装件上设置一层电磁波遮蔽结构。然而，导电漆不但价格昂贵，且易受温度、湿度等影响而脱落。而真空溅镀受限于目前技术的限制，其所形成的金属薄膜厚度过薄(约1-5μm)，无法有效发挥电磁波遮蔽的功能。再者，虽然也有从业人员开发出利用电镀的方式制作电磁防护层，然而其需利用酸性液体，如硫酸作为电解液，而属于湿式处理工艺(wet process)，易产生对人体有害物质，而无法符合日益严密的环保规范。此外，由于酸性电解液易腐蚀芯片封装层，会导致生产良率下降。
由此可见，上述现有的集成电路封装结构及封装方法在产品结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的集成电路封装结构及封装方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的集成电路封装结构及封装方法存在的缺陷，而提供一种新的集成电路封装结构及封装方法，所要解决的技术问题是使其解决现有习知技艺的集成电路封装结构厚度无法有效降低的问题，以应用于日益轻薄短小的电子产品中，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路封装结构，包含：一电路基板；一封装件，是设置于该电路基板上；一黏着层，是附着于该封装件的外侧；以及一金属薄膜，是贴附于该黏着层上，该金属薄膜是连接该电路基板。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路封装结构，其中所述的金属薄膜是以一膜内装饰(in-mold-decoration，IMD)成形方式或一压差吸附贴合方式贴附于该黏着层上。
前述的集成电路封装结构，其中所述的金属薄膜为一铜箔或一铝箔。
前述的集成电路封装结构，其中所述的金属薄膜是以一电解沉积方式或一滚轧压延方式所制成。
前述的集成电路封装结构，其中所述的金属薄膜是以一点焊、激光熔接或锡球点接的方式与该电路基板电性连接。
前述的集成电路封装结构，其中所述的黏着层为一环氧树脂所制成。
前述的集成电路封装结构，其中所述的黏着层与该金属薄膜的厚度为1至300μm
前述的集成电路封装结构，其中所述的封装件是由一封装塑胶包覆一集成电路芯片所构成。
前述的集成电路封装结构，其中更具有一镀材，该镀材是设置于该金属薄膜的一侧。
前述的集成电路封装结构，其中所述的镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种集成电路封装方法，其包括以下步骤：提供一封装件，该封装件是设置于一电路基板上；附着一黏着层至该封装件的外侧；以及贴附一金属薄膜至该黏着层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路封装方法，更包含电性连接该金属薄膜至该电路基板的步骤。
前述的集成电路封装方法，其中所述的金属薄膜是以一膜内装饰(in-mold-decoration，IMD)成形方式或一压差吸附贴合方式贴附于该黏着层上。
前述的集成电路封装方法，其中所述的金属薄膜为一铜箔或一铝箔。
前述的集成电路封装方法，其中所述的金属薄膜是以一电解沉积方式或一滚轧压延方式所制成。
前述的集成电路封装方法，其中所述的金属薄膜是以一点焊、激光熔接或锡球点接的方式与该电路基板电性连接。
前述的集成电路封装方法，其中所述的黏着层为一环氧树脂所制成。
前述的集成电路封装方法，其中所述的黏着层与该金属薄膜的厚度为1至300μm。
前述的集成电路封装方法，其中所述的封装件是由一封装塑胶包覆一集成电路芯片所构成。
前述的集成电路封装方法，其中所述的金属薄膜是进行一表面后处理工艺，该表面后处理工艺是设置一镀材于该金属薄膜上。
前述的集成电路封装方法，其中所述的表面后处理工艺为真空蒸镀(Vacuum evaporation)、真空溅镀(Vacuum sputtering deposition)、真空离子镀(Vacuum ion plating)、电镀(Electroplating)或无电镀法(Electroless plating)。
前述的集成电路封装方法，其中所述的镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种集成电路封装结构，包含：一电路基板；一封装件，是设置于该电路基板上；一金属薄膜，是贴附于封装件上，该金属薄膜是连接该电路基板；以及一黏着层，是附着于该金属薄膜及该封装件的外侧。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路封装结构，其中所述的金属薄膜是以一膜内装饰(in-mold-decoration，IMD)成形方式或一压差吸附贴合方式贴附于该黏着层上。
前述的集成电路封装结构，其中所述的金属薄膜为一铜箔或一铝箔。
前述的集成电路封装结构，其中所述的金属薄膜是以一电解沉积方式或一滚轧压延方式所制成。
前述的集成电路封装结构，其中所述的金属薄膜是以一点焊、激光熔接或锡球点接的方式与该电路基板电性连接。
前述的集成电路封装结构，其中所述的黏着层为一环氧树脂所制成。
前述的集成电路封装结构，其中所述的黏着层与该金属薄膜的厚度为1至300μm。
前述的集成电路封装结构，其中所述的封装件是由一封装塑胶包覆一集成电路芯片所构成。
前述的集成电路封装结构，其中更具有一镀材，该镀材是设置于该金属薄膜的一侧。
前述的集成电路封装结构，其中所述的镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种集成电路封装方法，其包括以下步骤：提供一封装件，该封装件是设置于一电路基板上；贴附一金属薄膜至该封装件上；以及附着一黏着层至该金属薄膜及该封装件的外侧。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路封装方法，更包含电性连接该金属薄膜至该电路基板的步骤。
前述的集成电路封装方法，其中所述的金属薄膜是以一膜内装饰(in-mold-decoration，IMD)成形方式或一压差吸附贴合方式贴附于该黏着层上。
前述的集成电路封装方法，其中所述的金属薄膜为一铜箔或一铝箔。
前述的集成电路封装方法，其中所述的金属薄膜是以一电解沉积方式或一滚轧压延方式所制成。
前述的集成电路封装方法，其中所述的金属薄膜是以一点焊、激光熔接或锡球点接的方式与该电路基板电性连接。
前述的集成电路封装方法，其中所述的黏着层为一环氧树脂所制成。
前述的集成电路封装方法，其中所述的黏着层与该金属薄膜的厚度为1-300μm。
前述的集成电路封装方法，其中所述的封装件是由一封装塑胶包覆一集成电路芯片所构成。
前述的集成电路封装方法，其中所述的金属薄膜是进行一表面后处理工艺，该表面后处理工艺是设置一镀材于该金属薄膜上。
前述的集成电路封装方法，其中所述的表面后处理工艺为真空蒸镀、真空溅镀、真空离子镀、电镀或无电镀法。
前述的集成电路封装方法，其中所述的镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为达到上述目的，本发明提供了一种集成电路封装结构，包含一电路基板、一封装件、一黏着层及一金属薄膜。封装件是设置于电路基板上。黏着层是附着于封装件的外侧。金属薄膜是贴附于黏着层上，且金属薄膜是与电路基板电性连接，以形成一电磁波遮蔽结构。
其中，金属薄膜是以一膜内装饰成形方式或一压差吸附贴合方式贴附于黏着层上。
其中，金属薄膜为一铜箔或一铝箔等金属箔，金属薄膜是以一电解方式或一滚压方式所制成。
其中，金属薄膜是以一点焊、激光熔接或点锡球的方式与电路基板电性连接。
另外，为达到上述目的，本发明还提供了一种集成电路封装方法，包含下列步骤。首先，提供一封装件，其是设置于一电路基板上。接着，附着一黏着层至封装件的外侧。再者，贴附一金属薄膜至黏着层。最后电性连接金属薄膜至电路基板，以形成一电磁波遮蔽结构。
其中，金属薄膜是以一膜内装饰成形方式或一压差吸附贴合方式贴附于黏着层上。
其中，金属薄膜为一铜箔或一铝箔，但并不以此为限。
其中，铜箔是以一电解方式或一滚压方式所制成。
其中，金属薄膜是以一点焊、激光熔接或点锡球的方式与电路基板电性连接。
其中，金属薄膜要进行一表面后处理工艺，此表面后处理工艺是设置一镀材于金属薄膜上。
其中，表面后处理工艺为真空蒸镀(Vacuum evaporation)、真空溅镀(Vacuum sputtering deposition)、真空离子镀(Vacuum ionplating)、电镀(Electroplating)或无电镀法(Electroless plating)。
其中，镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金。
借由上述技术方案，本发明集成电路封装结构及封装方法至少具有下列优点及有益效果：本发明的集成电路封装结构及封装方法，可以藉由黏着层将金属薄膜贴附于封装件上，并使金属薄膜与电路基板电性连接以形成一电磁波遮蔽结构，而可以达到降低封装厚度的效果。此外，由于本发明的封装结构及方法为干式处理工艺(dry process)，可以避免电镀所需的导电液产生有害物质或损害封装件的问题。
综上所述，本发明是有关于一种集成电路封装结构及封装方法。其中集成电路封装结构包含一电路基板、一封装件、一黏着层及一金属薄膜。封装件是设置于电路基板上。黏着层是附着于封装件的外侧。金属薄膜是贴附于黏着层上，且金属薄膜是与电路基板电性连接，以形成一电磁波遮蔽结构。因此，本发明的功效在于可降低整体封装结构的封装体积及厚度，而可用于日益轻薄短小的电子产品。本发明还提供了一种集成电路封装方法。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知技艺的抗电磁波干扰芯片封装结构的示意图。
图2是本发明的集成电路封装结构一较佳实施例的立体图。
图3是本发明的集成电路封装结构一较佳实施例的剖视图。
图4是本发明的集成电路封装的另一较佳实施例的立体图。
图5是本发明的集成电路封装方法的第一步骤流程图。
图6是本发明的集成电路封装方法的第二步骤流程图。
图7是本发明的集成电路封装结构另一较佳实施例的剖视图。
11：    金属壳体            12、22： 封装件
13、21：电路基板            221：    封装塑胶
222：   集成电路芯片        23：     黏着层
24：    金属薄膜            S11-S14：步骤流程
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的集成电路封装结构及封装方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参阅图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
请参阅图2及图3所示，图2是本发明的集成电路封装结构一较佳实施例的立体图。图3是本发明的集成电路封装结构一较佳实施例的剖视图。本发明一较佳实施例的集成电路封装结构包含一电路基板21、一封装件22、一黏着层23及一金属薄膜24。
上述的电路基板21，可为印刷电路板(printed circuit board)。
上述的封装件22，可以一封装塑胶221包覆一颗或多颗集成电路芯片222，而构成一系统芯片(system in chip，SIC)的封装体。其中，集成电路芯片222可为一基频芯片(base band chip)、一射频芯片(radio frequencychip)或一数字信号处理器(digital signal processor，DSP)。
上述的黏着层23，可以树脂来实施，如环氧树脂(epoxy)。
上述的金属薄膜24，可为铜箔或铝箔等金属箔片(metal foil)，利用电解方式或滚压方式所制成，且金属薄膜24藉由黏着层23贴附于封装件22上。其中，金属薄膜24可以点焊、激光熔接或锡球点焊方式与电路基板21电性连接，以形成一电磁波遮蔽结构。此外，金属薄膜24可以一膜内装饰(in-mold decoration，IMD)，也称为薄膜射出法，或压差吸附贴合等表面黏着技术(surface mount technology，SMT)方式，将金属薄膜24藉由压力弯折后贴附于黏着层23上。其中，金属薄膜24也可先贴附于封装件22后，再将黏着层23附着于金属薄膜24的外层及封装件22上，以固定金属薄膜24于封装件22上，如图4所示，图4是本发明的集成电路封装的另一较佳实施例的立体图。由于金属薄膜24的厚度非常薄，其与黏着层23贴附成形于封装件22上所增加的厚度(仅约为1μm至300μm左右)，远比现有习知技艺，利用金属壳体(约0.2mm)的厚度更薄，因此可大幅降低总封装厚度，以达成轻薄短小的设计要求。再者，金属薄膜24可再藉由一表面后处理工艺设置一镀材(未绘示于图中)，镀材的材料可为不锈钢、镍、铬、钛、镍铬合金、铜合金与铝合金等。此镀材可防止金属薄膜24受到外在的影响而腐蚀，因此对环境有较佳的防护能力。
请参阅图5所示，是本发明的集成电路封装方法的第一步骤流程图。本发明较佳实施例的集成电路封装方法包含下列步骤：
S11：提供一封装件22，此封装件22是设置于一电路基板21上。
S12：附着一黏着层23至封装件22的外侧。
S13：贴附一金属薄膜24至黏着层23。
S14：电性连接金属薄膜24至电路基板21，以形成一电磁波遮蔽结构。
请参阅图6所示，是本发明的集成电路封装方法的第二步骤流程图。本发明较佳实施例的集成电路封装方法包含下列步骤：
S21：提供一封装件22，此封装件22是设置于一电路基板21上。
S22：贴附一金属薄膜24至封装件22的外侧。
S23：附着一黏着层至金属箔膜24及封装件22的外侧。
S24：电性连接金属薄膜至电路基板上，以形成一电磁波遮蔽结构。如图7所示，图7是本发明的集成电路封装结构另一较佳实施例的剖视图。
其中，上述步骤流程的电路基板21可为印刷电路板(printed circuitboard)，封装件22可为一基频芯片(base band chip)、一射频芯片(radiofrequency chip)或一数字信号处理器(DSP)，包覆于封装塑胶中以成型为封装体。黏着层23可为环氧树脂(epoxy)，金属薄膜24可为铜箔或铝箔，利用电解方式或滚压方式成型。金属薄膜24更可以点焊、激光熔接或锡球点焊方式电性连接于电路基板21，以形成一电磁波遮蔽结构。此外，金属薄膜24利用模内装饰(in-mold decoration，IMD)或压差吸附方式贴附于黏着层23上，将其结合固定于封装件上。另外，金属薄膜24更可进行一表面后处理工艺，此表面后处理工艺对金属薄膜24的表面以物理金属涂层方式镀上一层镀材，此表面后处理工艺可为真空蒸镀、真空溅镀、真空离子镀、电镀或无电镀法，以增加金属薄膜24的抗腐蚀或抗锈蚀的能力。
综上所述，本发明集成电路封装结构及方法，其功效在于可以藉由将金属薄膜粘接于封装件上，当金属薄膜接地或电性连接电路基板时，可形成一薄片形电磁波遮蔽结构，不但可遮蔽高频电磁波以避免其干扰芯片的正常运作，更可以降低整体封装厚度，以适合日益轻薄短小的电子产品。
本发明集成电路封装结构及方法，其另一功效在于贴附成型的过程中均为干式处理工艺(dry process)，不会产生对人体有害的物质，及酸性电解液侵蚀芯片的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (44)

1.一种集成电路封装结构，其特征在于包含：
一电路基板；
一封装件，是设置于该电路基板上；
一黏着层，是附着于该封装件的外侧；以及
一金属薄膜，是贴附于该黏着层上，该金属薄膜是连接该电路基板。
2.根据权利要求1所述的集成电路封装结构，其特征在于其中所述的金属薄膜是以一膜内装饰成形方式或一压差吸附贴合方式贴附于该黏着层上。
3.根据权利要求2所述的集成电路封装结构，其特征在于其中所述的金属薄膜为一铜箔或一铝箔。
4.根据权利要求3所述的集成电路封装结构，其特征在于其中所述的金属薄膜是以一电解沉积方式或一滚轧压延方式所制成。
5.根据权利要求1所述的集成电路封装结构，其特征在于其中所述的金属薄膜是以一点焊、激光熔接或锡球点接的方式与该电路基板电性连接。
6.根据权利要求1所述的集成电路封装结构，其特征在于其中所述的黏着层为一环氧树脂所制成。
7.根据权利要求1所述的集成电路封装结构，其特征在于其中所述的黏着层与该金属薄膜的厚度为1至300μm
8.根据权利要求1所述的集成电路封装结构，其特征在于其中所述的封装件是由一封装塑胶包覆一集成电路芯片所构成。
9.根据权利要求1所述的集成电路封装结构，其特征在于其中更具有一镀材，该镀材是设置于该金属薄膜的一侧。
10.根据权利要求9所述的集成电路封装结构，其特征在于其中所述镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金。
11.一种集成电路封装方法，其特征在于其包括以下步骤：
提供一封装件，该封装件是设置于一电路基板上；
附着一黏着层至该封装件的外侧；以及
贴附一金属薄膜至该黏着层。
12.根据权利要求11所述的集成电路封装方法，其特征在于更包含电性连接该金属薄膜至该电路基板的步骤。
13.根据权利要求11所述的集成电路封装方法，其特征在于其中所述的金属薄膜是以一膜内装饰成形方式或一压差吸附贴合方式贴附于该黏着层上。
14.根据权利要求13所述的集成电路封装方法，其特征在于其中所述的金属薄膜为一铜箔或一铝箔。
15.根据权利要求14所述的集成电路封装方法，其特征在于其中所述的金属薄膜是以一电解沉积方式或一滚轧压延方式所制成。
16.根据权利要求12所述的集成电路封装方法，其特征在于其中所述的金属薄膜是以一点焊、激光熔接或锡球点接的方式与该电路基板电性连接。
17.根据权利要求11所述的集成电路封装方法，其特征在于其中所述的黏着层为一环氧树脂所制成。
18.根据权利要求11所述的集成电路封装方法，其特征在于其中所述的黏着层与该金属薄膜的厚度为1至300μm。
19.根据权利要求11所述的集成电路封装方法，其特征在于其中所述的封装件是由一封装塑胶包覆一集成电路芯片所构成。
20.根据权利要求11所述的集成电路封装方法，其特征在于其中所述的金属薄膜是进行一表面后处理工艺，该表面后处理工艺是设置一镀材于该金属薄膜上。
21.根据权利要求20所述的集成电路封装方法，其特征在于其中所述的表面后处理工艺为真空蒸镀、真空溅镀、真空离子镀、电镀或无电镀法。
22.根据权利要求20所述的集成电路封装方法，其特征在于其中所述的镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金。
23.一种集成电路封装结构，其特征在于包含：
一电路基板；
一封装件，是设置于该电路基板上；
一金属薄膜，是贴附于封装件上，该金属薄膜是连接该电路基板；以及
一黏着层，是附着于该金属薄膜及该封装件的外侧。
24.根据权利要求23所述的集成电路封装结构，其特征在于其中所述的金属薄膜是以一膜内装饰成形方式或一压差吸附贴合方式贴附于该黏着层上。
25.根据权利要求24所述的集成电路封装结构，其特征在于其中所述的金属薄膜为一铜箔或一铝箔。
26.根据权利要求25所述的集成电路封装结构，其特征在于其中所述的金属薄膜是以一电解沉积方式或一滚轧压延方式所制成。
27.根据权利要求23所述的集成电路封装结构，其特征在于其中所述的金属薄膜是以一点焊、激光熔接或锡球点接的方式与该电路基板电性连接。
28.根据权利要求23所述的集成电路封装结构，其特征在于其中所述的黏着层为一环氧树脂所制成。
29.根据权利要求23所述的集成电路封装结构，其特征在于其中所述的黏着层与该金属薄膜的厚度为1至300μm。
30.根据权利要求23所述的集成电路封装结构，其特征在于其中所述的封装件是由一封装塑胶包覆一集成电路芯片所构成。
31.根据权利要求23所述的集成电路封装结构，其特征在于其中更具有一镀材，该镀材是设置于该金属薄膜的一侧。
32.根据权利要求31所述的集成电路封装结构，其特征在于其中所述的镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金。
33.一种集成电路封装方法，其特征在于其包括以下步骤：
提供一封装件，该封装件是设置于一电路基板上；
贴附一金属薄膜至该封装件上；以及
附着一黏着层至该金属薄膜及该封装件的外侧。
34.根据权利要求33所述的集成电路封装方法，其特征在于更包含电性连接该金属薄膜至该电路基板的步骤。
35.根据权利要求34所述的集成电路封装方法，其特征在于其中所述的金属薄膜是以一膜内装饰成形方式或一压差吸附贴合方式贴附于该黏着层上。
36.根据权利要求35所述的集成电路封装方法，其特征在于其中所述的金属薄膜为一铜箔或一铝箔。
37.根据权利要求36所述的集成电路封装方法，其特征在于其中所述的金属薄膜是以一电解沉积方式或一滚轧压延方式所制成。
38.根据权利要求34所述的集成电路封装方法，其特征在于其中所述的金属薄膜是以一点焊、激光熔接或锡球点接的方式与该电路基板电性连接。
39.根据权利要求33所述的集成电路封装方法，其特征在于其中所述的黏着层为一环氧树脂所制成。
40.根据权利要求33所述的集成电路封装方法，其特征在于其中所述的黏着层与该金属薄膜的厚度为1-300μm。
41.根据权利要求33所述的集成电路封装方法，其特征在于其中所述的封装件是由一封装塑胶包覆一集成电路芯片所构成。
42.根据权利要求33所述的集成电路封装方法，其特征在于其中所述的金属薄膜是进行一表面后处理工艺，该表面后处理工艺是设置一镀材于该金属薄膜上。
43.根据权利要求42所述的集成电路封装方法，其特征在于其中所述的表面后处理工艺为真空蒸镀、真空溅镀、真空离子镀、电镀或无电镀法。
44.根据权利要求42所述的集成电路封装方法，其特征在于其中所述的镀材为不锈钢、镍、铬、钛、镍铬合金、铜合金或铝合金。
CN200910141528XA 2009-05-25 2009-05-25 集成电路封装结构及封装方法 Pending CN101901799A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910141528XA CN101901799A (zh) 2009-05-25 2009-05-25 集成电路封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910141528XA CN101901799A (zh) 2009-05-25 2009-05-25 集成电路封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN101901799A true CN101901799A (zh) 2010-12-01

Family

ID=43227212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910141528XA Pending CN101901799A (zh) 2009-05-25 2009-05-25 集成电路封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN101901799A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364666A (zh) * 2011-09-30 2012-02-29 常熟市广大电器有限公司 一种抗电磁干扰的芯片封装方法
CN102695406A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 电磁屏蔽结构及其制作方法
WO2018072057A1 (en) * 2016-10-17 2018-04-26 Littelfuse Electronics (Shanghai) Co., Ltd. Embedded protection circuit module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023949A1 (de) * 1995-12-21 1997-07-03 Siemens Matsushita Components Gmbh & Co. Kg Elektrisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement - sowie ein verfahren zu dessen herstellung
CN1205809A (zh) * 1995-12-21 1999-01-20 西门子松下部件公司 电子元件,特别使用声表面波工作的元件－ofw元件,以及制造该元件的方法
CN1442033A (zh) * 2000-04-21 2003-09-10 电子设备屏蔽公司 印制电路板的emi和rfi屏蔽
CN1774804A (zh) * 2003-04-15 2006-05-17 波零公司 用于电子元件封装的emi屏蔽
CN1972587A (zh) * 2005-11-25 2007-05-30 深圳富泰宏精密工业有限公司 电子装置的屏蔽构件及壳体组件
CN101276805A (zh) * 2007-06-15 2008-10-01 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
CN101315919A (zh) * 2007-07-30 2008-12-03 日月光半导体制造股份有限公司 芯片封装结构及其工艺

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023949A1 (de) * 1995-12-21 1997-07-03 Siemens Matsushita Components Gmbh & Co. Kg Elektrisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement - sowie ein verfahren zu dessen herstellung
CN1205809A (zh) * 1995-12-21 1999-01-20 西门子松下部件公司 电子元件,特别使用声表面波工作的元件－ofw元件,以及制造该元件的方法
CN1442033A (zh) * 2000-04-21 2003-09-10 电子设备屏蔽公司 印制电路板的emi和rfi屏蔽
CN1774804A (zh) * 2003-04-15 2006-05-17 波零公司 用于电子元件封装的emi屏蔽
CN1972587A (zh) * 2005-11-25 2007-05-30 深圳富泰宏精密工业有限公司 电子装置的屏蔽构件及壳体组件
CN101276805A (zh) * 2007-06-15 2008-10-01 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
CN101315919A (zh) * 2007-07-30 2008-12-03 日月光半导体制造股份有限公司 芯片封装结构及其工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102695406A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 电磁屏蔽结构及其制作方法
CN102364666A (zh) * 2011-09-30 2012-02-29 常熟市广大电器有限公司 一种抗电磁干扰的芯片封装方法
WO2018072057A1 (en) * 2016-10-17 2018-04-26 Littelfuse Electronics (Shanghai) Co., Ltd. Embedded protection circuit module

Similar Documents

Publication Publication Date Title
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
CN106816431B (zh) 一种电磁屏蔽封装结构及其制造方法
CN108648901B (zh) 电子元件以及电感的制造方法
US9137934B2 (en) Compartmentalized shielding of selected components
US8349659B1 (en) Integrated shield for a no-lead semiconductor device package
US20060148317A1 (en) Semiconductor device
US7648858B2 (en) Methods and apparatus for EMI shielding in multi-chip modules
WO2008027888A2 (en) Radio frequency and electromagnetic interference shielding
CN102742377A (zh) 容易焊接的电磁波屏蔽用屏蔽壳体
US20110221046A1 (en) Semiconductor assembly package having shielding layer and method therefor
US20110079887A1 (en) Lead frame and method of manufacturing the same
WO2015018173A1 (en) First-packaged and later-etched normal chip three dimension system-in-package metal circuit board structure and processing method thereof
CN106340498B (zh) 一种具有电磁屏蔽接地功能的封装结构及其制造方法
CN1980523A (zh) 金属芯子、封装板、及其制造方法
CN105870104A (zh) 一种具有电磁屏蔽功能的封装结构
US20180315719A1 (en) Semiconductor package device and method of manufacturing the same
US20160157392A1 (en) Electronic device module having a shield layer
CN106298743B (zh) 具有屏蔽效果的封装结构及其制作方法
CN106449440B (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
CN101901799A (zh) 集成电路封装结构及封装方法
JP6716363B2 (ja) 半導体パッケージ及びその製造方法
US11127689B2 (en) Segmented shielding using wirebonds
CN106340506A (zh) 一种半导体封装结构及其制作方法
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
JP2018533206A (ja) プリント接着促進剤をその上に含む、アンテナ、１または複数の金属トレース、および／またはインダクタを有する電子デバイス、ならびにその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101201