KR20160110089A - Rfi 및 si 리스크를 경감시키는 온 패키지 플로팅 금속/보강재 접지 - Google Patents

Rfi 및 si 리스크를 경감시키는 온 패키지 플로팅 금속/보강재 접지 Download PDF

Info

Publication number
KR20160110089A
KR20160110089A KR1020160015096A KR20160015096A KR20160110089A KR 20160110089 A KR20160110089 A KR 20160110089A KR 1020160015096 A KR1020160015096 A KR 1020160015096A KR 20160015096 A KR20160015096 A KR 20160015096A KR 20160110089 A KR20160110089 A KR 20160110089A
Authority
KR
South Korea
Prior art keywords
package substrate
conductive material
stiffener
stiffener body
conductor
Prior art date
Application number
KR1020160015096A
Other languages
English (en)
Inventor
홍진 지앙
아쉬시 달
리-쉥 웽
로버트 스타크스톤
옴카르 지 카라드
로버트 에프 체니
디그비자이 에이 라오라니
케다르 단
패트릭 엔 스토버
케이스 디 조네스
수리야칼라 라말린감
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160110089A publication Critical patent/KR20160110089A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

다이 및 패키지 기판을 포함하는 패키지를 포함하는 장치로서, 패키지 기판은 전도체와, 패키지 기판의 전도체에 전기적으로 연결되는 보강재 바디를 포함한다. 다이 및 패키지 기판을 포함하는 패키지와, 패키지 기판에 연결되는 보강재 바디와, 보강재 바디와 패키지 기판 사이의 전기 전도성 경로를 포함한다. 방법은 보강재 바디를 패키지 기판의 전도체에 전기적으로 연결하는 단계를 포함한다.

Description

RFI 및 SI 리스크를 경감시키는 온 패키지 플로팅 금속/보강재 접지{ON PACKAGE FLOATING METAL/STIFFENER GROUNDING TO MITIGATE RFI AND SI RISKS}
본 발명은 집적 회로 패키징 분야에 관한 것이다.
보강재를 사용하는 것은 효과적인 패키지 뒤틀림 제어 및 감소된 변형을 위한 코어없는(coreless), 초박형 코어 클라이언트(ultra thin core client) 볼 그리드 어레이(ball grid array: BGA) 제품에 대해 일반적인 것이 되고 있다. 그러나, 금속 바디를 갖는 보강재는 안테나로서의 역할을 할 수 있고 무선 주파수 간섭(radio frequency interference: RFI) 리스크 및 신호 무결성(signal integrity: SI) 리스크를 증가시킬 수 있다. 강한 RFI는 WiFi/WWAN 쓰루풋을 감소시키고 사용자 경험 악화 및 인증 실패를 초래할 수 있다. 금속 바디 보강재는 또한 중앙 프로세싱 유닛(CPU)을 정전기 방전 노이즈에 더 민감하게 만들고 보강재 공진 주파수에서 강한 신호 누화(crosstalk)를 초래한다.
전자기 간섭(electromagnetic interference: EMI)은 현재 전자 디바이스/모바일 애플리케이션에서 심각한 이슈이다. 일반적으로, EMI는 외부 소스로부터 방출되는 전자기 방사 또는 전자기 유도 중 하나에 기인한 전계에 대한 방해이다. EMI는 1 헤즈츠(Hz) 보다 적은 직류(DC) 전기에서부터 1020Hz 초과의 감마선까지 전체 전자기 스펙트럼에 걸져 존재하지만, EMI 문제점의 대부분은 25kHz와 10GHz 사이의 스펙트럼의 부분에 제한된다. 이 부분은 무선 주파수 간섭(RFI) 영역으로서 알려져 있고 무선 및 오디오 주파수를 커버한다. 약어 EMI는 일반적으로 EMI 및 RFI 모두를 나타내는데 사용된다. 무선 주파수 간섭은 또한 무선 주파수 전송에 전용되는 주파수 범위 내에서의 콘텐츠를 갖는 임의의 원치않는 전기 에너지로서 설명된다. 방사 RFI는 30MHz 내지 10GHz의 주파수 범위에서 가장 자주 발견된다. 이들은 일시적, 연속적 또는 간헐적으로 발생한다. EMI의 외부 소스는 통신 및 레이저 전송기, 전기 스위치 접촉, 컴퓨터, 전압 조정기, 펄스 발생기, 아크/기체 램프, 간헐적 접지 연결, 태양 잡음, 조명 전자기 펄스(lightening electromagnetic pulse)가 될 수 있다. EMI는 시간 도메인에서 신호 무결성을 유지하고 주파수 도메인에서의 전력 무결성을 위한 고성능 전자 디바이스의 기능에 영향을 준다. 집적 회로에 대해, 일반적으로 RF 주파수가 모바일 디바이스에 대해 가장 중요한 것이다. 하나의 전자 RF 디바이스에 의해 생성된 전자기 방사는 휴대폰, 무선장치와 같은, 다른, 유사한, 전자 디바이스에 부정적으로 영향을 줄 수 있다. 예를 들어, 모바일 전화가 온(ON)일 때, 다량의 전원이 전송된다. 디바이스는 다른 디바이스의 RF 주파수와 간섭한다. 신호가 동일한 주파수 근처에 있다면 무선 전송이 수신자에 의한 신호의 수신을 저해할 수 있기 때문에 EMI/RFI 차폐가 전기통신에서 필요한 것이다. EMI/RFI 차폐는 부정확한 주파수가 디바이스와 간섭하는 것을 방지할 수 있다. 의료 병원에서, 장비는 기계가 휴대폰, 개인용 디지털 보조장치(PDA), 또는 다른 전자 디바이스에 의해 영향을 받는 것을 방지하기 위해 식품의약국(Food and Drug Administration, FDA)에 의해 세워진 표준을 만족시켜야한다. EMI/RFI 차폐는 이러한 보호가 가능하게 하도록 돕는다. 모바일 디바이스에 대해, 인쇄 회로 보드(PCB) 크기는 끊임없이 감소되었고, 전력 밀도는 증가되었고, 전력 소비는 줄어들었으며, 이러한 모든 것은 낮은 EMI를 요구한다.
도 1은 집적 회로 패키지 및 보강재를 포함하는 어셈블리의 일부의 횡단면도를 도시한다.
도 2는 도 1의 어셈블리의 정면도를 도시한다.
도 3은 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다.
도 4는 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다.
도 5는 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다.
도 6은 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다.
도 7은 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다.
도 8은 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다.
도 9는 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다.
도 10은 도 9에 도시된 패키지 어셈블리와 같은 패키지 어셈블리를 형성하는 흐름도를 도시한다.
도 11은 패널 준비 프로세스의 부분으로서 상부에 형성되는 구리박을 갖는 코어 기판 또는 희생 재료의 일부의 횡단면도를 도시한다.
도 12는 구조물의 대향측 상의 희생 구리박의 도입이 후속하는 도 11의 구조물을 도시한다.
도 13은 구조물의 대향측 상의 캐리어 빌드업 층의 형성이 후속하는 도 12의 구조물을 도시한다.
도 14는 희생 기판으로부터의 빌드업 패키지 기판의 분리 및 패키지 기판으로의 보강재 및 다이의 부착이 후속하는 도 13의 구조물을 도시한다.
도 15는 보강재 및 패키지 기판 상의 전도층 실드의 도입이 후속하는 도 14의 구조물을 도시한다.
도 16은 컴퓨팅 디바이스의 실시예를 도시한다.
집적 회로 패키지에서 RFI 및 SI 리스크를 경감시키는 보강재 접지 솔루션이 개시되었다. 일 실시예에서, 다이와 패키지 기판을 포함하는 패키지와 패키지 기판의 전도체에 전기적으로 연결된 보강재 바디를 포함하는 장치가 개시된다. 다른 실시예에서, 다이와 패키지 기판을 포함하는 패키지, 패키지 기판에 연결된 보강재 바디와, 보강재 바디와 패키지 기판 사이의 전기적 경로를 포함하는 장치가 개시된다. 보강재 바디와 패키지 기판 사이의 전도성 경로(예를 들어, 접지 경로)는 전도성 접착제, 땜납 페이스트 재료, 보강재 변형물 또는 각 컴포넌트에 연결된 전도성 재료를 통해 달성될 수 있다.
도 1은 집적 회로 패키지 및 보강재를 포함하는 어셈블리의 일부의 횡단면도를 도시한다. 도 2는 도 1의 어셈블리의 정면도를 도시한다. 어셈블리(100)는 패키지 기판(110), 패키지 기판(110)에 연결된 다이(115) 및 패키지 기판 및 주변 다이(115)에 연결된 보강재(120)를 포함한다. 이 실시예에서, 보강재(120)는 연속적인 구조이다. 다른 실시예에서, 보강재(120)는 연속적이지 않다. 대표적으로, 패키지 기판(110)은 코어가 없거나 초박형 코어(UTC) 패키지이다. UTC 패키지는 통상적으로 코어 기판과 유사한 빌드업 층을 갖는 100마이크론(㎛) 내지 200 ㎛ 두께의 코어를 포함한다. 코어는 프리프레그(pre-preg) 재료, 내부 구리(Cu)박 및 외부 구리박으로 구성된다. 진공 기반 아키텍쳐에서, 내부와 외부 구리박은 이들 사이에 생성된 진공에 기인하여 접촉한다. 접착제 기반 아키텍쳐에서는, 내부와 외부 구리(Cu)박은 이들 사이에 낮은 필 강도 등급 접착제(a low peel strength grade adhesive)에 의해 함께 결합된다. 코어 재료(프리프레그)는 내부 및 외부 구리박에 부착한다. 코어 없는 패키지를 얻기 위해, 빌드업 층은 코어의 양측 상에 빌드된다. 빌드업 층은 ABF 층을 라미네이팅(laminating), 경화(curing), 드릴링(drilling) 및 디스미어링(desmearing)하는 것에 의해 구조화되어 전도성 층 또는 라인 및 전도성 비아를 형성하는 자기 정렬 도금(self-aligned plating: SAP) 프로세스가 후속한다. 모든 빌드업 층이 라미네이팅된 이후에, 패널은 라우팅되고 외부 구리박은 내부 구리박으로부터 분리되고, 코어가 제거된다. 노출된 외부 구리박은 에칭되고 에칭 중단 재료가 또한 제거된다. 따라서, 최종 패키지는 오직 빌드업 층으로만 구성된다. 코어 없는 패키지의 경우에, 패키지 기판은 플립 칩 프로세스를 통해 CPU/PCH 다이에 부착되도록 준비된다. UTC/코어 없는 패키지는 모바일 칩/디바이스와 같은 낮은 Z 높이 제품(low Z height product)을 대상으로 한다.
도 1을 참조하면, 어셈블리(100)의 패키지 기판(110)은 전도성 층(120A), 전도성 층(120B), 전도성 층(120C), 전도성 층(120D) 및 전도성 층(120E)을 포함하는 다수의 전도성 금속 라인 또는 층을 포함한다. 각각의 전도성 층은 유전체 재료(예를 들어, ABP 막 또는 시트)를 통해 후속하는 전도성 층으로부터 분리된다. 이 실시예에서, 전도성 층(120A)은 다이(115)로부터 가장 떨어진(패키지 기판(110)의 다이 측으로부터 가장 떨어진), 전도성 층(120B), 전도성 층(120C), 전도성 층(120D), 최종의 전도성 층(120E)이 후속하는 순서로, 초기 층(전도성 층(120A))으로부터 순차적으로 이격된 다른 층들을 갖는 초기 전도성 층을 나타낸다. 도 1은 또한 (보여지는 바와 같이, 패키지 기판의 전도성 층(120)과 상부측 사이) 전도성 층(120A) 위에 위치되는 접촉 패드(120)를 도시한다. 일 실시예에서, 접촉 패드(123)는 전도성 비아를 통해 전도성 층(예를 들어, 전도성 층(120B))에 연결되어, 일 실시예에서, 접지 평면으로서의 역할을 한다. 도시된 바와 같이, 접촉 패드는 초기 전도성 층(120A)에 연결될 필요가 없다. 마지막으로, 도 1은 마더보드와 같은, 기판(150)에 어셈블리(100)를 전기적으로 연결하는 전도성 층(120E)에 연결된 패키지 기판(110)의 기판 측 상의 접촉 포인트(122)를 도시한다.
패키지 기판(110)의 접촉 패드(123) 상에 증착된 유전체 층(125)은 예를 들어, 땜납 레지스트이다. 도 1은 접촉 패드(123)와 보강재(130)의 바디 사이에 접촉을 가능하게 하는 땜납 레지스트를 통한 개구(opening)를 도시한다. 일 실시예에서, 개구는 등방성 전도성 접착제(160)를 포함한다. 도 1의 횡단면도에서, 보강재(130)와 접촉 패드(123) 사이에 등방성 전도성 접착제(160)의 접속에 의해 생성된 전도성 경로가 도시된다. 다수의 경로는, 일 실시예에서, 제품 성능 필요조건에 기초하여 결정된다. 등방성 전도성 접착제(160)는 전도성 층(예를 들어, 전도성 층의 패드 영역) 상으로 분산되거나 인쇄될 수 있다. 도 1은 또한 전도성 경로가 형성되는 곳 이외의 영역에서 패키지 기판(110)과 보강재(130) 사이에 증착 또는 위치되는 접착제(170)를 도시한다. 일 실시예에서, 접착제(170)는 실리콘 또는 에폭시 타입의 접착제와 같은 비전도성 접착제이다. 일 실시예에서, 한번 도입되고 증착되면, 전도성 접착제(160) 및 접착제(170)의 각각이 경화된다.
도 3은 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다. 패키지 어셈블리(200)는 패키지 기판(210) 및 보강재(230)를 포함한다. 도시된 바와 같이, 도 1 및 도 2를 참조하여 설명된 실시예와 유사하게, 접촉 포인트에 대한 유전체 재료의 특정 영역에서 개구가 만들어지고 등방성 전도성 접착제(260)와 같은 전도성 접착제가 보강재(230)와 패키지 기판(210) 사이에서 도입되어, 보여지는 바와 같이 보강재(230)의 전체 아래측 표면으로 전도성 경로 및 대표적으로 접지 층으로서 역할을 하는 패키지 기판의 전도성 층을 형성한다. 이 실시예에서, 전도성 접착제는 접착제가 존재한다는 점에서 연속적으로 도시되었고, 패키지의 기저 전도성 패드에 대한 개구가 존재하는 곳 이외의 영역에서 패키지 기판에 대해 보강재(230)를 연결하는데 사용된다. 다른 실시예에서, 전도성 접착제는 기저 전도성 패드에 대한 개구가 존재하는 영역을 제외하고, 접착제를 갖는 패키지 기판(110)과 보강재(230) 사이에 영역 및 접착제가 없는 다른 영역이 존재할 수 있다는 점에서 연속적이지 않다.
도 4는 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다. 패키지 어셈블리(300)는 이 실시예에서, 패키지 기판(310) 및 이에 연결된 보강재(330)를 포함한다. 패키지 기판(310)은 패키지 기판의 디바이스 측으로부터 순차적인 순서로, 초기 전도성 층(320A), 전도성 층(320B), 전도성 층(320C), 전도성 층(320D) 및 최종 전도성 층(320E)을 포함하는, 내부의 다수의 전도성 층을 포함한다. 도시된 실시예에서, 접촉 패드(323)는 보강재(330)와 패키지 기판(310) 사이에 형성되고, 이러한 패드는 전도성 비아를 통해 하나 이상의 전도성 층에 연결된다. 실시예에서, 땜납 레지스트의 유전체(325)는 패키지의 기판 상에 증착되고 개구는 유전체 층(325)을 통해 접촉 패드(323)로 형성된다. 전도성 접착제는 보강재의 바디와 접촉 패드(323) 사이에 증착되거나 형성된다. 도 4는 이 실시예에서, 접촉 패드(323)에 증착되고 또한 보강재(330)의 베이스에 연결되는 이방성 전도성 접착제(360)를 도시한다. 이방성 전도성 접착제는 도시된 것과 같은 이러한 패드 상으로 분산되거나 인쇄될 수 있고 또한 실리콘 접착제와 같은 비전도성 접착제는 비패드 영역에 분산될 수 있다. 접착제는 예를 들어, 고압 하에서 경화될 수 있다. 일 실시예에서, 접착제(360)와 같은 이방성 전도성 접착제는 필러를 포함할 수 있다. 필러의 대표적인 예시는 전도성 재료로 코팅된(예를 들어, 금속으로 코팅된) 탄성 중합체 볼(예를 들어, 금 또는 은 또는 금/은으로 코팅된 볼) 또는 보강재 본딩 압력 하에서 압축가능한 유사한 형상의 재료들이다. 탄성 중합체 볼과 같은 필러는 보강재와 패키지 기판 사이의 전도성 패드를 제공하는 것 이외에 전기적 성능에서 잠재적으로 더 양호한 접촉 및 변형에 대한 증가된 프로세스 허용범위(tolerance)를 제공할 수 있다. 다른 실시예에서, 필러는 금, 은 또는 금/은으로 코팅된 구리 볼이다.
도 5는 패키지 기판(410) 및 보강재(430)를 포함하는 다른 실시예의 패키지 어셈블리를 도시한다. 이 실시예에서, 보강재(430)는 저온 땜납(LTS)(460)을 통해 패키지 기판(410)에 전기적으로 연결된다. 일 실시예에서, LTS 페이스트(460)는 전도성 층 또는 라인(예를 들어, 접지 라인)에 전기적으로 연결되는 접촉 패드와 같이, 패키지 기판의 접촉 패드(423) 상으로 인쇄될 수 있다. 도 5는 또한 접촉 패드를 포함하지 않는 영역에서 보강재(430)와 패키지 기판(410) 사이의 비전도성 접착제(470)를 도시한다. 대표적으로, 보강재 본딩 프로세서 중에, 비전도성 접착제가 경화되는 동안 LTS 땜납(460)이 녹아서 보강재(430)를 적신다. 일 실시예에서, 보강재(430)의 표면은 더 용이하게 적시기 위해 코팅을 포함할 수 있다. 전도성 재료와 같은 LTS 땜납(460)은 보강재(430)와 패키지 기판(410) 사이의 전도성 경로를 제공한다.
도 6은 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다. 어셈블리(500)는 패키지 기판(510), 패키지 기판에 연결된 칩 또는 다이(515) 및 기판에 또한 연결된 보강재(530)를 포함한다. 이 실시예에서, 다이(515) 및 보강재(530)는 마이크로 볼(예를 들어, 땜납 볼)을 통해 패키지 기판(510)에 전기적으로 연결된다. 대표적으로, 보강재(530)는 패키지 기판(510)의 전도성 라인 또는 라인(예를 들어, 접지 라인)에 연결되는 전도성 접촉 패드(565A)로의 접속을 통해 패키지 기판(510)(예를 들어, 접지된)에 전기적으로 연결될 수 있다. 접촉 패드(565A)는 유전체 층(525)을 통해 노출된다. 도 6은 패키지 기판의 전도성 패드(565A)에 연결되는 패키지 기판과 보강재(530) 사이의 전도성 마이크로 볼(560A)을 도시한다. 도 6은 또한 다이(515)를 패키지 기판(510)의 접촉 패드(565B)로 전기적으로 연결하는 마이크로 볼(560B)을 도시한다. 고온 땜납은 마이크로 볼(565A) 및 마이크로 볼(560B)에 대해 사용될 수 있다. 일 실시예에서, 땜납 재료의 마이크로 볼(560A) 은 패키지 기판(510)으로의 다이(515)의 부착 이전에 보강재(530)를 부착하는데 사용되어서 다이 부착 리플로우는 보강재 범프를 녹이지 않을 것이다. 다른 실시예에서, 접착제는 리플로우 동안 보강재(530)를 고정시키는데 활용될 수 있다. 대안의 실시예에서, 다이(515)는 보강재(530)의 부착 이전에 패키지 기판(510)에 부착된다. 대표적으로, 다이(515)는 언더필 재료(570B)에 의해 부착되고 고정된다. 보강재(530)는 또한 언더필 재료(570A)에 후속하여 패키지 기판(510)에 부착된다. 이 프로세스에서, 땜납의 마이크로 볼(560A)은 땜납 볼(560B)의 땜납 재료 보다 더 낮거나 유사한 용융 온도를 갖는다. 일 실시예에서, 보강재(530)의 표면은 쉽게 적시기 위해 변형(예를 들어, 표면 토폴로지 변화, 플럭싱, 다른 재료로 도금 등)된다. 보강재(530)와 패키지 기판(510) 사이의 마이크로 볼(560A)은 구조물들 사이에 연결된 패드를 제공한다.
도 7은 다른 실시예의 패키지 어셈블리를 도시한다. 패키지 어셈블리(600)는 패키지 기판(610) 및 보강재(630)를 포함한다. 이 실시예에서, 보강재(630)는 표면으로부터의 딤플(dimple) 또는 돌출부(6310)(protrusion)에 의해 생성된다. 이들 딤플은 패키지 기판의 전도성 패드(665)의 위치와 정렬된다. 일 실시예에서, 딤플(6310)의 돌출 두께, t는 보여지는 바와 같이 패드의 표면과 패키지 기판의 상위 표면(유전체 층(625)) 사이의 유전체 층 두께 더하기 보강재(630)와 패키지 기판(610) 사이의 임의의 원하는 접착제(670)의 두께 보다 더 크거나 동일하다. 일 실시예에서, 실리카 접착제(예를 들어, 비전도성 접착제)와 같은 접착제(670)는 전도성 패드(665)를 포함하는 영역 상으로 압출한 패키지 기판(610)의 위쪽 표면의 영역 상으로 배치 또는 인쇄되고 그 다음 보강재(630)가 부착되고 보강재 본딩 프로세스 동안 접착제가 경화된다. 전도성 패드는 딤플(6310)을 통해 보강재(630)와 패키지 기판(610) 사이에서 생성된다.
도 8은 다른 실시예의 패키지 어셈블리를 도시한다. 패키지 어셈블리(700)는 패키지 기판(710) 및 보강재(730)를 포함한다. 이 실시예에서, 보강재(730)는 패키지 기판(710)의 접촉 패드에 대응하는 영역에서 돌출부 또는 딤플 표면을 제공하는 다수의 접촉 탭을 갖는다. 일 실시예에서, (보여지는 바와 같이) 접촉 탭 두께, t는 접촉 패드(765) 위 또는 상부의 유전체 재료와 보강재(730)와 패키지 기판 사이의 접착제(접착제(770))의 두께 보다 더 크다. 일 실시예에서, 접촉 탭(7310)은 보강재 본딩 프로세스 동안 압축가능하다. 전도성 패드는 접촉 탭(7310)을 통해 보강재(730)와 패키지 기판(710) 사이에서 생성된다.
다른 실시예에서, 패키기 기판에 전기적으로 연결된 보강재를 포함하는 어셈블리 이외에, 접지 평면과 같이, 보강재와 패키지 기판 사이의 전도성 경로를 형성하기 위해, 어셈블리는 또한 예를 들어, EMI/RFI로부터 차폐된다. 도 9는 다른 실시예의 패키지 어셈블리의 횡단면도를 도시한다. 패키지 어셈블리(800)는 패키지 기판의 디바이스 측 상의 패키지 기판의 접촉 패드(865)에 연결된 집적 회로 다이(875)를 갖는 패키지 기판(810) 및 비전도성 접착제와 같은 접착제(870)를 통해 패키지 기판의 디바이스 측에 연결된 보강재(830)를 포함한다. 패키지 기판(810)은, 예를 들어, 기판의 다수의 평면에서 다수의 전도성 층을 포함하고 유전체 재료에 의해 인접 층으로부터 분리되는 통상적인 패키지 기판 또는 초박형 코어 기판이다. 도 9는 전도성 층(820A), 전도성 층(820B), 전도성 층(820C), 전도성 층(820D) 및 전도성 층(820E)을 도시한다. 이 실시예에서, 패키지 기판의 디바이스 측 및 접촉 패드(865)에 가장 가깝게 증착된다는 점에서 전도성 층(820A)은 초기 층이다. 패키지 기판의 디바이스 측으로부터 가장 떨어진 평면이라는 점에서 전도성 층(820E)은 최종 층이고, 이 실시예에서, 인쇄 회로 보드와 같은 다른 기판으로의 패키지 기판의 접속을 위한 접촉 포인트를 포함한다.
도 9에 도시된 패키지 어셈블리(800)는 또한 보강재(830)를 코팅하고 패키지 기판(810)의 대향하는 측벽(예를 들어, 직선형 패키지 기판의 대향하는 측벽의 하나 또는 두 쌍) 상에 증착되는 전도성 층(860)을 포함한다. 일 실시예에서, 전도성 층(860)은 높은 차폐 효율을 보여주는 구리, 니켈 또는 티타늄과 같은 금속 재료를 포함하여 전도성 층은 EMI/RFI 차폐로서의 역할을 할 수 있다. 일 실시예에서, EMI/RFI 차폐로서의 역할 이외에, 금속 층(860)은 보강재(830)와 패키지 기판(810) 사이의 전도성 경로로서 역할을 할 수 있다. 도 9는 패키지 기판의 대향하는 측벽으로 연장하는 패키지 기판의 전도성 층(820B 및 802D)를 도시한다. 일 실시예에서, 하나 또는 두 개의 층은 개별적인 측벽의 하나 또는 둘 상에서 노출되고 따라서 측벽 상에 형성된 전도성 층(860)과 물리적으로 전기적으로 연결한다. 일 실시예에서, 전도성 층(820B 및 820D) 중 하나 또는 둘은 접지 평면으로서 역할을 한다. 따라서, 전도성 층(860)에 의한 보강재(830)와의 연결은 접지에서 패키지로의 전도성 경로를 제공한다.
도 10은 도 9에 도시된 패키지 어셈블리(800)와 같은 패키지 어셈블리를 형성하기 위한 흐름도를 도시한다. 도 11 내지 도 16은 도 10에서 설명된 프로세스의 부분을 더 자세하게 도시한다. 도 11 내지 15를 설명하는 다음의 단락에서, 참조는 도 10의 방법(900)에 대해 이루어질 것이다.
일 실시예에서, 프로세스의 방법은 패널 준비로 시작한다(블록 (902)). 도 11은 패널 준비 프로세스의 부분으로서 상부에 형성된 구리박을 갖는 희생 재료 또는 코어 기판의 일부의 횡단면도를 도시한다(블록 (902), 도 10). 도 11은 예를 들어, 프리프레그 재료의 기판(1010)을 도시한다. 기판(1010)의 대향하는 측 상에는 내부 구리박(1015A) 및 내부 구리박(1015B) 각각이 존재한다. 각각의 내부 구리박을 덮는 것은 각각 외부 구리박(1020A) 및 외부 구리박(1020B)이다. 일 실시예에서, 구리박은 압축되거나 함께 접착되어 패널을 형성한다. 진공 아키텍쳐에 대해, 일 실시예에서는, 내부 구리박(1015A/1015B)은 외부 구리박(1020A/1020B) 보다 더 짧아서 프리프레그 재료는 내부 구리박 및 외부 구리박(1020A/1020B)에 부착될 수 있고 따라서 이들을 함께 결합한다. 도 11에 도시된 실시예에서, 패널 준비는 또한 외부 구리박(1020A) 및 외부 구리박(2010B) 각각 상에 에칭 중단 층(1025A 및 1025B)의 도입을 포함한다. 에칭 중단 층(1025A) 및 에칭 중단 층(1025B)에 대해 대표적인 재료는 구리 에칭 화학반응에 잘 견디는 중합체 또는 유전체 빌드업 층이다.
도 12는 구조물의 대향하는 측 상의 희생 구리박의 도입이 후속하는 도 11의 구조물을 도시한다. 대표적으로, 희생 구리박(1030A) 및 희생 구리박(1030B)는 구조물 상으로 압축된다(블록(906), 도 10). 대표적으로, 각각의 희생 구리박은 다이의 두께에 가까운 두께를 갖는다.
도 13은 구조물의 대향하는 측 상의 빌드업 캐리어 빌드업 층의 형성이 후속하는 도 12의 구조물을 도시한다. 도 13은 희생 구리 패널(1030A) 상의 패터닝된 전도성 재료 및 절연 재료의 교번 층(alternating layers)의 빌드업 캐리어(1040A) 및 희생 구리 패널(1030B) 상의 패터닝된 전도성 재료 및 절연 재료의 교번 층의 빌드업 캐리어(1040B)를 도시한다. 빌드업 층을 형성하는 프로세스는 빌드업 캐리어(1040A)를 참조하여 설명될 것이다. 대표적으로, 초기에, 유전체 재료(1050A1)의 층은 희생 구리 패널(1030A) 상에 도입된다. 일 실시예에서, 유전체 재료(1050A1)는 예를 들어, 구리 패널(1030A)로 라미네이팅되는 ABF 재료의 막 또는 시트인 유전체 빌드업 층 재료이다(블록(908), 도 10). 유전체 재료(1030A)의 도입에 후속하여, 개구는 패키지 기판과 다른 기판(예를 들어, 마더보드) 사이의 접촉을 위해 요구되는 영역에서 유전체 재료(1050A1)를 통해 형성된다. 개구를 형성하는 한가지 방법은 레이저 드릴링 프로세스이다(블록(910), 도 10). 유전체 재료(1050A1)를 통해 개구 또는 비아를 형성하는 단계 이후에, 비아는 디스미어링된다(블록(912), 도 10). 무전해 구리 재료가 또한 비아 내부에 그리고 유전체 재료(1050A1)의 표면 상에 도입/증착될 수 있다. 패턴 마스크는 또한 무전해 구리 재료를 포함하는 유전체 재료(1050A1)의 표면 상에 도입될 수 있다. 패터닝은 예를 들어, 마스크 내부의 개구를 통해 제 1 전도성 레벨 또는 층에 대한 트레이스 라우팅(a trace routing)을 정의한다. 전해 구리는 또한 유전체 재료(1050A1) 상에 그리고 비아 내부에 노출된 무전해 구리 상에 도금된다(블록(916), 도 10). 전해 구리 도금에 후속하여, 패턴을 정의하는데 사용되는 마스크(예를 들어, DFR 마스크)는 예를 들어, 구리 트레이스(전도성 재료)를 남기기 위해 스트리핑(stripping)에 의해 제거된다. 형성된 트레이스들 사이에서 노출된 무전해 구리를 제거하기 위해 플래쉬 에칭(flash etch)이 또한 수행된다(블록(920), 도 10).
유전체 재료 및 패터닝된 전도성 층을 도입하는 것과 연관된 위의 프로세스는 원하는 수의 빌드업 층이 형성될 때까지 한번 이상 선택적으로 반복될 수 있다. 도 13은 예시로서 유전제 재료들(1050A1, 1050A2, 1050A3, 1050A4 및 1050A5) 사이에 증착된 전도성 층(1045A1, 1045A2, 1045A3, 1045A4 및 1045A5)을 포함하는 빌드업 캐리어(1040A)를 도시한다. 마지막 또는 최종 전도성 재료 층(전도성 층(1045A5/1045B2)의 패터닝에 후속하여, 예를 들어, 땜납 레지스트의 최종 유전체 재료가 도입될 수 있다(블록(922), 도 10). 도 13은 예를 들어, 패터닝된 전도성 층(1045A5) 상에 도입된 라미네이팅된 땜납 레지스트 막의 유전체 층(1055A) 및 패터닝된 전도성 층(1045B5) 상에 도입된 유사한 재료의 유전체 층(1055B)을 도시한다. 도 13은 또한 예를 들어, 패널로의 땜납 연결을 위한 전도성 층(1045A5)에 대한 개구를 형성하기 위한 유전체 층(1055A)의 패터닝을 도시한다. 유전체 층(1055B)은 유사하게 패터닝된다. 예를 들어, 땜납 레지스트의 유전체 층(1055A/1055B)의 도입 및 패터닝에 후속하여, 유전체 층이 경화될 수 있다(블록(924), 도 10).
도 14는 희생 기판으로부터의 빌드업 패키지 기판의 분리 및 패키지 기판으로의 보강재의 부착이 후속하는 도 13의 구조물을 도시하고 구조물의 라우팅을 도시한다. 도 14에 도시된 바와 같이, 기판(1010)의 양측은 빌드업 패키징 층을 포함한다. 패키지 기판 또는 패널을 기판(1010) 및 연관된 구리박(구리박(1015A/1015B, 1020A/1020B)으로부터 분리하기 위해, 일 실시예에서, 구조물은 패널의 모든 네개의 측면 상에서 이의 둘레를 따라 라우팅된다(블록(932), 도 10). 라우팅은 예를 들어, 히타치 라우터(Hitachi router)를 사용하여 달성될 수 있다. 라우팅은 내부 구리박(1015A/1015B) 및 외부 구리박(1020A/1020B) 및 기판(1010)을 함께 결합하는 임의의 접착제를 제거한다. 이러한 방식으로, 내부 구리박(1015A/1015B)은 외부 구리박(1020A/1020B)로부터 분리된다(블록(934), 도 10). 도 14는 기판(1040B) 상에 포커싱하는 분리된 구조물을 도시한다.
분리에 후속하여, 외부 구리박(1020A 및 1020B)은 각각의 분리된 패널 또는 패키지로부터 제거된다(블록(936), 도 10). 구리박이 제거될 수 있는 하나의 방식은 에칭 프로세스에 의한 것이다. 도 14는 외부 구리박(1020B)이 제거된 이후의 구조물을 도시한다. 구리 패널을 제거하는 적합한 에칭 기술은 습식 화학적 부식제(a wet chemical etchant)이다.
외부 구리박(1020B), 에칭 중단 층(1025B)이 제거된다. 일 실시예에서, 에칭 중단 층(1025B)(도 11 참조)은 층을 습식 블라스터(a wet blaster)에 대해 노출시킴으로써 제거될 수 있다(블록(938), 도 10). 습식 블라스터는 희생 구리박을 (1030B)을 남기면서 에칭 중단 층을 제거하는 것에 있어서 선택성을 제공한다.
에칭 중단 층(1025B)의 제거에 후속하여, 일 실시예에서, 희생 구리박(1030B)이 제거된다. 희생 구리박(1030B)을 제거하기 위한 하나의 기술은 위에서 설명된 바와 같은 외부 구리박을 에칭하는 것과 유사한 화학적 용해를 사용하는 에칭 프로세스에 의한 것이다(블록(940), 도 10). 도 14 는 희생 구리박의 제거에 후속하는 구조물을 도시한다.
위의 프로세스는 큰 기판 상에 형성될 수 있어서 다수의 패널 또는 패키지는 예를 들어, 기판(1010)의 각각의 측면 상에 동시에 형성될 수 있다. 희생 구리박(1030B)의 제거에 후속하여, 구조물은 개별 유닛으로 단일화된다(블록(942), 도 10). 하나의 단일화 프로세스는 소잉(sawing) 또는 컷팅(cutting) 프로세스이다.
일 실시예에서, 패키지 또는 패널이 단일화되면, 보강재가 패키지 기판 또는 패널에 부착된다. 다른 실시예에서, 기판(1010)으로부터의 패키지 기판 또는 패널의 분리 이전 및/또는 단일화 이전에 보강재가 패키지 기판 또는 패널에 부착될 수 있다. 도 14는 유전체 층(1055B)과 보강재(1070) 사이의 접착제(1072)에 의해 패키지 기판에 연결/부착된 보강재(1070)를 도시한다(블록(928), 도 10). 일 실시예에서, 보강재(1070)는 1 밀리미터(mm) 내지 5mm의 폭 및 0.1mm 내지 0.5mm의 두께의 대표적인 치수를 갖는 프레임의 형상인 구리 또는 스테인리스 스틸과 같은 금속 재료이다. 다른 실시예에서, 보강재(1070)는 비전도성 재료이거나 이를 포함한다. 보강재(1070)를 땜납 레지스트의 유전체 층(1055B)에 연결/부착하는 적합한 접착제는 대표적으로 에폭시 또는 실리콘 또는 유사한 재료이다(블록(930), 도 10). 에폭시는 액상으로 도입되고 보강재(1070)의 연결/부착에 후속하여, 에폭시는 예를 들어 열원에 구조물을 노출시킴으로써 경화된다(블록(930), 도 10).
도 14는 또한 패키지 기판으로의 칩 또는 다이의 부착이 후속하는 구조물을 도시한다(블록(944), 도 10). 다이 부착은 위에서 설명된 보강재 부착에 선행 또는 후속할 수 있다. 대표적으로, 땜납 재료(1065)(예를 들어, 땜납 볼)는 다이(1075)와 연관된 패드(예를 들어, 필러(1080))의 접촉 포인트에 대응하는 영역에서 패키지 기판의 다이 측면 상의 유전체 층(1055B)의 패터닝된 개구에 도입된다. 이 실시예에서 도시된 바와 같이, 땜납 재료는 전도성 층(1045B5)와 접촉한다. 다이(1075)는 또한 땜납 재료 접속을 통해 패키지 기판에 연결/부착된다. 연결되면, 구조물은 리플로우 프로세스의 대상이 된다. 다이 부착 프로세스에 후속하여, 예를 들어, 유전체 재료의 언더필 재료는 다이와 패키지 기판 사이에 도입될 수 있다(블록(948), 도 10).
도 15는 패키지 기판의 기판 측면 상의 땜납 재료(땜납 볼)의 연결/부착이 후속하고 보강재 및 패키지 기판 상에 전도성 층 차폐를 도입한 이후의 도 14의 구조물을 도시한다. 도 15는 유전체 층 또는 막(1050B1)의 개구에 도입되는 땜납 재료(1095)(예를 들어, 땜납 볼)를 도시한다(블록(950), 도 10). 도시된 바와 같이, 땜납 재료(1095)는 전도성 층(1045B1)에 도입된다.
도 15는 보강재(1070) 및 패키지 기판 상의 차폐 재료(1090)의 코팅이 후속하는 도 14의 구조물을 도시한다. 일 실시예에서, 차폐 층은 예를 들어, 패키지 상의 금속을 코팅하는 스퍼터링 프로세스에 의해 도입될 수 있는 금속과 같은 전도성 재료이다. 대표적으로, 개별적인 패키지는 스퍼터링 프로세스에 대한 타겟 금속과 함께 진공 챔버에 위치될 수 있다. 플라즈마는 진공 챔버 내부로 도입된다. 플라즈마는 금속 타겟을 타격(strike)한다. 금속 타겟은 또한 플라즈마로부터의 활발한 입자에 의해 충격(bombarded)을 받는다. 타겟 금속으로부터의 자유로운 원자는 고저선(line of site)을 따라 패키지 상에 증착된다. 대표적으로, 아르곤 플라즈마가 사용된다. 간섭 차폐(예를 들어, EMI 및/또는 RFI 차폐)에 대해 적합한 금속은 니켈 및 구리를 포함하지만, 이에 제한되지 않는다. 다른 실시예에서, 다수의 금속은, 예를 들어, 니켈 및 구리 층이 사용될 수 있다. 일 실시예에서, 금속 층의 총 두께, 또는 동일한 또는 상이한 두께를 갖는 상이한 금속으로 구성된 금속 스택은 약 6 마이크론 보다 작고, 다른 실시예에서 약 3 마이크론 보다 작다.
도 10의 흐름도 및 도 11 내지 도 16의 도면을 참조하여 설명된 방법은 대표적으로 패키지 기판이 코어 없는 또는 UTC 패키지 기판인 보강재를 포함하는 EMI/RFI 차폐 패키지를 형성하는 방법이다. 다른 실시예에서, 패키지 기판이 통상적인 패키기 기판인 곳에서, EMI/RFI 차폐를 형성하는 방법은 도 10의 흐름도의 블록(944) 내지 블록(952)과 관련하여 설명된 바와 같이 진행할 수 있다.
도 16은 일 구현예에 따른 컴퓨팅 디바이스(1100)를 도시한다. 컴퓨팅 디바이스(100)는 보드(1102)를 하우징한다. 보드(1102)는 프로세서(1104) 및 적어도 하나의 통신 칩(1106)을 포함하지만 이에 제한되지 않는 다수의 컴포넌트를 포함할 수 있다. 프로세서(1104)는 물리적으로 그리고 전기적으로 보드(1102)에 연결된다. 일부 구현예에서, 적어도 하나의 통신 칩(1106)은 또한 물리적으로 그리고 전기적으로 보드(1102)에 연결된다. 추가 구현예에서, 통신 칩(1106)은 프로세서(1104)의 부분이다.
이 적용예에 따라, 컴퓨팅 디바이스(1100)는 보드(1102)에 물리적으로 그리고 전기적으로 연결될 수 있거나 연결될 수 없는 다른 컴포넌트를 포함할 수 있다. 이들 다른 컴포넌트는, 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, ROM), 마이크로 전자기계 시스템(MEMS) 디바이스(예를 들어, 센서, 액츄에이터), 플래쉬 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 포지셔닝 시스템(GPS) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 디바이스(예를 들어, 하드 디스크, 컴팩트 디스크(CD), 디지털 다목적 디스크(DVD) 등)을 포함하지만 이에 제한되지 않는다.
통신 칩(1106)은 컴퓨팅 디바이스(1100)와의 데이터의 전달을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 이의 파생어는 비솔리드 매체를 통해 변조된 전자기 방사의 사용을 통해 데이터를 통신할 수 있는 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등을 설명하는데 사용될 수 있다. 용어는 일부 실시예에서는 아닐 수도 있지만, 연관된 디바이스가 어떠한 유선도 포함하지 않는다는 것을 의미하는 것은 아니다. 통신 칩(1106)은 3G, 4G, 5G 및 그 이후로서 지정되는 임의의 다른 무선 프로토콜 뿐만 아니라, Wi-Fi(IEEE 802.11 군), WiMAX(IEEE 802.16 군), IEEE 802.20, 롱 텀 에볼루션(LTE), Ev-Do, HSPA+, HSDPA+, HSUPA, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물을 포함하지만, 이에 제한되지 않는다. 컴퓨팅 디바이스(1100)는 복수의 통신 칩(1106)을 포함할 수 있다. 예를 들어, 제 1 통신 칩(1106)은 Wi-Fi 및 블루투스와 같은 더 짧은 범위의 무선 통신에 전용될 수 있고 제 2 통신 칩(1106)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 다른 것들과 같은 더 긴 범위의 무선 통신에 전용될 수 있다.
컴퓨팅 디바이스(1100)의 프로세서(1104)는 프로세서(1104) 내에서 패키징된 집적 회로 다이를 포함한다. 일부 구현예에서, 프로세서의 집적 회로 다이는 트랜지스터 또는 금속 상호접속부와 같은, 하나 이상의 디바이스를 포함한다. 용어 "프로세서"는 레지스터 및/또는 메모리로부터의 전자 데이터를 프로세싱하여 이 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 디바이스 중 임의의 디바이스 또는 부분을 지칭할 수 있다.
통신 칩(1106)은 또한 통신 칩(1106) 내에 패키징된 집적 회로 다이를 포함한다. 다른 구현예에 따라, 통신 칩의 집적 회로 다이는 트랜지스터 또는 금속 상호접속부와 같은, 하나 이상의 디바이스를 포함한다.
추가 구현예에서, 컴퓨팅 디바이스(1100) 내에 하우징되는 다른 컴포넌트는 트랜지스터 또는 금속 상호접속부와 같은, 하나 이상의 디바이스를 포함하는 집적 회로 다이를 포함할 수 있다.
다양한 구현예에서, 컴퓨팅 디바이스(1100)는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인용 디지털 보조장치(PDA), 울트라 모바일 PC, 모바일 폰, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 재생기, 디지털 비디오 레코더, 또는 하이브리드 디바이스가 될 수 있다. 추가 구현예에서, 컴퓨팅 디바이스(1100)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스가 될 수 있다.
예시들
예시 1은 다이 및 패키지 기판을 포함하는 패키지―상기 패키지 기판은 전도체를 포함함―와, 상기 패키지 기판의 전도체에 전기적으로 연결된 보강재 바디를 포함하는 장치이다.
예시 2에서, 예시 1의 장치는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이의 전도성 재료를 더 포함한다.
예시 3에서, 예시 2의 장치의 상기 전도성 재료는 전도성 접착제를 포함한다.
예시 4에서, 예시 2의 장치의 상기 전도성 재료는 땜납 페이스트 또는 마이크로 볼을 포함한다.
예시 5에서, 예시 2의 장치의 상기 전도성 재료는 전도성 재료로 코팅된 마이크로 볼을 포함한다.
예시 6에서, 예시 2의 장치의 상기 전도성 재료는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이에 연속적인 재료의 층을 포함한다.
예시 7에서, 예시 1의 장치의 상기 보강재 바디는 대체적으로 평면인 표면 및 상기 대체적으로 평면인 표면으로부터 연장한 복수의 돌출부를 포함하고, 상기 복수의 돌출부는 상기 패키지 기판의 전도체에 연결된다.
예시 8에서, 예시 1의 장치는 상기 보강재 및 상기 패키지 기판 상에 배치된 전기 전도성 재료를 더 포함하되, 상기 전기 전도성 재료는 상기 보강재 바디를 상기 패키지 기판의 전도체에 전기적으로 연결한다.
예시 9에서, 예시 8의 장치의 상기 패키지 기판은 각각이 전도체를 정의하는 복수의 전도성 층을 포함하고, 상기 전기 전도성 재료는 상기 복수의 전도성 층 중 적어도 하나에 연결된다.
예시 10에서, 예시 9의 장치의 상기 패키지 기판은 두께를 정의하는 대향하는 측부의 쌍을 포함하고, 상기 전기 전도성 재료는 상기 대향하는 측부의 쌍 상에 배치된다.
예시 11에서, 예시 9의 장치의 상기 복수의 전도성 층은 상기 보강재에 가장 가깝게 위치되는 초기 층 및 상기 보강재로부터 가장 멀리 떨어져 위치되는 최종 층을 포함하고, 상기 전기 전도성 재료는 상기 초기 층 이외에 상기 복수의 전도성 층 중 하나에 연결된다.
예시 12는 다이 및 패키지 기판을 포함하는 패키지와, 상기 패키지 기판에 연결된 보강재 바디와, 상기 보강재 바디와 상기 패키지 기판 사이의 전기 전도성 경로를 포함하는 장치이다.
예시 13에서, 예시 12의 장치의 상기 전기 전도성 경로는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이의 전도성 재료를 포함한다.
예시 14에서, 예시 13의 장치의 상기 전도성 재료는 전도성 접착제를 포함한다.
예시 15에서, 예시 13의 장치의 상기 전도성 재료는 땜납 페이스트 또는 마이크로 볼을 포함한다.
예시 16에서, 예시 13의 장치의 상기 전도성 재료는 전도성 재료로 코팅된 마이크로 볼을 포함한다.
예시 17에서, 예시 13의 장치의 상기 전도성 재료는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이에 연속적인 재료의 층을 포함한다.
예시 18에서, 예시 12의 장치의 상기 보강재 바디는 대체적으로 평면인 표면 및 상기 대체적으로 평면인 표면으로부터 연장한 복수의 돌출부를 포함하고, 상기 복수의 돌출부는 상기 보강재와 상기 패키지 기판 사이의 상기 전기 전도성 경로를 포함한다.
예시 19에서, 예시 12의 장치는 상기 보강재 및 상기 패키지 기판 상에 배치된 전기 전도성 재료를 더 포함하되, 상기 전기 전도성 재료는 상기 보강재와 상기 패키지 기판 사이의 상기 전기 전도성 경로를 포함한다.
예시 20에서, 예시 19의 장치의 상기 패키지 기판은 각각이 전도체를 정의하는 복수의 전도성 층을 포함하고, 상기 전기 전도성 재료는 상기 복수의 전도성 층 중 적어도 하나에 연결된다.
예시 21에서, 예시 20의 장치의 상기 패키지 기판은 두께를 정의하는 대향하는 측부의 쌍을 포함하고, 상기 전기 전도성 재료는 상기 대향하는 측부의 쌍 상에 배치된다.
예시 22에서, 예시 20의 장치의 상기 복수의 전도성 층은 상기 보강재에 가장 가깝게 위치되는 초기 층 및 상기 보강재로부터 가장 멀리 떨어져 위치되는 최종 층을 포함하고, 상기 전기 전도성 재료는 상기 초기 층 이외에 상기 복수의 전도성 층 중 하나에 연결된다.
예시 23은 보강재 바디를 패키지 기판의 전도체에 전기적으로 연결하는 단계를 포함하는 방법이다.
예시 24에서, 예시 23의 방법의 상기 보강재 바디를 상기 전도체에 전기적으로 연결하는 단계는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이의 전도성 재료를 형성하는 단계를 포함한다.
예시 25에서, 예시 24의 방법의 상기 전도성 재료는 층을 포함한다.
예시 26에서, 예시 23의 방법의 상기 보강재 바디는 대체적으로 평면인 표면 및 상기 대체적으로 평면인 표면으로부터 연장한 복수의 돌출부를 포함하고, 상기 보강재 바디를 상기 전도체에 전기적으로 연결하는 단계는 상기 전도체를 상기 복수의 돌출부와 접촉시키는 단계를 포함한다.
예시 27에서, 예시 23의 방법의 상기 보강재 바디를 상기 전도체에 전기적으로 연결하는 단계는 상기 보강재 바디 및 상기 패키지 기판 상에 전도성 재료를 형성하는 단계를 포함한다.
예시 28에서, 예시 23의 방법의 상기 전도체는 접지로서 지정되어 상기 보강재 바디를 상기 전도체에 연결하는 단계는 전자기 간섭을 경감시킨다.
요약에서 설명된 것을 포함하는, 예시된 구현예들의 위 설명은, 개시된 특정한 형식으로 본 발명을 제한하거나 완전한 것이 되도록 의도되지 않는다. 특정 구현예 및 예시들로, 본 발명이 예시적인 목적으로 본원에서 설명되었지만, 당업자가 인식하는 바와 같이, 본 발명의 범위 내에서 다양한 등가 수정이 가능하다.
위의 상세한 설명의 관점에서 이들 수정이 본 발명에 대해 이루어 질 수 있다. 다음의 청구항에서 사용되는 용어들은 명세서 및 청구항에서 개시된 특정 구현예로 본 발명을 제한하는 것으로 해석되어서는 안된다. 오히려, 본 발명의 범위는 다음의 청구항에 의해 전체적으로 결정되고, 청구항 해석의 설립된 원칙에 따라 해석될 것이다.

Claims (28)

  1. 다이 및 패키지 기판을 포함하는 패키지―상기 패키지 기판은 전도체를 포함함―와,
    상기 패키지 기판의 전도체에 전기적으로 연결된 보강재 바디(a stiffener body)를 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 보강재 바디와 상기 패키지 기판의 전도체 사이에 전도성 재료를 더 포함하는
    장치.
  3. 제 2 항에 있어서,
    상기 전도성 재료는 전도성 접착제(a conductive adhesive)를 포함하는
    장치.
  4. 제 2 항에 있어서,
    상기 전도성 재료는 땜납 페이스트(a solder paste) 또는 마이크로 볼(micro balls)을 포함하는
    장치.
  5. 제 2 항에 있어서,
    상기 전도성 재료는 전도성 재료로 코팅된 마이크로 볼을 포함하는
    장치.
  6. 제 2 항에 있어서,
    상기 전도성 재료는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이에 연속적인 재료의 층(a layer of continuous material)을 포함하는
    장치.
  7. 제 1 항에 있어서,
    상기 보강재 바디는 대체적으로 평면인 표면(a generally planar surface) 및 상기 대체적으로 평면인 표면으로부터 연장한 복수의 돌출부(protrusions)를 포함하고, 상기 복수의 돌출부는 상기 패키지 기판의 전도체에 연결되는
    장치.
  8. 제 1 항에 있어서,
    상기 보강재 바디 및 상기 패키지 기판 상에 배치된 전기 전도성 재료를 더 포함하되, 상기 전기 전도성 재료는 상기 보강재 바디를 상기 패키지 기판의 전도체에 전기적으로 연결하는
    장치.
  9. 제 8 항에 있어서,
    상기 패키지 기판은 각각이 전도체를 정의하는 복수의 전도성 층을 포함하고, 상기 전기 전도성 재료는 상기 복수의 전도성 층 중 적어도 하나에 연결되는
    장치.
  10. 제 9 항에 있어서,
    상기 패키지 기판은 두께를 정의하는 대향하는 측부의 쌍을 포함하고, 상기 전기 전도성 재료는 상기 대향하는 측부의 쌍 상에 배치되는
    장치.
  11. 제 9 항에 있어서,
    상기 복수의 전도성 층은 상기 보강재 바디에 가장 가깝게 위치되는 초기 층(an initial layer) 및 상기 보강재 바디로부터 가장 멀리 떨어져 위치되는 최종 층(an ultimate layer)을 포함하고, 상기 전기 전도성 재료는 상기 초기 층 이외에 상기 복수의 전도성 층 중 하나에 연결되는
    장치.
  12. 다이 및 패키지 기판을 포함하는 패키지와,
    상기 패키지 기판에 연결된 보강재 바디와,
    상기 보강재 바디와 상기 패키지 기판 사이의 전기 전도성 경로를 포함하는
    장치.
  13. 제 12 항에 있어서,
    상기 전기 전도성 경로는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이에 전도성 재료를 더 포함하는
    장치.
  14. 제 13 항에 있어서,
    상기 전도성 재료는 전도성 접착제를 포함하는
    장치.
  15. 제 13 항에 있어서,
    상기 전도성 재료는 땜납 페이스트 또는 마이크로 볼을 포함하는
    장치.
  16. 제 13 항에 있어서,
    상기 전도성 재료는 전도성 재료로 코팅된 마이크로 볼을 포함하는
    장치.
  17. 제 13 항에 있어서,
    상기 전도성 재료는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이에 연속적인 재료의 층을 포함하는
    장치.
  18. 제 12 항에 있어서,
    상기 보강재 바디는 대체적으로 평면인 표면 및 상기 대체적으로 평면인 표면으로부터 연장한 복수의 돌출부를 포함하고, 상기 복수의 돌출부는 상기 보강재 바디와 상기 패키지 기판 사이의 상기 전기 전도성 경로를 포함하는
    장치.
  19. 제 12 항에 있어서,
    상기 보강재 바디 및 상기 패키지 기판 상에 배치된 전기 전도성 재료를 더 포함하되, 상기 전기 전도성 재료는 상기 보강재 바디와 상기 패키지 기판 사이의 상기 전기 전도성 경로를 포함하는
    장치.
  20. 제 19 항에 있어서,
    상기 패키지 기판은 각각이 전도체를 정의하는 복수의 전도성 층을 포함하고, 상기 전기 전도성 재료는 상기 복수의 전도성 층 중 적어도 하나에 연결되는
    장치.
  21. 제 20 항에 있어서,
    상기 패키지 기판은 두께를 정의하는 대향하는 측부의 쌍을 포함하고, 상기 전기 전도성 재료는 상기 대향하는 측부의 쌍 상에 배치되는
    장치.
  22. 제 20 항에 있어서,
    상기 복수의 전도성 층은 상기 보강재 바디에 가장 가깝게 위치되는 초기 층 및 상기 보강재 바디로부터 가장 멀리 떨어져 위치되는 최종 층을 포함하고, 상기 전기 전도성 재료는 상기 초기 층 이외에 상기 복수의 전도성 층 중 하나에 연결되는
    장치.
  23. 보강재 바디를 패키지 기판의 전도체에 전기적으로 연결하는 단계를 포함하는
    방법.
  24. 제 23 항에 있어서,
    상기 보강재 바디를 상기 전도체에 전기적으로 연결하는 단계는 상기 보강재 바디와 상기 패키지 기판의 전도체 사이에 전도성 재료를 형성하는 단계를 포함하는
    방법.
  25. 제 24 항에 있어서,
    상기 전도성 재료는 층을 포함하는
    방법.
  26. 제 23 항에 있어서,
    상기 보강재 바디는 대체적으로 평면인 표면 및 상기 대체적으로 평면인 표면으로부터 연장한 복수의 돌출부를 포함하고, 상기 보강재 바디를 상기 전도체에 전기적으로 연결하는 단계는 상기 전도체를 상기 복수의 돌출부와 접촉시키는 단계를 포함하는
    방법.
  27. 제 23 항에 있어서,
    상기 보강재 바디를 상기 전도체에 전기적으로 연결하는 단계는 상기 보강재 바디 및 상기 패키지 기판 상에 전도성 재료를 형성하는 단계를 포함하는
    방법.
  28. 제 23 항에 있어서,
    상기 전도체는 접지로서 지정되어 상기 보강재 바디를 상기 전도체에 연결하는 단계는 전자기 간섭을 경감시키는
    방법.
KR1020160015096A 2015-03-09 2016-02-05 Rfi 및 si 리스크를 경감시키는 온 패키지 플로팅 금속/보강재 접지 KR20160110089A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/642,316 2015-03-09
US14/642,316 US20160268213A1 (en) 2015-03-09 2015-03-09 On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks

Publications (1)

Publication Number Publication Date
KR20160110089A true KR20160110089A (ko) 2016-09-21

Family

ID=56800696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160015096A KR20160110089A (ko) 2015-03-09 2016-02-05 Rfi 및 si 리스크를 경감시키는 온 패키지 플로팅 금속/보강재 접지

Country Status (5)

Country Link
US (1) US20160268213A1 (ko)
KR (1) KR20160110089A (ko)
CN (1) CN105957858A (ko)
DE (1) DE102016102154A1 (ko)
TW (1) TWI659521B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106187A (ko) * 2018-03-08 2019-09-18 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
TWI819623B (zh) * 2022-05-24 2023-10-21 友威科技股份有限公司 電漿製程系統的載體吸附機構

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997468B2 (en) * 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
US10085097B2 (en) * 2016-10-04 2018-09-25 Starkey Laboratories, Inc. Hearing assistance device incorporating system in package module
US10134690B2 (en) * 2016-10-27 2018-11-20 Intel Corporation Floating package stiffener
US9900976B1 (en) * 2016-12-12 2018-02-20 Intel Corporation Integrated circuit package including floating package stiffener
US10438882B2 (en) 2017-03-29 2019-10-08 Intel Corporation Integrated circuit package with microstrip routing and an external ground plane
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US10403581B2 (en) 2017-09-29 2019-09-03 Intel Corporation Electronic device packages with attenuated electromagnetic interference signals
US20190221529A1 (en) * 2018-01-12 2019-07-18 Intel Corporation On-package integrated stiffener antenna
US11295998B2 (en) * 2018-04-04 2022-04-05 Intel Corporation Stiffener and package substrate for a semiconductor package
US10693207B2 (en) 2018-06-29 2020-06-23 Ciena Corporation Printed circuit boards and methods for manufacturing thereof for RF connectivity between electro-optic phase modulator and digital signal processor
US10931010B1 (en) * 2019-07-31 2021-02-23 KaiKuTek Inc. Anti-EMI antenna

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7851906B2 (en) * 2007-03-26 2010-12-14 Endicott Interconnect Technologies, Inc. Flexible circuit electronic package with standoffs
TWI357135B (en) * 2008-05-29 2012-01-21 Ind Tech Res Inst Chip package structure and manufacturing method th
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US8325951B2 (en) * 2009-01-20 2012-12-04 General Mems Corporation Miniature MEMS condenser microphone packages and fabrication method thereof
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US20120068342A1 (en) * 2010-09-16 2012-03-22 Lee Kevin J Electrically conductive adhesive for temporary bonding
US8766654B2 (en) * 2012-03-27 2014-07-01 Universal Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106187A (ko) * 2018-03-08 2019-09-18 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
TWI819623B (zh) * 2022-05-24 2023-10-21 友威科技股份有限公司 電漿製程系統的載體吸附機構

Also Published As

Publication number Publication date
DE102016102154A1 (de) 2016-09-15
US20160268213A1 (en) 2016-09-15
CN105957858A (zh) 2016-09-21
TW201703230A (zh) 2017-01-16
TWI659521B (zh) 2019-05-11

Similar Documents

Publication Publication Date Title
KR20160110089A (ko) Rfi 및 si 리스크를 경감시키는 온 패키지 플로팅 금속/보강재 접지
TWI566341B (zh) 用於可攜式電子裝置中之系統封裝總成之屏蔽結構
US9793223B2 (en) Semiconductor package and method of manufacturing the same
KR20170003598A (ko) 휴대용 전자 디바이스의 시스템-인-패키지 어셈블리에 대한 열적 솔루션
US9018741B2 (en) Semiconductor package and manufacturing method thereof
US7915715B2 (en) System and method to provide RF shielding for a MEMS microphone package
US10375832B2 (en) Method of forming an interference shield on a substrate
KR20130016557A (ko) 반도체 패키지 및 그의 제조 방법
JP2005109101A (ja) 電磁シールド型可撓性回路基板
JP6716363B2 (ja) 半導体パッケージ及びその製造方法
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN114267664A (zh) 封装电路结构及其制作方法
CN105210462A (zh) 元器件内置基板的制造方法及元器件内置基板
CN111010815B (zh) 一种半导体芯片埋入式线路板及其加工方法、加工装置
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
CN112153801B (zh) 电路板及其制作方法
EP4312471A1 (en) Component carrier with signal conductive element and shielding conductive structure
TWI830436B (zh) 具有電磁遮罩結構的封裝模組及其製作方法
TWM395907U (en) Structure for packaging electronic components
WO2024022699A1 (en) Component carrier with signal conductive element and shielding conductive structure
JP2004235490A (ja) 回路基板及びその製造法
JP2020141152A (ja) 半導体アセンブリおよび半導体アセンブリの製造方法
JP2002252292A (ja) 電子部品実装基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application