JP2002252292A - 電子部品実装基板及びその製造方法 - Google Patents
電子部品実装基板及びその製造方法Info
- Publication number
- JP2002252292A JP2002252292A JP2001045810A JP2001045810A JP2002252292A JP 2002252292 A JP2002252292 A JP 2002252292A JP 2001045810 A JP2001045810 A JP 2001045810A JP 2001045810 A JP2001045810 A JP 2001045810A JP 2002252292 A JP2002252292 A JP 2002252292A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- pattern
- mounting board
- component mounting
- circuit electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【課題】 従来方式に比べてラインエッジが整った高精
度の回路電極パターンや、ある程度の厚みを有した端子
電極を容易かつ同時に形成できるようにすると共に、実
装部品の側面の電磁波遮蔽効果を向上できるようにす
る。 【解決手段】 絶縁性の担持部材２２と、この担持部材
２２の端部に沿って立設された導電性の遮蔽壁部２３
と、この遮蔽壁部２３の内側の領域において、担持部材
２２に担持された所定の回路電極パターン１３と、この
回路電極パターン１３に実装された半導体チップ１１
と、この半導体チップ１１に接続された端子電極１５
Ａ，１５Ｂとを備え、回路電極パターン１３は、メッキ
及びエッチング可能な導電性の基材の一方の面に所望の
導電部材がメッキにより形成され、端子電極１５Ａ，１
５Ｂ及び遮蔽壁部２３は導電性の基材の片面に所望の導
電部材がメッキにより形成され、その後、導電性の基材
を選択エッチング除去して形成されたものである。
度の回路電極パターンや、ある程度の厚みを有した端子
電極を容易かつ同時に形成できるようにすると共に、実
装部品の側面の電磁波遮蔽効果を向上できるようにす
る。 【解決手段】 絶縁性の担持部材２２と、この担持部材
２２の端部に沿って立設された導電性の遮蔽壁部２３
と、この遮蔽壁部２３の内側の領域において、担持部材
２２に担持された所定の回路電極パターン１３と、この
回路電極パターン１３に実装された半導体チップ１１
と、この半導体チップ１１に接続された端子電極１５
Ａ，１５Ｂとを備え、回路電極パターン１３は、メッキ
及びエッチング可能な導電性の基材の一方の面に所望の
導電部材がメッキにより形成され、端子電極１５Ａ，１
５Ｂ及び遮蔽壁部２３は導電性の基材の片面に所望の導
電部材がメッキにより形成され、その後、導電性の基材
を選択エッチング除去して形成されたものである。
Description
【０００１】
【発明の属する技術分野】この発明はＮＥＷ−ＴＡＢ
（Ｔape Ａutomated Ｂonding）技術及びＵＦＰＬ（Ｕl
tra Ｆine Ｐattern Ｌead−flame）技術に関し、半導
体チップを実装した電磁波対策実装基板に適用して好適
な電子部品実装基板及びその製造方法に関するものであ
る。
（Ｔape Ａutomated Ｂonding）技術及びＵＦＰＬ（Ｕl
tra Ｆine Ｐattern Ｌead−flame）技術に関し、半導
体チップを実装した電磁波対策実装基板に適用して好適
な電子部品実装基板及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、情報通信分野ではマルチメディア
の発達に伴い通信機能に加えて多種多様な機能を備えた
携帯電話機や携帯ゲーム機等が使用される場合が多くな
ってきた。これらの携帯端末装置等には通信機能や情報
検索機能などを実現する多数の電子部品や配線パターン
を実装したモールド樹脂封止基板が使用される場合が多
い。モールド樹脂封止基板に実装される半導体チップに
はクロック信号で動作するデジタル回路が多く適用さ
れ、その動作の高速化が進んでいる。これに伴い電磁波
妨害雑音も懸念されている。
の発達に伴い通信機能に加えて多種多様な機能を備えた
携帯電話機や携帯ゲーム機等が使用される場合が多くな
ってきた。これらの携帯端末装置等には通信機能や情報
検索機能などを実現する多数の電子部品や配線パターン
を実装したモールド樹脂封止基板が使用される場合が多
い。モールド樹脂封止基板に実装される半導体チップに
はクロック信号で動作するデジタル回路が多く適用さ
れ、その動作の高速化が進んでいる。これに伴い電磁波
妨害雑音も懸念されている。
【０００３】この種のデジタル回路搭載のモールド樹脂
封止基板には軽量化及び小型化に加えて電磁気的対立性
（ＥＭＣ：Ｅlectro-Ｍagnetic Ｃompatibility）が要
求されるが、従来から片面銅箔を有した有機基板が使用
されている。有機基板はガラスエポキシプリプレイグと
呼ばれるガラス繊維布に半硬化状態のエポキシ樹脂を塗
布したものである。
封止基板には軽量化及び小型化に加えて電磁気的対立性
（ＥＭＣ：Ｅlectro-Ｍagnetic Ｃompatibility）が要
求されるが、従来から片面銅箔を有した有機基板が使用
されている。有機基板はガラスエポキシプリプレイグと
呼ばれるガラス繊維布に半硬化状態のエポキシ樹脂を塗
布したものである。
【０００４】図８は従来例に係るモールド樹脂封止基板
１０の構成例を示す断面図である。図８に示すモールド
樹脂封止基板１０はワイヤーボンディング可能な半導体
チップ１を実装したものであり、その内部に有機基板８
を有している。この有機基板８の表面には所定の回路電
極パターン３が設けられており、この回路電極パターン
３上には半導体チップ１が実装されている。半導体チッ
プ１は一方で端子電極５Ａに金線４Ａにより接続され、
他方で端子電極５Ｂに金線４Ｂにより接続されている。
１０の構成例を示す断面図である。図８に示すモールド
樹脂封止基板１０はワイヤーボンディング可能な半導体
チップ１を実装したものであり、その内部に有機基板８
を有している。この有機基板８の表面には所定の回路電
極パターン３が設けられており、この回路電極パターン
３上には半導体チップ１が実装されている。半導体チッ
プ１は一方で端子電極５Ａに金線４Ａにより接続され、
他方で端子電極５Ｂに金線４Ｂにより接続されている。
【０００５】この回路電極パターン３、半導体チップ１
の全部及び端子電極５Ａ，５Ｂの一部を覆うように封止
部材２により絶縁封止されている。封止部材２上には電
磁波吸収シート９が設けられ、上方向への電磁波を吸収
するようになされる。
の全部及び端子電極５Ａ，５Ｂの一部を覆うように封止
部材２により絶縁封止されている。封止部材２上には電
磁波吸収シート９が設けられ、上方向への電磁波を吸収
するようになされる。
【０００６】これらの回路電極パターン３、アース電極
としてのマウント部及び端子電極５Ａ，５Ｂは片面銅箔
付きの有機基板８を使用して形成されたものである。こ
の製造方法によれば、まず、有機基板８の銅箔面にレジ
ストパターニング処理をし、図示しないレジストをマス
クにして不要な銅箔をエッチング除去することにより回
路電極パターン３、端子電極５Ａ、５Ｂ及び図示しない
マウント部を形成することができる。
としてのマウント部及び端子電極５Ａ，５Ｂは片面銅箔
付きの有機基板８を使用して形成されたものである。こ
の製造方法によれば、まず、有機基板８の銅箔面にレジ
ストパターニング処理をし、図示しないレジストをマス
クにして不要な銅箔をエッチング除去することにより回
路電極パターン３、端子電極５Ａ、５Ｂ及び図示しない
マウント部を形成することができる。
【０００７】
【発明が解決しようとする課題】ところで、従来方式の
デジタル回路搭載のモールド樹脂封止基板１０によれ
ば、半導体チップ１の封止部材２上に電磁波吸収シート
９を設けて上方向への電磁波を吸収するようになされて
いる。このため、当該基板１０の側面からの電磁波の放
射に対して吸収効果があまり得られていないのが現状で
ある。
デジタル回路搭載のモールド樹脂封止基板１０によれ
ば、半導体チップ１の封止部材２上に電磁波吸収シート
９を設けて上方向への電磁波を吸収するようになされて
いる。このため、当該基板１０の側面からの電磁波の放
射に対して吸収効果があまり得られていないのが現状で
ある。
【０００８】また、モールド樹脂封止基板１０の製造方
法によれば、片面銅箔付きの有機基板８に回路電極パタ
ーン３や、マウント部、端子電極５Ａ，５Ｂなどを形成
していた。このため、次のうような問題がある。
法によれば、片面銅箔付きの有機基板８に回路電極パタ
ーン３や、マウント部、端子電極５Ａ，５Ｂなどを形成
していた。このため、次のうような問題がある。
【０００９】 銅箔をエッチングして回路電極パター
ン３を形成した際に、オーバーエッチングによって銅箔
の側面（エッチング面）が垂直に切り立つことなく、そ
の側面が内部にえぐれた鼓状にラインエッジが仕上がっ
てしまうおそれがある。これは配線パターンが微細化す
るほど著しい。
ン３を形成した際に、オーバーエッチングによって銅箔
の側面（エッチング面）が垂直に切り立つことなく、そ
の側面が内部にえぐれた鼓状にラインエッジが仕上がっ
てしまうおそれがある。これは配線パターンが微細化す
るほど著しい。
【００１０】 配線パターンの残りしろが安定せず、
表皮効果の点でインピーダンス特性にばらつきを生ずる
おそれがある。
表皮効果の点でインピーダンス特性にばらつきを生ずる
おそれがある。
【００１１】 ＴＡＢ実装方法ではテープの薄型化に
よりチップ実装後にテープのうねりが生じ、封止工程時
の位置決めが益々困難になる。
よりチップ実装後にテープのうねりが生じ、封止工程時
の位置決めが益々困難になる。
【００１２】そこで、この発明はこのような従来の課題
を解決したものであって、従来方式に比べてラインエッ
ジが整った高精度の回路電極パターンや、ある程度の厚
みを有した端子電極を容易かつ同時に形成できるように
すると共に、実装部品の側面の遮蔽効果を向上できるよ
うにした電子部品実装基板及びその製造方法を提供する
ことを目的とする。
を解決したものであって、従来方式に比べてラインエッ
ジが整った高精度の回路電極パターンや、ある程度の厚
みを有した端子電極を容易かつ同時に形成できるように
すると共に、実装部品の側面の遮蔽効果を向上できるよ
うにした電子部品実装基板及びその製造方法を提供する
ことを目的とする。
【００１３】
【課題を解決するための手段】上述した課題は、少なく
とも、絶縁性の担持部材と、この担持部材の端部に沿っ
て立設された導電性の遮蔽壁部と、この遮蔽壁部の内側
の領域において、担持部材に担持された所定の回路電極
パターンと、この回路電極パターンに実装された電子部
品と、この電子部品に接続された端子電極とを備え、遮
蔽壁部はメッキ及びエッチング可能な導電性の基材の片
面に所望の導電部材がメッキにより形成され、その後、
導電性の基材を選択エッチング除去して形成されたもの
であることを特徴とする電子部品実装基板によって解決
される。
とも、絶縁性の担持部材と、この担持部材の端部に沿っ
て立設された導電性の遮蔽壁部と、この遮蔽壁部の内側
の領域において、担持部材に担持された所定の回路電極
パターンと、この回路電極パターンに実装された電子部
品と、この電子部品に接続された端子電極とを備え、遮
蔽壁部はメッキ及びエッチング可能な導電性の基材の片
面に所望の導電部材がメッキにより形成され、その後、
導電性の基材を選択エッチング除去して形成されたもの
であることを特徴とする電子部品実装基板によって解決
される。
【００１４】本発明に係る電子部品実装基板によれば、
電子部品の全側面及び回路電極パターンを導電性の遮蔽
壁部により包囲する構造を採ることができ、電子部品で
発生した電磁波を遮蔽壁部によって遮蔽することができ
る。従って、側面から外部への電磁波を阻止することが
できる。
電子部品の全側面及び回路電極パターンを導電性の遮蔽
壁部により包囲する構造を採ることができ、電子部品で
発生した電磁波を遮蔽壁部によって遮蔽することができ
る。従って、側面から外部への電磁波を阻止することが
できる。
【００１５】しかも、銅箔をエッチングして得られた配
線パターンや端子電極よりも、ラインエッジが整った高
精度の回路電極パターンや、厚みの揃った端子電極及び
遮蔽壁部を有した電子部品実装基板を提供することがで
きる。また、遮蔽壁部及び総ての端子電極が同一面上に
配置されるので、容易に半田付けを行うことができる。
線パターンや端子電極よりも、ラインエッジが整った高
精度の回路電極パターンや、厚みの揃った端子電極及び
遮蔽壁部を有した電子部品実装基板を提供することがで
きる。また、遮蔽壁部及び総ての端子電極が同一面上に
配置されるので、容易に半田付けを行うことができる。
【００１６】本発明に係る電子部品実装基板の製造方法
はメッキ及びエッチング可能な導電性の基材の一方の面
に所望の導電部材をメッキして所定の回路電極パターン
を形成すると共に、該基材の他方の面に導電部材をメッ
キして遮蔽壁画定用のパターン及び所定数の端子電極パ
ターンを形成する工程と、回路電極、端子電極及び遮蔽
壁画定用のパターンを形成された回路電極基板上に絶縁
性の担持部材を形成する工程と、この回路電極、端子電
極及び遮蔽壁画定用のパターンの各々をマスクにして回
路電極基板から導電性の基材を選択エッチング除去する
工程とを含むことを特徴とするものである。
はメッキ及びエッチング可能な導電性の基材の一方の面
に所望の導電部材をメッキして所定の回路電極パターン
を形成すると共に、該基材の他方の面に導電部材をメッ
キして遮蔽壁画定用のパターン及び所定数の端子電極パ
ターンを形成する工程と、回路電極、端子電極及び遮蔽
壁画定用のパターンを形成された回路電極基板上に絶縁
性の担持部材を形成する工程と、この回路電極、端子電
極及び遮蔽壁画定用のパターンの各々をマスクにして回
路電極基板から導電性の基材を選択エッチング除去する
工程とを含むことを特徴とするものである。
【００１７】本発明に係る電子部品実装基板の製造方法
によれば、回路電極、端子電極及び遮蔽壁画定用のパタ
ーンの各々をマスクにして不要部分の導電性の基材がほ
ぼ除去され、これらの回路電極パターン、端子電極及び
遮蔽壁部を素子分離することができる。しかも、導電性
の基材のエッチング残留部分によって端子電極及び、電
子部品を取り囲むような環状の遮蔽壁部を同時に形成す
ることができる。
によれば、回路電極、端子電極及び遮蔽壁画定用のパタ
ーンの各々をマスクにして不要部分の導電性の基材がほ
ぼ除去され、これらの回路電極パターン、端子電極及び
遮蔽壁部を素子分離することができる。しかも、導電性
の基材のエッチング残留部分によって端子電極及び、電
子部品を取り囲むような環状の遮蔽壁部を同時に形成す
ることができる。
【００１８】また、銅箔をエッチングして得られた配線
パターンや端子電極よりも、ラインエッジが整った高精
度の回路電極パターンや、厚みの揃った端子電極及び遮
蔽壁部を有した電子部品実装基板を再現性良く製造する
ことができる。更に、遮蔽壁部及び総ての端子電極を同
一面上に配置することができるので、容易に半田付けを
行うことができる。
パターンや端子電極よりも、ラインエッジが整った高精
度の回路電極パターンや、厚みの揃った端子電極及び遮
蔽壁部を有した電子部品実装基板を再現性良く製造する
ことができる。更に、遮蔽壁部及び総ての端子電極を同
一面上に配置することができるので、容易に半田付けを
行うことができる。
【００１９】
【発明の実施の形態】続いて、この発明に係る電子部品
実装基板及びその製造方法の一実施の形態について、図
面を参照しながら説明をする。 （１）第１の実施形態 図１は本発明に係る第１の実施形態としての電子部品実
装基板１００の構成例を示す断面図である。図２は電子
部品実装基板１００の使用例を示すイメージ図である。
実装基板及びその製造方法の一実施の形態について、図
面を参照しながら説明をする。 （１）第１の実施形態 図１は本発明に係る第１の実施形態としての電子部品実
装基板１００の構成例を示す断面図である。図２は電子
部品実装基板１００の使用例を示すイメージ図である。
【００２０】この実施形態では回路電極、端子電極及び
遮蔽壁画定用のパターンを形成された回路電極基板上に
絶縁性の担持部材を形成した後、この回路電極、端子電
極及び遮蔽壁画定用のパターンの各々をマスクにして回
路電極基板から導電性の基材を選択エッチング除去し、
回路電極パターン、端子電極及び遮蔽壁部を同時に素子
分離できるようにすると共に、導電性の基材のエッチン
グ残留部分によって端子電極及び、電子部品を取り囲む
ような環状の遮蔽壁部を同時に形成できるようにしたも
のである。
遮蔽壁画定用のパターンを形成された回路電極基板上に
絶縁性の担持部材を形成した後、この回路電極、端子電
極及び遮蔽壁画定用のパターンの各々をマスクにして回
路電極基板から導電性の基材を選択エッチング除去し、
回路電極パターン、端子電極及び遮蔽壁部を同時に素子
分離できるようにすると共に、導電性の基材のエッチン
グ残留部分によって端子電極及び、電子部品を取り囲む
ような環状の遮蔽壁部を同時に形成できるようにしたも
のである。
【００２１】図１に示す電子部品実装基板１００は電磁
波対策実装基板に適用して好適であり、少なくとも、絶
縁性の担持部材２２を有しており、この担持部材２２の
端部に沿って筐体状を有した導電性の遮蔽壁部２３が立
設されている。担持部材２２には電磁波遮蔽材料が使用
される。この担持部材２２上には更に電磁波吸収部材２
４が設けられている。この遮蔽壁部２３の内側の領域に
おいて、担持部材２２には所定の回路電極パターン１３
が担持されている。この回路電極パターン１３下には電
子部品の一例となるワイヤーボンディング可能な半導体
チップ１１が実装されている。電子部品はこれに限られ
ることはなく、面接合可能なフリップチップ方式の半導
体チップであってもよい。
波対策実装基板に適用して好適であり、少なくとも、絶
縁性の担持部材２２を有しており、この担持部材２２の
端部に沿って筐体状を有した導電性の遮蔽壁部２３が立
設されている。担持部材２２には電磁波遮蔽材料が使用
される。この担持部材２２上には更に電磁波吸収部材２
４が設けられている。この遮蔽壁部２３の内側の領域に
おいて、担持部材２２には所定の回路電極パターン１３
が担持されている。この回路電極パターン１３下には電
子部品の一例となるワイヤーボンディング可能な半導体
チップ１１が実装されている。電子部品はこれに限られ
ることはなく、面接合可能なフリップチップ方式の半導
体チップであってもよい。
【００２２】この半導体チップ１１には端子電極１５
Ａ，１５Ｂが接続されており、上述の遮蔽壁部２３は半
導体チップ１１及び端子電極１５Ａ，１５Ｂを取り囲む
ような環状を有している。半導体チップ１１は回路電極
パターン１３のマウント部に接着剤１８を介在して接合
されている。この半導体チップ１１は一方の側で金線１
４Ａを介在して端子電極（外部リード）１５Ａに接続さ
れており、他方の側で金線１４Ｂを介在して端子電極１
５Ｂに接続されている。電子部品実装基板１００によっ
ては数十〜数百本の端子電極１５Ａ，１５Ｂが設けられ
る。
Ａ，１５Ｂが接続されており、上述の遮蔽壁部２３は半
導体チップ１１及び端子電極１５Ａ，１５Ｂを取り囲む
ような環状を有している。半導体チップ１１は回路電極
パターン１３のマウント部に接着剤１８を介在して接合
されている。この半導体チップ１１は一方の側で金線１
４Ａを介在して端子電極（外部リード）１５Ａに接続さ
れており、他方の側で金線１４Ｂを介在して端子電極１
５Ｂに接続されている。電子部品実装基板１００によっ
ては数十〜数百本の端子電極１５Ａ，１５Ｂが設けられ
る。
【００２３】回路電極パターン１３は、メッキ及びエッ
チング可能な導電性の基材の一方の面に所望の導電部材
がメッキにより形成され、端子電極１５Ａ，１５Ｂ及び
遮蔽壁部２３は導電性の基材の片面に所望の導電部材が
メッキにより形成され、その後、導電性の基材を選択エ
ッチング除去して同時に形成されたものである。
チング可能な導電性の基材の一方の面に所望の導電部材
がメッキにより形成され、端子電極１５Ａ，１５Ｂ及び
遮蔽壁部２３は導電性の基材の片面に所望の導電部材が
メッキにより形成され、その後、導電性の基材を選択エ
ッチング除去して同時に形成されたものである。
【００２４】この端子電極１５Ａ，１５Ｂの一部及び回
路電極パターン１３の全部は電解メッキ法により形成さ
れている。回路電極パターン１３は金、ニッケル、銅、
ニッケル、金の順にメッキされており、端子電極１５
Ａ，１５Ｂ及び遮蔽壁部２３は導電性の基材のエッチン
グ残留物を芯材となされ、この芯材の一方の面側は金、
ニッケル、銅、ニッケル、金の順にメッキされ、他方の
面側はニッケル及び金の順にメッキされている。
路電極パターン１３の全部は電解メッキ法により形成さ
れている。回路電極パターン１３は金、ニッケル、銅、
ニッケル、金の順にメッキされており、端子電極１５
Ａ，１５Ｂ及び遮蔽壁部２３は導電性の基材のエッチン
グ残留物を芯材となされ、この芯材の一方の面側は金、
ニッケル、銅、ニッケル、金の順にメッキされ、他方の
面側はニッケル及び金の順にメッキされている。
【００２５】このように形成すると、導電性の基材を封
止部材形成工程に至るまでの仮の基板として使用できる
他に、その導電性の基材のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３を構成する
ことができる。
止部材形成工程に至るまでの仮の基板として使用できる
他に、その導電性の基材のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３を構成する
ことができる。
【００２６】しかも、回路電極パターン１３のサイドエ
ッジを垂直に切り立つように整形することができ、銅箔
をエッチングしてパターン形成する場合に比べてライン
エッジが整った高精度の回路電極パターン１３及び、表
皮効果に優れた配線パターンが得られ、高周波動作に最
適となる。端子電極１５Ａ，１５Ｂもある程度の厚みを
確保することができ、内部抵抗に低い電極を得ることが
できる。
ッジを垂直に切り立つように整形することができ、銅箔
をエッチングしてパターン形成する場合に比べてライン
エッジが整った高精度の回路電極パターン１３及び、表
皮効果に優れた配線パターンが得られ、高周波動作に最
適となる。端子電極１５Ａ，１５Ｂもある程度の厚みを
確保することができ、内部抵抗に低い電極を得ることが
できる。
【００２７】この電子部品実装基板１００で半導体チッ
プ１１の実装領域と端子電極１５Ａ，１５Ｂと遮蔽壁部
２３の隙間領域には絶縁性の封止部材１２が充填されて
いる。封止部材１２にはモールド樹脂が使用される。電
子部品実装基板１００の外部形状は筐体状の遮蔽壁部２
３によって決まるが、この筐体内にモールド樹脂を注入
するようになされる。
プ１１の実装領域と端子電極１５Ａ，１５Ｂと遮蔽壁部
２３の隙間領域には絶縁性の封止部材１２が充填されて
いる。封止部材１２にはモールド樹脂が使用される。電
子部品実装基板１００の外部形状は筐体状の遮蔽壁部２
３によって決まるが、この筐体内にモールド樹脂を注入
するようになされる。
【００２８】このように構成された電子部品実装基板１
００は図２に示すプリント基板１０１に取り付けて使用
され、遮蔽壁部２３がプリント基板１０１の電気回路部
のアース電極１０２に接続される。例えば、遮蔽壁部２
３は半田１０５を介在してアース電極１０２に接続され
る。端子電極１５Ａは半田１０５を介在して配線パター
ン１０３に接続され、同様にして端子電極１５Ｂは配線
パターン１０４に接続される。プリント基板１０１でア
ース電極１０２の配置には充分な配慮が必要なのは勿論
である。
００は図２に示すプリント基板１０１に取り付けて使用
され、遮蔽壁部２３がプリント基板１０１の電気回路部
のアース電極１０２に接続される。例えば、遮蔽壁部２
３は半田１０５を介在してアース電極１０２に接続され
る。端子電極１５Ａは半田１０５を介在して配線パター
ン１０３に接続され、同様にして端子電極１５Ｂは配線
パターン１０４に接続される。プリント基板１０１でア
ース電極１０２の配置には充分な配慮が必要なのは勿論
である。
【００２９】この電子部品実装基板１００によれば、図
２に示す半導体チップ１１の周囲が金属性の遮蔽壁部２
３で覆われているので、高速クロック信号による電磁波
が側壁側から漏れることがなく、しかも、上面の電磁波
吸収体２４によって外部への電磁波の漏洩を阻止するこ
とができる。
２に示す半導体チップ１１の周囲が金属性の遮蔽壁部２
３で覆われているので、高速クロック信号による電磁波
が側壁側から漏れることがなく、しかも、上面の電磁波
吸収体２４によって外部への電磁波の漏洩を阻止するこ
とができる。
【００３０】続いて、電子部品実装基板１００の製造方
法について説明をする。図３〜図６は電子部品実装基板
１００の形成例（その１〜４）を示す工程図である。
法について説明をする。図３〜図６は電子部品実装基板
１００の形成例（その１〜４）を示す工程図である。
【００３１】この例ではメッキ及びエッチング可能な導
電性の基材の一方の面に所望の導電部材をメッキにより
形成すると共に、その導電性の基材の片面に所望の導電
部材をメッキにより形成し、その後、その導電性の基材
を選択エッチングして除去することにより回路電極パタ
ーン１３、外部リードとなる端子電極１５Ａ，１５Ｂ及
びこれらの周辺を囲む遮蔽壁部２３を同時に形成する場
合を例に挙げる。
電性の基材の一方の面に所望の導電部材をメッキにより
形成すると共に、その導電性の基材の片面に所望の導電
部材をメッキにより形成し、その後、その導電性の基材
を選択エッチングして除去することにより回路電極パタ
ーン１３、外部リードとなる端子電極１５Ａ，１５Ｂ及
びこれらの周辺を囲む遮蔽壁部２３を同時に形成する場
合を例に挙げる。
【００３２】また、回路電極パターン１３、端子電極１
５Ａ，１５Ｂ及び遮蔽壁部２３は導電性の基材に非メッ
キ部材を選択的に形成した後に、その非メッキ部材をマ
スクにしてその基材に所望の導電部材をメッキにより成
長させる場合を想定する。
５Ａ，１５Ｂ及び遮蔽壁部２３は導電性の基材に非メッ
キ部材を選択的に形成した後に、その非メッキ部材をマ
スクにしてその基材に所望の導電部材をメッキにより成
長させる場合を想定する。
【００３３】これを前提にして、まず、メッキ及びエッ
チング可能な導電性の基材の一例となる、図３Ａの断面
図に示すような板厚ｔの銅合金板２０を準備する。銅合
金板２０は通常のリードフレームと同様の素材のものを
用いるとよい。銅合金板２０の板厚ｔは１００〜２５０
μｍ程度であり、この例ではｔ＝２００μｍの銅合金板
２０を使用する。この銅合金板２０は電子部品実装基板
１００を製造する過程で仮の基板として使用されると共
に、その銅合金板２０の一部が端子電極１５Ａ，１５Ｂ
の心材及び遮蔽壁部２３を構成するようになされる。
チング可能な導電性の基材の一例となる、図３Ａの断面
図に示すような板厚ｔの銅合金板２０を準備する。銅合
金板２０は通常のリードフレームと同様の素材のものを
用いるとよい。銅合金板２０の板厚ｔは１００〜２５０
μｍ程度であり、この例ではｔ＝２００μｍの銅合金板
２０を使用する。この銅合金板２０は電子部品実装基板
１００を製造する過程で仮の基板として使用されると共
に、その銅合金板２０の一部が端子電極１５Ａ，１５Ｂ
の心材及び遮蔽壁部２３を構成するようになされる。
【００３４】このような銅合金板２０が準備できたら、
チップ用のマウント部を含む回路電極パターン１３、所
定数の端子電極１５Ａ，１５Ｂ、及び環状の遮蔽壁部２
３を形成するために、図３Ｂの平面図において、銅合金
板２０の一方の面（裏面）に非メッキ部材の一例となる
レジストを写真法によりパターニングする。例えば、銅
合金板２０の一方の面にレジストを塗布し、環状の遮蔽
壁画定用のパターン及び、端子電極パターンを焼き付け
たレチクルをマスクにして露光する。
チップ用のマウント部を含む回路電極パターン１３、所
定数の端子電極１５Ａ，１５Ｂ、及び環状の遮蔽壁部２
３を形成するために、図３Ｂの平面図において、銅合金
板２０の一方の面（裏面）に非メッキ部材の一例となる
レジストを写真法によりパターニングする。例えば、銅
合金板２０の一方の面にレジストを塗布し、環状の遮蔽
壁画定用のパターン及び、端子電極パターンを焼き付け
たレチクルをマスクにして露光する。
【００３５】その後、レジストを現像した後に不要なレ
ジスト膜を除去する。これにより、銅合金板２０の一方
の面に、図３Ｂに示す遮蔽壁画定用のパターンＰ１及
び、端子電極パターンＰ２，Ｐ３を反転したレジストパ
ターン１６を形成することができる。この端子電極パタ
ーンＰ１，Ｐ４によって数十〜数百本の端子電極１５
Ａ，１５Ｂを銅合金板２０から電気的に素子分離するよ
うになされる。
ジスト膜を除去する。これにより、銅合金板２０の一方
の面に、図３Ｂに示す遮蔽壁画定用のパターンＰ１及
び、端子電極パターンＰ２，Ｐ３を反転したレジストパ
ターン１６を形成することができる。この端子電極パタ
ーンＰ１，Ｐ４によって数十〜数百本の端子電極１５
Ａ，１５Ｂを銅合金板２０から電気的に素子分離するよ
うになされる。
【００３６】この銅合金板２０の反対面には遮蔽壁画定
用のパターンＰ４、端子電極パターンＰ５，Ｐ７，マウ
ント部を含む回路電極パターンＰ６を画定するための、
図３Ｃに示すレジストパターン１７を形成する（平面図
を省略する）。図３Ｃは図３Ｂに示した銅合金板２０の
Ｘ１−Ｘ２矢視断面図である。以後の形成例では電子部
品実装基板１００の断面の形成工程について説明する。
用のパターンＰ４、端子電極パターンＰ５，Ｐ７，マウ
ント部を含む回路電極パターンＰ６を画定するための、
図３Ｃに示すレジストパターン１７を形成する（平面図
を省略する）。図３Ｃは図３Ｂに示した銅合金板２０の
Ｘ１−Ｘ２矢視断面図である。以後の形成例では電子部
品実装基板１００の断面の形成工程について説明する。
【００３７】そして、図４Ａに示す電気メッキ装置２０
０に銅合金板２０をセットして、レジストパターン１
６、１７等の各々をマスクにして銅合金板２０上に所望
の導電部材をメッキにより成長する。電気メッキ装置２
００には周知の電解メッキ方法が適用される。電気メッ
キ装置２００はメッキ容器２０１の中に電解液２０２、
１組の陽極２０３Ａ，２０３Ｂ、その外部に直流電源２
０４及び電流計２０５を有している。陽極２０３Ａ，２
０３Ｂには所望の導電部材を用いてもよい。
０に銅合金板２０をセットして、レジストパターン１
６、１７等の各々をマスクにして銅合金板２０上に所望
の導電部材をメッキにより成長する。電気メッキ装置２
００には周知の電解メッキ方法が適用される。電気メッ
キ装置２００はメッキ容器２０１の中に電解液２０２、
１組の陽極２０３Ａ，２０３Ｂ、その外部に直流電源２
０４及び電流計２０５を有している。陽極２０３Ａ，２
０３Ｂには所望の導電部材を用いてもよい。
【００３８】メッキ母材となる銅合金板２０は直流電源
２０４の−端子に接続され、陽極２０３Ａ，２０３Ｂは
電流計２０５を通じて直流電源２０４の＋端子に接続し
て使用される。電解液２０２は導電部材によって取り替
えるようになされる。例えば銅のメッキ時には電解液２
０２として硫酸銅の水溶液が使用される。導電部材はエ
ッチングマスク兼半田付け良好な金属材料が好ましい。
この例で導電部材（メッキ部材）には金、ニッケル及び
銅が使用される。
２０４の−端子に接続され、陽極２０３Ａ，２０３Ｂは
電流計２０５を通じて直流電源２０４の＋端子に接続し
て使用される。電解液２０２は導電部材によって取り替
えるようになされる。例えば銅のメッキ時には電解液２
０２として硫酸銅の水溶液が使用される。導電部材はエ
ッチングマスク兼半田付け良好な金属材料が好ましい。
この例で導電部材（メッキ部材）には金、ニッケル及び
銅が使用される。
【００３９】また、レジストパターン１６を形成された
銅合金板２０にはニッケル、金、ニッケル、銅、ニッケ
ル、金の順にメッキがなされる。レジストパターン１７
を形成された銅合金板２０にはニッケル、金の順にメッ
キがなされる。このようにメッキによって導電部材を多
層化するのは回路電極パターン１３のどちらの面にも電
子部品を接続可能とするためである。更に、多層化によ
って表皮効果の良い電極を形成することができる。
銅合金板２０にはニッケル、金、ニッケル、銅、ニッケ
ル、金の順にメッキがなされる。レジストパターン１７
を形成された銅合金板２０にはニッケル、金の順にメッ
キがなされる。このようにメッキによって導電部材を多
層化するのは回路電極パターン１３のどちらの面にも電
子部品を接続可能とするためである。更に、多層化によ
って表皮効果の良い電極を形成することができる。
【００４０】各々のメッキ部材におけるメッキ電流Ｉは
電流計２０５を見ながら調整し、各々のメッキ部材の厚
みを調整することにより、回路電極パターン１３の全体
の厚みを制御するようになされる。各々のメッキ部材の
厚みはメッキ電流Ｉを多くし、通電時間を長くするとメ
ッキ量を多くすることができる。銅箔パターンにより配
線を形成する場合に比べて厚みのある回路電極パターン
１３を形成することができる。
電流計２０５を見ながら調整し、各々のメッキ部材の厚
みを調整することにより、回路電極パターン１３の全体
の厚みを制御するようになされる。各々のメッキ部材の
厚みはメッキ電流Ｉを多くし、通電時間を長くするとメ
ッキ量を多くすることができる。銅箔パターンにより配
線を形成する場合に比べて厚みのある回路電極パターン
１３を形成することができる。
【００４１】このようにメッキ電流Ｉを制御し、その
後、レジスト膜等を除去すると、図４Ｂの平面図に示す
ような銅合金板２０の一方の面に端子電極１５Ａ，１５
Ｂ及び遮蔽壁部２３を形成することができる。つまり、
図５Ａの断面図において、銅合金板２０の一方の面には
その波線円内図に示すように、Ｎｉ／Ａｕ／Ｎｉ／Ｃｕ
／Ｎｉ／Ａｕを積層した回路電極パターン１３、端子電
極１５Ａ，１５Ｂ及び遮蔽壁部２３を形成することがで
きる。
後、レジスト膜等を除去すると、図４Ｂの平面図に示す
ような銅合金板２０の一方の面に端子電極１５Ａ，１５
Ｂ及び遮蔽壁部２３を形成することができる。つまり、
図５Ａの断面図において、銅合金板２０の一方の面には
その波線円内図に示すように、Ｎｉ／Ａｕ／Ｎｉ／Ｃｕ
／Ｎｉ／Ａｕを積層した回路電極パターン１３、端子電
極１５Ａ，１５Ｂ及び遮蔽壁部２３を形成することがで
きる。
【００４２】銅合金板２０の他方の面にはＮｉ／Ａｕを
積層した端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３を形
成することができる。この時点では回路電極パターン１
３、端子電極１５Ａ，１５Ｂ、遮蔽壁部２３は電気的な
素子分離はなされていない。銅合金板２０で短絡された
状態となっている。ここで回路電極パターン１３、端子
電極１５Ａ，１５Ｂ及び遮蔽壁部２３に係るパターンが
メッキされた銅合金板２０を以後、回路電極基板２０’
ともいう。
積層した端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３を形
成することができる。この時点では回路電極パターン１
３、端子電極１５Ａ，１５Ｂ、遮蔽壁部２３は電気的な
素子分離はなされていない。銅合金板２０で短絡された
状態となっている。ここで回路電極パターン１３、端子
電極１５Ａ，１５Ｂ及び遮蔽壁部２３に係るパターンが
メッキされた銅合金板２０を以後、回路電極基板２０’
ともいう。
【００４３】そして、図５Ｂにおいて回路電極基板２
０’上に担持部材２２を形成する。担持部材２２にはポ
リイミド系の絶縁樹脂を用いる。例えば、ポリイミド樹
脂の前駆体であるポリアミックス酸のペーストをスクリ
ーン印刷法により回路電極基板２０’の全面に塗布し、
その後、加熱して硬化ポリイミド化することによりポリ
イミド樹脂膜を形成する。この際の加熱条件は２７０℃
で５分間である。その後、徐々に常温に戻すようになさ
れる。
０’上に担持部材２２を形成する。担持部材２２にはポ
リイミド系の絶縁樹脂を用いる。例えば、ポリイミド樹
脂の前駆体であるポリアミックス酸のペーストをスクリ
ーン印刷法により回路電極基板２０’の全面に塗布し、
その後、加熱して硬化ポリイミド化することによりポリ
イミド樹脂膜を形成する。この際の加熱条件は２７０℃
で５分間である。その後、徐々に常温に戻すようになさ
れる。
【００４４】この担持部材２２によって回路電極パター
ン１３、端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３が裏
打ちされるので、回路電極パターン１３下の銅合金板２
０を除去しても担持姿勢を保つことができる。
ン１３、端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３が裏
打ちされるので、回路電極パターン１３下の銅合金板２
０を除去しても担持姿勢を保つことができる。
【００４５】その後、図５Ｃにおいて、担持部材付きの
回路電極基板２０’から、仮の基板として使用していた
銅合金板２０を回路電極パターン１３、端子電極１５
Ａ，１５Ｂ及び遮蔽壁部２３の各々をマスクにして選択
エッチング除去する。銅のエッチングにはニッケルが犯
されない薬品としてアルカリの水溶液を使用する。
回路電極基板２０’から、仮の基板として使用していた
銅合金板２０を回路電極パターン１３、端子電極１５
Ａ，１５Ｂ及び遮蔽壁部２３の各々をマスクにして選択
エッチング除去する。銅のエッチングにはニッケルが犯
されない薬品としてアルカリの水溶液を使用する。
【００４６】例えば、銅の専用エッチャントをアンモニ
アによりペーハーを８．０乃至８．５程度に調整した水
溶液を４５℃にして使用する。このエッチングにより、
不要部分の銅合金板２０が除去され、マウント部を含む
回路電極パターン１３、複数の端子電極１５Ａ，１５Ｂ
及び環状の遮蔽壁部２３が電気的に素子分離される。
アによりペーハーを８．０乃至８．５程度に調整した水
溶液を４５℃にして使用する。このエッチングにより、
不要部分の銅合金板２０が除去され、マウント部を含む
回路電極パターン１３、複数の端子電極１５Ａ，１５Ｂ
及び環状の遮蔽壁部２３が電気的に素子分離される。
【００４７】この素子分離によって端子電極１５Ａと遮
蔽壁部２３との間に隙間領域が生じ、端子電極１５Ｂと
遮蔽壁部２３との間にも隙間領域が生ずる。回路電極パ
ターン１３が露出する。銅のエッチング終了後、ニッケ
ルをエッチングして金面が現れるようにするとよい。金
面は半田ボンディングがし易くなるからである。ニッケ
ルのエッチング液には専用酸性エッチャントを温度３５
℃にして使用する。
蔽壁部２３との間に隙間領域が生じ、端子電極１５Ｂと
遮蔽壁部２３との間にも隙間領域が生ずる。回路電極パ
ターン１３が露出する。銅のエッチング終了後、ニッケ
ルをエッチングして金面が現れるようにするとよい。金
面は半田ボンディングがし易くなるからである。ニッケ
ルのエッチング液には専用酸性エッチャントを温度３５
℃にして使用する。
【００４８】その後、図６Ａにおいて回路電極基板２
０’の回路電極パターン１３下に電子部品を実装する。
この時点で回路電極パターン１３を露出した筐体状の回
路電極基板２０’を天地反転させ、開口部分２６を上に
向けるように姿勢を整えてもよい。ここでは接着剤１８
を使用して回路電極パターン１３のマウント部に半導体
チップ１１をダイボンディングして接合される。半導体
チップ１１の一方のパッド電極１９Ａと端子電極１５Ａ
との間は金線１４Ａにより半田ボンディングし、半導体
チップ１１の他方のパッド電極１９Ｂと端子電極１５Ｂ
とを他の金線１４Ｂにより半田ボンディングする。
０’の回路電極パターン１３下に電子部品を実装する。
この時点で回路電極パターン１３を露出した筐体状の回
路電極基板２０’を天地反転させ、開口部分２６を上に
向けるように姿勢を整えてもよい。ここでは接着剤１８
を使用して回路電極パターン１３のマウント部に半導体
チップ１１をダイボンディングして接合される。半導体
チップ１１の一方のパッド電極１９Ａと端子電極１５Ａ
との間は金線１４Ａにより半田ボンディングし、半導体
チップ１１の他方のパッド電極１９Ｂと端子電極１５Ｂ
とを他の金線１４Ｂにより半田ボンディングする。
【００４９】その後、半導体チップ１１を実装された回
路電極基板２０’に図６Ｂに示す絶縁性の封止部材１２
を形成する。封止部材１２にはエポキシ系のモールド樹
脂が使用される。この封止工程では金線１４Ａ，１４Ｂ
が隠れる厚みを確保するように筐体状の回路電極基板２
０’内にモールド樹脂が充填される。ここで端子電極１
５Ａと遮蔽壁部２３との隙間領域及び、端子電極１５Ｂ
と遮蔽壁部２３との隙間領域にもモールド樹脂を充填す
るようになされる。この封止工程では射出金型成形装置
による成形作業が不要となる。
路電極基板２０’に図６Ｂに示す絶縁性の封止部材１２
を形成する。封止部材１２にはエポキシ系のモールド樹
脂が使用される。この封止工程では金線１４Ａ，１４Ｂ
が隠れる厚みを確保するように筐体状の回路電極基板２
０’内にモールド樹脂が充填される。ここで端子電極１
５Ａと遮蔽壁部２３との隙間領域及び、端子電極１５Ｂ
と遮蔽壁部２３との隙間領域にもモールド樹脂を充填す
るようになされる。この封止工程では射出金型成形装置
による成形作業が不要となる。
【００５０】その後、図６Ｂに示す担持部材２２上に電
磁波吸収部材２４を形成する。電磁波吸収部材２４には
フエライト粉末や扁平金属粉を樹脂と混合してシート状
にした電磁波吸収シートや、これらの成形品が使用され
る。電磁波吸収部材２４は銅合金板２０のエッチング工
程の前に、担持部材２２に続いて先に積層形成しておい
てもよい。これにより、図１に示したような電子部品実
装基板１００が完成する。
磁波吸収部材２４を形成する。電磁波吸収部材２４には
フエライト粉末や扁平金属粉を樹脂と混合してシート状
にした電磁波吸収シートや、これらの成形品が使用され
る。電磁波吸収部材２４は銅合金板２０のエッチング工
程の前に、担持部材２２に続いて先に積層形成しておい
てもよい。これにより、図１に示したような電子部品実
装基板１００が完成する。
【００５１】このように、本発明に係る第１の実施形態
としての電子部品実装基板１００によれば、半導体チッ
プ１１の側面及び回路電極パターン１３を銅合金製の遮
蔽壁部２３により包囲する構造を採ることができ、半導
体チップ１１で発生した電磁波を遮蔽壁部２３によって
遮蔽することができる。従って、側面から外部への電磁
波を阻止することができる。電磁波が側壁側から漏れる
ことがない。しかも、上面の電磁波吸収体２４によって
上部への電磁波も漏洩させない構造とすることができ
る。
としての電子部品実装基板１００によれば、半導体チッ
プ１１の側面及び回路電極パターン１３を銅合金製の遮
蔽壁部２３により包囲する構造を採ることができ、半導
体チップ１１で発生した電磁波を遮蔽壁部２３によって
遮蔽することができる。従って、側面から外部への電磁
波を阻止することができる。電磁波が側壁側から漏れる
ことがない。しかも、上面の電磁波吸収体２４によって
上部への電磁波も漏洩させない構造とすることができ
る。
【００５２】また、電子部品実装基板１００によれば、
銅箔をエッチングして得られた配線パターンや端子電極
よりも、ラインエッジが整った高精度の回路電極パター
ン１３や、厚みの揃った端子電極１５Ａ，１５Ｂ及び遮
蔽壁部２３を有した、ワイヤボンディング方式の半導体
チップ実装電磁波対応基板を提供することができる。し
かも、遮蔽壁部２３及び総ての端子電極１５Ａ，１５Ｂ
が同一面上に配置されるので、容易に半田付けを行うこ
とができる。
銅箔をエッチングして得られた配線パターンや端子電極
よりも、ラインエッジが整った高精度の回路電極パター
ン１３や、厚みの揃った端子電極１５Ａ，１５Ｂ及び遮
蔽壁部２３を有した、ワイヤボンディング方式の半導体
チップ実装電磁波対応基板を提供することができる。し
かも、遮蔽壁部２３及び総ての端子電極１５Ａ，１５Ｂ
が同一面上に配置されるので、容易に半田付けを行うこ
とができる。
【００５３】更に、電子部品実装基板の製造方法によれ
ば、遮蔽壁画定用のパターンＰ１，Ｐ４、回路電極パタ
ーンＰ６及び端子電極パターンＰ２，Ｐ３，Ｐ５，Ｐ７
の各々をマスクにして回路電極基板２０’から銅合金板
２０を選択エッチングすることにより、その銅合金板２
０の不要部分が取り除かれ、回路電極パターン１３、端
子電極１５Ａ，１５Ｂ及び遮蔽壁部２３を一斉に素子分
離することができる。しかも、導電性の基材のエッチン
グ残留部分によって端子電極１５Ａ，１５Ｂ及び、半導
体チップ１１を取り囲むような環状の遮蔽壁部２３を同
時に形成することができる。銅合金板２０のエッチング
残留部分を端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３と
する構造を採ることができる。
ば、遮蔽壁画定用のパターンＰ１，Ｐ４、回路電極パタ
ーンＰ６及び端子電極パターンＰ２，Ｐ３，Ｐ５，Ｐ７
の各々をマスクにして回路電極基板２０’から銅合金板
２０を選択エッチングすることにより、その銅合金板２
０の不要部分が取り除かれ、回路電極パターン１３、端
子電極１５Ａ，１５Ｂ及び遮蔽壁部２３を一斉に素子分
離することができる。しかも、導電性の基材のエッチン
グ残留部分によって端子電極１５Ａ，１５Ｂ及び、半導
体チップ１１を取り囲むような環状の遮蔽壁部２３を同
時に形成することができる。銅合金板２０のエッチング
残留部分を端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３と
する構造を採ることができる。
【００５４】（２）第２の実施形態 図７は本発明に係る第２の実施形態としての電子部品実
装基板２００の構成例を示す断面図である。この実施形
態では電子部品に関してワイヤーボンディング可能な半
導体チップ１１に代えて面接合可能なフリップチップ方
式の半導体チップを適用したものである。
装基板２００の構成例を示す断面図である。この実施形
態では電子部品に関してワイヤーボンディング可能な半
導体チップ１１に代えて面接合可能なフリップチップ方
式の半導体チップを適用したものである。
【００５５】図７に示す電子部品実装基板２００は電磁
波対策実装基板に適用して好適であり、少なくとも、絶
縁性の担持部材２２を有しており、第１の実施形態と同
様にして担持部材２２の端部に沿って筐体状を有した導
電性の遮蔽壁部２３が立設されている。担持部材２２に
は電磁波遮蔽材料が使用される。この担持部材２２上に
は更に電磁波吸収部材２４が設けられている。この遮蔽
壁部２３の内側の領域において、担持部材２２には所定
の回路電極パターン３３Ａ〜３３Ｄが担持されている。
波対策実装基板に適用して好適であり、少なくとも、絶
縁性の担持部材２２を有しており、第１の実施形態と同
様にして担持部材２２の端部に沿って筐体状を有した導
電性の遮蔽壁部２３が立設されている。担持部材２２に
は電磁波遮蔽材料が使用される。この担持部材２２上に
は更に電磁波吸収部材２４が設けられている。この遮蔽
壁部２３の内側の領域において、担持部材２２には所定
の回路電極パターン３３Ａ〜３３Ｄが担持されている。
【００５６】この回路電極パターン３３Ａ〜３３Ｄ下に
は電子部品の一例となるフリップチップ方式の半導体チ
ップ３１が実装されている。半導体チップ３１は複数の
バンプ電極（エリアバンプ）３４Ａ〜３４Ｆ等を有して
いる。この半導体チップ３１のバンプ電極３４Ａは端子
電極１５Ａに接続され、そのバンプ電極３４Ｂは回路電
極パターン３３Ａに接続され、そのバンプ電極３４Ｃは
回路電極パターン３３Ｂに接続され、そのバンプ電極３
４Ｄは回路電極パターン３３Ｃに接続され、そのバンプ
電極３４Ｅは回路電極パターン３３Ｄに接続され、その
バンプ電極３４Ｅは端子電極１５Ｂに各々接続されてい
る。
は電子部品の一例となるフリップチップ方式の半導体チ
ップ３１が実装されている。半導体チップ３１は複数の
バンプ電極（エリアバンプ）３４Ａ〜３４Ｆ等を有して
いる。この半導体チップ３１のバンプ電極３４Ａは端子
電極１５Ａに接続され、そのバンプ電極３４Ｂは回路電
極パターン３３Ａに接続され、そのバンプ電極３４Ｃは
回路電極パターン３３Ｂに接続され、そのバンプ電極３
４Ｄは回路電極パターン３３Ｃに接続され、そのバンプ
電極３４Ｅは回路電極パターン３３Ｄに接続され、その
バンプ電極３４Ｅは端子電極１５Ｂに各々接続されてい
る。
【００５７】上述の遮蔽壁部２３は半導体チップ３１及
び端子電極１５Ａ，１５Ｂを取り囲むような環状を有し
ている。電子部品実装基板２００によっては数十〜数百
本の端子電極１５Ａ，１５Ｂが設けられる。回路電極パ
ターン３３Ａ〜３３Ｄは、メッキ及びエッチング可能な
導電性の基材の一方の面に所望の導電部材がメッキによ
り形成され、端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３
は導電性の基材の片面に所望の導電部材がメッキにより
形成され、その後、導電性の基材を選択エッチング除去
して同時に形成されたものである。
び端子電極１５Ａ，１５Ｂを取り囲むような環状を有し
ている。電子部品実装基板２００によっては数十〜数百
本の端子電極１５Ａ，１５Ｂが設けられる。回路電極パ
ターン３３Ａ〜３３Ｄは、メッキ及びエッチング可能な
導電性の基材の一方の面に所望の導電部材がメッキによ
り形成され、端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３
は導電性の基材の片面に所望の導電部材がメッキにより
形成され、その後、導電性の基材を選択エッチング除去
して同時に形成されたものである。
【００５８】この端子電極１５Ａ，１５Ｂの一部及び回
路電極パターン３３Ａ〜３３Ｄの全部は電解メッキ法に
より形成されている。回路電極パターン３３Ａ〜３３Ｄ
は金、ニッケル、銅、ニッケル、金の順にメッキされて
おり、端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３は導電
性の基材のエッチング残留物を芯材となされ、この芯材
の一方の面側は金、ニッケル、銅、ニッケル、金の順に
メッキされ、他方の面側はニッケル、金の順にメッキさ
れている。
路電極パターン３３Ａ〜３３Ｄの全部は電解メッキ法に
より形成されている。回路電極パターン３３Ａ〜３３Ｄ
は金、ニッケル、銅、ニッケル、金の順にメッキされて
おり、端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３は導電
性の基材のエッチング残留物を芯材となされ、この芯材
の一方の面側は金、ニッケル、銅、ニッケル、金の順に
メッキされ、他方の面側はニッケル、金の順にメッキさ
れている。
【００５９】このように形成すると、第１の実施形態と
同様にして導電性の基材を封止部材形成工程に至るまで
の仮の基板として使用できる他に、その導電性の基材の
エッチング残留部分を使用した端子電極１５Ａ，１５Ｂ
及び遮蔽壁部２３を構成することができる。
同様にして導電性の基材を封止部材形成工程に至るまで
の仮の基板として使用できる他に、その導電性の基材の
エッチング残留部分を使用した端子電極１５Ａ，１５Ｂ
及び遮蔽壁部２３を構成することができる。
【００６０】しかも、回路電極パターン３３Ａ〜３３Ｄ
のサイドエッジを垂直に切り立つように整形することが
でき、銅箔をエッチングしてパターン形成する場合に比
べてラインエッジが整った高精度の回路電極パターン３
３Ａ〜３３Ｄ及び、表皮効果に優れた配線パターンが得
られ、高周波動作に最適となる。端子電極１５Ａ，１５
Ｂもある程度の厚みを確保することができ、内部抵抗に
低い電極を得ることができる。
のサイドエッジを垂直に切り立つように整形することが
でき、銅箔をエッチングしてパターン形成する場合に比
べてラインエッジが整った高精度の回路電極パターン３
３Ａ〜３３Ｄ及び、表皮効果に優れた配線パターンが得
られ、高周波動作に最適となる。端子電極１５Ａ，１５
Ｂもある程度の厚みを確保することができ、内部抵抗に
低い電極を得ることができる。
【００６１】この電子部品実装基板２００で半導体チッ
プ３１の実装領域と端子電極１５Ａ，１５Ｂと遮蔽壁部
２３の隙間領域には絶縁性の封止部材１２が充填されて
いる。封止部材１２にはモールド樹脂が使用される。電
子部品実装基板２００の外部形状は筐体状の遮蔽壁部２
３によって決まるが、この筐体内にモールド樹脂を注入
するようになされる。
プ３１の実装領域と端子電極１５Ａ，１５Ｂと遮蔽壁部
２３の隙間領域には絶縁性の封止部材１２が充填されて
いる。封止部材１２にはモールド樹脂が使用される。電
子部品実装基板２００の外部形状は筐体状の遮蔽壁部２
３によって決まるが、この筐体内にモールド樹脂を注入
するようになされる。
【００６２】このように第２の実施形態としての電子部
品実装基板２００によれば、銅箔をエッチングして得ら
れた配線パターンや端子電極よりも、ラインエッジが整
った高精度の回路電極パターン３３Ａ〜３３Ｄや、厚み
の揃った端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３を有
した、フリップチップ方式の半導体チップ実装電磁波対
応基板を提供することができる。更に、半導体チップ３
１による電磁波が側壁側から漏れることがなく、しか
も、上面の電磁波吸収体２４によって外部への電磁波の
漏洩を阻止することができる。
品実装基板２００によれば、銅箔をエッチングして得ら
れた配線パターンや端子電極よりも、ラインエッジが整
った高精度の回路電極パターン３３Ａ〜３３Ｄや、厚み
の揃った端子電極１５Ａ，１５Ｂ及び遮蔽壁部２３を有
した、フリップチップ方式の半導体チップ実装電磁波対
応基板を提供することができる。更に、半導体チップ３
１による電磁波が側壁側から漏れることがなく、しか
も、上面の電磁波吸収体２４によって外部への電磁波の
漏洩を阻止することができる。
【００６３】
【発明の効果】以上説明したように、本発明に係る電子
部品実装基板によれば、絶縁性の担持部材の端部に沿っ
て立設された導電性の遮蔽壁部を備え、この遮蔽壁部は
メッキ及びエッチング可能な導電性の基材の片面に所望
の導電部材がメッキにより形成され、その後、この導電
性の基材を選択エッチング除去して形成されたものであ
る。
部品実装基板によれば、絶縁性の担持部材の端部に沿っ
て立設された導電性の遮蔽壁部を備え、この遮蔽壁部は
メッキ及びエッチング可能な導電性の基材の片面に所望
の導電部材がメッキにより形成され、その後、この導電
性の基材を選択エッチング除去して形成されたものであ
る。
【００６４】この構成によって、電子部品の全側面及び
回路電極パターンを導電性の遮蔽壁部により包囲する構
造を採ることができ、電子部品で発生した電磁波を遮蔽
壁部によって遮蔽することができる。従って、側面から
外部への電磁波を阻止することができる。しかも、銅箔
をエッチングして得られた配線パターンや端子電極より
も、ラインエッジが整った高精度の回路電極パターン
や、厚みの揃った端子電極及び遮蔽壁部を有した電子部
品実装基板を提供することができる。また、遮蔽壁部及
び総ての端子電極が同一面上に配置されるので、容易に
半田付けを行うことができる。
回路電極パターンを導電性の遮蔽壁部により包囲する構
造を採ることができ、電子部品で発生した電磁波を遮蔽
壁部によって遮蔽することができる。従って、側面から
外部への電磁波を阻止することができる。しかも、銅箔
をエッチングして得られた配線パターンや端子電極より
も、ラインエッジが整った高精度の回路電極パターン
や、厚みの揃った端子電極及び遮蔽壁部を有した電子部
品実装基板を提供することができる。また、遮蔽壁部及
び総ての端子電極が同一面上に配置されるので、容易に
半田付けを行うことができる。
【００６５】本発明に係る電子部品実装基板の製造方法
によれば、回路電極、端子電極及び遮蔽壁画定用のパタ
ーンを形成された回路電極基板上に絶縁性の担持部材を
形成した後に、この回路電極、端子電極及び遮蔽壁画定
用のパターンの各々をマスクにして回路電極基板から導
電性の基材を選択エッチング除去するようになされる。
によれば、回路電極、端子電極及び遮蔽壁画定用のパタ
ーンを形成された回路電極基板上に絶縁性の担持部材を
形成した後に、この回路電極、端子電極及び遮蔽壁画定
用のパターンの各々をマスクにして回路電極基板から導
電性の基材を選択エッチング除去するようになされる。
【００６６】この構成によって、回路電極パターン、端
子電極及び遮蔽壁部を同時に素子分離することができ
る。しかも、導電性の基材のエッチング残留部分によっ
て端子電極及び、電子部品を取り囲むような環状の遮蔽
壁部を同時に形成することができる。
子電極及び遮蔽壁部を同時に素子分離することができ
る。しかも、導電性の基材のエッチング残留部分によっ
て端子電極及び、電子部品を取り囲むような環状の遮蔽
壁部を同時に形成することができる。
【００６７】また、銅箔をエッチングして得られた配線
パターンや端子電極よりも、ラインエッジが整った高精
度の回路電極パターンや、厚みの揃った端子電極及び遮
蔽壁部を有した電子部品実装基板を再現性良く製造する
ことができる。
パターンや端子電極よりも、ラインエッジが整った高精
度の回路電極パターンや、厚みの揃った端子電極及び遮
蔽壁部を有した電子部品実装基板を再現性良く製造する
ことができる。
【００６８】この発明は超高周波領域で動作させる半導
体チップを実装した電磁波対策実装基板に適用して極め
て好適である。
体チップを実装した電磁波対策実装基板に適用して極め
て好適である。
【図１】本発明に係る第１の実施形態としての電子部品
実装基板１００の構成例を示す断面図である。
実装基板１００の構成例を示す断面図である。
【図２】電子部品実装基板１００の取付例を示すイメー
ジ図である。
ジ図である。
【図３】Ａ〜Ｃは電子部品実装基板１００の形成例（そ
の１）を示す工程図である。
の１）を示す工程図である。
【図４】Ａ及びＢは電子部品実装基板１００の形成例
（その２）を示す工程図である。
（その２）を示す工程図である。
【図５】Ａ〜Ｃは電子部品実装基板１００の形成例（そ
の３）を示す工程図である。
の３）を示す工程図である。
【図６】Ａ及びＢは電子部品実装基板１００の形成例
（その４）を示す工程図である。
（その４）を示す工程図である。
【図７】本発明に係る第２の実施形態としての電子部品
実装基板１００の構成例を示す断面図である。
実装基板１００の構成例を示す断面図である。
【図８】従来例に係るモールド樹脂封止基板１０の構成
例を示す断面図である。
例を示す断面図である。
１１・・・半導体チップ、１２・・・封止部材、１３，
１３Ａ〜１３Ｄ・・・回路電極パターン、１４Ａ〜１４
Ｃ・・・金線、１５Ａ，１５Ｂ・・・端子電極、１６，
１７・・・レジストパターン、２０・・・銅合金板、２
２・・・担持部材、２３・・・遮蔽部材、２４・・・電
磁波吸収部材、３４Ａ〜３４Ｆ・・・バンプ電極、１０
０，２００・・・電子部品実装基板
１３Ａ〜１３Ｄ・・・回路電極パターン、１４Ａ〜１４
Ｃ・・・金線、１５Ａ，１５Ｂ・・・端子電極、１６，
１７・・・レジストパターン、２０・・・銅合金板、２
２・・・担持部材、２３・・・遮蔽部材、２４・・・電
磁波吸収部材、３４Ａ〜３４Ｆ・・・バンプ電極、１０
０，２００・・・電子部品実装基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 草野 英俊 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5E321 AA17 AA50 GG05
Claims (22)
- 【請求項１】 少なくとも、絶縁性の担持部材と、 前記担持部材の端部に沿って立設された導電性の遮蔽壁
部と、 前記遮蔽壁部の内側の領域において、前記担持部材に担
持された所定の回路電極パターンと、 前記回路電極パターンに実装された電子部品と、 前記電子部品に接続された端子電極とを備え、 前記遮蔽壁部は、 メッキ及びエッチング可能な導電性の基材の両面に所望
の導電部材がメッキにより形成され、その後、前記導電
性の基材を選択エッチング除去して形成されたものであ
ることを特徴とする電子部品実装基板。 - 【請求項２】 前記電子部品の実装領域及び前記端子電
極と遮蔽壁部の隙間領域に絶縁性の封止部材を充填され
て成ることを特徴とする請求項１に記載の電子部品実装
基板。 - 【請求項３】 前記端子電極の一部及び回路電極パター
ンの全部は電解メッキ法により形成されて成ることを特
徴とする請求項１に記載の電子部品実装基板。 - 【請求項４】 前記回路電極パターンは金、ニッケル、
銅、ニッケル、金の順にメッキされて成ることを特徴と
する請求項１に記載の電子部品実装基板。 - 【請求項５】 前記端子電極及び遮蔽壁部は、 前記導電性の基材のエッチング残留物を芯材となされ、 前記芯材の一方の面側は金、ニッケル、銅、ニッケル、
金の順にメッキされて成り、他方の面側はニッケル及び
金の順にメッキされて成ることを特徴とする請求項１に
記載の電子部品実装基板。 - 【請求項６】 前記担持部材には電磁波遮蔽材料が使用
されることを特徴とする請求項１に記載の電子部品実装
基板。 - 【請求項７】 前記担持部材上に電磁波吸収部材を備え
て成ることを特徴とする請求項１に記載の電子部品実装
基板。 - 【請求項８】 前記遮蔽壁部は、 前記電子部品及び端子電極を取り囲むような環状を有し
ていることを特徴とする請求項１に記載の電子部品実装
基板。 - 【請求項９】 前記電子部品はワイヤーボンディング可
能な半導体チップであることを特徴とする請求項１に記
載の電子部品実装基板。 - 【請求項１０】 前記電子部品は面接合可能なフリップ
チップ方式の半導体チップであることを特徴とする請求
項１に記載の電子部品実装基板。 - 【請求項１１】 メッキ及びエッチング可能な導電性の
基材の一方の面に所望の導電部材をメッキして所定の回
路電極パターンを形成すると共に、該基板の他方の面に
前記導電部材をメッキして遮蔽壁画定用のパターン及び
所定数の端子電極パターンを形成する工程と、 前記回路電極、端子電極及び遮蔽壁画定用のパターンを
形成された回路電極基板上に絶縁性の担持部材を形成す
る工程と、 前記回路電極、端子電極及び遮蔽壁画定用のパターンの
各々をマスクにして前記回路電極基板から前記導電性の
基材を選択エッチングして除去する工程とを含むことを
特徴とする電子部品実装基板の製造方法。 - 【請求項１２】 前記導電性の基材に非メッキ部材を選
択的に形成した後に前記非メッキ部材をマスクにして前
記基板に導電部材をメッキすることにより前記回路電
極、端子電極及び遮蔽壁画定用のパターンを形成するこ
とを特徴とする請求項１１に記載の電子部品実装基板の
製造方法。 - 【請求項１３】 前記回路電極、端子電極及び遮蔽壁画
定用のパターンは電解メッキ法により形成し、該メッキ
電流を調整して前記回路電極、端子電極及び遮蔽壁画定
用のパターンの厚みを制御することを特徴とする請求項
１１に記載の電子部品実装基板の製造方法。 - 【請求項１４】 前記導電性の基材の一方の面にニッケ
ル、金、ニッケル、銅、ニッケル及び金の順にメッキす
ることにより前記回路電極パターン、一方の面側の端子
電極及び遮蔽壁画定用のパターンを形成することを特徴
とする請求項１１に記載の電子部品実装基板の製造方
法。 - 【請求項１５】 前記導電性の基材の他方の面に金及び
ニッケルの順にメッキすることにより他方の面側の端子
電極及び遮蔽壁画定用のパターンを形成することを特徴
とする請求項１１に記載の電子部品実装基板の製造方
法。 - 【請求項１６】 前記担持部材には電磁波遮蔽材料が使
用されることを特徴とする請求項１１に記載の電子部品
実装基板の製造方法。 - 【請求項１７】 前記導電性の基材を除去した後に、前
記回路電極パターン上に電子部品を実装することを特徴
とする請求項１１に記載の電子部品実装基板の製造方
法。 - 【請求項１８】 前記担持部材上に電磁波吸収部材を形
成することを特徴とする請求項１１に記載の電子部品実
装基板の製造方法。 - 【請求項１９】 前記電子部品を実装された電子部品実
装部材の隙間領域に絶縁性の封止部材を充填することを
特徴とする請求項１１に記載の電子部品実装基板の製造
方法。 - 【請求項２０】 前記遮蔽壁画定用のパターンは、前記
回路電極パターン上に実装される電子部品を取り囲むよ
うな環状を有していることを特徴とする請求項１１に記
載の電子部品実装基板の製造方法。 - 【請求項２１】 前記電子部品はワイヤーボンディング
可能な半導体チップであることを特徴とする請求項１１
に記載の電子部品実装基板の製造方法。 - 【請求項２２】 前記電子部品は面接合可能なフリップ
チップ方式の半導体チップであることを特徴とする請求
項１１に記載の電子部品実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001045810A JP2002252292A (ja) | 2001-02-21 | 2001-02-21 | 電子部品実装基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001045810A JP2002252292A (ja) | 2001-02-21 | 2001-02-21 | 電子部品実装基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002252292A true JP2002252292A (ja) | 2002-09-06 |
Family
ID=18907537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001045810A Pending JP2002252292A (ja) | 2001-02-21 | 2001-02-21 | 電子部品実装基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002252292A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190767A (ja) * | 2005-01-05 | 2006-07-20 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JP2011171333A (ja) * | 2010-02-16 | 2011-09-01 | Shuho:Kk | 回路基板および電線 |
| US20190267339A1 (en) * | 2016-12-15 | 2019-08-29 | Murata Manufacturing Co., Ltd. | Active element, high-frequency module, and communication device |
-
2001
- 2001-02-21 JP JP2001045810A patent/JP2002252292A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190767A (ja) * | 2005-01-05 | 2006-07-20 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JP2011171333A (ja) * | 2010-02-16 | 2011-09-01 | Shuho:Kk | 回路基板および電線 |
| US20190267339A1 (en) * | 2016-12-15 | 2019-08-29 | Murata Manufacturing Co., Ltd. | Active element, high-frequency module, and communication device |
| US11410943B2 (en) | 2016-12-15 | 2022-08-09 | Murata Manufacturing Co., Ltd. | Active element, high-frequency module, and communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
| CN105957858A (zh) | 用以缓解rfi 和si 风险的封装上浮置金属/加劲构件接地 | |
| US10115521B2 (en) | Manufacturing method for electronic component | |
| US6800944B2 (en) | Power/ground ring substrate for integrated circuits | |
| JP3377787B1 (ja) | 半導体チップ及びこれを用いた半導体装置 | |
| KR20130008346A (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN105321896B (zh) | 嵌入式芯片封装技术 | |
| JP2002252292A (ja) | 電子部品実装基板及びその製造方法 | |
| CN210245482U (zh) | 大板扇出型双面天线封装结构 | |
| JP2001024090A (ja) | パッケージ基板 | |
| JP4682477B2 (ja) | 電子部品実装基板及びその製造方法 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2002252301A (ja) | 電子部品実装基板及びその製造方法 | |
| JPH01145891A (ja) | ハンダバンプ付き回路基板の製造方法 | |
| JPH03273699A (ja) | プリント基板 | |
| JP2002343927A (ja) | 半導体モジュール及びその製造方法 | |
| JP2003209181A (ja) | 半導体チップの製造方法 | |
| JPH0378793B2 (ja) | ||
| JP2002252322A (ja) | 電子部品実装基板及びその製造方法 | |
| JPH09252191A (ja) | 回路基板装置 | |
| JP4715014B2 (ja) | 多層配線基板及びその製造方法 | |
| US11942465B2 (en) | Embedded structure, manufacturing method thereof and substrate | |
| JP2002252296A (ja) | 電子部品実装基板及びその製造方法 | |
| JP2002343923A (ja) | 半導体モジュール及びその製造方法 | |
| KR20030011434A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060519 |