JPH03273699A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH03273699A JPH03273699A JP2073823A JP7382390A JPH03273699A JP H03273699 A JPH03273699 A JP H03273699A JP 2073823 A JP2073823 A JP 2073823A JP 7382390 A JP7382390 A JP 7382390A JP H03273699 A JPH03273699 A JP H03273699A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed board
- hole
- printed circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000859 α-Fe Inorganic materials 0.000 abstract description 23
- 239000000696 magnetic material Substances 0.000 abstract description 8
- 239000011810 insulating material Substances 0.000 abstract description 6
- 230000005855 radiation Effects 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 230000002238 attenuated effect Effects 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 235000011890 sandwich Nutrition 0.000 abstract 1
- 239000011324 bead Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical group CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、プリント基板の構造に関する。
プリント基板はシート状の絶縁材の表面に導電性の回路
パターンを形成した構造を有し、該回路パターン相互を
接続したり、該回路パターンにＩＣ等の電子部品の電極
を接続して電気回路の実装構造が槽底される。
パターンを形成した構造を有し、該回路パターン相互を
接続したり、該回路パターンにＩＣ等の電子部品の電極
を接続して電気回路の実装構造が槽底される。
上記プリント基板にあっては、前記回路パターンに実装
した電気回路によるノイズ放射を低減することが要請さ
れる。
した電気回路によるノイズ放射を低減することが要請さ
れる。
従来、プリント基板の電気信号のノイズを低減する方法
として、リード線やＤｉｐ型ＩＣの足（を極）にフェラ
イトビーズを嵌合装着する方法が採られていた。
として、リード線やＤｉｐ型ＩＣの足（を極）にフェラ
イトビーズを嵌合装着する方法が採られていた。
第５図は、従来のフェライトビーズの実装構造を例示す
る回路基板の断面図である。
る回路基板の断面図である。
第５図において、２１は例えば両面に回路パターンを形
成した両面パターンのプリント基板、２２はフェライト
ビーズ、２３はリード線、２４は前記プリント基板２１
の複数位置に形成されたスルーホール、２５は半田、２
６はＤｉｐ型ＩＣ。
成した両面パターンのプリント基板、２２はフェライト
ビーズ、２３はリード線、２４は前記プリント基板２１
の複数位置に形成されたスルーホール、２５は半田、２
６はＤｉｐ型ＩＣ。
２７は該Ｄｌｐ型ＩＣの足、２８はチップ型フェライト
ビーズ、２９は表面実装用ランド、をそれぞれ示す。
ビーズ、２９は表面実装用ランド、をそれぞれ示す。
すなわち、第５図に示すように、表裏の回路パターン相
互あるいは回路パターンと電子部品を接続するためのリ
ード線２２にフェライトビーズ２２を嵌合装着したり、
Ｄｉｐ型ＩＣ２６の足２７にフェライトビーズ２２を嵌
合装着したり、さらには、表面実装用ランド２９にチッ
プ型フェライトビーズ２８を半田付けするなどの方法に
より、プリント基ｖｉ、２１に実装した電気回路５二よ
るノイズ放射を減衰させることが行われていた。
互あるいは回路パターンと電子部品を接続するためのリ
ード線２２にフェライトビーズ２２を嵌合装着したり、
Ｄｉｐ型ＩＣ２６の足２７にフェライトビーズ２２を嵌
合装着したり、さらには、表面実装用ランド２９にチッ
プ型フェライトビーズ２８を半田付けするなどの方法に
より、プリント基ｖｉ、２１に実装した電気回路５二よ
るノイズ放射を減衰させることが行われていた。
て発明が解決しようとする技術的線Ｂ］しかしながら、
上記従来のプリント基板２１では、表面実装型のＴＣを
使用すると、該Ｉ Ｃの足にフェライトビーズを挿通す
ることができなくなり、製品を小型化するのに不利であ
った。
上記従来のプリント基板２１では、表面実装型のＴＣを
使用すると、該Ｉ Ｃの足にフェライトビーズを挿通す
ることができなくなり、製品を小型化するのに不利であ
った。
また、上記リード線２３にフェライトビーズ２２を挿通
する構造では、実装面積の面積効率が低いという問題が
あった。
する構造では、実装面積の面積効率が低いという問題が
あった。
そこで、最近、上記チップ型フェライトビーズ２８を使
用するようになってきたが、このタイプのフェライトビ
ーズでは、前述のリードタイプのフェライトビーズ２２
に比べ、ノイズに対する低減効果が少ないという問題が
あった。
用するようになってきたが、このタイプのフェライトビ
ーズでは、前述のリードタイプのフェライトビーズ２２
に比べ、ノイズに対する低減効果が少ないという問題が
あった。
このように、従来のプリン＋−ｉ板では、製品の小型化
とノイズ低減を同時に行なうのが難しいという技術的課
題があった。
とノイズ低減を同時に行なうのが難しいという技術的課
題があった。
本発明は、このような技術的課題に鑑みてなされたちＯ
てあ２つ、製品の小型化を図りなかぁ１、ノイズも同時
に低減させ得るプリント基板を提供することを目的とす
る。
てあ２つ、製品の小型化を図りなかぁ１、ノイズも同時
に低減させ得るプリント基板を提供することを目的とす
る。
；課題解法のための手段］
本発明は、スルーホールおよび複数のパターン面を有す
るプリント基板５二おいて、前記パターン面の間に磁性
体の層を設ユする構成とすることにより、製品の小型化
を図り沼から、ノイズも同時に低減させ得るプリント基
板を提供するものである。
るプリント基板５二おいて、前記パターン面の間に磁性
体の層を設ユする構成とすることにより、製品の小型化
を図り沼から、ノイズも同時に低減させ得るプリント基
板を提供するものである。
ξ実施例］
以下、図面を参照して本発明を具体的５こ説明する。
第１図は本発明うこよるプリント基板の一実施例を模式
的に示す断面図である。
的に示す断面図である。
第１図において、プリント基板１は、シート状絶縁材２
の両面乙こ銅などの回路パターン３が形成された基板部
材４を２枚有し、該基板部材４の間にフェライト薄板５
をサンドイッチ状に挟んで接合した積層構造を有する。
の両面乙こ銅などの回路パターン３が形成された基板部
材４を２枚有し、該基板部材４の間にフェライト薄板５
をサンドイッチ状に挟んで接合した積層構造を有する。
すなわち、本実施例は、４層の回路パターン３を有する
プリント基板１の場合を示し、その内部に、電気回路に
よるノイズ放射を減衰させるための磁性体の層５が接合
されている。
プリント基板１の場合を示し、その内部に、電気回路に
よるノイズ放射を減衰させるための磁性体の層５が接合
されている。
前記プリント基板１には、表面から裏面へ貫通するスル
ーホール６が形成され、該スルーホール６の内周面には
各層の回路パターン３を電気接続するための導電体７が
嵌合されている。
ーホール６が形成され、該スルーホール６の内周面には
各層の回路パターン３を電気接続するための導電体７が
嵌合されている。
第６図中の８は表面実装型のＩＣを示し、該ＩＣは、そ
の足９を半田ランド１０に半田付けすることにより、表
面の回路パターン３に接続されている。
の足９を半田ランド１０に半田付けすることにより、表
面の回路パターン３に接続されている。
以上の構成において、電子部品としてのｌｃ８の足９か
ら放射される高周波成分を含むデジタル信号は、前記半
田ランド１０を通して回路パターン３上に乗り、さちに
、前記スルーホール６の導電体７を通して裏側の回路パ
ターン３へ伝達される。
ら放射される高周波成分を含むデジタル信号は、前記半
田ランド１０を通して回路パターン３上に乗り、さちに
、前記スルーホール６の導電体７を通して裏側の回路パ
ターン３へ伝達される。
本実施例によれば、基板１の内部に磁性体の層（フェラ
イト薄板）５が設けられているので、前記デジタル信号
が裏側の回路パターン３へ行く時、該フェライト薄板５
二こスルーホール６を中心とした円状の磁界が発生する
。
イト薄板）５が設けられているので、前記デジタル信号
が裏側の回路パターン３へ行く時、該フェライト薄板５
二こスルーホール６を中心とした円状の磁界が発生する
。
その結果、前記スルーホール６では、前記デジタル信号
の周波数が高周波であるほど、インピーダンスが高くな
る。
の周波数が高周波であるほど、インピーダンスが高くな
る。
すなわち、前記デジタル信号から放射される高周波ノイ
ズが低減される。
ズが低減される。
以上の第１図で５よ、４層の回路パターン３を有するプ
リン）ｌ板ｌの場合を示したが、２層以上であれば、６
Ｎまた：よ８Ｎなど回路パターンの暦数に関係口く、前
述と同様の動作が得られ、霊気信号のノイズを効果的に
低減することができた。
リン）ｌ板ｌの場合を示したが、２層以上であれば、６
Ｎまた：よ８Ｎなど回路パターンの暦数に関係口く、前
述と同様の動作が得られ、霊気信号のノイズを効果的に
低減することができた。
第２図は第１図のプリント基板中のフェライト薄板５の
平面図であり、同図において、磁性体の層を構成するフ
ェライト薄板５には、縦横所定ピッチで配列された多数
のスルーホール６用の孔１１並びにＤｉｐ部品部品孔１
２および大型部品の取り付は孔１３が形成されている。
平面図であり、同図において、磁性体の層を構成するフ
ェライト薄板５には、縦横所定ピッチで配列された多数
のスルーホール６用の孔１１並びにＤｉｐ部品部品孔１
２および大型部品の取り付は孔１３が形成されている。
本実施例においては、フェライト薄板５は、磁性材の粉
末から焼結する時に、一定のピッチ（例えは、１．２７
■）で格子状５二配列された前記フルーホール用の孔（
例え：よ、０．４ｍ径）１１を形成したものを標準部品
として用意じておき、個々のプリント基板で必要な例外
的な孔、すなわち、本実施例におけるＤｉｐ部品部品孔
（例えば、１ｌｌ１１１径）１２や大型部品の取り付は
孔（例え＋ｉ、３ａ径）１３などを、後から加工したち
のである。
末から焼結する時に、一定のピッチ（例えは、１．２７
■）で格子状５二配列された前記フルーホール用の孔（
例え：よ、０．４ｍ径）１１を形成したものを標準部品
として用意じておき、個々のプリント基板で必要な例外
的な孔、すなわち、本実施例におけるＤｉｐ部品部品孔
（例えば、１ｌｌ１１１径）１２や大型部品の取り付は
孔（例え＋ｉ、３ａ径）１３などを、後から加工したち
のである。
なお、多量生産の場合は、最初から必要な孔を全て形成
した状態で焼結することもできる。
した状態で焼結することもできる。
第３図は第１図中の回路パターンの一部を示す部分平面
図である。
図である。
第３図において、実装電気回路は、フェライト薄板５の
スルーホール用の孔１１を利用して、異なるパターン面
の回路パターン３をコイル状に出し入れするように順次
接続することにより、そのインピーダンスを増大させて
電気信号の高周波成分をより効果的に除去し得るように
構成されている。
スルーホール用の孔１１を利用して、異なるパターン面
の回路パターン３をコイル状に出し入れするように順次
接続することにより、そのインピーダンスを増大させて
電気信号の高周波成分をより効果的に除去し得るように
構成されている。
以上説明した実施例によれば、プリント基板１の内部に
磁性体の層５を設け、電気信号がスルーホール６を通る
ように構成したので、該磁性体の層に該スルーホール６
を中心と５た円状の磁界を発生させてインピーダンスを
増大させること↓こより、前記電気信号のパターン線か
ら放射される高周波ノイズを低減させることができた。
磁性体の層５を設け、電気信号がスルーホール６を通る
ように構成したので、該磁性体の層に該スルーホール６
を中心と５た円状の磁界を発生させてインピーダンスを
増大させること↓こより、前記電気信号のパターン線か
ら放射される高周波ノイズを低減させることができた。
また、フェライトビーズ等のノイズ対策用の部品を外付
けする必要が無いので、その分、基板面積を小さくする
ことができ、製品としてのプリント基板１の小型化を図
るここができた。
けする必要が無いので、その分、基板面積を小さくする
ことができ、製品としてのプリント基板１の小型化を図
るここができた。
さらに、外付は部品の加工および組み立てを省略できる
分、部品点数の減少およびコストダウンを図ることがで
き、しかも、製品の信頼性を向上させることができた。
分、部品点数の減少およびコストダウンを図ることがで
き、しかも、製品の信頼性を向上させることができた。
さらにまた、第３図に示すように、スルーホール６を利
用して回路パターン３をコイル状に挿通したので、該回
路パターンのインピーダンスをさらに増大させることが
でき、高周波ノイズを一層効果的に低減させることがで
きた。
用して回路パターン３をコイル状に挿通したので、該回
路パターンのインピーダンスをさらに増大させることが
でき、高周波ノイズを一層効果的に低減させることがで
きた。
第４図は、本発明によるプリント基板の他の実施例を示
す模式的断面図である。
す模式的断面図である。
本実施例では、基板部材４を構成するシー［−状の′Ｉ
Ａ縁材２の内側の表面に磁性体の層１５が形成されてい
る。
Ａ縁材２の内側の表面に磁性体の層１５が形成されてい
る。
図示の例では、３枚の絶縁材２を使用して、３層の回路
パターン３と１層の前記磁性体の層１５を有するプリン
ト基板ｌが構成されている。
パターン３と１層の前記磁性体の層１５を有するプリン
ト基板ｌが構成されている。
なお、前記磁性体の層１５は、前記絶縁材２の裏面（内
側になる面）に対し、磁性材を印刷して定着させる方法
、メツキ法によって形成する方法、あるいは、メタルテ
ープのように磁性材を１着する方法などのプロセスを施
すことにより、形成することができる。
側になる面）に対し、磁性材を印刷して定着させる方法
、メツキ法によって形成する方法、あるいは、メタルテ
ープのように磁性材を１着する方法などのプロセスを施
すことにより、形成することができる。
本実施例は、以上説明した点で第１図〜第３図の実施例
と相違するが、その他の部分では実質上回し構造をして
いる。
と相違するが、その他の部分では実質上回し構造をして
いる。
したがって、第４図中に、前述の実施例の各部と同じま
たは対応する部分を同一符号で表示し、それらの詳細説
明は省略する。
たは対応する部分を同一符号で表示し、それらの詳細説
明は省略する。
第４図の実施例によれば、前述の実施例と同様の作用効
果が得られる他、前述のフェライ）Ｉ板５に比べ、これ
辷同じ機能を発揮し得る磁性体の層１５を、より安価４
こ形成できるという効果が得られた。
果が得られる他、前述のフェライ）Ｉ板５に比べ、これ
辷同じ機能を発揮し得る磁性体の層１５を、より安価４
こ形成できるという効果が得られた。
なお、前記磁性体の層１５は、それ自身または銅メツキ
等の手段で導電性を有するものにした場合は、電源ライ
ンや接地ラインとして使用することもできる。
等の手段で導電性を有するものにした場合は、電源ライ
ンや接地ラインとして使用することもできる。
［発明の効果］
以上の説明かＳ明らかなごとく、本発明によれば、スル
ーホールおよび複数のパターン面を有するプリントｚ板
において、前記パターン面の間に磁性体の層を設ける構
成としたので、製品の小型化を図りながら、ノイズも同
時に低減させ得るプリント基板が提供される。
ーホールおよび複数のパターン面を有するプリントｚ板
において、前記パターン面の間に磁性体の層を設ける構
成としたので、製品の小型化を図りながら、ノイズも同
時に低減させ得るプリント基板が提供される。
第１図は本発明によるプリント基板の一実施例を示す模
式的断面図、第２図は第１図中のフェライト薄板の平面
図、第３図は第１図中の回路パターンの構造を示す部分
平面図、第４図は本発明によるプリント基板の他の実施
例を示す模式的断面図、第５図は従来のプリント基板を
例示する模式的断面図である。 以下に、図面中の主要な構成部分を表す符号を列挙する
。 １・−一一一一一プリント基板、２絶縁材、３回路パタ
ーン、５−・−・・・−磁性体の層（フェライト薄板）
、６−スルーホール、８・−・・−・−ＩＣ，１１・・
−・−スルーホール用の孔、１５・・・−磁性体の層。
式的断面図、第２図は第１図中のフェライト薄板の平面
図、第３図は第１図中の回路パターンの構造を示す部分
平面図、第４図は本発明によるプリント基板の他の実施
例を示す模式的断面図、第５図は従来のプリント基板を
例示する模式的断面図である。 以下に、図面中の主要な構成部分を表す符号を列挙する
。 １・−一一一一一プリント基板、２絶縁材、３回路パタ
ーン、５−・−・・・−磁性体の層（フェライト薄板）
、６−スルーホール、８・−・・−・−ＩＣ，１１・・
−・−スルーホール用の孔、１５・・・−磁性体の層。
Claims (1)
- （１）スルーホールおよび複数のパターン面を有するプ
リント基板において、前記パターン面の間に磁性体の層
を設けたことを特徴とするプリント基板
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073823A JP2741090B2 (ja) | 1990-03-23 | 1990-03-23 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2073823A JP2741090B2 (ja) | 1990-03-23 | 1990-03-23 | プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03273699A true JPH03273699A (ja) | 1991-12-04 |
| JP2741090B2 JP2741090B2 (ja) | 1998-04-15 |
Family
ID=13529260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2073823A Expired - Fee Related JP2741090B2 (ja) | 1990-03-23 | 1990-03-23 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741090B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0763967A2 (en) * | 1995-09-14 | 1997-03-19 | Nec Corporation | Multi-layered printed wiring board |
| US5966294A (en) * | 1996-12-20 | 1999-10-12 | Nec Corporation | Printed circuit board for prevention of unintentional electromagnetic interference |
| US6002593A (en) * | 1997-05-19 | 1999-12-14 | Nec Corporation | Reducing electromagnetic noise radiated from a printed board |
| US6111479A (en) * | 1997-03-03 | 2000-08-29 | Nec Corporation | Laminate printed circuit board with a magnetic layer |
| CN102811556A (zh) * | 2003-04-15 | 2012-12-05 | 医药及科学传感器公司 | 具有集成天线的印刷电路装置和具有集成印刷电路板天线的可植入传感器处理系统 |
| JP2021028941A (ja) * | 2019-08-09 | 2021-02-25 | 富士電機株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02108400U (ja) * | 1989-02-16 | 1990-08-29 | ||
| JP3017700U (ja) * | 1995-04-27 | 1995-10-31 | 明人 都築 | 手濡れ防止洗車ブラシ |
-
1990
- 1990-03-23 JP JP2073823A patent/JP2741090B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02108400U (ja) * | 1989-02-16 | 1990-08-29 | ||
| JP3017700U (ja) * | 1995-04-27 | 1995-10-31 | 明人 都築 | 手濡れ防止洗車ブラシ |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0763967A2 (en) * | 1995-09-14 | 1997-03-19 | Nec Corporation | Multi-layered printed wiring board |
| EP0763967A3 (en) * | 1995-09-14 | 1999-03-24 | Nec Corporation | Multi-layered printed wiring board |
| US6075211A (en) * | 1995-09-14 | 2000-06-13 | Nec Corporation | Multi-layered printed wiring board |
| US5966294A (en) * | 1996-12-20 | 1999-10-12 | Nec Corporation | Printed circuit board for prevention of unintentional electromagnetic interference |
| US6111479A (en) * | 1997-03-03 | 2000-08-29 | Nec Corporation | Laminate printed circuit board with a magnetic layer |
| US6002593A (en) * | 1997-05-19 | 1999-12-14 | Nec Corporation | Reducing electromagnetic noise radiated from a printed board |
| CN102811556A (zh) * | 2003-04-15 | 2012-12-05 | 医药及科学传感器公司 | 具有集成天线的印刷电路装置和具有集成印刷电路板天线的可植入传感器处理系统 |
| JP2021028941A (ja) * | 2019-08-09 | 2021-02-25 | 富士電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2741090B2 (ja) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6950757B2 (ja) | 高周波モジュール | |
| JPH02241078A (ja) | シールド層を備えるプリント配線板 | |
| JPH03273699A (ja) | プリント基板 | |
| JP2005005298A (ja) | 積層型チップインダクタとその製造方法 | |
| JPH071821B2 (ja) | 配線基板 | |
| JP5178351B2 (ja) | 電子部品の実装構造 | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH06232562A (ja) | プリント配線板及びそのプリント配線板の生産方法 | |
| JPH0775279B2 (ja) | 半導体装置 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JPH0378793B2 (ja) | ||
| JP2006253716A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH0897036A (ja) | 電子回路基板 | |
| JPS60196910A (ja) | ハイブリツドｉｃ及びその製造方法 | |
| JP2004047817A (ja) | 積層フェライト基板，薄型コイル部品及びそれを使用した回路装置 | |
| JPH05283888A (ja) | プリント配線板およびその製造方法 | |
| JP3110154U (ja) | パネル型テレビジョンおよび基板。 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JP2774183B2 (ja) | 電磁シールドプリント基板の製造方法 | |
| JPH06152145A (ja) | 電子回路装置及びその製造方法 | |
| JPS62141809A (ja) | 複合フイルタ | |
| JPH08273936A (ja) | コイル部品及びコイル内蔵基板 | |
| JP2002076537A (ja) | 電磁障害を低減したプリント配線板及びそれを使用した電子機器 | |
| WO2018207682A1 (ja) | 電子回路モジュールの製造方法および電子回路モジュール | |
| JPH01112793A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |