JP2002252296A - 電子部品実装基板及びその製造方法 - Google Patents

電子部品実装基板及びその製造方法

Info

Publication number
JP2002252296A
JP2002252296A JP2001045811A JP2001045811A JP2002252296A JP 2002252296 A JP2002252296 A JP 2002252296A JP 2001045811 A JP2001045811 A JP 2001045811A JP 2001045811 A JP2001045811 A JP 2001045811A JP 2002252296 A JP2002252296 A JP 2002252296A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
pattern
bridge
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001045811A
Other languages
English (en)
Inventor
Takeshi Iwashita
斌 岩下
Haruhiko Makino
晴彦 牧野
Hidetoshi Kusano
英俊 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001045811A priority Critical patent/JP2002252296A/ja
Publication of JP2002252296A publication Critical patent/JP2002252296A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 回路電極パターンを跨ぐ架橋構造を工夫し、
従来方式に比べて浮遊容量やリアクタンスの変動を低減
できるようにすると共に、当該基板の信頼性を向上でき
るようにする。 【解決手段】 絶縁性の担持部材２２と、この担持部材
２２に担持された所定の回路電極パターン１３Ａ〜１３
Ｃと、この回路電極パターン１３Ａ〜１３Ｃに実装され
た半導体チップ１１と、この半導体チップ１１に接続さ
れた端子電極１５Ａ，１５Ｂと、この端子電極１５Ｂに
接続されると共に、回路電極パターン１５Ｃを立体交差
するように配置された架橋電極部２３とを備え、この架
橋電極部２３はメッキ及びエッチング可能な導電性の基
材の両面に所望の導電部材がメッキにより形成され、そ
の後、導電性の基材を選択エッチング除去して形成され
たものである。この構成によって、従来例に係る跨線方
法に比べて、架橋電極部２３をしっかりと回路電極パタ
ーン１３Ｂ、端子電極１５Ｂに固定する構造を採ること
ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＮＥＷ−ＴＡＢ
（Ｔape Ａutomated Ｂonding）技術及びＵＦＰＬ（Ｕl
tra Ｆine Ｐattern Ｌead−flame）技術に関し、電子
部品に接続された回路電極パターンを跨ぐように交差す
る配線部分を含む実装基板に適用して好適な電子部品実
装基板及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、情報通信分野ではマルチメディア
の発達に伴い通信機能に加えて多種多様な機能を備えた
携帯電話機や携帯ゲーム機等が使用される場合が多くな
ってきた。これらの携帯端末装置等には通信機能や情報
検索機能などを実現する多数の電子部品や配線パターン
を実装したモールド樹脂封止基板が使用される場合が多
い。モールド樹脂封止基板に実装される半導体チップで
は、電源供給点や信号供給点などの入出力配置により、
配線パターンを跨いで端子電極に接続される場合があ
る。
【０００３】この種のモールド樹脂封止基板には軽量化
及び小型化が要求されるが、従来から片面銅箔を有した
有機基板が使用されている。有機基板はガラスエポキシ
プリプレイグと呼ばれるガラス繊維布に半硬化状態のエ
ポキシ樹脂を塗布したものである。
【０００４】図１０は従来例に係るモールド樹脂封止基
板１０の構成例を示す断面図である。図１０に示すモー
ルド樹脂封止基板１０はワイヤーボンディング可能な半
導体チップ１を実装したものであり、その内部に有機基
板８を有している。この有機基板８の表面には所定の回
路電極パターン３が設けられており、この回路電極パタ
ーン３上には半導体チップ１が実装されている。半導体
チップ１は一方で端子電極５Ａに金線４Ａにより接続さ
れ、他方で回路電極パターン３Ｂに金線４Ｂにより接続
されている。回路電極パターン３Ｂは回路電極パターン
３Ｃを跨ぐように金線４Ｃにより端子電極５Ｂに接続さ
れている。これらの回路電極パターン３Ａ〜３Ｃ、及び
端子電極５Ａ，５Ｂは片面銅箔付きの有機基板８を使用
して形成されたものである。
【０００５】この製造方法によれば、まず、有機基板８
の銅箔面にレジストパターニング処理をし、図示しない
レジストをマスクにして不要な銅箔をエッチング除去す
る。その後、回路電極パターン３Ａ〜３Ｃ及び端子電極
５Ａ、５Ｂを形成する。そして、回路電極パターン３Ｃ
を跨ぐように回路電極パターン３Ｂと端子電極５Ｂとが
金線４Ｃにより接続される。その後、回路電極パターン
３Ａ〜３Ｃ、半導体チップ１の全部及び端子電極５Ａ，
５Ｂの一部を覆うように封止部材２により絶縁封止され
る。
【０００６】
【発明が解決しようとする課題】ところで、従来方式の
交差配線付きのモールド樹脂封止基板１０の製造方法に
よれば、回路電極パターン３Ｃを跨ぐとき、この回路電
極パターン３Ｃの両側に回路電極パターン３Ｂと端子電
極５Ｂとを設け、この回路電極パターン３Ｂと端子電極
５Ｂとの間に金線４を接続している。このため、以下の
ような問題がある。
【０００７】 封止工程時に、跨線用の金線１４Ｃが
モールド樹脂に押されて回路電極パターン３Ｃの方へ近
づいてしまうおそれがあり、金線１４Ｃと回路電極パタ
ーン３Ｃとの間の離隔距離が他の跨線部分や、他のモー
ルド樹脂封止基板１０のその部分と比較してばらつくお
それがある。このような離隔距離の変動は浮遊容量やリ
アクタンスの変動をもたらし、高周波回路用の半導体チ
ップ搭載実装基板においてクロストークの原因となるお
それがある。
【０００８】因みに金線１４Ｃの回路部分を両面銅箔基
板の裏面の銅箔を利用して交差する方法があるが、その
場合にはスルーホールを開孔したり、その内側にメッキ
を施す等の工程増となる。このような工程増は跨線部分
の設置数が多くなるほど著しい。
【０００９】 また、片面銅箔付きの有機基板８に回
路電極パターン３Ａ〜３Ｃや、端子電極５Ａ，５Ｂなど
を形成する際に、オーバーエッチングによって銅箔の側
面（エッチング面）が垂直に切り立つことなく、その側
面が内部にえぐれた鼓状にラインエッジが仕上がってし
まうおそれがある。これは配線パターンが微細化するほ
ど著しい。
【００１０】 配線パターンの残りしろが安定せず、
表皮効果の点でインピーダンス特性にばらつきを生ずる
おそれがある。
【００１１】 ＴＡＢ実装方法ではテープの薄型化に
よりチップ実装後にテープのうねりが生じ、封止工程時
の位置決めが益々困難になる。
【００１２】そこで、この発明はこのような従来の課題
を解決したものであって、回路電極パターンを跨ぐ架橋
構造を工夫し、従来方式に比べて浮遊容量やリアクタン
スの変動を低減できるようにすると共に、当該基板の信
頼性を向上できるようにした電子部品実装基板及びその
製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上述した課題は、少なく
とも、絶縁性の担持部材と、この担持部材に担持された
所定の回路電極パターンと、この回路電極パターンに実
装された電子部品と、この電子部品に接続された端子電
極と、この端子電極に接続されると共に、回路電極パタ
ーンを立体交差するように配置された架橋電極部とを備
え、架橋電極部はメッキ及びエッチング可能な導電性の
基材の両面に所望の導電部材がメッキにより形成され、
その後、導電性の基材を選択エッチング除去して形成さ
れたものであることを特徴とする電子部品実装基板によ
って解決される。
【００１４】本発明に係る電子部品実装基板によれば、
ボンディングワイヤによって架橋する場合に比べて、架
橋電極部をしっかりと回路電極パターンに固定する構造
を採ることができ、浮遊容量やリアクタンスの変動を無
くすことができる。従って、高周波領域における伝送特
性を安定化することができる。しかも、従来方式に比べ
て接続個所が少なくなるので、信頼性を向上させること
ができる。
【００１５】これにより、銅箔をエッチングして得られ
た配線パターンや端子電極よりも、ラインエッジが整っ
た高精度の回路電極パターンや、厚みの揃った端子電極
及び高さの揃った架橋電極部を有した高周波対応の電子
部品実装基板を提供することができる。また、総ての端
子電極が同一面上に配置されるので、容易に半田付けを
行うことができる。
【００１６】本発明に係る電子部品実装基板の製造方法
はメッキ及びエッチング可能な導電性の基材の一方の面
に所望の導電部材をメッキして所定の回路電極パターン
を形成すると共に、その基材の他方の面に導電部材をメ
ッキして所定数の端子電極パターン及び架橋電極画定用
の各々のパターンを形成する工程と、回路電極、端子電
極及び架橋電極画定用の各々のパターンを形成された回
路電極基板上に絶縁性の担持部材を形成する工程と、こ
の回路電極、端子電極及び架橋電極画定用の各々のパタ
ーンをマスクにして回路電極基板から導電性の基材を選
択エッチング除去する工程とを含むことを特徴とするも
のである。
【００１７】本発明に係る電子部品実装基板の製造方法
によれば、回路電極、端子電極及び架橋電極画定用の各
々のパターンをマスクにして回路電極基板から導電性の
基材を選択エッチングすることにより、その基材の不要
部分が取り除かれ、回路電極パターン、端子電極及び架
橋電極部を同時に素子分離することができる。しかも、
導電性の基材のエッチング残留部分によって端子電極及
び、回路電極パターンを跨ぐように立体交差する架橋電
極部を同時に形成することができる。
【００１８】また、銅箔をエッチングして得られた配線
パターンや端子電極よりも、ラインエッジが整った高精
度の回路電極パターンや、厚みの揃った端子電極及び高
さの揃った架橋電極部を有した電子部品実装基板を再現
性良く製造することができる。
【００１９】
【発明の実施の形態】続いて、この発明に係る電子部品
実装基板及びその製造方法の一実施の形態について、図
面を参照しながら説明をする。 （１）実施形態 図１は本発明に係る実施形態としての電子部品実装基板
１００の構成例を示す断面図である。この実施形態では
回路電極、端子電極及び架橋電極画定用の各々のパター
ンを形成された回路電極基板上に絶縁性の担持部材を形
成した後に、この回路電極、端子電極及び架橋電極画定
用の各々のパターンをマスクにして回路電極基板から導
電性の基材を選択エッチング除去するようにして架橋電
極部を形成し、従来方式に比べて浮遊容量やリアクタン
スの変動を低減できるようにすると共に、当該基板の信
頼性を向上できるようにしたものである。
【００２０】図１に示す電子部品実装基板１００は交差
配線実装基板に適用して好適であり、少なくとも、補強
部材を兼ねた絶縁性の担持部材２２を有している。担持
部材２２にはポリイミド樹脂膜が使用されるが、電磁波
遮蔽材料を使用してもよい。この担持部材２２上には電
磁波吸収部材２４が設けられている。
【００２１】また、担持部材２２には所定の回路電極パ
ターン１３Ａ〜１３Ｃが担持されている。この回路電極
パターン１３Ａ下には電子部品の一例となるワイヤーボ
ンディング可能な半導体チップ１１が実装されている。
電子部品はこれに限られることはなく、面接合可能なフ
リップチップ方式の半導体チップであってもよい。
【００２２】半導体チップ１１は回路電極パターン１３
Ａのマウント部に接着剤１８を介在して接合されてい
る。この半導体チップ１１には複数の端子電極１５Ａ，
１５Ｂ等が接続されている。この半導体チップ１１は一
方の側で金線１４Ａを介在して端子電極（外部リード）
１５Ａに接続されており、他方の側で金線１４Ｂを介在
して端子電極１５Ｂに接続されている。
【００２３】電子部品実装基板１００によっては数十〜
数百本の端子電極１５Ａ，１５Ｂが設けられる。一部の
端子電極１５Ｂには架橋電極部２３が接続され、上述の
回路電極パターン１３Ｃを立体交差するように配置され
る。架橋電極部２３は橋脚部及び架橋部を有してい
る。
【００２４】回路電極パターン１３Ａ〜１３Ｃは、メッ
キ及びエッチング可能な導電性の基材の一方の面に所望
の導電部材がメッキにより形成され、架橋電極部２３は
同一の基材の両面に所望の導電部材がメッキにより形成
され、その後、導電性の基材を選択エッチング除去して
同時に形成されたものである。回路電極パターン１３Ａ
〜１３Ｃの全部、端子電極１５Ａ，１５Ｂ及び架橋電極
部２３の一部は電解メッキ法により形成されている。
【００２５】この回路電極パターン１３Ａ〜１３Ｃ、端
子電極１５Ａ，１５Ｂ及び架橋電極部２３の一部は少な
くとも、金、ニッケル、銅、ニッケル、金の順にメッキ
されており、端子電極１５Ａ，１５Ｂ及び架橋電極部２
３は導電性の基材のエッチング残留物を芯材となされ、
この芯材の一方の面側は金、ニッケル、銅、ニッケル、
金の順にメッキされて成り、他方の面側はニッケル及び
金の順にメッキされて形成される。
【００２６】このように形成すると、導電性の基材を封
止部材形成工程に至るまでの仮の基板として使用できる
他に、その導電性の基材のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂ及び架橋電極部２３を構成す
ることができる。
【００２７】しかも、回路電極パターン１３Ａ〜１３Ｃ
のサイドエッジを垂直に切り立つように整形することが
でき、銅箔をエッチングしてパターン形成する場合に比
べてラインエッジが整った高精度の回路電極パターン１
３Ａ〜１３Ｃ及び、表皮効果に優れた配線パターンが得
られ、高周波動作に最適となる。端子電極１５Ａ，１５
Ｂ及び架橋電極部２３も、ある程度の高さを確保するこ
とができ、内部抵抗に低い電極を得ることができる。
【００２８】この電子部品実装基板１００で半導体チッ
プ１１の実装領域と架橋電極部２３の隙間領域及びこの
架橋電極部２３と端子電極１５Ｂとの隙間領域には絶縁
性の封止部材１２が充填されている。封止部材１２には
モールド樹脂が使用される。電子部品実装基板１００の
外部形状は所定の射出金型にセットされ、モールド樹脂
を注入することにより成形される。
【００２９】このように構成された電子部品実装基板１
００によれば、ボンディングワイヤによって架橋する場
合に比べて、架橋電極部２３をしっかりと回路電極パタ
ーン１３Ｂや端子電極１５Ｂに固定する構造を採ること
ができる。
【００３０】続いて、電子部品実装基板１００の製造方
法について説明をする。図２〜図８は電子部品実装基板
１００の形成例（その１〜７）を示す工程図である。
【００３１】この例ではメッキ及びエッチング可能な導
電性の基材の一方の面に所望の導電部材をメッキにより
形成すると共に、その導電性の基材の片面に所望の導電
部材をメッキにより形成し、その後、その導電性の基材
を選択エッチングして除去することにより回路電極パタ
ーン１３Ａ〜１３Ｃ、外部リードとなる端子電極１５
Ａ，１５Ｂ及びこの回路電極パターン１３Ｃを立体交差
する架橋電極部２３を同時に形成する場合を例に挙げ
る。
【００３２】また、回路電極パターン１３、端子電極１
５Ａ，１５Ｂ及び架橋電極部２３は導電性の基材に非メ
ッキ部材を選択的に形成した後に、その非メッキ部材を
マスクにしてその基材に所望の導電部材をメッキにより
成長させる場合を想定する。
【００３３】これを前提にして、まず、メッキ及びエッ
チング可能な導電性の基材の一例となる、図２Ａの断面
図に示すような板厚ｔの銅合金板２０を準備する。銅合
金板２０は通常のリードフレームと同様の素材のものを
用いるとよい。銅合金板２０の板厚ｔは１００〜２００
μｍ程度であり、この例ではｔ＝１２５μｍの銅合金板
２０を使用する。この銅合金板２０は電子部品実装基板
１００を製造する過程で仮の基板として使用されると共
に、その銅合金板２０の一部が端子電極１５Ａ，１５Ｂ
の心材及び架橋電極部２３を構成するようになされる。
【００３４】このような銅合金板２０が準備できたら、
チップ用のマウント部を含む回路電極パターン１３Ａ〜
１３Ｃ、所定数の端子電極１５Ａ，１５Ｂ、及びブリッ
ジ状の架橋電極部２３を形成するために、図２Ｂの平面
図において、銅合金板２０の一方の面（表面）に非メッ
キ部材の一例となるレジストを写真法によりパターニン
グする。例えば、銅合金板２０の一方の面にレジストを
塗布し、所定数の端子電極パターン及びマウント部を含
む回路電極パターンを焼き付けたレチクルをマスクにし
て露光する。
【００３５】その後、レジストを現像した後に不要なレ
ジスト膜を除去する。これにより、銅合金板２０の一方
の面に、図２Ｂに示す端子電極パターンＰ１，Ｐ５、回
路電極パターンＰ２、Ｐ３，Ｐ４を反転したレジストパ
ターン１６を形成することができる。この端子電極パタ
ーンＰ１，Ｐ５によって数十〜数百本の端子電極１５
Ａ，１５Ｂを銅合金板２０から電気的に素子分離するよ
うになされる。
【００３６】なお、この例では端子電極１５Ａ，１５Ｂ
となる銅合金板２０の側壁にはレジストが形成されな
い。これは端子電極１５Ａ，１５Ｂとなる銅合金板２０
の側壁にもメッキを成長することで、銅合金板エッチン
グ時にエッチャントの浸食を防げるからである。図２Ｃ
は図２Ｂに示した銅合金板２０のＸ１−Ｘ２矢視断面図
である。図２Ｃにおいて、レジストパターン１７は端子
電極パターンＰ６，Ｐ８及び架橋電極用のパターンＰ７
を反転したものである。
【００３７】つまり、図３Ａに示す銅合金板２０の平面
図において、銅合金板２０の他方の面（裏面）に非メッ
キ部材の一例となるレジストを写真法によりパターニン
グする。例えば、銅合金板２０の一方の面にレジストを
塗布し、Ｉ字状の架橋電極用のパターン及び端子電極パ
ターンを焼き付けたレチクルをマスクにして露光する。
Ｉ字状の架橋電極用のパターンには例えば、端子電極パ
ターンに連続したものと、端子電極パターンに独立した
ものとが準備される。もちろん、どちらか一方のパター
ンであってもよい。
【００３８】この例で図３Ｂに示す平面図において、架
橋電極画定用パターンＰ７は橋脚部、及び架橋部
により構成される。ここで橋脚部、を画定するパタ
ーン幅をａとし、橋脚部を画定するパターン幅をｂと
すると、橋脚部、間の長さＬ及び銅合金板２０の厚
みｔにもよるが、パターン幅ａに比べてパターン幅ｂを
狭くするように設定される。
【００３９】このように設定すると、架橋電極画定用パ
ターンＰ７に関してレジストパターン１７の広い領域と
狭い領域とが形成され、これらのパターン幅ａ，ｂに応
じた導電部材をメッキすることができる。従って、銅合
金板２０にメッキされた導電部材（マスク）に面積の広
い領域と狭い領域を用意することができる。これによ
り、導電部材の選択エッチング（等芳香性しい当方エッ
チング）の際に、パターン幅ｂのように狭い所はそのパ
ターン幅ａのように広い所に比べてサイドエッチングが
多く起こり、架橋電極画定用パターンＰ７下の銅がエッ
チングされてブリッジを生じるようになる。
【００４０】この架橋電極画定用パターンＰ７下のサイ
ドエッチ量については、本発明者らの実験結果によれ
ば、板厚がｔ＝１２５μｍの銅合金板２０で、パターン
幅がａ＝７０μｍで、ｂ＝２０μｍとしたとき、２４μ
ｍのサイドエッチが観測されている。このようなパター
ンＰ７では左右両方からサイドエッチが進行するので、
当該パターンＰ７下の銅合金板２０は２倍エッチングが
進行する。そこで、この部分をオーバーエッチ気味に仕
上げることにより、回路電極パターン１３Ｃを跨ぐよう
なブリッジ状の架橋電極部２３を形成することができ
る。
【００４１】従って、銅合金板２０の板厚をｔ＝１２５
μｍとしてブリッジ状の架橋電極部２３を形成するに
は、パターン幅をそれぞれａ＝７０μｍ以上とし、ｂ＝
２０μｍ〜４０μｍとするように設定するとよい。な
お、長さＬが長い場合はｂを広めに設定し、長さＬが短
い場合はｂを細めに設計するとよい。
【００４２】このような架橋電極画定用のパターンＰ７
が準備できたら、レジストを現像した後に不要なレジス
ト膜を除去する。これにより、銅合金板２０の他方の面
に、図２Ｃに示したような端子電極パターンＰ６，Ｐ８
及び架橋電極用のパターンＰ７を反転したレジストパタ
ーン１７を形成することができる。この端子電極パター
ンＰ６，Ｐ８は表面の端子電極パターンＰ１，Ｐ５と共
に電気的に素子分離するようになされる。
【００４３】そして、図４に示す電気メッキ装置２００
に銅合金板２０をセットして、レジストパターン１６、
１７等をマスクにして銅合金板２０上に所望の導電部材
をメッキにより成長する。電気メッキ装置２００には周
知の電解メッキ方法が適用される。電気メッキ装置２０
０はメッキ容器２０１の中に電解液２０２、１組の陽極
２０３Ａ，２０３Ｂ、その外部に直流電源２０４及び電
流計２０５を有している。陽極２０３Ａ，２０３Ｂには
所望の導電部材を用いてもよい。
【００４４】メッキ母材となる銅合金板２０は直流電源
２０４の−端子に接続され、陽極２０３Ａ，２０３Ｂは
電流計２０５を通じて直流電源２０４の＋端子に接続し
て使用される。電解液２０２は導電部材によって取り替
えるようになされる。例えば銅のメッキ時には電解液２
０２として硫酸銅の水溶液が使用される。導電部材はエ
ッチングマスク兼半田付け良好な金属材料が好ましい。
この例で導電部材（メッキ部材）には金、ニッケル及び
銅が使用される。
【００４５】また、レジストパターン１６を形成された
銅合金板２０にはニッケル、金、ニッケル、銅、ニッケ
ル、金の順にメッキがなされる。レジストパターン１７
を形成された銅合金板２０にはニッケル、金の順にメッ
キがなされる。このようにメッキによって導電部材を多
層化するのは回路電極パターン１３Ａ〜１３Ｃのどちら
の面にも電子部品を接続可能とするためである。更に、
多層化によって表皮効果の良い電極を形成することがで
きる。
【００４６】各々のメッキ部材におけるメッキ電流Ｉは
電流計２０５を見ながら調整し、各々のメッキ部材の厚
みを調整することにより、回路電極パターン１３Ａ〜１
３Ｃの全体の厚みを制御するようになされる。各々のメ
ッキ部材の厚みはメッキ電流Ｉを多くし、通電時間を長
くするとメッキ量を多くすることができる。銅箔パター
ンにより配線を形成する場合に比べて厚みのある回路電
極パターン１３Ａ〜１３Ｃを形成することができる。
【００４７】このようにメッキ電流Ｉを制御し、その
後、レジスト膜等を除去すると、図５Ａに示すような銅
合金板２０の一方の面に回路電極パターン１３Ａ〜１３
Ｃ及び端子電極１５Ａ，１５Ｂを形成することができ
る。銅合金板２０の他方の面には図５Ｂに示すような端
子電極１５Ａ，１５Ｂ及び架橋電極部２３を形成するこ
とができる。この例では銅合金板２０の側壁にもメッキ
を成長するようになされる。
【００４８】この時点では回路電極パターン１３Ａ〜１
３Ｃ、端子電極１５Ａ，１５Ｂ、架橋電極部２３は電気
的な素子分離はなされていない。銅合金板２０で短絡さ
れた状態となっている。なお、図６Ａは図５Ｂに示すＹ
１−Ｙ２矢視断面図である。以後の形成例では電子部品
実装基板１００の断面の形成工程について説明する。
【００４９】つまり、図６Ａに示す銅合金板２０の一方
の面にはその波線円内図に示すように、Ｎｉ／Ａｕ／Ｎ
ｉ／Ｃｕ／Ｎｉ／Ａｕを積層した回路電極パターン１３
Ａ〜１３Ｃ及び端子電極１５Ａ，１５Ｂを形成すること
ができる。銅合金板２０の他方の面にはＮｉ／Ａｕを積
層した端子電極１５Ａ，１５Ｂ及び架橋電極部２３を形
成することができる。ここで回路電極パターン１３Ａ〜
１３Ｃ、端子電極１５Ａ，１５Ｂ及び架橋電極部２３に
係るパターンがメッキされた銅合金板２０を以後、回路
電極基板２０’ともいう。
【００５０】そして、図６Ｂにおいて回路電極基板２
０’上に担持部材２２を形成する。担持部材２２にはポ
リイミド系の絶縁樹脂を用いる。例えば、ポリイミド樹
脂の前駆体であるポリアミックス酸のペーストをスクリ
ーン印刷法により回路電極基板２０’の全面に塗布し、
その後、加熱して硬化ポリイミド化することによりポリ
イミド樹脂膜を形成する。この際の加熱条件は２７０℃
で５分間である。その後、徐々に常温に戻すようになさ
れる。
【００５１】この担持部材２２は後工程における封止工
程によって、図６Ｂに示すように両端の端子電極１５
Ａ，１５Ｂ上で止めても良い。また、図６Ｂの二点鎖線
に示すように両端の端子電極１５Ａ，１５Ｂの端まで担
持部材２２を形成してもよい。この担持部材２２によっ
て回路電極パターン１３Ａ〜１３Ｃ、端子電極１５Ａ，
１５Ｂ及び架橋電極部２３が裏打ちされるので、回路電
極パターン１３Ａ〜１３Ｃ下の銅合金板２０を除去して
も担持姿勢を保つことができる。
【００５２】その後、図６Ｃにおいて、担持部材付きの
回路電極基板２０’から、仮の基板として使用していた
銅合金板２０を回路電極パターン１３Ａ〜１３Ｃ、端子
電極１５Ａ，１５Ｂ及び架橋電極画定パターンＰ７をマ
スクにして選択的にエッチング除去する。架橋電極部２
３はサイドエッチが必要なので、ややオーバ−エッチ気
味に行うようになされる。銅のエッチングにはニッケル
が犯されない薬品としてアルカリの水溶液を使用する。
【００５３】例えば、銅の専用エッチャントをアンモニ
アによりペーハーを８．０乃至８．５程度に調整した水
溶液を４５℃にして使用する。このエッチングにより、
不要部分の銅合金板２０が除去され、マウント部を含む
回路電極パターン１３Ａ〜１３Ｃ、複数の端子電極１５
Ａ，１５Ｂ及びブリッジ状の架橋電極部２３が電気的に
素子分離される。
【００５４】この素子分離によって回路電極パターン１
３Ｃと架橋電極部２３との間に空間部２６が生じ、端子
電極１５Ｂと架橋電極部２３との間にも隙間領域が生ず
る。回路電極パターン１３Ａ〜１３Ｃが露出する。これ
により、回路電極パターン１３Ｃと架橋電極部２３とが
構造的に分離される。この銅合金板２０のエッチング終
了後、ニッケルをエッチングして金面が現れるようにす
るとよい。金面は半田ボンディングがし易くなるからで
ある。ニッケルのエッチング液には専用酸性エッチャン
トを温度３５℃にして使用する。
【００５５】その後、図７Ａにおいて回路電極基板２
０’のマウント部を含む回路電極パターン１３Ａ下に電
子部品を実装する。この時点で回路電極パターン１３Ａ
を露出した回路電極基板２０’を天地反転させ、開口部
分を上に向けるように姿勢を整えてもよい。ここでは接
着剤１８を使用して回路電極パターン１３Ａのマウント
部に半導体チップ１１をダイボンディングして接合され
る。半導体チップ１１の一方のパッド電極１９Ａと端子
電極１５Ａとの間は金線１４Ａにより半田ボンディング
し、半導体チップ１１の他方のパッド電極１９Ｂと端子
電極１５Ｂとを他の金線１４Ｂにより半田ボンディング
する。
【００５６】その後、半導体チップ１１を実装された回
路電極基板２０’に図７Ｂに示す絶縁性の封止部材１２
を形成する。封止部材１２にはエポキシ系のモールド樹
脂が使用される。この封止工程では金線１４Ａ，１４Ｂ
が隠れる厚みを確保するように回路電極基板２０’の内
側にモールド樹脂が封止される。ここで回路電極パター
ン１３Ｃ上の隙間領域及び、端子電極１５Ｂと架橋電極
部２３との隙間領域にもモールド樹脂を充填するように
なされる。
【００５７】この封止工程では金線１４Ａ，１４Ｂは元
より架橋電極部２３が隠れる厚みを確保するように、か
つ、半導体チップ１１を覆うように射出金型成形装置を
使用してモールド樹脂封止をしてもよい。これにより、
図１に示したような電子部品実装基板１００が完成す
る。
【００５８】また、高周波対用の実装基板を形成する場
合は、図８に示すように片面のみをモールド樹脂封止す
るようにしてもよい。この場合は、担持部材２２上に補
強材を兼ねる電磁波吸収部材２４を形成する。電磁波吸
収部材２４にはフエライト粉末や扁平金属粉を樹脂と混
合してシート状にした電磁波吸収シートや、これらの成
形品が使用される。電磁波吸収部材２４は銅合金板２０
のエッチング工程の前に、担持部材２２に続いて先に積
層形成しておいてもよい。
【００５９】このように、本発明に係る第１の実施形態
としての電子部品実装基板１００によれば、ボンディン
グワイヤによって架橋する場合に比べて、架橋電極部２
３をしっかりと回路電極パターン１３Ｂ及び端子電極１
５Ｂに固定する構造を採ることができ、浮遊容量やリア
クタンスの変動を無くすことができる。従って、高周波
領域における伝送特性を安定化することができる。しか
も、従来方式に比べて接続個所が少なくなるので、信頼
性を向上させることができる。
【００６０】これにより、銅箔をエッチングして得られ
た配線パターンや端子電極よりも、ラインエッジが整っ
た高精度の回路電極パターンや、厚みの揃った端子電極
及び高さの揃った架橋電極部２３を有した、ワイヤボン
ディング方式の半導体チップ実装高周波対応基板を再現
性良く製造することができる。また、総ての端子電極１
５Ａ，１５Ｂが同一面上に配置されるので、プリント基
板等に容易に半田付けを行うことができる。
【００６１】更に、電子部品実装基板の製造方法によれ
ば、端子電極パターンＰ１，Ｐ５，Ｐ６，Ｐ８、回路電
極パターンＰ２，Ｐ３，Ｐ４及び架橋電極用のパターン
Ｐ７をマスクにして回路電極基板２０’から銅合金板２
０を選択エッチングすることにより、その銅合金板２０
の不要部分が取り除かれ、回路電極パターン１３Ａ〜１
３Ｃ、端子電極１５Ａ，１５Ｂ及び架橋電極部２３を同
時に素子分離することができる。しかも、銅合金板２０
のエッチング残留部分によって端子電極１５Ａ、１５Ｂ
及び、回路電極パターン１３Ｃを跨ぐように立体交差す
る架橋電極部２３を同時に形成することができる。
【００６２】（２）第２の実施形態 図９は本発明に係る第２の実施形態としての電子部品実
装基板２００の構成例を示す断面図である。この実施形
態では電子部品に関してワイヤーボンディング可能な半
導体チップ１１に代えて面接合可能なフリップチップ方
式の半導体チップを適用したものである。
【００６３】図９に示す電子部品実装基板２００は交差
配線実装基板に適用して好適であり、第１の実施形態と
同様にして補強材を兼ねた絶縁性の担持部材２２を有し
ている。担持部材２２にはポリイミド樹脂膜が使用され
るが、電磁波遮蔽材料を使用してもよい。この担持部材
２２上には電磁波吸収部材２４が設けられている。
【００６４】また、担持部材２２には所定の回路電極パ
ターン３３Ａ〜３３Ｄが担持されている。この回路電極
パターン３３Ａ〜３３Ｄ下には電子部品の一例となるフ
リップチップ方式の半導体チップ３１が実装されてい
る。半導体チップ３１は複数のバンプ電極（エリアバン
プ）３４Ａ〜３４Ｅ等を有している。
【００６５】この半導体チップ３１のバンプ電極３４Ａ
は端子電極１５Ａに接続され、そのバンプ電極３４Ｂは
回路電極パターン３３Ａに接続され、そのバンプ電極３
４Ｃは回路電極パターン３３Ｂに接続され、そのバンプ
電極３４Ｄは回路電極パターン３３Ｃに接続され、その
バンプ電極３４Ｅは回路電極パターン３３Ｄに各々接続
されている。電子部品実装基板２００によっては数十〜
数百本の端子電極１５Ａ，１５Ｂが設けられる。一部の
端子電極１５Ｂには架橋電極部２３が接続され、上述の
回路電極パターン３３Ｃを立体交差するように配置され
る。
【００６６】回路電極パターン３３Ａ〜３３Ｄは、メッ
キ及びエッチング可能な導電性の基材の一方の面に所望
の導電部材がメッキにより形成され、架橋電極部２３は
同一の基材の両面に所望の導電部材がメッキにより形成
され、その後、導電性の基材を選択エッチング除去して
同時に形成されたものである。回路電極パターン３３Ａ
〜３３Ｄの全部、端子電極１５Ａ，１５Ｂ及び架橋電極
部２３の一部は電解メッキ法により形成されている。
【００６７】この回路電極パターン３３Ａ〜３３Ｄ、端
子電極１５Ａ，１５Ｂ及び架橋電極部２３の一部は金、
ニッケル、銅、ニッケル、金の順にメッキされており、
端子電極１５Ａ，１５Ｂ及び架橋電極部２３は導電性の
基材のエッチング残留物を芯材となされ、この芯材の一
方の面側は金、ニッケル、銅、ニッケル、金の順にメッ
キされて成り、他方の面側はニッケル、金の順にメッキ
されて形成される。
【００６８】このように形成すると、導電性の基材を封
止部材形成工程に至るまでの仮の基板として使用できる
他に、その導電性の基材のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂ及び架橋電極部２３を構成す
ることができる。
【００６９】しかも、回路電極パターン３３Ａ〜３３Ｄ
のサイドエッジを垂直に切り立つように整形することが
でき、銅箔をエッチングしてパターン形成する場合に比
べてラインエッジが整った高精度の回路電極パターン３
３Ａ〜３３Ｄ及び、表皮効果に優れた配線パターンが得
られ、高周波動作に最適となる。端子電極１５Ａ，１５
Ｂ及び架橋電極部２３も、ある程度の高さを確保するこ
とができ、内部抵抗に低い電極を得ることができる。
【００７０】この電子部品実装基板２００で半導体チッ
プ１１の実装領域と架橋電極部２３の隙間領域及びこの
架橋電極部２３と端子電極１５Ｂとの隙間領域には絶縁
性の封止部材１２が充填されている。封止部材１２には
モールド樹脂が使用される。電子部品実装基板１００の
外部形状は所定の射出金型にセットされ、モールド樹脂
を注入することにより成形される。
【００７１】このように、本発明に係る第２の実施形態
としての電子部品実装基板２００によれば、ボンディン
グワイヤによって架橋する場合に比べて、架橋電極部２
３をしっかりと回路電極パターン３３Ｄ及び端子電極１
５Ｂに固定する構造を採ることができ、浮遊容量やリア
クタンスの変動を無くすことができる。従って、第１の
実施形態と同様にして高周波領域における伝送特性を安
定化することができる。しかも、従来方式に比べて接続
個所が少なくなるので、信頼性を向上させることができ
る。
【００７２】これにより、銅箔をエッチングして得られ
た配線パターンや端子電極よりも、ラインエッジが整っ
た高精度の回路電極パターン３３Ａ〜３３Ｄや、厚みの
揃った端子電極１５Ａ，１５Ｂ及び高さの揃った架橋電
極部２３を有した、フリップチップ方式の半導体チップ
実装高周波対応基板を再現性良く製造することができ
る。また、総ての端子電極１５Ａ，１５Ｂが同一面上に
配置されるので、第１の実施形態と同様にしてプリント
基板等に容易に半田付けを行うことができる。
【００７３】更に、電子部品実装基板の製造方法によれ
ば、所望の導電部材から成る端子電極パターン、回路電
極パターン及び架橋電極用の各々のパターンをマスクに
して回路電極基板から銅合金板を選択エッチングするこ
とにより、その銅合金板の不要部分が取り除かれ、回路
電極パターン３３Ａ〜３３Ｄ、端子電極１５Ａ，１５Ｂ
及び架橋電極部２３を同時に素子分離することができ
る。しかも、第１の実施形態と同様にして銅合金板のエ
ッチング残留部分によって端子電極１５Ａ、１５Ｂ及
び、回路電極パターン３３Ｄを跨ぐように立体交差する
架橋電極部２３を同時に形成することができる。
【００７４】
【発明の効果】以上説明したように、本発明に係る電子
部品実装基板によれば、回路電極パターンを立体交差す
るように配置された架橋電極部を備え、この架橋電極部
はメッキ及びエッチング可能な導電性の基材の両面に所
望の導電部材がメッキにより形成され、その後、この導
電性の基材を選択エッチング除去して形成されたもので
ある。
【００７５】この構成によって、ボンディングワイヤに
よって架橋する場合に比べて、架橋電極部をしっかりと
回路電極パターンに固定する構造を採ることができ、浮
遊容量やリアクタンスの変動を無くすことができる。従
って、高周波領域における伝送特性を安定化することが
できる。また、従来方式に比べて接続個所が少なくなる
ので、信頼性を向上させることができる。
【００７６】これにより、銅箔をエッチングして得られ
た配線パターンや端子電極よりも、ラインエッジが整っ
た高精度の回路電極パターンや、厚みの揃った端子電極
及び高さの揃った架橋電極部を有した高周波対応の電子
部品実装基板を提供することができる。また、総ての端
子電極が同一面上に配置されるので、容易に半田付けを
行うことができる。
【００７７】本発明に係る電子部品実装基板の製造方法
によれば、回路電極、端子電極及び架橋電極画定用の各
々のパターンを形成された回路電極基板上に絶縁性の担
持部材を形成した後に、この回路電極、端子電極及び架
橋電極画定用の各々のパターンをマスクにして回路電極
基板から導電性の基材を選択エッチング除去するように
なされる。
【００７８】この構成によって、回路電極パターン、端
子電極及び架橋電極部を同時に素子分離することができ
る。しかも、導電性の基材のエッチング残留部分によっ
て端子電極及び、回路電極パターンを跨ぐように立体交
差する架橋電極部を同時に形成することができる。
【００７９】また、銅箔をエッチングして得られた配線
パターンや端子電極よりも、ラインエッジが整った高精
度の回路電極パターンや、厚みの揃った端子電極及び高
さの揃った架橋電極部を有した電子部品実装基板を再現
性良く製造することができる。この発明は電子部品に接
続された回路電極パターンを跨ぐように交差する配線部
分を含む実装基板に適用して極めて好適である。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態としての電子部品
実装基板１００の構成例を示す断面図である。
【図２】Ａ〜Ｃは電子部品実装基板１００の形成例（そ
の１）を示す工程図である。
【図３】Ａ及びＢは電子部品実装基板１００の形成例
（その２）を示す平面図及び架橋電極用のパターンＰ７
のイメージ図である。
【図４】電子部品実装基板１００の形成例（その３）を
示す電気メッキ装置の断面のイメージ図である。
【図５】Ａ及びＢは電子部品実装基板１００の形成例
（その４）を示す銅合金板２０の表裏のメッキ例に係る
平面図である。
【図６】Ａ〜Ｃは電子部品実装基板１００の形成例（そ
の５）を示す工程図である。
【図７】Ａ及びＢは電子部品実装基板１００の形成例
（その６）を示す工程図である。
【図８】電子部品実装基板１００の形成例（その７）を
示す工程図である。
【図９】本発明に係る第２の実施形態としての電子部品
実装基板２００の構成例を示す断面図である。
【図１０】従来例に係るモールド樹脂封止基板１０の構
成例を示す断面図である。
【符号の説明】
１１・・・半導体チップ、１２・・・封止部材、１３Ａ
〜１３Ｃ，３３Ａ〜３３Ｅ・・・回路電極パターン、１
４Ａ，１４Ｂ・・・金線、１５Ａ，１５Ｂ・・・端子電
極、１６，１７・・・レジストパターン、２０・・・銅
合金板、２２・・・担持部材、２３・・・架橋電極部、
２４・・・電磁波吸収部材、３４Ａ〜３４Ｅ・・・バン
プ電極、１００，２００・・・電子部品実装基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 草野 英俊 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも、絶縁性の担持部材と、 前記担持部材に担持された所定の回路電極パターンと、 前記回路電極パターンに実装された電子部品と、 前記電子部品に接続された端子電極と、 前記端子電極に接続されると共に、前記回路電極パター
    ンを立体交差するように配置された架橋電極部とを備
    え、 前記架橋電極部は、 メッキ及びエッチング可能な導電性の基材の両面に所望
    の導電部材がメッキにより形成され、その後、前記導電
    性の基材を選択エッチング除去して形成されたものであ
    ることを特徴とする電子部品実装基板。
  2. 【請求項２】 前記電子部品の実装領域及び前記架橋電
    極部の隙間領域に絶縁性の封止部材を充填されて成るこ
    とを特徴とする請求項１に記載の電子部品実装基板。
  3. 【請求項３】 前記端子電極の一部及び回路電極パター
    ンの全部は電解メッキ法により形成されて成ることを特
    徴とする請求項１に記載の電子部品実装基板。
  4. 【請求項４】 前記回路電極パターンは少なくとも金、
    ニッケル、銅、ニッケル、金の順にメッキされて成るこ
    とを特徴とする請求項１に記載の電子部品実装基板。
  5. 【請求項５】 前記端子電極及び架橋電極部は、 前記導電性の基材のエッチング残留物を芯材となされ、 前記芯材の一方の面側は金、ニッケル、銅、ニッケル、
    金の順にメッキされて成り、他方の面側はニッケル及び
    金の順にメッキされて成ることを特徴とする請求項１に
    記載の電子部品実装基板。
  6. 【請求項６】 前記担持部材には電磁波遮蔽材料が使用
    されることを特徴とする請求項１に記載の電子部品実装
    基板。
  7. 【請求項７】 前記担持部材は補強部材を兼ねることを
    特徴とする請求項１に記載の電子部品実装基板。
  8. 【請求項８】 前記担持部材上に電磁波吸収部材を備え
    て成ることを特徴とする請求項１に記載の電子部品実装
    基板。
  9. 【請求項９】 前記架橋電極部は橋脚部及び架橋部を有
    しており、 前記橋脚部を画定するパターン幅に比べてその架橋部を
    画定するパターン幅を狭くするように架橋電極画定用の
    パターンが設定されることを特徴とする請求項１に記載
    の電子部品実装基板。
  10. 【請求項１０】 前記電子部品はワイヤーボンディング
    可能な半導体チップであることを特徴とする請求項１に
    記載の電子部品実装基板。
  11. 【請求項１１】 前記電子部品は面接合可能なフリップ
    チップ方式の半導体チップであることを特徴とする請求
    項１に記載の電子部品実装基板。
  12. 【請求項１２】 メッキ及びエッチング可能な導電性の
    基材の一方の面に所望の導電部材をメッキして所定の回
    路電極パターンを形成すると共に、該基材の他方の面に
    前記導電部材をメッキして所定数の端子電極パターン及
    び架橋電極画定用の各々のパターンを形成する工程と、 前記回路電極、端子電極及び架橋電極画定用の各々のパ
    ターンを形成された回路電極基板上に絶縁性の担持部材
    を形成する工程と、 前記回路電極、端子電極及び架橋電極画定用の各々のパ
    ターンをマスクにして前記回路電極基板から前記導電性
    の基材を選択エッチング除去する工程とを含むことを特
    徴とする電子部品実装基板の製造方法。
  13. 【請求項１３】 前記導電性の基材に非メッキ部材を選
    択的に形成した後に、前記非メッキ部材をマスクにして
    前記基板に導電部材をメッキすることにより前記回路電
    極、端子電極及び架橋電極画定用の各々のパターンを形
    成することを特徴とする請求項１２に記載の電子部品実
    装基板の製造方法。
  14. 【請求項１４】 前記回路電極、端子電極及び架橋電極
    画定用の各々のパターンは電解メッキ法により形成し、
    該メッキ電流を調整して前記回路電極、端子電極及び架
    橋電極画定用の各々のパターンの厚みを制御することを
    特徴とする請求項１２に記載の電子部品実装基板の製造
    方法。
  15. 【請求項１５】 前記導電性の基材の一方の面にニッケ
    ル、金、ニッケル、銅、ニッケル及び金の順にメッキす
    ることにより前記回路電極パターン及び一方の面側の端
    子電極パターンを形成することを特徴とする請求項１２
    に記載の電子部品実装基板の製造方法。
  16. 【請求項１６】 前記導電性の基材の他方の面にニッケ
    ル及び金の順にメッキすることにより他方の面側の端子
    電極パターン及び架橋電極画定用のパターンを形成する
    ことを特徴とする請求項１２に記載の電子部品実装基板
    の製造方法。
  17. 【請求項１７】 前記架橋電極画定用のパターンをマス
    クにして前記回路電極基板から前記導電性の基材を選択
    的に除去することにより、前記回路電極パターンの一部
    を跨ぐように立体交差する架橋電極部を形成することを
    特徴とする請求項１２に記載の電子部品実装基板の製造
    方法。
  18. 【請求項１８】 前記架橋電極部に関して橋脚部及び架
    橋部により構成する場合であって、 前記架橋電極画定用のパターンは、 前記橋脚部を画定するパターン幅に比べてその架橋部を
    画定するパターン幅を狭くすることを特徴とする請求項
    １７に記載の電子部品実装基板の製造方法。
  19. 【請求項１９】 前記担持部材には電磁波遮蔽材料が使
    用されることを特徴とする請求項１２に記載の電子部品
    実装基板の製造方法。
  20. 【請求項２０】 前記導電性の基材を除去した後に、 前記回路電極パターン上に電子部品を実装することを特
    徴とする請求項１２に記載の電子部品実装基板の製造方
    法。
  21. 【請求項２１】 前記電子部品はワイヤーボンディング
    可能な半導体チップであることを特徴とする請求項１２
    に記載の電子部品実装基板の製造方法。
  22. 【請求項２２】 前記電子部品は面接合可能なフリップ
    チップ方式の半導体チップであることを特徴とする請求
    項１２に記載の電子部品実装基板の製造方法。
  23. 【請求項２３】 前記電子部品を実装された電子部品実
    装部材の隙間領域に絶縁性の封止部材を充填することを
    特徴とする請求項１２に記載の電子部品実装基板の製造
    方法。
JP2001045811A 2001-02-21 2001-02-21 電子部品実装基板及びその製造方法 Pending JP2002252296A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001045811A JP2002252296A (ja) 2001-02-21 2001-02-21 電子部品実装基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001045811A JP2002252296A (ja) 2001-02-21 2001-02-21 電子部品実装基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002252296A true JP2002252296A (ja) 2002-09-06

Family

ID=18907538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001045811A Pending JP2002252296A (ja) 2001-02-21 2001-02-21 電子部品実装基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002252296A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100096513A (ko) * 2009-02-24 2010-09-02 삼성테크윈 주식회사 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100096513A (ko) * 2009-02-24 2010-09-02 삼성테크윈 주식회사 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
KR101582547B1 (ko) 2009-02-24 2016-01-05 해성디에스 주식회사 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법

Similar Documents

Publication Publication Date Title
US3786172A (en) Printed circuit board method and apparatus
JP2018078133A (ja) コイル内蔵ガラス基板およびビルドアップ基板
JP2000353760A (ja) 半導体素子搭載用中継基板の製造方法
US6717249B2 (en) Non-contact type IC card and process for manufacturing-same
KR20060048212A (ko) 전해 도금을 이용한 배선 기판의 제조 방법
US3850711A (en) Method of forming printed circuit
JP2002324962A (ja) インダクタ内蔵のプリント配線板及びその製造方法
JP2002252296A (ja) 電子部品実装基板及びその製造方法
JP2002246753A (ja) 電子部品実装基板及びその製造方法
JP4190632B2 (ja) プリント配線基板
CN112969279A (zh) 一种集成陶瓷薄膜电路的印制电路板及其制造方法
JP4682477B2 (ja) 電子部品実装基板及びその製造方法
US20020005769A1 (en) Filter element and fabrication thereof
JP2002252322A (ja) 電子部品実装基板及びその製造方法
JP2002252292A (ja) 電子部品実装基板及びその製造方法
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JP3389985B2 (ja) 配線基板、半導体装置およびその製造方法
JP3568249B2 (ja) 半導体装置及びそれに使用されるチップキャリアの製造方法
JP2002252301A (ja) 電子部品実装基板及びその製造方法
JP4715014B2 (ja) 多層配線基板及びその製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH10233563A (ja) プリント配線基板及びその製造方法
JP2003142823A (ja) 両面可撓性回路基板の製造法
JP3979086B2 (ja) 半導体回路検査治具
JP2002246527A (ja) 電子部品実装基板及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060519