JP2002246527A - 電子部品実装基板及びその製造方法 - Google Patents
電子部品実装基板及びその製造方法Info
- Publication number
- JP2002246527A JP2002246527A JP2001045808A JP2001045808A JP2002246527A JP 2002246527 A JP2002246527 A JP 2002246527A JP 2001045808 A JP2001045808 A JP 2001045808A JP 2001045808 A JP2001045808 A JP 2001045808A JP 2002246527 A JP2002246527 A JP 2002246527A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit electrode
- electrode pattern
- substrate
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 従来方式に比べてラインエッジが整った高精
度の回路電極パターンや、ある程度の厚みを有した端子
電極を容易かつ同時に形成できるようにする。 【解決手段】 所定の回路電極パターン１３Ａ，１３Ｂ
と、この回路電極パターン１３Ａ，１３Ｂに実装された
半導体チップ１１Ａ，１１Ｂと、この半導体チップ１１
Ａ，１１Ｂに接続された端子電極１５Ａ，１５Ｂと、回
路電極パターン１３Ａ，１３Ｂ、半導体チップ１１Ａ，
１１Ｂの全部及び端子電極１５Ａ，１５Ｂの一部を覆う
ように絶縁封止された封止部材１２とを備え、回路電極
パターン１３Ａ，１３Ｂはメッキ及びエッチング可能な
銅合金板の一方の面に所望の導電部材がメッキにより形
成され、端子電極１５Ａ，１５Ｂは銅合金板の両面に所
望の導電部材がメッキにより形成され、その後、銅合金
板を選択エッチング除去して同時に形成されたものであ
る。従って、プリプレグなどの有機基板を使用しないの
で、薄型の半導体チップ実装基板を製造することができ
る。
度の回路電極パターンや、ある程度の厚みを有した端子
電極を容易かつ同時に形成できるようにする。 【解決手段】 所定の回路電極パターン１３Ａ，１３Ｂ
と、この回路電極パターン１３Ａ，１３Ｂに実装された
半導体チップ１１Ａ，１１Ｂと、この半導体チップ１１
Ａ，１１Ｂに接続された端子電極１５Ａ，１５Ｂと、回
路電極パターン１３Ａ，１３Ｂ、半導体チップ１１Ａ，
１１Ｂの全部及び端子電極１５Ａ，１５Ｂの一部を覆う
ように絶縁封止された封止部材１２とを備え、回路電極
パターン１３Ａ，１３Ｂはメッキ及びエッチング可能な
銅合金板の一方の面に所望の導電部材がメッキにより形
成され、端子電極１５Ａ，１５Ｂは銅合金板の両面に所
望の導電部材がメッキにより形成され、その後、銅合金
板を選択エッチング除去して同時に形成されたものであ
る。従って、プリプレグなどの有機基板を使用しないの
で、薄型の半導体チップ実装基板を製造することができ
る。
Description
【０００１】
【発明の属する技術分野】この発明はＮＥＷ−ＴＡＢ
（Ｔape Ａutomated Ｂonding）技術及びＵＦＰＬ（Ｕl
tra Ｆine Ｐattern Ｌead−flame）技術に関し、半導
体チップを含む電子部品を実装した薄型のモールド樹脂
封止基板に適用して好適な電子部品実装基板及びその製
造方法に関するものである。
（Ｔape Ａutomated Ｂonding）技術及びＵＦＰＬ（Ｕl
tra Ｆine Ｐattern Ｌead−flame）技術に関し、半導
体チップを含む電子部品を実装した薄型のモールド樹脂
封止基板に適用して好適な電子部品実装基板及びその製
造方法に関するものである。
【０００２】
【従来の技術】近年、情報通信分野ではマルチメディア
の発達に伴い通信機能に加えて多種多様な機能を備えた
携帯電話機や携帯ゲーム機等が使用される場合が多くな
ってきた。これらの携帯端末装置等には通信機能や情報
検索機能などを実現する多数の電子部品や配線パターン
を実装したモールド樹脂封止基板が使用される場合が多
い。
の発達に伴い通信機能に加えて多種多様な機能を備えた
携帯電話機や携帯ゲーム機等が使用される場合が多くな
ってきた。これらの携帯端末装置等には通信機能や情報
検索機能などを実現する多数の電子部品や配線パターン
を実装したモールド樹脂封止基板が使用される場合が多
い。
【０００３】この種のモールド樹脂封止基板には軽量化
及び小型化が要求されるが、従来から両面銅箔を有した
有機基板が使用されている。有機基板はガラスエポキシ
プリプレイグと呼ばれるガラス繊維布に半硬化状態のエ
ポキシ樹脂を塗布したものである。
及び小型化が要求されるが、従来から両面銅箔を有した
有機基板が使用されている。有機基板はガラスエポキシ
プリプレイグと呼ばれるガラス繊維布に半硬化状態のエ
ポキシ樹脂を塗布したものである。
【０００４】図６は従来例に係るモールド樹脂封止基板
１０の構成例を示す断面図である。図６に示すモールド
樹脂封止基板１０はワイヤーボンディング可能な半導体
チップ１Ａ，１Ｂを実装したものであり、高さがｈで幅
がｗ程度であり、その内部に有機基板８を有している。
この有機基板８の表裏面には所定の回路電極パターン３
Ａ〜３Ｃが設けられており、この回路電極パターン３Ａ
上には半導体チップ１Ａが実装され、回路電極パターン
３Ｃ下には半導体チップ１Ｂが実装されている。半導体
チップ１Ａは一方で端子電極５Ａに金線４Ａにより接続
され、他方で回路電極パターン３Ｂに金線４Ｂにより接
続されている。
１０の構成例を示す断面図である。図６に示すモールド
樹脂封止基板１０はワイヤーボンディング可能な半導体
チップ１Ａ，１Ｂを実装したものであり、高さがｈで幅
がｗ程度であり、その内部に有機基板８を有している。
この有機基板８の表裏面には所定の回路電極パターン３
Ａ〜３Ｃが設けられており、この回路電極パターン３Ａ
上には半導体チップ１Ａが実装され、回路電極パターン
３Ｃ下には半導体チップ１Ｂが実装されている。半導体
チップ１Ａは一方で端子電極５Ａに金線４Ａにより接続
され、他方で回路電極パターン３Ｂに金線４Ｂにより接
続されている。
【０００５】また、半導体チップ１Ｂは一方でコンタク
トホール７を通じて回路電極パターン３Ｂに接続され、
他方で端子電極５Ｄに金線４Ｃにより接続されている。
端子電極５Ａはコンタクトホール６を通じて端子電極５
Ｃに接続されている。この回路電極パターン３Ａ〜３
Ｃ、半導体チップ１Ａ，１Ｂの全部及び端子電極５Ａ〜
５Ｄの一部を覆うように封止部材２により絶縁封止され
ている。
トホール７を通じて回路電極パターン３Ｂに接続され、
他方で端子電極５Ｄに金線４Ｃにより接続されている。
端子電極５Ａはコンタクトホール６を通じて端子電極５
Ｃに接続されている。この回路電極パターン３Ａ〜３
Ｃ、半導体チップ１Ａ，１Ｂの全部及び端子電極５Ａ〜
５Ｄの一部を覆うように封止部材２により絶縁封止され
ている。
【０００６】これらの回路電極パターン３Ａ〜３Ｃ及び
端子電極５Ａ〜５Ｄは両面銅箔付きの有機基板８を使用
して形成されたものである。この製造方法によれば、ま
ず、有機基板８の両面銅箔にレジストパターニング処理
をし、図示しないレジストをマスクにして不要な銅箔を
エッチング除去することにより回路電極パターン３Ａ〜
３Ｃ及び端子電極５Ａ〜５Ｄを形成する。
端子電極５Ａ〜５Ｄは両面銅箔付きの有機基板８を使用
して形成されたものである。この製造方法によれば、ま
ず、有機基板８の両面銅箔にレジストパターニング処理
をし、図示しないレジストをマスクにして不要な銅箔を
エッチング除去することにより回路電極パターン３Ａ〜
３Ｃ及び端子電極５Ａ〜５Ｄを形成する。
【０００７】その後、配線パターンの所定の位置で有機
基板８を貫くコンタクトホール６，７（開孔部）を形成
する。このコンタクトホール６，７に無電解法により銅
メッキを施し、このコンタクトホール６，７を通じて端
子電極５Ａ〜５Ｄの表裏の端子電極５Ａ，５Ｃを接続し
たり、回路電極パターン３Ｂ，３Ｃの表裏を接続する。
これにより、半導体チップ１Ａと半導体チップ１Ｂとの
間を接続することや、端子電極５Ａ，５Ｃを接続するこ
とができる。
基板８を貫くコンタクトホール６，７（開孔部）を形成
する。このコンタクトホール６，７に無電解法により銅
メッキを施し、このコンタクトホール６，７を通じて端
子電極５Ａ〜５Ｄの表裏の端子電極５Ａ，５Ｃを接続し
たり、回路電極パターン３Ｂ，３Ｃの表裏を接続する。
これにより、半導体チップ１Ａと半導体チップ１Ｂとの
間を接続することや、端子電極５Ａ，５Ｃを接続するこ
とができる。
【０００８】
【発明が解決しようとする課題】ところで、従来方式の
モールド樹脂封止基板１０の製造方法によれば、両面銅
箔付きの有機基板８に回路電極パターン３Ａ〜３Ｃや端
子電極５Ａ〜５Ｄなどを形成していた。このため、次の
うような問題がある。
モールド樹脂封止基板１０の製造方法によれば、両面銅
箔付きの有機基板８に回路電極パターン３Ａ〜３Ｃや端
子電極５Ａ〜５Ｄなどを形成していた。このため、次の
うような問題がある。
【０００９】 銅箔をエッチングして回路電極パター
ン３Ａ〜３Ｃを形成した際に、オーバーエッチングによ
って銅箔の側面（エッチング面）が垂直に切り立つこと
なく、その側面が内部にえぐれた鼓状にラインエッジが
仕上がってしまうおそれがある。これは配線パターンが
微細化するほど著しい。
ン３Ａ〜３Ｃを形成した際に、オーバーエッチングによ
って銅箔の側面（エッチング面）が垂直に切り立つこと
なく、その側面が内部にえぐれた鼓状にラインエッジが
仕上がってしまうおそれがある。これは配線パターンが
微細化するほど著しい。
【００１０】 配線パターンの残りしろが安定せず、
表皮効果の点でインピーダンス特性にばらつきを生ずる
おそれがある。
表皮効果の点でインピーダンス特性にばらつきを生ずる
おそれがある。
【００１１】 ＴＡＢ実装方法ではテープの薄型化に
よりチップ実装後にテープのうねりが生じ、封止工程時
の位置決めが益々困難になる。
よりチップ実装後にテープのうねりが生じ、封止工程時
の位置決めが益々困難になる。
【００１２】 表裏の回路電極パターン３Ａ〜３Ｃを
接続するためには、有機基板８にスルーホール６，７を
開けたり、そのスルーホール６，７に無電解メッキを施
さなければならない等、形成工程の簡略化の妨げとな
る。
接続するためには、有機基板８にスルーホール６，７を
開けたり、そのスルーホール６，７に無電解メッキを施
さなければならない等、形成工程の簡略化の妨げとな
る。
【００１３】そこで、この発明はこのような従来の課題
を解決したものであって、従来方式に比べてラインエッ
ジが整った高精度の回路電極パターンや、ある程度の厚
みを有した端子電極を容易かつ同時に形成できるように
した電子部品実装基板及びその製造方法を提供すること
を目的とする。
を解決したものであって、従来方式に比べてラインエッ
ジが整った高精度の回路電極パターンや、ある程度の厚
みを有した端子電極を容易かつ同時に形成できるように
した電子部品実装基板及びその製造方法を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上述した課題は、所定の
回路電極パターンと、この回路電極パターンに実装され
た電子部品と、この電子部品に接続された端子電極と、
回路電極パターン、電子部品の全部及び端子電極の一部
を覆うように絶縁封止された封止部材とを備え、端子電
極はメッキ及びエッチング可能な導電性の基材の一方の
面に所望の導電部材がメッキにより形成され、その後、
導電性の基材を選択エッチング除去して形成されたもの
であることを特徴とする電子部品実装基板によって解決
される。
回路電極パターンと、この回路電極パターンに実装され
た電子部品と、この電子部品に接続された端子電極と、
回路電極パターン、電子部品の全部及び端子電極の一部
を覆うように絶縁封止された封止部材とを備え、端子電
極はメッキ及びエッチング可能な導電性の基材の一方の
面に所望の導電部材がメッキにより形成され、その後、
導電性の基材を選択エッチング除去して形成されたもの
であることを特徴とする電子部品実装基板によって解決
される。
【００１５】本発明に係る電子部品実装基板によれば、
銅箔をエッチングして得られた端子電極よりも、ライン
エッジが整った高精度かつ、ある程度の厚みを有した端
子電極を備えた電子部品実装基板を提供することができ
る。しかも、導電性の基材は封止部材形成工程に至るま
での仮の基板として使用される他に、導電性の基材のエ
ッチング残留部分を端子電極として構成することができ
る。
銅箔をエッチングして得られた端子電極よりも、ライン
エッジが整った高精度かつ、ある程度の厚みを有した端
子電極を備えた電子部品実装基板を提供することができ
る。しかも、導電性の基材は封止部材形成工程に至るま
での仮の基板として使用される他に、導電性の基材のエ
ッチング残留部分を端子電極として構成することができ
る。
【００１６】従って、プリプレグなどの有機基板を使用
しないので、薄型の半導体チップ実装基板を製造するこ
とができる。また、電子部品を両面実装する場合であっ
ても、隣接する回路電極パターンの反対側の面に他の電
子部品を実装できるので、スルーホールを省略すること
ができる。
しないので、薄型の半導体チップ実装基板を製造するこ
とができる。また、電子部品を両面実装する場合であっ
ても、隣接する回路電極パターンの反対側の面に他の電
子部品を実装できるので、スルーホールを省略すること
ができる。
【００１７】本発明に係る電子部品実装基板の製造方法
は、メッキ及びエッチング可能な導電性の基材の一方の
面に所望の導電部材をメッキして所定の回路電極パター
ンを形成すると共に、該基材の他方の面に導電部材をメ
ッキして所定数の端子電極パターンを形成する工程と、
端子電極パターンを形成された回路電極基板の回路電極
パターン上に電子部品を実装する工程と、電子部品を実
装された回路電極基板上に絶縁性の封止部材を形成する
工程と、封止部材を形成された回路電極基板から端子電
極及び回路電極パターンの各々をマスクにして導電性の
基材を選択エッチング除去する工程とを含むことを特徴
とするものである。本発明に係る電子部品実装基板の製
造方法によれば、銅箔をエッチングして得られた配線パ
ターンや端子電極よりも、ラインエッジが整った高精度
の回路電極パターンや、ある程度の厚みを有した端子電
極を備えた電子部品実装基板を製造することができる。
しかも、導電性の基材を封止部材形成工程に至るまでの
仮の基板として使用できるので、リードフレームのよう
な凹凸状のうねりが発生しなくなり、正確なボンディン
グ作業を行うことができる。更に、導電性の基材を使用
した端子電極を回路電極パターンと同時に形成すること
ができる。
は、メッキ及びエッチング可能な導電性の基材の一方の
面に所望の導電部材をメッキして所定の回路電極パター
ンを形成すると共に、該基材の他方の面に導電部材をメ
ッキして所定数の端子電極パターンを形成する工程と、
端子電極パターンを形成された回路電極基板の回路電極
パターン上に電子部品を実装する工程と、電子部品を実
装された回路電極基板上に絶縁性の封止部材を形成する
工程と、封止部材を形成された回路電極基板から端子電
極及び回路電極パターンの各々をマスクにして導電性の
基材を選択エッチング除去する工程とを含むことを特徴
とするものである。本発明に係る電子部品実装基板の製
造方法によれば、銅箔をエッチングして得られた配線パ
ターンや端子電極よりも、ラインエッジが整った高精度
の回路電極パターンや、ある程度の厚みを有した端子電
極を備えた電子部品実装基板を製造することができる。
しかも、導電性の基材を封止部材形成工程に至るまでの
仮の基板として使用できるので、リードフレームのよう
な凹凸状のうねりが発生しなくなり、正確なボンディン
グ作業を行うことができる。更に、導電性の基材を使用
した端子電極を回路電極パターンと同時に形成すること
ができる。
【００１８】従って、プリプレグなどの有機基板を使用
しないので、薄型の半導体チップ実装基板を再現性良く
製造することができる。また、電子部品を両面実装する
場合であっても、隣接する回路電極パターンの反対側の
面に他の電子部品を実装できるので、スルーホールを省
略することができる。
しないので、薄型の半導体チップ実装基板を再現性良く
製造することができる。また、電子部品を両面実装する
場合であっても、隣接する回路電極パターンの反対側の
面に他の電子部品を実装できるので、スルーホールを省
略することができる。
【００１９】
【発明の実施の形態】続いて、この発明に係る電子部品
実装基板及びその製造方法の一実施の形態について、図
面を参照しながら説明をする。図１は本発明に係る実施
形態としての電子部品実装基板１００の構成例を示す断
面図である。この実施形態ではメッキ及びエッチング可
能な導電性の基材の一方の面に所望の導電部材をメッキ
して所定の回路電極パターンを形成すると共に、その基
材の他方の面に導電部材をメッキして所定数の端子電極
パターンを形成するようにして、銅箔をエッチングして
得られた端子電極よりも、ラインエッジが整った高精度
かつ、ある程度の厚みを有した端子電極を形成できるよ
うにすると共に、導電性の基材を封止部材形成工程に至
るまでの仮の基板として使用したり、導電性の基材のエ
ッチング残留部分により端子電極を回路電極パターンと
同時に形成できるようにしたものである。
実装基板及びその製造方法の一実施の形態について、図
面を参照しながら説明をする。図１は本発明に係る実施
形態としての電子部品実装基板１００の構成例を示す断
面図である。この実施形態ではメッキ及びエッチング可
能な導電性の基材の一方の面に所望の導電部材をメッキ
して所定の回路電極パターンを形成すると共に、その基
材の他方の面に導電部材をメッキして所定数の端子電極
パターンを形成するようにして、銅箔をエッチングして
得られた端子電極よりも、ラインエッジが整った高精度
かつ、ある程度の厚みを有した端子電極を形成できるよ
うにすると共に、導電性の基材を封止部材形成工程に至
るまでの仮の基板として使用したり、導電性の基材のエ
ッチング残留部分により端子電極を回路電極パターンと
同時に形成できるようにしたものである。
【００２０】図１に示す電子部品実装基板１００は薄型
のモールド樹脂封止基板に適用して好適であり、電子部
品の一例となるワイヤーボンディング可能な半導体集積
回路チップ（以下で単に半導体チップという）１１Ａ，
１１Ｂを封止部材１２により封止されたものである。も
ちろん、電子部品はワイヤーボンディング可能な半導体
チップ１１Ａ，１１Ｂに限られることはなく、面接合可
能なフリップチップ方式の半導体チップであってもよ
い。
のモールド樹脂封止基板に適用して好適であり、電子部
品の一例となるワイヤーボンディング可能な半導体集積
回路チップ（以下で単に半導体チップという）１１Ａ，
１１Ｂを封止部材１２により封止されたものである。も
ちろん、電子部品はワイヤーボンディング可能な半導体
チップ１１Ａ，１１Ｂに限られることはなく、面接合可
能なフリップチップ方式の半導体チップであってもよ
い。
【００２１】この電子部品実装基板１００は所定の複数
の回路電極パターン１３Ａ，１３Ｂを有している。この
一方の回路電極パターン１３Ａ上には半導体チップ１１
Ａが実装されている。半導体チップ１１Ａは回路電極パ
ターン１３Ａのマウント部に接着剤１８を介在して接合
されている。この半導体チップ１１Ａには一方の金線１
４Ａを介在して一方の側の端子電極（外部リード）１５
Ａが接続されており、この他方の金線１４Ｂを介在して
他方の回路電極パターン１３Ｂが接続されている。
の回路電極パターン１３Ａ，１３Ｂを有している。この
一方の回路電極パターン１３Ａ上には半導体チップ１１
Ａが実装されている。半導体チップ１１Ａは回路電極パ
ターン１３Ａのマウント部に接着剤１８を介在して接合
されている。この半導体チップ１１Ａには一方の金線１
４Ａを介在して一方の側の端子電極（外部リード）１５
Ａが接続されており、この他方の金線１４Ｂを介在して
他方の回路電極パターン１３Ｂが接続されている。
【００２２】電子部品実装基板１００では半導体チップ
１１Ａを実装された回路電極パターン１３Ａに隣接する
他の回路電極パターン１３Ｂの反対側の面に他の半導体
チップ１１Ｂが実装されている。この半導体チップ１１
Ｂには金線１４Ｃを介在して端子電極１５Ｂが接続され
ている。電子部品実装基板１００によっては数十〜数百
本の端子電極１５Ａ，１５Ｂが設けられる。２つの半導
体チップ１１Ａ，１１Ｂとの間は回路電極パターン１３
Ｂを通して電気的に接続されるので、従来方式に比べて
スルーホール無しに半導体チップ１１Ａ，１１Ｂとの間
を接続することができる。
１１Ａを実装された回路電極パターン１３Ａに隣接する
他の回路電極パターン１３Ｂの反対側の面に他の半導体
チップ１１Ｂが実装されている。この半導体チップ１１
Ｂには金線１４Ｃを介在して端子電極１５Ｂが接続され
ている。電子部品実装基板１００によっては数十〜数百
本の端子電極１５Ａ，１５Ｂが設けられる。２つの半導
体チップ１１Ａ，１１Ｂとの間は回路電極パターン１３
Ｂを通して電気的に接続されるので、従来方式に比べて
スルーホール無しに半導体チップ１１Ａ，１１Ｂとの間
を接続することができる。
【００２３】この回路電極パターン１３Ａ，１３Ｂはメ
ッキ及びエッチング可能な導電性の基材の一方の面に所
望の導電部材がメッキにより形成され、端子電極１５
Ａ，１５Ｂは同じ導電性の基材の両面に所望の導電部材
がメッキにより形成され、その後、この導電性の基材を
選択エッチング除去して同時に形成されたものである。
ッキ及びエッチング可能な導電性の基材の一方の面に所
望の導電部材がメッキにより形成され、端子電極１５
Ａ，１５Ｂは同じ導電性の基材の両面に所望の導電部材
がメッキにより形成され、その後、この導電性の基材を
選択エッチング除去して同時に形成されたものである。
【００２４】上述の端子電極１５Ａ，１５Ｂの一部及び
回路電極パターン１３Ａ，１３Ｂの全部は電気メッキ法
により形成される。例えば、回路電極パターン１３Ａ，
１３Ｂは導電性の基材に少なくとも、金、ニッケル、
銅、ニッケル、金の順にメッキされ、端子電極１５Ａ，
１５Ｂは同じ導電性の基材のエッチング残留部分を芯材
となされ、この芯材の一方の面側は回路電極パターン１
３Ａ，１３Ｂと同様にしては金、ニッケル、銅、ニッケ
ル、金の順にメッキされ、他方の面側はニッケル及び金
の順にメッキが各々成長されて構成される。
回路電極パターン１３Ａ，１３Ｂの全部は電気メッキ法
により形成される。例えば、回路電極パターン１３Ａ，
１３Ｂは導電性の基材に少なくとも、金、ニッケル、
銅、ニッケル、金の順にメッキされ、端子電極１５Ａ，
１５Ｂは同じ導電性の基材のエッチング残留部分を芯材
となされ、この芯材の一方の面側は回路電極パターン１
３Ａ，１３Ｂと同様にしては金、ニッケル、銅、ニッケ
ル、金の順にメッキされ、他方の面側はニッケル及び金
の順にメッキが各々成長されて構成される。
【００２５】このように形成すると、導電性の基材を封
止部材形成工程に至るまでの仮の基板として使用できる
他に、その導電性の基材のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂを構成することができる。
止部材形成工程に至るまでの仮の基板として使用できる
他に、その導電性の基材のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂを構成することができる。
【００２６】しかも、回路電極パターン１３Ａ，１３Ｂ
のサイドエッジを垂直に切り立つように整形することが
でき、銅箔をエッチングしてパターン形成する場合に比
べてラインエッジが整った高精度の回路電極パターン１
３Ａ，１３Ｂ及び、表皮効果に優れた配線パターンが得
られ、高周波動作に最適となる。端子電極１５Ａ，１５
Ｂもある程度の厚みを確保することができ、内部抵抗に
低い電極を得ることができる。
のサイドエッジを垂直に切り立つように整形することが
でき、銅箔をエッチングしてパターン形成する場合に比
べてラインエッジが整った高精度の回路電極パターン１
３Ａ，１３Ｂ及び、表皮効果に優れた配線パターンが得
られ、高周波動作に最適となる。端子電極１５Ａ，１５
Ｂもある程度の厚みを確保することができ、内部抵抗に
低い電極を得ることができる。
【００２７】この封止部材１２はこれらの回路電極パタ
ーン１３Ａ，１３Ｂ、２つの半導体チップ１１Ａ，１１
Ｂの全部及び端子電極１５Ａ，１５Ｂの一部を覆うよう
に絶縁封止される。封止部材１２にはモールド樹脂が使
用される。電子部品実装基板１００の外部形状は所定の
射出金型にセットされ、モールド樹脂を注入することに
より成形される。
ーン１３Ａ，１３Ｂ、２つの半導体チップ１１Ａ，１１
Ｂの全部及び端子電極１５Ａ，１５Ｂの一部を覆うよう
に絶縁封止される。封止部材１２にはモールド樹脂が使
用される。電子部品実装基板１００の外部形状は所定の
射出金型にセットされ、モールド樹脂を注入することに
より成形される。
【００２８】続いて、電子部品実装基板１００の製造方
法について説明をする。図２〜図５は電子部品実装基板
１００の形成例（その１〜４）を示す工程図である。
法について説明をする。図２〜図５は電子部品実装基板
１００の形成例（その１〜４）を示す工程図である。
【００２９】この例ではメッキ及びエッチング可能な導
電性の基材の一方の面に所望の導電部材をメッキにより
形成すると共に、その導電性の基材の両面に所望の導電
部材をメッキにより形成し、その後、その導電性の基材
を選択エッチングして除去することにより回路電極パタ
ーン１３Ａ，１３Ｂ及び外部リードとなる端子電極１５
Ａ，１５Ｂを同時に形成する場合を例に挙げる。
電性の基材の一方の面に所望の導電部材をメッキにより
形成すると共に、その導電性の基材の両面に所望の導電
部材をメッキにより形成し、その後、その導電性の基材
を選択エッチングして除去することにより回路電極パタ
ーン１３Ａ，１３Ｂ及び外部リードとなる端子電極１５
Ａ，１５Ｂを同時に形成する場合を例に挙げる。
【００３０】また、回路電極パターン１３Ａ，１３Ｂ及
び端子電極１５Ａ，１５Ｂは導電性の基材に非メッキ部
材を選択的に形成した後に、その非メッキ部材をマスク
にしてその基材に所望の導電部材をメッキにより成長さ
せる場合を想定する。
び端子電極１５Ａ，１５Ｂは導電性の基材に非メッキ部
材を選択的に形成した後に、その非メッキ部材をマスク
にしてその基材に所望の導電部材をメッキにより成長さ
せる場合を想定する。
【００３１】これを前提にして、まず、メッキ及びエッ
チング可能な導電性の基材の一例となる、図２Ａの断面
図に示すような板厚ｔの銅合金板２０を準備する。銅合
金板２０は通常のリードフレームと同様の素材のものを
用いるとよい。銅合金板２０の板厚ｔは１００〜２００
μｍ程度であり、この例ではｔ＝１５０μｍの銅合金板
２０を使用する。この銅合金板２０は電子部品実装基板
１００を製造する過程で仮の基板として使用されると共
に、その銅合金板２０の一部が端子電極１５Ａ，１５Ｂ
の心材を構成するようになされる。
チング可能な導電性の基材の一例となる、図２Ａの断面
図に示すような板厚ｔの銅合金板２０を準備する。銅合
金板２０は通常のリードフレームと同様の素材のものを
用いるとよい。銅合金板２０の板厚ｔは１００〜２００
μｍ程度であり、この例ではｔ＝１５０μｍの銅合金板
２０を使用する。この銅合金板２０は電子部品実装基板
１００を製造する過程で仮の基板として使用されると共
に、その銅合金板２０の一部が端子電極１５Ａ，１５Ｂ
の心材を構成するようになされる。
【００３２】このような銅合金板２０が準備できたら、
チップ用のマウント部を含む回路電極パターン１３Ａ，
１３Ｂ及び所定数の端子電極１５Ａ，１５Ｂを形成する
ために、図２Ｂの平面図において、銅合金板２０の一方
の面に非メッキ部材の一例となるレジストを写真法によ
りパターニングする。例えば、銅合金板２０の全面にレ
ジストを塗布し、マウント部を含む回路電極パターン及
び端子電極パターンを焼き付けたレチクルをマスクにし
て露光する。
チップ用のマウント部を含む回路電極パターン１３Ａ，
１３Ｂ及び所定数の端子電極１５Ａ，１５Ｂを形成する
ために、図２Ｂの平面図において、銅合金板２０の一方
の面に非メッキ部材の一例となるレジストを写真法によ
りパターニングする。例えば、銅合金板２０の全面にレ
ジストを塗布し、マウント部を含む回路電極パターン及
び端子電極パターンを焼き付けたレチクルをマスクにし
て露光する。
【００３３】その後、レジストを現像した後に不要なレ
ジスト膜を除去する。これにより、銅合金板２０の一方
の面に、図２Ｂに示す端子電極パターンＰ１、Ｐ４及び
マウント部を含む回路電極パターンＰ２、Ｐ３を反転し
たレジストパターン１６を形成することができる。この
端子電極パターンＰ１，Ｐ４によって数十〜数百本の端
子電極１５Ａ，１５Ｂを銅合金板２０から電気的に素子
分離するようになされる。
ジスト膜を除去する。これにより、銅合金板２０の一方
の面に、図２Ｂに示す端子電極パターンＰ１、Ｐ４及び
マウント部を含む回路電極パターンＰ２、Ｐ３を反転し
たレジストパターン１６を形成することができる。この
端子電極パターンＰ１，Ｐ４によって数十〜数百本の端
子電極１５Ａ，１５Ｂを銅合金板２０から電気的に素子
分離するようになされる。
【００３４】この銅合金板２０の反対面にも端子電極パ
ターンを画定するための、図２Ｃに示すレジストパター
ン１７を形成する。なお、この例では端子電極１５Ａ，
１５Ｂとなる銅合金板２０の側壁にはレジストが形成さ
れない。これは端子電極１５Ａ，１５Ｂとなる銅合金板
２０の側壁にもメッキを成長することで、銅合金板エッ
チング時にエッチャントの浸食を防げるからである。図
２Ｃは図２Ｂに示した銅合金板２０のＸ１−Ｘ２矢視断
面図である。以後の形成例では電子部品実装基板１００
の断面の形成工程について説明する。
ターンを画定するための、図２Ｃに示すレジストパター
ン１７を形成する。なお、この例では端子電極１５Ａ，
１５Ｂとなる銅合金板２０の側壁にはレジストが形成さ
れない。これは端子電極１５Ａ，１５Ｂとなる銅合金板
２０の側壁にもメッキを成長することで、銅合金板エッ
チング時にエッチャントの浸食を防げるからである。図
２Ｃは図２Ｂに示した銅合金板２０のＸ１−Ｘ２矢視断
面図である。以後の形成例では電子部品実装基板１００
の断面の形成工程について説明する。
【００３５】そして、図３Ａに示す電気メッキ装置２０
０に銅合金板２０をセットして、レジストパターン１
６、１７等の各々をマスクにして銅合金板２０上に所望
の導電部材をメッキにより成長する。電気メッキ装置２
００には周知の電解メッキ方法が適用される。電気メッ
キ装置２００はメッキ容器２０１の中に電解液２０２、
１組の陽極２０３Ａ，２０３Ｂ、その外部に直流電源２
０４及び電流計２０５を有している。陽極２０３Ａ，２
０３Ｂには所望の導電部材を用いてもよい。
０に銅合金板２０をセットして、レジストパターン１
６、１７等の各々をマスクにして銅合金板２０上に所望
の導電部材をメッキにより成長する。電気メッキ装置２
００には周知の電解メッキ方法が適用される。電気メッ
キ装置２００はメッキ容器２０１の中に電解液２０２、
１組の陽極２０３Ａ，２０３Ｂ、その外部に直流電源２
０４及び電流計２０５を有している。陽極２０３Ａ，２
０３Ｂには所望の導電部材を用いてもよい。
【００３６】メッキ母材となる銅合金板２０は直流電源
２０４の−端子に接続され、陽極２０３Ａ，２０３Ｂは
電流計２０５を通じて直流電源２０４の＋端子に接続し
て使用される。電解液２０２は導電部材によって取り替
えるようになされる。例えば銅のメッキ時には電解液２
０２として硫酸銅の水溶液が使用される。導電部材はエ
ッチングマスク兼半田付け良好な金属材料が好ましい。
この例で導電部材（メッキ部材）には金、ニッケル及び
銅が使用される。
２０４の−端子に接続され、陽極２０３Ａ，２０３Ｂは
電流計２０５を通じて直流電源２０４の＋端子に接続し
て使用される。電解液２０２は導電部材によって取り替
えるようになされる。例えば銅のメッキ時には電解液２
０２として硫酸銅の水溶液が使用される。導電部材はエ
ッチングマスク兼半田付け良好な金属材料が好ましい。
この例で導電部材（メッキ部材）には金、ニッケル及び
銅が使用される。
【００３７】また、レジストパターン１６を形成された
銅合金板２０にはニッケル、金、ニッケル、銅、ニッケ
ル、金の順にメッキがなされる。レジストパターン１７
を形成された銅合金板２０にはニッケル、金の順にメッ
キがなされる。このようにメッキによって導電部材を多
層化するのは回路電極パターン１３Ａ，１３Ｂのどちら
の面にも電子部品を接続可能とするためである。更に、
多層化によって表皮効果の良い電極を形成することがで
きる。この例では銅合金板２０の側壁にもメッキを成長
するようになされる。
銅合金板２０にはニッケル、金、ニッケル、銅、ニッケ
ル、金の順にメッキがなされる。レジストパターン１７
を形成された銅合金板２０にはニッケル、金の順にメッ
キがなされる。このようにメッキによって導電部材を多
層化するのは回路電極パターン１３Ａ，１３Ｂのどちら
の面にも電子部品を接続可能とするためである。更に、
多層化によって表皮効果の良い電極を形成することがで
きる。この例では銅合金板２０の側壁にもメッキを成長
するようになされる。
【００３８】各々のメッキ部材におけるメッキ電流Ｉは
電流計２０５を見ながら調整し、各々のメッキ部材の厚
みを調整することにより、回路電極パターン１３Ａ，１
３Ｂの全体の厚みを制御するようになされる。各々のメ
ッキ部材の厚みはメッキ電流Ｉを多くし、通電時間を長
くするとメッキ量を多くすることができる。銅箔パター
ンにより配線を形成する場合に比べて厚みのある回路電
極パターン１３Ａ，１３Ｂを形成することができる。
電流計２０５を見ながら調整し、各々のメッキ部材の厚
みを調整することにより、回路電極パターン１３Ａ，１
３Ｂの全体の厚みを制御するようになされる。各々のメ
ッキ部材の厚みはメッキ電流Ｉを多くし、通電時間を長
くするとメッキ量を多くすることができる。銅箔パター
ンにより配線を形成する場合に比べて厚みのある回路電
極パターン１３Ａ，１３Ｂを形成することができる。
【００３９】このようにメッキ電流Ｉを制御し、その
後、レジスト膜等を除去すると、図３Ｂの平面図に示す
ような回路電極パターン１３Ａ，１３Ｂ及び端子電極１
５Ａ，１５Ｂを形成することができる。つまり、図４Ａ
の断面図において、銅合金板２０の一方の面にはその波
線円内図に示すように、Ｎｉ／Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ
／Ａｕを積層した回路電極パターン１３Ａ，１３Ｂ及び
端子電極１５Ａ，１５Ｂを形成することができる。
後、レジスト膜等を除去すると、図３Ｂの平面図に示す
ような回路電極パターン１３Ａ，１３Ｂ及び端子電極１
５Ａ，１５Ｂを形成することができる。つまり、図４Ａ
の断面図において、銅合金板２０の一方の面にはその波
線円内図に示すように、Ｎｉ／Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ
／Ａｕを積層した回路電極パターン１３Ａ，１３Ｂ及び
端子電極１５Ａ，１５Ｂを形成することができる。
【００４０】銅合金板２０の他方の面にはＮｉ／Ａｕを
積層した端子電極１５Ａ，１５Ｂに係るパターンを形成
することができる。この時点では端子電極１５Ａ，１５
Ｂは電気的な素子分離はなされていない。銅合金板２０
で短絡された状態となっている。ここで回路電極パター
ン１３Ａ，１３Ｂ及び端子電極１５Ａ，１５Ｂに係るパ
ターンがメッキされた銅合金板２０を以後、回路電極基
板２０’ともいう。
積層した端子電極１５Ａ，１５Ｂに係るパターンを形成
することができる。この時点では端子電極１５Ａ，１５
Ｂは電気的な素子分離はなされていない。銅合金板２０
で短絡された状態となっている。ここで回路電極パター
ン１３Ａ，１３Ｂ及び端子電極１５Ａ，１５Ｂに係るパ
ターンがメッキされた銅合金板２０を以後、回路電極基
板２０’ともいう。
【００４１】そして、図４Ｂにおいて回路電極基板２
０’の回路電極パターン１３Ａ上に電子部品を実装す
る。ここでは接着剤１８を使用して回路電極パターン１
３Ａのマウント部に半導体チップ１１Ａをダイボンディ
ングして接合される。半導体チップ１１Ａの一方のパッ
ド電極１９Ａと端子電極１５Ａとの間は金線１４Ａによ
り半田ボンディングし、半導体チップ１１Ａの他方のパ
ッド電極１９Ｂと他方の回路電極パターン１３Ｂとを他
の金線１４Ｂにより半田ボンディングする。
０’の回路電極パターン１３Ａ上に電子部品を実装す
る。ここでは接着剤１８を使用して回路電極パターン１
３Ａのマウント部に半導体チップ１１Ａをダイボンディ
ングして接合される。半導体チップ１１Ａの一方のパッ
ド電極１９Ａと端子電極１５Ａとの間は金線１４Ａによ
り半田ボンディングし、半導体チップ１１Ａの他方のパ
ッド電極１９Ｂと他方の回路電極パターン１３Ｂとを他
の金線１４Ｂにより半田ボンディングする。
【００４２】その後、半導体チップ１１Ａを実装された
回路電極基板２０’上に図４Ｃに示す絶縁性の封止部材
１２を形成する。封止部材１２にはエポキシ系のモール
ド樹脂が使用される。この樹脂封止では金線１４Ａ，１
４Ｂが隠れる厚みを確保するように射出金型が調整され
る。
回路電極基板２０’上に図４Ｃに示す絶縁性の封止部材
１２を形成する。封止部材１２にはエポキシ系のモール
ド樹脂が使用される。この樹脂封止では金線１４Ａ，１
４Ｂが隠れる厚みを確保するように射出金型が調整され
る。
【００４３】この封止部材１２によって半導体チップ１
１Ａ、回路電極パターン１３Ａ，１３Ｂ及び端子電極１
５Ａ，１５Ｂが裏打ちされるので、回路電極パターン１
３Ａ，１３Ｂ下の銅合金板２０を除去しても封止姿勢を
保つことができる。実際の作業では複数個の同じ半導体
チップ１１Ａを並べた集合品として取り扱われる場合が
あるので、この際の樹脂封止では必ずしも射出金型のキ
ャビティ（凹部）が連続していなくとも良い。
１Ａ、回路電極パターン１３Ａ，１３Ｂ及び端子電極１
５Ａ，１５Ｂが裏打ちされるので、回路電極パターン１
３Ａ，１３Ｂ下の銅合金板２０を除去しても封止姿勢を
保つことができる。実際の作業では複数個の同じ半導体
チップ１１Ａを並べた集合品として取り扱われる場合が
あるので、この際の樹脂封止では必ずしも射出金型のキ
ャビティ（凹部）が連続していなくとも良い。
【００４４】そして、図５Ａにおいて、封止部材付きの
回路電極基板２０’から、仮の基板として使用していた
銅合金板２０を端子電極１５Ａ，１５Ｂ及び回路電極パ
ターン１３Ａ，１３Ｂの各々をマスクにして選択エッチ
ングして除去する。銅のエッチングにはニッケルが犯さ
れない薬品としてアルカリの水溶液を使用する。
回路電極基板２０’から、仮の基板として使用していた
銅合金板２０を端子電極１５Ａ，１５Ｂ及び回路電極パ
ターン１３Ａ，１３Ｂの各々をマスクにして選択エッチ
ングして除去する。銅のエッチングにはニッケルが犯さ
れない薬品としてアルカリの水溶液を使用する。
【００４５】例えば、銅の専用エッチャントをアンモニ
アによりペーハーを８．０乃至８．５程度に調整した水
溶液を４５℃にして使用する。このエッチングにより、
不要部分の銅合金板２０が除去され、マウント部を含む
回路電極パターン１３Ａ，１３Ｂ及び複数の端子電極１
５Ａ，１５Ｂが電気的に素子分離される。
アによりペーハーを８．０乃至８．５程度に調整した水
溶液を４５℃にして使用する。このエッチングにより、
不要部分の銅合金板２０が除去され、マウント部を含む
回路電極パターン１３Ａ，１３Ｂ及び複数の端子電極１
５Ａ，１５Ｂが電気的に素子分離される。
【００４６】銅のエッチング終了後、ニッケルをエッチ
ングして金面が現れるようにするとよい。金面は半田ボ
ンディングがし易くなるからである。ニッケルのエッチ
ング液には専用酸性エッチャントを温度３５℃にして使
用する。
ングして金面が現れるようにするとよい。金面は半田ボ
ンディングがし易くなるからである。ニッケルのエッチ
ング液には専用酸性エッチャントを温度３５℃にして使
用する。
【００４７】その後、図５Ｂに示す封止部材１２で裏打
ちされた回路電極パターン１３Ｂの反対側の面に他の電
子部品を実装する。ここでは接着剤１８を使用して回路
電極パターン１３Ｂのマウント部に半導体チップ１１Ｂ
をダイボンディングして接合される。半導体チップ１１
Ｂのパッド電極１９Ｃと端子電極１５Ｂとの間が金線１
４Ｃにより半田ボンディングされる。
ちされた回路電極パターン１３Ｂの反対側の面に他の電
子部品を実装する。ここでは接着剤１８を使用して回路
電極パターン１３Ｂのマウント部に半導体チップ１１Ｂ
をダイボンディングして接合される。半導体チップ１１
Ｂのパッド電極１９Ｃと端子電極１５Ｂとの間が金線１
４Ｃにより半田ボンディングされる。
【００４８】上述の半導体チップ１１Ａとこの半導体チ
ップ１１Ｂとは回路電極パターン１３Ｂを通じて接続さ
れるので、従来例のようなスルーホールが不要となる。
そして、端子電極１５Ａ，１５Ｂを有する電子部品半封
止部材上に絶縁性の他の封止部材１２を形成する。この
樹脂封止では金線１４Ｃが隠れる厚みを確保するように
射出金型が調整される。この封止部材１２によって半導
体チップ１１Ｂの全部及び端子電極１５Ａ，１５Ｂの一
部を封止することができる。これにより、図１に示した
ような電子部品実装基板１００が完成する。この端子電
極１５Ａ，１５Ｂは用途に応じて半田メッキを施した後
に曲げ加工を行ってもよい。
ップ１１Ｂとは回路電極パターン１３Ｂを通じて接続さ
れるので、従来例のようなスルーホールが不要となる。
そして、端子電極１５Ａ，１５Ｂを有する電子部品半封
止部材上に絶縁性の他の封止部材１２を形成する。この
樹脂封止では金線１４Ｃが隠れる厚みを確保するように
射出金型が調整される。この封止部材１２によって半導
体チップ１１Ｂの全部及び端子電極１５Ａ，１５Ｂの一
部を封止することができる。これにより、図１に示した
ような電子部品実装基板１００が完成する。この端子電
極１５Ａ，１５Ｂは用途に応じて半田メッキを施した後
に曲げ加工を行ってもよい。
【００４９】このように、本発明に係る実施形態として
の電子部品実装基板の製造方法によれば、銅箔をエッチ
ングして得られた配線パターンや端子電極よりも、ライ
ンエッジが整った高精度の回路電極パターン１３Ａ，１
３Ｂや、ある程度の厚みを有した端子電極１５Ａ，１５
Ｂを備えた電子部品実装基板１００を製造することがで
きる。しかも、銅合金板２０を封止部材形成工程に至る
までの仮の基板として使用できるので、リードフレーム
のような凹凸状のうねりが発生しなくなり、正確なボン
ディング作業を行うことができる。
の電子部品実装基板の製造方法によれば、銅箔をエッチ
ングして得られた配線パターンや端子電極よりも、ライ
ンエッジが整った高精度の回路電極パターン１３Ａ，１
３Ｂや、ある程度の厚みを有した端子電極１５Ａ，１５
Ｂを備えた電子部品実装基板１００を製造することがで
きる。しかも、銅合金板２０を封止部材形成工程に至る
までの仮の基板として使用できるので、リードフレーム
のような凹凸状のうねりが発生しなくなり、正確なボン
ディング作業を行うことができる。
【００５０】更に、外部リードが必要な場合は事前に端
子電極１５Ａ，１５Ｂをパターン化しておくことによ
り、銅合金板２０を使用した端子電極１５Ａ，１５Ｂを
回路電極パターン１３Ａ，１３Ｂと同時に形成すること
ができ、外部リードを別途用意する必要がなくなる。
子電極１５Ａ，１５Ｂをパターン化しておくことによ
り、銅合金板２０を使用した端子電極１５Ａ，１５Ｂを
回路電極パターン１３Ａ，１３Ｂと同時に形成すること
ができ、外部リードを別途用意する必要がなくなる。
【００５１】この電子部品実装基板１００ではプリプレ
グなどの有機基板を使用しないので、薄型の半導体チッ
プ実装基板を製造することができる。また、電子部品を
両面実装する場合であっても、隣接する回路電極パター
ン１３Ｂの反対側の面に他の電子部品を実装できるの
で、スルーホールを省略することができる。これによ
り、従来例に係るモールド樹脂封止基板１０に比べて高
さｈ及び幅ｗのいずれも縮小可能な電子部品実装基板１
００を製造することができる。
グなどの有機基板を使用しないので、薄型の半導体チッ
プ実装基板を製造することができる。また、電子部品を
両面実装する場合であっても、隣接する回路電極パター
ン１３Ｂの反対側の面に他の電子部品を実装できるの
で、スルーホールを省略することができる。これによ
り、従来例に係るモールド樹脂封止基板１０に比べて高
さｈ及び幅ｗのいずれも縮小可能な電子部品実装基板１
００を製造することができる。
【００５２】この実施形態で電子部品に関して、ワイヤ
ーボンディング可能な半導体チップ１１Ａ，１１Ｂの場
合を説明したが、これに限られることはなく、面接合可
能なフリップチップ方式の半導体チップであっても、液
晶表示素子、光電素子、抵抗素子、容量素子であっても
良い。
ーボンディング可能な半導体チップ１１Ａ，１１Ｂの場
合を説明したが、これに限られることはなく、面接合可
能なフリップチップ方式の半導体チップであっても、液
晶表示素子、光電素子、抵抗素子、容量素子であっても
良い。
【００５３】
【発明の効果】以上説明したように、本発明に係る電子
部品実装基板によれば、回路電極パターン上の電子部品
に接続された端子電極を備え、この端子電極はメッキ及
びエッチング可能な導電性の基材の一方の面に所望の導
電部材がメッキにより形成され、その後、この導電性の
基材を選択エッチング除去して形成されたものである。
部品実装基板によれば、回路電極パターン上の電子部品
に接続された端子電極を備え、この端子電極はメッキ及
びエッチング可能な導電性の基材の一方の面に所望の導
電部材がメッキにより形成され、その後、この導電性の
基材を選択エッチング除去して形成されたものである。
【００５４】この構成によって、銅箔をエッチングして
得られた端子電極よりも、ラインエッジが整った高精度
かつ、ある程度の厚みを有した端子電極を備えた電子部
品実装基板を提供することができる。しかも、導電性の
基材は封止部材形成工程に至るまでの仮の基板として使
用される他に、導電性の基材のエッチング残留部分を端
子電極として構成することができる。
得られた端子電極よりも、ラインエッジが整った高精度
かつ、ある程度の厚みを有した端子電極を備えた電子部
品実装基板を提供することができる。しかも、導電性の
基材は封止部材形成工程に至るまでの仮の基板として使
用される他に、導電性の基材のエッチング残留部分を端
子電極として構成することができる。
【００５５】本発明に係る電子部品実装基板の製造方法
によれば、メッキ及びエッチング可能な導電性の基材の
一方の面に所望の導電部材をメッキして所定の回路電極
パターンを形成すると共に、その基材の他方の面に導電
部材をメッキして所定数の端子電極パターンを形成する
ようになされる。
によれば、メッキ及びエッチング可能な導電性の基材の
一方の面に所望の導電部材をメッキして所定の回路電極
パターンを形成すると共に、その基材の他方の面に導電
部材をメッキして所定数の端子電極パターンを形成する
ようになされる。
【００５６】この構成によって、銅箔をエッチングして
得られた配線パターンや端子電極よりも、ラインエッジ
が整った高精度の回路電極パターンや、ある程度の厚み
を有した端子電極を備えた電子部品実装基板を製造する
ことができる。しかも、導電性の基材を封止部材形成工
程に至るまでの仮の基板として使用できるので、リード
フレームのような凹凸状のうねりが発生しなくなり、正
確なボンディング作業を行うことができる。更に、導電
性の基材を使用した端子電極を回路電極パターンと同時
に形成することができる。
得られた配線パターンや端子電極よりも、ラインエッジ
が整った高精度の回路電極パターンや、ある程度の厚み
を有した端子電極を備えた電子部品実装基板を製造する
ことができる。しかも、導電性の基材を封止部材形成工
程に至るまでの仮の基板として使用できるので、リード
フレームのような凹凸状のうねりが発生しなくなり、正
確なボンディング作業を行うことができる。更に、導電
性の基材を使用した端子電極を回路電極パターンと同時
に形成することができる。
【００５７】従って、プリプレグなどの有機基板を使用
しないので、薄型の半導体チップ実装基板を再現性良く
製造することができる。また、電子部品を両面実装する
場合であっても、隣接する回路電極パターンの反対側の
面に他の電子部品を実装できるので、スルーホールを省
略することができる。
しないので、薄型の半導体チップ実装基板を再現性良く
製造することができる。また、電子部品を両面実装する
場合であっても、隣接する回路電極パターンの反対側の
面に他の電子部品を実装できるので、スルーホールを省
略することができる。
【００５８】この発明は半導体チップを含む電子部品を
実装した薄型のモールド樹脂封止基板に適用して極めて
好適である。
実装した薄型のモールド樹脂封止基板に適用して極めて
好適である。
【図１】本発明に係る実施形態としての電子部品実装基
板１００の構成例を示すブロック図である。
板１００の構成例を示すブロック図である。
【図２】Ａ〜Ｃは電子部品実装基板１００の形成例（そ
の１）を示す工程図である。
の１）を示す工程図である。
【図３】Ａ及びＢは電子部品実装基板１００の形成例
（その２）を示す工程図である。
（その２）を示す工程図である。
【図４】Ａ〜Ｃは電子部品実装基板１００の形成例（そ
の３）を示す工程図である。
の３）を示す工程図である。
【図５】Ａ及びＢは電子部品実装基板１００の形成例
（その４）を示す工程図である。
（その４）を示す工程図である。
【図６】従来例に係るモールド樹脂封止基板１０の構成
例を示す断面図である。
例を示す断面図である。
１１Ａ，１１Ｂ・・・半導体チップ、１２・・・封止部
材、１３Ａ，１３Ｂ・・・回路電極パターン、１４Ａ〜
１４Ｃ・・・金線、１５Ａ，１５Ｂ・・・端子電極、１
６，１７・・・レジストパターン、１９Ａ，１９Ｂ，２
１・・・パッド電極、２０・・・銅合金板、１００・・
・電子部品実装基板
材、１３Ａ，１３Ｂ・・・回路電極パターン、１４Ａ〜
１４Ｃ・・・金線、１５Ａ，１５Ｂ・・・端子電極、１
６，１７・・・レジストパターン、１９Ａ，１９Ｂ，２
１・・・パッド電極、２０・・・銅合金板、１００・・
・電子部品実装基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 (72)発明者 草野 英俊 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA10 FA10 5F061 AA01 BA01 CA21 CB13 DD12 DD14 5F067 AA01 DC11 DC17 DE01
Claims (16)
- 【請求項１】 所定の回路電極パターンと、 前記回路電極パターンに実装された電子部品と、 前記電子部品に接続された端子電極と、 前記回路電極パターン、電子部品の全部及び前記端子電
極の一部を覆うように絶縁封止された封止部材とを備
え、 前記端子電極は、 メッキ及びエッチング可能な導電性の基材の一方の面に
所望の導電部材がメッキにより形成され、その後、前記
導電性の基材を選択エッチング除去して形成されたもの
であることを特徴とする電子部品実装基板。 - 【請求項２】 前記端子電極の一部及び回路電極パター
ンの全部は電気メッキ法により形成されて成ることを特
徴とする請求項１に記載の電子部品実装基板。 - 【請求項３】 前記回路電極パターンは金、ニッケル、
銅、ニッケル、金の順にメッキされて成ることを特徴と
する請求項１に記載の電子部品実装基板。 - 【請求項４】 前記端子電極は、 前記導電性の基材のエッチング残留部分を芯材となさ
れ、 前記芯材の一方の面側は金、ニッケル、銅、ニッケル、
金の順にメッキされて成り、他方の面側はニッケル及び
金の順にメッキされて成ることを特徴とする請求項１に
記載の電子部品実装基板。 - 【請求項５】 前記電子部品はワイヤーボンディング可
能な半導体チップであることを特徴とする請求項１に記
載の電子部品実装基板。 - 【請求項６】 前記電子部品を実装された回路電極パタ
ーンに隣接する回路電極パターンの反対側の面に他の電
子部品が実装されて成ることを特徴とする請求項１に記
載の電子部品実装基板。 - 【請求項７】 前記他の電子部品はワイヤーボンディン
グ可能な半導体チップ又は面接合可能なフリップチップ
方式の半導体チップであることを特徴とする請求項６に
記載の電子部品実装基板。 - 【請求項８】 メッキ及びエッチング可能な導電性の基
材の一方の面に所望の導電部材をメッキして所定の回路
電極パターンを形成すると共に、該基材の他方の面に前
記導電部材をメッキして所定数の端子電極パターンを形
成する工程と、 前記端子電極パターンを形成された回路電極基板の回路
電極パターン上に電子部品を実装する工程と、 前記電子部品を実装された回路電極基板上に絶縁性の封
止部材を形成する工程と、 前記封止部材を形成された回路電極基板から前記端子電
極及び回路電極パターンの各々をマスクにして前記導電
性の基材を選択エッチング除去する工程とを含むことを
特徴とする電子部品実装基板の製造方法。 - 【請求項９】 前記導電性の基材に非メッキ部材を選択
的に形成した後に、前記非メッキ部材をマスクにして前
記基材に導電部材をメッキすることにより前記回路電極
及び端子電極パターンを形成することを特徴とする請求
項８に記載の電子部品実装基板の製造方法。 - 【請求項１０】 前記回路電極及び端子電極パターンは
電気メッキ法により形成し、該メッキ電流を調整して前
記回路電極及び端子電極パターンの厚みを制御すること
を特徴とする請求項８に記載の電子部品実装基板の製造
方法。 - 【請求項１１】 前記導電性の基材の一方の面にニッケ
ル、金、ニッケル、銅、ニッケル、金の順にメッキする
ことにより前記回路電極パターン及び一方の面側の端子
電極パターンを形成することを特徴とする請求項８に記
載の電子部品実装基板の製造方法。 - 【請求項１２】 前記導電性の基材の他方の面にニッケ
ル及び金の順にメッキすることにより他方の面側の前記
端子電極パターンを形成することを特徴とする請求項８
に記載の電子部品実装基板の製造方法。 - 【請求項１３】 前記電子部品はワイヤーボンディング
可能な半導体チップであることを特徴とする請求項８に
記載の電子部品実装基板の製造方法。 - 【請求項１４】 前記封止部材を形成された回路電極パ
ターンの反対側の面に他の電子部品を実装することを特
徴とする請求項８に記載の電子部品実装基板の製造方
法。 - 【請求項１５】 前記他の電子部品はワイヤーボンディ
ング可能な半導体チップ又は面接合可能なフリップチッ
プ方式の半導体チップであることを特徴とする請求項１
４に記載の電子部品実装基板の製造方法。 - 【請求項１６】 前記端子電極を有する電子部品封止部
材上に絶縁性の他の封止部材を形成することを特徴とす
る請求項８に記載の電子部品実装基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001045808A JP2002246527A (ja) | 2001-02-21 | 2001-02-21 | 電子部品実装基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001045808A JP2002246527A (ja) | 2001-02-21 | 2001-02-21 | 電子部品実装基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246527A true JP2002246527A (ja) | 2002-08-30 |
Family
ID=18907535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001045808A Pending JP2002246527A (ja) | 2001-02-21 | 2001-02-21 | 電子部品実装基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002246527A (ja) |
-
2001
- 2001-02-21 JP JP2001045808A patent/JP2002246527A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746897B2 (en) | Fabrication process of semiconductor package and semiconductor package | |
| CN102017142B (zh) | 三维安装半导体装置及其制造方法 | |
| JP2002009196A (ja) | 半導体装置の製造方法 | |
| KR19990035858A (ko) | 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법 | |
| US4289575A (en) | Method of making printed wiringboards | |
| JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
| JP2002246527A (ja) | 電子部品実装基板及びその製造方法 | |
| JP2002252322A (ja) | 電子部品実装基板及びその製造方法 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JPH0358492A (ja) | プリント配線板の製法 | |
| JPS60100454A (ja) | プリント配線板の製法 | |
| WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
| JP4682477B2 (ja) | 電子部品実装基板及びその製造方法 | |
| JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
| JP2002343927A (ja) | 半導体モジュール及びその製造方法 | |
| JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JP2002252296A (ja) | 電子部品実装基板及びその製造方法 | |
| JPH11186344A (ja) | デバイスホール内ダミーパターンの改善 | |
| JP2002252292A (ja) | 電子部品実装基板及びその製造方法 | |
| JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| CN109950017A (zh) | 电子部件以及电子部件的制造方法 | |
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20060519 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |