KR101976274B1 - 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법 - Google Patents

전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법 Download PDF

Info

Publication number
KR101976274B1
KR101976274B1 KR1020170132716A KR20170132716A KR101976274B1 KR 101976274 B1 KR101976274 B1 KR 101976274B1 KR 1020170132716 A KR1020170132716 A KR 1020170132716A KR 20170132716 A KR20170132716 A KR 20170132716A KR 101976274 B1 KR101976274 B1 KR 101976274B1
Authority
KR
South Korea
Prior art keywords
film
film forming
electronic component
package
forming
Prior art date
Application number
KR1020170132716A
Other languages
English (en)
Other versions
KR20180041074A (ko
Inventor
아키히코 이토
요시나오 가모
시게키 마츠나카
아츠시 후지타
Original Assignee
시바우라 메카트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시바우라 메카트로닉스 가부시끼가이샤 filed Critical 시바우라 메카트로닉스 가부시끼가이샤
Publication of KR20180041074A publication Critical patent/KR20180041074A/ko
Application granted granted Critical
Publication of KR101976274B1 publication Critical patent/KR101976274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds

Abstract

본 발명은 패키지에 형성된 자성체의 전자파 실드막이, 양호한 실드 특성을 얻을 수 있는 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법을 제공하는 것을 목적으로 한다.
소자(11)를 밀봉한 패키지(12)의 상부면에, 전자파 실드막(13)이 형성된 전자 부품(10)으로서, 패키지(12)의 상부면에서의 전자파 실드막(13)의 막 두께가 0.5 ㎛∼9 ㎛이고, 패키지(12)의 상부면의 거칠기 곡선 요소의 평균 높이 Rc와, 전자파 실드막(13)의 막 두께 Te의 관계가, Rc≤2Te이다.

Description

전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법{ELECTRIC COMPONENT, APPARATUS FOR MANUFACTURING AN ELECTRIC COMPONENT AND METHOD FOR MANUFACTURING AN ELECTRIC COMPONENT}
본 발명은 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법에 관한 것이다.
휴대 전화로 대표되는 무선 통신 기기에는, 전자 부품인 반도체 장치가 다수 탑재되어 있다. 반도체 장치는, 통신 특성에의 영향을 방지하기 위해서, 외부로의 전자파의 누설 등, 내외에 대한 전자파의 영향을 억제하는 것이 요구된다. 이 때문에, 전자파에 대한 실드 기능을 갖는 반도체 장치가 이용되고 있다.
일반적으로, 반도체 장치는, 실장 기판에 대한 중계용의 기판으로서의 인터포저 기판 위에 반도체 칩을 탑재하고, 이 반도체 칩을 수지로 밀봉함으로써 형성되어 있다. 이 밀봉 수지의 상면 및 측면에 도전성의 전자파 실드막을 형성함으로써, 실드 기능이 부여된 반도체 장치가 개발되어 있다(특허문헌 1 참조).
이러한 전자파 실드막은, 복수 종류의 금속 재료의 적층막으로 할 수 있다. 예컨대, SUS막을 형성한 위에 Cu막을 형성하고, 또한 그 위에 SUS막을 형성하는 적층 구조의 전자파 실드막이 알려져 있다.
전자파 실드막에 있어서, 충분한 실드 효과를 얻기 위해서는, 전기 저항률을 낮게 하는 것이 필요해진다. 이 때문에, 전자파 실드막은, 어느 정도의 두께가 요구된다. 반도체 장치에 있어서는, 일반적으로는, 1 ㎛∼10 ㎛ 정도의 막 두께가 있으면 양호한 실드 특성이 얻어지는 것으로 되어 있다. 상기한 SUS, Cu, SUS의 적층 구조의 전자파 실드막에서는, 1 ㎛∼5 ㎛ 정도의 막 두께가 있으면, 양호한 실드 효과가 얻어지는 것이 알려져 있다.
국제 공개 제2013/035819호 공보
전자파 실드막의 형성 방법으로서는, 도금법이 알려져 있다. 그러나, 도금법은, 전처리 공정, 도금 처리 공정, 및, 수세(水洗)와 같은 후처리 공정 등의 습식 공정을 필요로 하기 때문에, 반도체 장치의 제조 비용의 상승을 피할 수 없다.
그래서, 건식 공정인 스퍼터링법이 주목받고 있다. 스퍼터링법에 의한 성막 장치로서는, 플라즈마를 이용하여 성막을 행하는 플라즈마 처리 장치가 제안되어 있다. 플라즈마 처리 장치는, 타겟을 배치한 진공 용기에 불활성 가스를 도입하고, 직류 전압을 인가한다. 플라즈마화한 불활성 가스의 이온을, 성막 재료의 타겟에 충돌시키고, 타겟으로부터 두들겨져 나온 재료를 워크에 퇴적시켜 성막을 행한다.
일반적인 플라즈마 처리 장치는, 수10초 내지 수분의 처리 시간으로 형성이 가능한 10∼수100 ㎚의 두께의 막의 형성에 이용되고 있다. 그러나, 상기한 바와 같이, 전자파 실드막으로서는, 미크론 레벨의 두께의 막을 형성할 필요가 있다. 스퍼터링법은, 성막 재료의 입자를 성막 대상물 상에 퇴적시켜 막을 형성하는 기술이기 때문에, 형성하는 막이 두꺼워질수록, 막의 형성에 필요한 시간은 길어진다.
따라서, 전자파 실드막을 형성하기 위해서는, 일반적인 스퍼터링법보다 긴, 수10분 내지 1시간 정도의 처리 시간을 필요로 하게 된다. 예컨대, SUS, Cu, SUS의 적층 구조의 전자파 실드막에서는, 5 ㎛의 막 두께를 얻기 위해서, 1시간보다 조금 많은 처리 시간을 필요로 하는 경우가 있다.
그러면, 플라즈마를 이용하는 스퍼터링법에서는, 이 처리 시간 중, 반도체의 외장인 패키지가 플라즈마의 열에 계속 노출되게 된다. 이 결과, 5 ㎛의 두께의 막을 얻을 때까지, 패키지는 200℃ 전후까지 가열되는 경우가 있다.
한편, 패키지의 내열 온도는, 수초∼수10초 정도의 일시적인 가열이면 200℃ 정도이지만, 가열이 수분을 초과하는 경우, 일반적으로는 150℃ 정도이다. 이 때문에, 일반적인 플라즈마에 의한 스퍼터링법을 이용하여, 미크론 레벨의 전자파 실드막을 형성하는 것은 곤란하였다.
이것에 대처하기 위해서, 막 재료로서, Ni, Fe 등의 자성체를 사용하는 것이 고려된다. 자성체는 실드 효과가 높아, 비교적 얇은 막 두께로 할 수 있기 때문에, 스퍼터링에 의한 가열 시간을 짧게 함으로써, 온도 상승을 억제하고, 택트 타임을 단축할 수 있다. 그러나, 실제로, 스퍼터링에 의해 반도체의 패키지에 자성체의 전자파 실드막을 형성해도, 원하는 전자파에 대한 실드 특성이 얻어지지 않는 경우가 있었다.
또한, 플라즈마 처리 장치에, 반도체 패키지의 온도 상승을 억제하기 위한 냉각 수단을 설치하는 것이 고려된다. 이 경우, 장치 구성이 복잡화, 대형화되지만, Cu를 포함하는 전자파 실드막을 형성할 때의 가열을 억제할 수 있다. 그러나, 자성체가 아닌 전자파 실드막에 있어서도, 원하는 실드 특성이 얻어지지 않는 케이스가 발생하고 있었다.
본 발명은 패키지에 형성된 전자파 실드막이, 양호한 실드 특성을 얻을 수 있는 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해서, 본 발명의 전자 부품은, 소자를 밀봉한 패키지의 상부면에, 전자파 실드막이 형성된 전자 부품으로서, 상기 패키지의 상부면에서의 상기 전자파 실드막의 막 두께 Te가 0.5 ㎛∼9 ㎛이고, 상기 패키지의 상부면의 거칠기 곡선 요소의 평균 높이 Rc와, 상기 전자파 실드막의 막 두께 Te의 관계가, Rc≤2Te인 것을 특징으로 한다.
상기 패키지의 상부면의 거칠기 곡선 요소의 평균 높이 Rc가 5 ㎛ 이하여도 좋다.
본 발명의 전자 부품의 제조 장치는, 밀봉재에 의해 복수의 소자가 밀봉된 밀봉체의 상부면을 연마하는 연마 장치와, 상기 밀봉체를 절단함으로써, 각 소자가 밀봉재의 패키지에 의해 밀봉된 개개의 전자 부품으로 분리시키는 분리 장치와, 상기 개개의 전자 부품의 패키지의 외표면에, 스퍼터링에 의해 상기 전자파 실드막을 형성하는 성막 장치를 갖는 것을 특징으로 한다.
상기 성막 장치는, 스퍼터 가스가 도입되는 용기인 챔버와, 상기 챔버 내에 설치되고, 상기 전자 부품을 원주의 궤적으로 순환 반송하는 반송부와, 상기 반송부에 의해 순환 반송되고 있는 상태의 상기 전자 부품에, 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원을 가지며, 상기 스퍼터원에 의해 상기 전자 부품이 성막되는 성막 포지션을 구획하는 구획부를 갖는 복수의 성막 처리부를 갖고 있어도 좋다.
상기 복수의 성막 처리부는, 상이한 종류의 성막 재료에 대응하는 스퍼터원을 포함하고, 성막 재료를 1종씩 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층으로 이루어지는 막을 형성해도 좋다.
본 발명의 전자 부품의 제조 방법은, 연마 장치에 의해, 상기 패키지의 상부면을 연마하고, 성막 장치에 의해, 상기 패키지에, 스퍼터링에 의해 상기 전자파 실드막을 형성하는 것을 특징으로 한다.
또한, 본 발명의 전자 부품의 제조 방법은, 밀봉재에 의해 복수의 소자가 밀봉된 밀봉체의 상부면을 연마하고, 상기 밀봉체를 절단함으로써, 각 소자가 밀봉재의 패키지에 의해 밀봉된 개개의 전자 부품으로 분리시키며, 상기 개개의 전자 부품의 패키지의 외표면에, 스퍼터링에 의해 상기 전자파 실드막을 형성하는 것을 특징으로 한다.
본 발명에 의하면, 패키지에 형성된 전자파 실드막이, 양호한 실드 특성을 얻을 수 있다.
도 1은 실시형태의 전자 부품을 도시한 모식 단면도이다.
도 2는 전자 부품의 패키지 표면의 기복에 의해, 전자파 실드 특성이 얻어지지 않는 원리를 도시한 설명도이다.
도 3은 실시형태의 전자 부품이 전자파 실드막에 의한 실드 특성이 얻어지는 원리의 일례를 도시한 설명도이다.
도 4는 실시형태의 연마 장치를 도시한 설명도이다.
도 5는 실시형태의 연마 장치의 연마 동작을 도시한 사시도이다.
도 6은 실시형태의 분리 장치를 도시한 설명도이다.
도 7은 실시형태의 분리 장치를 도시한 사시도이다.
도 8은 실시형태의 성막 장치의 투시 사시도이다.
도 9는 실시형태의 성막 장치의 투시 평면도이다.
도 10은 도 9의 A-A 모식 종단면도이다.
도 11은 전자 부품이 배치된 트레이를 도시한 사시도이다.
도 12는 실시형태의 제어 장치를 도시한 블록도이다.
도 13은 실시형태의 전자 부품의 제조 공정을 도시한 설명도이다.
도 14는 실시형태의 전자 부품의 제조 공정을 도시한 설명도이다.
도 15는 실드 특성의 시험에 이용한 전자파 실드막을 도시한 모식 단면도이다.
도 16은 실드 특성의 시험에 이용한 전자파 실드막의 성막 조건을 도시한 설명도이다.
도 17은 실드 특성의 시험의 결과를 도시한 그래프이다.
도 18은 실드 특성의 시험 장치를 도시한 설명도이다.
본 발명의 실시형태(이하, 본 실시형태라고 부름)에 대해, 도면을 참조하여 구체적으로 설명한다.
[전자 부품]
도 1에 도시된 바와 같이, 본 실시형태의 전자 부품(10)은, 소자(11)를 밀봉한 패키지(12)의 상부면(12a) 및 측면(12b)에, 전자파 실드막(13)이 형성되어 있다. 실드 효과를 얻기 위해서는, 전자파 실드막(13)은, 적어도 패키지(12)의 상부면(12a)에 형성되어 있으면 된다. 측면(12b)의 전자파 실드막(13)은 접지를 위함이다. 한편, 패키지(12)의 상부면(12a)이란, 제품에 실장되는 면과 반대측의 외표면이다. 상부면(12a)은, 수평으로 배치된 경우에는, 가장 높은 위치에 있는 상면이 되지만, 실장된 경우에 상방을 향하는 경우도, 상방을 향하지 않는 경우도 있다. 측면(12b)은, 상부면(12a)에 대해 상이한 각도로 형성된 외주면이다. 상부면(12a)과 측면(12b) 사이는 각을 형성하고 있어도, 곡면에 의해 연속되어 있어도 좋다. 소자(11)는, 반도체 칩, 다이오드, 트랜지스터, 콘덴서, SAW 필터 등의 표면 실장 부품이다. 이하의 설명에서는, 반도체 칩을 소자(11)로 한 예로 설명한다. 여기서 말하는 반도체 칩은, 복수의 전자 소자를 집적화한 집적 회로로서 구성된 것이다. 한편, 이하, 제조 장치 및 제조 공정에서의 설명의 편의상, 전자파 실드막(13)을 형성하기 전의 상태의 부품이어도, 전자 부품(10)이라고 부르는 경우가 있다.
소자(11)는, 기판(14)의 표면에 탑재되어 있다. 기판(14)은, 세라믹, 유리, 에폭시 수지 등으로 이루어지는 판의 표면에, 회로 패턴이 형성되어 있다. 소자(11)와 회로 패턴은, 땜납에 의해 접속되어 있다.
기판(14)의 소자(11)가 실장된 표면은, 소자(11)를 덮도록, 합성 수지에 의해 밀봉함으로써, 패키지(12)가 구성되어 있다. 패키지(12)의 형상은 대략 직육면체 형상이다. 전자파 실드막(13)은, 도전성의 재료에 의해 형성된 전자파를 차폐하는 막이다.
전자파 실드막(13)의 막 두께 Te는, 0.5 ㎛∼9 ㎛이다. 보다 바람직하게는, Te는 0.5 ㎛∼3 ㎛이다. 패키지(12)의 상부면(12a)은, 거칠기 곡선 요소의 평균 높이 Rc와, 전자파 실드막(13)의 막 두께 Te의 관계가, Rc≤2Te이다. 보다 바람직하게는, Rc는, 5 ㎛ 이하이다. 여기서, Rc는, 기준 길이에서의 한 조의 인접하는 산으로부터 골까지의 높이인 윤곽 곡선 요소의 높이의 평균이다(JIS B 0601-2001, ISO 4287-1997). 측정 방법으로서는, JIS B 0651-2001(ISO 3274-1996)에 준거한 촉침식(觸針式) 표면 거칠기 측정기에 의해 JIS B 0633-2001(ISO 4288-1996)에 기초한 순서에 따라 평가할 수 있다.
(자성체의 막이 실드 특성을 얻을 수 없는 원인)
자성체는, 전자파의 차폐 능력이 높기 때문에, 전자 부품의 패키지에 형성하는 전자파 실드로서 적합하다고 생각된다. 이 때문에, 자성체가 본래 갖고 있는 성능에 기초한 시뮬레이션에서는, 높은 실드 특성이 얻어진다. 예컨대, 600 ㎒∼1 ㎓대에 대해, 우수한 차폐 능력을 발휘할 수 있다. 그러나, 실제로, 반도체 칩을 소자로 한 전자 부품의 패키지에, 자성체를 이용한 전자파 실드막을 형성해도, 시뮬레이션대로의 실드 특성이 얻어지지 않았다.
발명자는, 이와 같이 실드 특성이 얻어지지 않는 원인에 대해, 예의 검토한 결과, 이하와 같은 이유에 의한 것을 새롭게 발견하였다. 먼저, 자성체의 막이 실드 효과를 발휘하는 것은, 반도체 칩 내의 배선에 흐르는 전류로부터 발생하는 자계의 노이즈의 방향과, 자성막의 자화의 방향이 평행에 가까운 경우이다.
그러나, 전자 부품(10)의 패키지(12)에는, 그 표면에 미소한 요철이 존재한다. 이하, 이 요철을 기복이라고 부른다. 예컨대, 도 2의 (a)에 도시된 바와 같이, 합성 수지를 밀봉 재료로서 이용한 경우, 패키지(12N)의 표면에는, Rc가 10∼수10 ㎛인 기복이 있다. 소자(11N)의 회로의 배선(W)을 흐르는 전류에 의해 발생하는 자계의 방향은, 오른나사의 법칙에 의해, 도면 중의 점선의 화살표로 나타내는 바와 같이 된다.
여기서, 패키지(12N)의 상부면(12a)에 기복이 존재하면, 도 2의 (b)의 점선의 화살표로 나타내는 소자(11)에 의한 자계의 방향에 대해, 도면 중 흰색으로 칠한 화살표로 나타내는 자성체의 전자파 실드막(13N)의 자화 방향이 상이한 개소가 다수 발생한다. 이 때문에, 패키지(12)의 표면에 기복이 존재하면, 그 위에 자성체의 전자파 실드막(13)을 형성해도, 원하는 실드 특성이 얻어지지 않는다.
본 실시형태의 전자 부품(10)은, 도 3에 도시된 바와 같이, 패키지(12)의 상부면(12a)의 기복을 저감하고 있다. 이하, 기복을 저감하는 것을 평탄화라고 부른다. 이 때문에, 소자(11)로부터 발생하는 자계의 방향과, 전자파 실드막(13)의 자성체의 자화 방향이 대략 평행하게 되어, 양호한 실드 특성을 발휘할 수 있다.
[전자 부품의 제조 장치]
상기한 본 실시형태의 전자 부품의 제조 장치는, 밀봉체(12A)를 분리함으로써 복수의 전자 부품(10)으로서, 각 전자 부품(10)에 전자파 실드막(13)을 형성하는 장치이다. 전자 부품의 제조 장치는, 연마 장치(100), 분리 장치(200), 성막 장치(300)를 갖는다.
[연마 장치]
연마 장치(100)는, 도 4에 도시된 바와 같이, 밀봉체(12A)의 상부면을 연마하는 장치이다. 밀봉체(12A)는, 복수의 소자(11)가 통합하여 밀봉된 부재이다. 밀봉체(12A)는, 도 4에 단면도로 나타낸 바와 같이, 전공정의 밀봉 장치에 있어서, 집합 기판(14A) 상에 실장된 복수의 소자(11)를 일괄해서 덮도록, 밀봉재인 합성 수지(R)에 의해 밀봉됨으로써 제조되어 있다. 밀봉체(12A)는, 대략 직육면체 형상이다. 한편, 밀봉체(12A)의 상부면은, 분리되면 패키지(12)의 상부면(12a)이 되는 면이다.
연마 장치(100)로서는, 예컨대, 화학 기계 연마(CMP: chemical mechanical polishing) 장치를 이용한다. 이 연마 장치(100)는, 연마대(110), 연마부(120)를 갖는다. 연마대(110)는 상면이 수평인 평판이다. 연마대(110)의 상면에는, 밀봉체(12A)가 탑재된다. 연마대(110)의 상면에는, 도시는 하지 않으나, 밀봉체(12A)를 유지하는 홈, 구멍, 돌기, 지그, 홀더 등의 유지부가 설치되어 있다.
연마부(120)는, 연마대(110)에 이격되어 대향하는 위치에 배치된 부재이다. 연마부(120)는, 연마판(121), 축체(軸體; 122)를 갖는다. 연마판(121)은, 원형의 평판이고, 연마대(110)의 상면과 평행하게 대향 배치되어 있다. 연마판(121)의 연마대(110)의 상면과의 대향면에는, 연마 패드(121a)가 부착되어 있다. 연마 패드(121a)는, 연마제를 포함하는 슬러리를 유지하여, 밀봉체(12A)에 접촉하는 원형의 시트이다. 한편, 연마 장치(100)는, 도시는 하지 않으나, 연마 패드(121a)와 밀봉체(12A)의 상부면 사이에, 슬러리를 공급하는 공급 장치를 갖는다.
축체(122)는, 연마판(121)의 연마대(110)와 반대면의 중심에, 연마판(121)의 평면과 직교하는 방향으로 설치된 막대형의 부재이다. 축체(122)가, 도시하지 않은 모터 등의 구동원에 의해 회동함으로써, 연마판(121)은 그 중심을 축으로 하여 회동한다. 또한, 축체(122)는, 도시하지 않은 구동 기구에 의해, 연마대(110) 상의 밀봉체(12A)의 상부면에 대해, 연마판(121)의 하면이 접촉 및 분리하는 Z1 방향 및 밀봉체(12A)의 상부면에 평행한 X1 방향, Y1 방향으로 이동한다.
보다 구체적으로는, 도 5에 도시된 바와 같이, 연마 패드(121a)가 밀봉체(12A)의 상부면에 접하여, 수평 방향으로 사행(蛇行)하도록 이동함으로써, 밀봉체(12A)의 상부면 전체를 연마할 수 있다.
[분리 장치]
분리 장치(200)는, 도 6에 도시된 바와 같이, 밀봉체(12A)를 절단함으로써, 각 소자(11)가 밀봉재의 패키지(12)에 의해 밀봉된 개개의 전자 부품(10)으로 분리시키는 장치이다. 분리 장치(200)는, 지지대(210), 절단부(220)를 갖는다. 지지대(210)는, 밀봉체(12A)를 배치하는 대이고, 그 상면에는, 밀봉체(12A)를 유지하는 유지부(211)가 설치되어 있다. 유지부(211)는, 도시하지 않은 진공 회로에 접속된 버큠 구멍(211a)을 갖는 버큠 척이다. 또한, 유지부(211)에는, 후술하는 절단부(220)의 블레이드(221)의 릴리프(relief)가 되는 홈(211b)이 형성되어 있다.
또한, 지지대(210)는, 도시하지 않은 구동 기구에 의해, 수평인 θ방향으로 회동함으로써, 절단 방향을 변경 가능하게 설치되어 있다.
절단부(220)는, 지지대(210)에 이격되어 대향하는 위치에 배치된 부재이다. 절단부(220)는, 블레이드(221), 프레임(222)을 갖는다. 블레이드(221)는, 주위에 날이 형성된 원형의 부재이고, 그 중심축이 수평의 방향이 되도록, 지지대(210)에 대향 배치되어 있다. 프레임(222)은, 블레이드(221)의 중심을 회동 가능하게 축 지지한다.
블레이드(221)는, 프레임(222)에 내장된 도시하지 않은 모터 등의 구동원에 의해 회동한다. 또한, 도 7에 도시된 바와 같이, 프레임(222)은, 도시하지 않은 구동 기구에 의해, 지지대(210) 상의 밀봉체(12A)의 상부면에, 블레이드(221)의 날이 접촉 및 분리하는 Z2 방향 및 밀봉체(12A)의 상부면에 평행한 X2 방향 및 Y2 방향으로 이동한다.
보다 구체적으로는, 프레임(222)은, 블레이드(221)를, 밀봉체(12A)에 접촉시켜, Y2 방향으로 이동시킴으로써, 직선 방향으로 절단한다. 그리고, 블레이드(221)를, 전자 부품(10)의 폭에 대응하는 간격으로 X2 방향으로 이동시키고, 순차, Y2 방향으로 절단한다. 또한, 유지부(211)를, θ방향으로 90° 회동시켜, 이미 절단한 방향에 직교하는 직선 방향으로, 상기와 동일하게 순차 절단한다. 이에 의해, 밀봉체(12A)는, 직사각형 또는 정사각형의 칸을 구성하는 격자형으로 절단되기 때문에, 대략 직육면체 형상 또는 대략 정육면체 형상의 전자 부품(10)이 개편(個片)으로 분리된다. 한편, 도시는 하지 않으나, 분리 장치(200)에는, 연마 및 절단에 의해 발생한 분진(粉塵) 등을 세정하는 세정 장치가 설치되어 있다.
[성막 장치]
성막 장치(300)는, 개개의 전자 부품(10)의 패키지(12)의 외표면에, 스퍼터링에 의해 전자파 실드막(13)을 형성하는 장치이다. 본 실시형태의 성막 장치(300)는, 도 8에 도시된 바와 같이, 회전 테이블(31)이 회전하면, 유지부(33)에 유지된 트레이(Tr) 상의 전자 부품(10)이, 원주의 궤적으로 이동하고, 스퍼터원(4)에 대향하는 위치를 통과할 때에, 타겟(41)(도 10 참조)으로부터 스퍼터된 입자를 부착시켜 성막하는 장치이다.
성막 장치(300)는, 도 8 내지 도 10에 도시된 바와 같이, 챔버(20), 반송부(30), 성막 처리부(40A∼40C), 로드록부(60), 제어 장치(70)를 갖는다.
(챔버)
챔버(20)는, 도 10에 도시된 바와 같이, 스퍼터 가스(G)가 도입되는 용기이다. 스퍼터 가스(G)는, 전력의 인가에 의해 발생하는 플라즈마에 의해, 발생하는 이온 등을 타겟(41)에 충돌시켜, 전자 부품(10)의 패키지(12)에 스퍼터링을 실시하기 위한 가스이다. 예컨대, 아르곤 가스 등의 불활성 가스를, 스퍼터 가스(G)로서 이용할 수 있다.
챔버(20)의 내부의 공간은 진공실(21)을 형성하고 있다. 이 진공실(21)은, 기밀성이 있고, 감압에 의해 진공으로 할 수 있는 공간이다. 예컨대, 도 8 및 도 10에 도시된 바와 같이, 진공실(21)은, 원기둥 형상의 밀폐 공간이다.
챔버(20)는, 배기구(22), 도입구(24)를 갖는다. 배기구(22)는, 진공실(21)과 외부 사이에서 기체의 유통을 확보하여, 배기(E)를 행하기 위한 개구이다. 이 배기구(22)는, 예컨대, 챔버(20)의 바닥부에 형성되어 있다. 배기구(22)에는, 배기부(23)가 접속되어 있다. 배기부(23)는, 배관 및 도시하지 않은 펌프, 밸브 등을 갖는다. 이 배기부(23)에 의한 배기 처리에 의해, 진공실(21) 내는 감압된다.
도입구(24)는, 진공실(21)의 타겟(41) 근방에, 스퍼터 가스(G)를 도입하기 위한 개구이다. 이 도입구(24)에는, 가스 공급부(25)가 접속되어 있다. 가스 공급부(25)는, 각 타겟(41)에 대해 하나씩 설치되어 있다. 또한, 가스 공급부(25)는, 배관 외에, 도시하지 않은 스퍼터 가스(G)의 가스 공급원, 펌프, 밸브 등을 갖는다. 이 가스 공급부(25)에 의해, 도입구(24)로부터 진공실(21) 내에 스퍼터 가스(G)가 도입된다.
(반송부)
반송부(30)는, 챔버(20) 내에 설치되고, 전자 부품(10)을 원주의 궤적으로 순환 반송하는 장치이다. 상기와 같은, 반송부(30)에 의해 전자 부품(10)이 이동하는 궤적을, 반송 경로(L)라고 부른다. 순환 반송은, 전자 부품(10)을 원주의 궤적으로 주회(周回) 이동시키는 것을 말한다. 이 반송부(30)는, 회전 테이블(31), 모터(32), 유지부(33)를 갖는다.
회전 테이블(31)은, 원형의 판이다. 모터(32)는, 회전 테이블(31)에 구동력을 부여해서, 원의 중심을 축으로 하여 회전시키는 구동원이다. 유지부(33)는, 반송부(30)에 의해 반송되는 트레이(Tr)를 유지하는 구성부이다. 즉, 전자 부품(10)은, 트레이(Tr)를 통해 유지부(33)에 유지된다. 복수의 전자 부품(10)은, 도 11에 도시된 바와 같이, 대략 직사각형 형상의 프레임체인 프레임(F) 내에, 수평 방향으로 붙여진 테이프(T) 위에, 상부면(12a)뿐만이 아니라 측면(12b)에도 막이 형성되도록, 간격을 두고 정렬 배치된다. 테이프(T)는, 상면만이 점착성이 있고, 그 상면에 전자 부품(10)이 접착된다. 이와 같이 전자 부품(10)이 배치된 프레임(F)을 복수 준비하고, 주위의 가장자리부가 융기한 대략 직사각형 형상의 평판인 트레이(Tr)에 배치한다. 단, 전자 부품(10)은, 단일로 유지부(33)에 유지되어도 좋다. 이와 같이, 유지부(33)에 의해, 전자 부품(10)이 회전 테이블(31) 상에 위치 결정된다.
복수의 유지부(33)는, 등간격으로 배치되어 있다. 예컨대, 각 유지부(33)는, 회전 테이블(31)의 둘레 방향의 원의 접선에 평행한 방향으로 배치되고, 또한, 둘레 방향에 있어서는 등간격으로 설치되어 있다. 보다 구체적으로는, 유지부(33)는, 트레이(Tr) 또는 전자 부품(10)을 유지하는 홈, 구멍, 돌기, 지그, 홀더 등이다. 정전 척, 메커니컬 척, 점착 척에 의해, 또는 이들과 홈, 구멍, 돌기, 지그, 홀더, 트레이 등의 조합에 의해 유지부(33)를 구성할 수도 있다. 한편, 본 실시형태에서는, 유지부(33)는 6개 설치되어 있기 때문에, 회전 테이블(31) 상에는 60° 간격으로 6개의 트레이(Tr) 또는 전자 부품(10)이 유지된다. 단, 유지부(33)는, 하나여도, 복수여도 좋다.
(성막 처리부)
성막 처리부(40A∼40C)는, 반송부(30)에 의해 반송되는 전자 부품(10)에 성막을 행하는 처리부이다. 이하, 복수의 성막 처리부(40A∼40C)를 구별하지 않는 경우에는, 성막 처리부(40)로서 설명한다. 성막 처리부(40)는, 도 10에 도시된 바와 같이, 스퍼터원(4), 구획부(5), 전원부(6)를 갖는다.
(스퍼터원)
스퍼터원(4)은, 전자 부품(10)에 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 성막 재료의 공급원이다. 스퍼터원(4)은, 타겟(41), 백킹 플레이트(42), 전극(43)을 갖는다. 타겟(41)은, 전자 부품(10)에 퇴적되어 막이 되는 성막 재료에 의해 형성되고, 반송 경로(L)에 이격되어 대향하는 위치에 설치되어 있다. 본 실시형태의 타겟(41)은, 도 9에 도시된 바와 같이, 2개의 타겟(41A, 41B)이 반송 방향에 직교하는 방향, 즉 회전 테이블(31)의 회전의 반경 방향으로 늘어서 있다. 이하, 타겟(41A, 41B)을 구별하지 않는 경우에는, 타겟(41)으로 한다. 타겟(41)의 바닥면측은, 반송부(30)에 의해 이동하는 전자 부품(10)에, 이격되어 대향한다. 성막 재료는, 후술하는 바와 같이, 예컨대, Cu, Ni, Fe 등을 사용한다. 단, 스퍼터링에 의해 성막되는 재료이면, 여러 가지 재료를 적용 가능하다. 이 타겟(41)은, 예컨대, 원기둥 형상이다. 단, 타원기둥 형상, 각기둥 형상 등, 다른 형상이어도 좋다.
백킹 플레이트(42)는, 타겟(41)을 유지하는 부재이다. 전극(43)은, 챔버(20)의 외부로부터 타겟(41)에 전력을 인가하기 위한 도전성의 부재이다. 한편, 스퍼터원(4)에는, 필요에 따라 마그넷, 냉각 기구 등이 적절히 구비되어 있다.
이러한 스퍼터원(4)은, 도 10에 도시된 바와 같이, 챔버(20)의 상부 덮개에, 둘레 방향으로 복수 설치되어 있다. 한편, 도 8 내지 도 10의 예에서는, 스퍼터원(4)은 3개 설치되어 있다.
(구획부)
구획부(5)는, 스퍼터원(4)에 의해 전자 부품(10)이 성막되는 성막 포지션(M1∼M3)을 구획하는 부재이다. 이하, 복수의 성막 포지션(M1∼M3)을 구별하지 않는 경우에는, 성막 포지션(M)으로서 설명한다. 구획부(5)는, 도 9에 도시된 바와 같이, 반송 경로(L)의 원주의 중심, 즉 반송부(30)의 회전 테이블(31)의 회전 중심으로부터, 방사상으로 배치된 사각형의 벽판(5a, 5b)을 갖는다. 벽판(5a, 5b)은, 예컨대, 진공실(21)의 천장에, 타겟(41)을 사이에 두는 위치에 설치되어 있다. 구획부(5)의 하단은, 전자 부품(10)이 통과하는 간극을 두고, 회전 테이블에 대향하고 있다. 이 구획부(5)가 있음으로써, 스퍼터 가스(G) 및 성막 재료가 진공실(21)로 확산되는 것을 억제할 수 있다.
성막 포지션(M)은, 스퍼터원(4)의 타겟(41)을 포함하는 구획부(5)로 구획된 공간이다. 보다 구체적으로는, 도 9에 도시된 바와 같이, 성막 포지션(M)은, 평면 방향에서 보아, 구획부(5)의 벽판(5a, 5b)과, 챔버(20)의 외주벽의 내면(26), 내주벽의 외면(27)에 의해 부채형으로 둘러싸인 공간이다. 성막 포지션(M)의 수평 방향의 범위는, 한 쌍의 벽판(5a, 5b)에 의해 구획된 영역이 된다.
성막 포지션(M)에서의 타겟(41)에 대향하는 위치를 통과하는 전자 부품(10)에, 성막 재료가 막으로서 퇴적한다. 이 성막 포지션(M)은, 성막의 대부분이 행해지는 영역이지만, 성막 포지션(M)으로부터 벗어난 영역이어도, 성막 포지션(M)으로부터의 성막 재료의 누설은 있기 때문에, 전혀 막의 퇴적이 없는 것은 아니다.
(전원부)
전원부(6)는, 타겟(41)에 전력을 인가하는 구성부이다. 이 전원부(6)에 의해 타겟(41)에 전력을 인가함으로써, 스퍼터 가스(G)를 플라즈마화시켜, 성막 재료를, 전자 부품(10)에 퇴적시킬 수 있다. 본 실시형태에 있어서는, 전원부(6)는, 예컨대, 고전압을 인가하는 DC 전원이다. 한편, 고주파 스퍼터를 행하는 장치의 경우에는, RF 전원으로 할 수도 있다. 회전 테이블(31)은, 접지된 챔버(20)와 동전위이고, 타겟(41)측에 고전압을 인가함으로써, 전위차를 발생시키고 있다. 이에 의해, 가동의 회전 테이블(31)을 마이너스 전위로 하기 위해서 전원부(6)와 접속하는 곤란함을 회피하고 있다.
복수의 성막 처리부(40)는, 성막 재료를 선택적으로 퇴적시킴으로써, 복수의 성막 재료의 층으로 이루어지는 막을 형성한다. 특히, 본 실시형태에서는, 상이한 종류의 성막 재료에 대응하는 스퍼터원(4)을 포함하고, 성막 재료를 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층으로 이루어지는 막을 형성한다. 상이한 종류의 성막 재료에 대응하는 스퍼터원(4)을 포함한다는 것은, 모든 성막 처리부(40)의 성막 재료가 상이한 경우도, 복수의 성막 처리부(40)가 공통의 성막 재료이지만, 다른 것이 이것과 상이한 경우도 포함한다. 본 실시형태에서는, 성막 재료에 자성체가 포함된다. 성막 재료를 1종씩 선택적으로 퇴적시킨다는 것은, 어느 1종의 성막 재료의 성막 처리부(40)가 성막을 행하는 동안, 다른 성막 재료의 성막 처리부(40)는 성막을 행하지 않는 것을 말한다. 또한, 성막 중의 성막 처리부(40) 또는 성막 포지션이란, 성막 처리부(40)의 타겟(41)에 전력이 인가되어, 전자 부품(10)에 성막을 행할 수 있는 상태에 있는 성막 처리부(40) 또는 성막 포지션(M)을 말한다.
본 실시형태에서는, 반송 경로(L)의 반송 방향으로, 3개의 성막 처리부(40A∼40C)가 배치되어 있다. 3개의 성막 처리부(40A∼40C)에, 성막 포지션(M1∼M3)이 대응하고 있다. 이들 성막 처리부(40A∼40C) 중, 성막 처리부(40A)는, 성막 재료가 Cu이다. 즉, 성막 처리부(40A)의 스퍼터원(4)은, Cu로 이루어지는 타겟(41A, 41B)을 구비하고 있다. 다른 하나의 성막 처리부(40B)는, 성막 재료가 Ni이다. 즉, 성막 처리부(40B)의 스퍼터원(4)은, Ni로 이루어지는 타겟(41A, 41B)을 구비하고 있다. 다른 하나의 성막 처리부(40C)는, 성막 재료가 Fe이다. 즉, 성막 처리부(40C)의 스퍼터원(4)은, Fe로 이루어지는 타겟(41A, 41B)을 구비하고 있다. 본 실시형태에서는, 어느 하나의 성막 처리부(40)가 성막 처리를 행하고 있는 동안에는, 다른 성막 처리부(40)는, 성막 처리를 행하지 않는다.
(로드록부)
로드록부(60)는, 진공실(21)의 진공을 유지한 상태에서, 도시하지 않은 반송 수단에 의해, 외부로부터 미처리의 전자 부품(10) 또는 전자 부품(10)을 배치한 트레이(Tr)를, 진공실(21)에 반입하고, 처리가 끝난 전자 부품(10) 또는 트레이(Tr)를 진공실(21)의 외부로 반출하는 장치이다. 이 로드록부(60)는, 주지의 구조의 것을 적용할 수 있기 때문에, 설명을 생략한다.
[제어 장치]
제어 장치(70)는, 성막 장치(300)의 각부를 제어하는 장치이다. 이 제어 장치(70)는, 예컨대, 전용의 전자 회로 혹은 소정의 프로그램으로 동작하는 컴퓨터 등에 의해 구성할 수 있다. 즉, 연마 장치(100)의 제어, 분리 장치(200)의 제어, 진공실(21)에의 스퍼터 가스(G) 및 반응 가스(G2)의 도입 및 배기에 관한 제어, 스퍼터원(4)의 전원의 제어, 회전 테이블(31)의 회전의 제어 등에 대해서는, 그 제어 내용이 프로그램되어 있으며, PLC나 CPU 등의 처리 장치에 의해 실행되는 것이고, 다종 다양한 성막 사양에 대응 가능하다.
구체적으로 제어되는 내용으로서는, 연마 장치(100)의 각부의 구동, 분리 장치(200)의 각부의 구동, 성막 장치(300)의 초기 배기 압력, 스퍼터원(4)의 선택, 타겟(41)에의 인가 전력, 스퍼터 가스(G)의 유량, 종류, 도입 시간 및 배기 시간, 성막 시간 등을 들 수 있다.
상기한 바와 같이 각부의 동작을 실행시키기 위한 제어 장치(70)의 구성을, 가상적인 기능 블록도인 도 12를 참조하여 설명한다. 즉, 제어 장치(70)는, 기구 제어부(71), 전원 제어부(72), 기억부(73), 설정부(74), 입출력 제어부(75)를 갖는다.
기구 제어부(71)는, 연마 장치(100)의 모터 및 구동 기구, 분리 장치(200)의 모터 및 구동 기구, 배기부(23), 가스 공급부(25), 반송부(30)의 모터(32), 로드록부(60) 등의 구동원, 밸브, 스위치, 전원 등을 제어하는 처리부이다. 전원 제어부(72)는, 전원부(6)를 제어하는 처리부이다.
제어 장치(70)는, 어느 1종의 성막 재료의 성막 처리부가 성막을 행하는 동안, 다른 성막 재료의 성막 처리부는 성막을 행하지 않도록 성막 처리부(40)를 선택적으로 제어한다. 즉, 전원 제어부(72)는, 성막 처리부(40A)의 타겟(41)에 전압을 인가하여 성막을 행하는 동안에는, 성막 처리부(40B, 40C)의 타겟(41)에의 전압의 인가를 행하지 않는다. 또한, 성막 처리부(40B)의 타겟(41)에 전압을 인가하여 성막을 행하는 동안에는, 성막 처리부(40A, 40C)의 타겟(41)에의 전압의 인가를 행하지 않는다. 또한, 성막 처리부(40C)의 타겟(41)에 전압을 인가하여 성막을 행하는 동안에는, 성막 처리부(40A, 40B)의 타겟(41)에의 전압의 인가를 행하지 않는다.
기억부(73)는, 본 실시형태의 제어에 필요한 정보를 기억하는 구성부이다. 설정부(74)는, 외부로부터 입력된 정보를, 기억부(73)에 설정하는 처리부이다. 입출력 제어부(75)는, 제어 대상이 되는 각부와의 사이에서의 신호의 변환이나 입출력을 제어하는 인터페이스이다.
또한, 제어 장치(70)에는, 입력 장치(76), 출력 장치(77)가 접속되어 있다. 입력 장치(76)는, 오퍼레이터가, 제어 장치(70)를 통해 성막 장치(300)를 조작하기 위한 스위치, 터치 패널, 키보드, 마우스 등의 입력 수단이다. 예컨대, 성막을 행하는 스퍼터원(4)의 선택을, 입력 수단에 의해 입력할 수 있다.
출력 장치(77)는, 장치의 상태를 확인하기 위한 정보를, 오퍼레이터가 시인 가능한 상태로 하는 디스플레이, 램프, 미터 등의 출력 수단이다. 예컨대, 성막을 행하고 있는 스퍼터원(4)에 대응하는 성막 포지션(M)을, 출력 장치(77)에, 다른 성막 포지션(M)과 구별하여 표시할 수 있다.
[동작]
이상과 같은 본 실시형태의 동작을, 상기에 더하여, 도 13 및 도 14를 참조하여 이하에 설명한다. 한편, 도시는 하지 않으나, 연마 장치(100), 분리 장치(200), 성막 장치(300) 사이에는, 밀봉체(12A), 전자 부품(10)을 반송하는 컨베이어, 로봇 아암 등의 반송 수단이 설치되어 있다. 이 반송 수단에 의해, 각부 사이에서의 밀봉체(12A), 전자 부품(10)의 반입, 반송, 반출이 행해진다.
(밀봉 공정)
전공정의 밀봉 장치에 있어서, 도 13의 (a)에 도시된 바와 같이, 집합 기판(14A) 상에 실장된 복수의 소자(11)를 덮도록, 밀봉재인 합성 수지(R)로 밀봉함으로써, 밀봉체(12A)가 제조되어 있다. 보다 구체적으로는, 세라믹, 유리, 에폭시 수지 등의 집합 기판(14A)의 한쪽 면에, 복수의 회로 패턴이 개별적으로 형성되어 있다. 이 회로 패턴에 설치된 전극 패드에 땜납을 공급하여, 소자(11)를 탑재한다. 이것을 리플로우로(reflow furnace)에 투입하여 땜납을 용융시켜, 소자(11)를 집합 기판(14A)에 실장한다.
이러한 집합 기판(14A) 상의 소자(11)를 덮도록, 합성 수지(R)에 의해 밀봉함으로써, 밀봉체(12A)를 형성한다. 밀봉은, 몰드, 코팅, 시트의 라미네이트 등에 의해, 복수의 소자(11)를 통합하여 덮도록 행한다. 도 13의 (a)는 금형(C)을 이용한 몰드에 의해 수지 밀봉함으로써, 직육면체 형상의 밀봉체(12A)를 형성한 예이다.
(연마 공정)
다음으로, 상기한 바와 같이 형성된 밀봉체(12A)를, 연마대(110)에 배치하여 유지부에 의해 유지한다. 그리고, 슬러리를 공급하면서, 도 13의 (b)에 도시된 바와 같이, 연마판(121)을 회전시켜, 연마 패드(121a)를 밀봉체(12A)의 상부면에 접촉시키고, 수평 방향으로 주사시킴으로써 상부면 전체를 연마한다. 이 주사는, 도 5에 도시된 바와 같이, 상부면 전체를 사행하도록 이동시킴으로써 행한다.
(분리 공정)
상부면이 연마된 밀봉체(12A)는, 도 13의 (c)에 도시된 바와 같이, 지지대(210)에 배치되고, 유지부(211)에 의해 버큠 척된다. 그리고, 절단부(220)의 블레이드(221)를 회전시키면서, 블레이드(221)를 밀봉체(12A)에 접촉시켜, 각 소자(11)의 경계에 대응하는 선을 따라, 밀봉체(12A)를 절단한다. 즉, 도 7에 도시된 바와 같이, 밀봉체(12A)를 격자형으로 절단한다. 이에 의해, 밀봉체(12A)가 개편의 전자 부품(10)으로 분리된다. 개편화된 전자 부품(10)은, 세정 장치에 의해, 연마 및 절단에 의해 발생한 분진 등이 세정된다.
(성막 공정)
또한, 전자 부품(10)은, 도 11 및 도 14의 (a)에 도시된 바와 같이, 프레임(F)의 테이프(T) 상에, 간격을 두고 나란히 접착된다. 그리고, 복수의 프레임(F)이 트레이(Tr)에 탑재되고, 로드록부(60)의 반송 수단에 의해, 챔버(20) 내에 순차 반입된다. 회전 테이블(31)은, 빈 유지부(33)를, 순차, 로드록부(60)로부터의 반입 개소로 이동시킨다. 유지부(33)는, 반송 수단에 의해 반입된 트레이(Tr)를, 각각 개별적으로 유지한다. 이와 같이 하여, 성막 대상이 되는 전자 부품(10)이, 회전 테이블(31) 상에 전부 배치된다.
이상과 같이 성막 장치(300)에 도입된 전자 부품(10)에 대한 성막 처리를, 도 8 내지 도 10, 도 14의 (b)를 참조하여 설명한다. 한편, 이하의 동작은, 성막 처리부(40A∼40C)에 의해, 전자 부품(10)의 표면에, 전자파 실드막(13)을 형성하는 예이다. 전자파 실드막(13)은, Cu의 층, Ni-Fe의 자성체의 층을, 교대로 적층함으로써 형성된다.
배기부(23)는, 진공실(21)을 배기하여 감압함으로써 진공으로 한다. 성막 처리부(40A)의 가스 공급부(25)는, 스퍼터 가스(G)를, 타겟(41) 주위에 공급한다. 회전 테이블(31)이 회전하여, 소정의 회전 속도에 도달한다. 이에 의해, 유지부(33)에 유지된 전자 부품(10)은, 반송 경로(L) 상을 원을 그리는 궤적으로 이동하여, 스퍼터원(4)에 대향하는 위치를 통과한다.
다음으로, 성막 처리부(40A)만, 전원부(6)가 타겟(41)에 전력을 인가한다. 이에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(4)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(41)에 충돌하여 성막 재료의 입자를 날려 버린다. 이 때문에, 성막 처리부(40A)의 성막 포지션(M1)을 통과하는 전자 부품(10)의 표면에는, 그 통과마다 성막 재료의 입자가 퇴적되어, 막이 생성된다. 여기서는, Cu의 층이 형성된다. 이때, 전자 부품(10)은 성막 처리부(40B∼40C)의 성막 포지션(M2∼M3)을 통과하지만, 성막 처리부(40B∼40C)는 타겟(41)에 전력이 인가되어 있지 않기 때문에, 성막 처리는 행해지지 않고, 전자 부품(10)은 가열되지 않는다. 또한, 성막 포지션(M1∼M3) 이외의 영역에 있어서도, 전자 부품(10)은 가열되지 않는다. 이와 같이, 가열되지 않는 영역에 있어서, 전자 부품(10)은 열을 방출한다.
성막 처리부(40A)에 의한 성막 시간이 경과하면, 성막 처리부(40A)를 정지한다. 즉, 전원부(6)에 의한 타겟(41)에의 전력의 인가를 정지한다. 그리고, 성막 처리부(40B)의 전원부(6)가, 타겟(41)에 전력을 인가한다. 이에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(4)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(41)에 충돌하여 성막 재료의 입자를 날려 버린다. 이 때문에, 성막 처리부(40B)의 성막 포지션(M2)을 통과하는 전자 부품(10)의 표면에는, 그 통과마다 성막 재료의 입자가 퇴적되어, 막이 생성된다. 여기서는, Ni의 층이 형성된다. 이 층은, 자성체의 층의 일부가 된다. 이때, 전자 부품(10)은 성막 처리부(40A)의 성막 포지션(M1)을 통과하지만, 성막 처리부(40A)는 타겟(41)에 전력이 인가되어 있지 않기 때문에, 성막 처리가 행해지지 않고, 전자 부품(10)은 가열되지 않는다. 또한, 성막 포지션(M1∼M3) 이외의 영역에 있어서도, 전자 부품(10)은 가열되지 않는다. 이와 같이, 가열되지 않는 영역에 있어서, 전자 부품(10)은 열을 방출한다.
성막 처리부(40B)에 의한 성막 시간이 경과하면, 성막 처리부(40B)를 정지한다. 즉, 전원부(6)에 의한 타겟(41)에의 전력의 인가를 정지한다. 그리고, 성막 처리부(40C)의 전원부(6)가, 타겟(41)에 전력을 인가한다. 이에 의해, 스퍼터 가스(G)가 플라즈마화한다. 스퍼터원(4)에 있어서, 플라즈마에 의해 발생한 이온은, 타겟(41)에 충돌하여 성막 재료의 입자를 날려 버린다. 이 때문에, 성막 처리부(40C)의 성막 포지션(M3)을 통과하는 전자 부품(10)의 표면에는, 그 통과마다 성막 재료의 입자가 퇴적되어, 막이 생성된다. 여기서는, Fe의 층이 형성된다. 이 층은, 자성체의 층이 된다. 이때, 전자 부품(10)은 성막 처리부(40A)의 성막 포지션(M1)을 통과하지만, 성막 처리부(40A)는 타겟(41)에 전력이 인가되어 있지 않기 때문에, 성막 처리가 행해지지 않고, 전자 부품(10)은 가열되지 않는다. 또한, 성막 포지션(M1∼M3) 이외의 영역에 있어서도, 전자 부품(10)은 가열되지 않는다. 이와 같이, 가열되지 않는 영역에 있어서, 전자 부품(10)은 열을 방출한다.
성막 처리부(40C)에 의한 성막 시간이 경과하면, 성막 처리부(40C)를 정지한다. 즉, 전원부(6)에 의한 타겟(41)에의 전력의 인가를 정지한다. 이와 같이, 성막 처리부(40B, 40C)에 의한 성막을 반복함으로써, Ni의 막과 Fe의 막이 다수 적층된 자성체막을 형성한다. 그 후, 재차, 성막 처리부(40A)에 의한 성막을 행함으로써, Cu의 막을 형성한다. 또한, 이상과 같은 Cu의 층과, Ni와 Fe로 이루어지는 자성체의 층의 형성을 교대로 행함으로써, 도 14의 (b)에 도시된 바와 같이, 전자 부품(10)의 패키지(12)의 상부면 및 측면에, 전자파 실드막(13)이 형성된다.
[자성체의 전자파 실드막의 특성 시험]
패키지(12)의 상부면(12a)의 기복이, 자성체의 전자파 실드막(13)의 실드 특성에 어떠한 영향을 주는지를 시험한 결과를, 이하에 나타낸다. 성막 대상으로서는, 패키지(12)의 상부면(12a)에 비기는 유리의 기판(ST)을 이용하였다. 표면의 기복이 있는 기판으로서 Rc=15 ㎛인 것과, 표면의 기복이 없는 기판으로서 표면을 연마한 Rc=0.001 ㎛로 한 것을 준비하였다.
각각의 기판의 표면에, 도 15에 도시된 바와 같이, 전술한 성막 장치에 의해, 50 ㎚의 Cu막(13A), Ni-Fe의 자성체막(13B)을 반복해서 적층하여, 합계 20층으로 이루어지는 1 ㎛의 전자파 실드막을 형성하였다. 각 자성체막(13B)은, Ni막 0.35 ㎚의 층과 Fe상(相) 0.09 ㎚의 층이 반복해서 적층됨으로써 형성되어 있다. 각 층의 성막 조건은, 도 16에 나타낸 바와 같다.
표면의 기복이 없는 기판과, 표면의 기복이 있는 기판에 대해, 10 ㎒∼6 ㎓의 전자파의 실드 효과[㏈], 즉, 20×log10(실드가 없는 경우의 전계 강도/실드가 있는 경우의 전계 강도)을 측정한 결과를, 도 17의 그래프에 나타낸다. 이 측정에는, 도 18에 도시된 바와 같이, 전류를 흘림으로써 원하는 주파수의 전자파를 발생시키는 전선(EL)과, 전계 강도를 검지하는 프로브(P)를 갖는 측정 장치를 이용하였다. 즉, 전선(EL)과 프로브(P) 사이에 기판(S)을 삽입한 경우와, 삽입하지 않는 경우의 전계 강도를 측정함으로써, 실드 효과[㏈]를 구하였다.
이 결과로부터 명백한 바와 같이, 10 ㎒∼6 ㎓의 모든 주파수에 있어서, 표면의 기복이 없는 기판 쪽이, 실드 특성이 우수한 것을 알 수 있다.
[작용 효과]
본 실시형태는, 소자(11)를 밀봉한 패키지(12)의 상부면(12a)에, 전자파 실드막(13)이 형성된 전자 부품(10)으로서, 패키지(12)의 상부면(12a)에서의 전자파 실드막(13)의 막 두께가 0.5 ㎛∼9 ㎛이고, 패키지(12)의 상부면(12a)의 거칠기 곡선 요소의 평균 높이 Rc와, 전자파 실드막(13)의 막 두께 Te의 관계가, Rc≤2Te이다.
이 때문에, 패키지(12)의 상부면(12a)의 전자파 실드막(13)의 기복이 저감되어, 전자 부품(10) 내의 배선에 흐르는 전류로부터 발생하는 자계의 방향과, 자성막의 자화의 방향이 대략 평행하게 되어, 양호한 실드 효과가 얻어진다. 즉, 표면의 기복이 없는 경우에, 전자파 실드막(13)에 의해 실드 효과가 얻어지는 막 두께 Te로서, 0.5 ㎛∼9 ㎛가 고려된다. 이 때문에, 패키지(12)의 상부면(12a)을 Rc≤2Te의 평탄면으로 하면, 실드 효과를 발휘할 수 있다.
보다 바람직하게는, Rc는, 5 ㎛ 이하로 한다. 또한, 막 두께 Te를 0.5 ㎛∼3 ㎛로 해도 좋다. 막 두께 Te의 저감은, 후술하는 바와 같이, 스퍼터링 시의 전자 부품(10)의 온도 상승을 억제하는 효과가 있다.
본 실시형태의 전자 부품의 제조 장치는, 밀봉재에 의해 복수의 소자(11)가 밀봉된 밀봉체(12A)의 상부면을 연마하는 연마 장치(100)와, 밀봉체(12A)를 절단함으로써, 각 소자(11)가 밀봉재의 패키지(12)에 의해 밀봉된 개개의 전자 부품(10)으로 분리시키는 분리 장치(200)와, 개개의 전자 부품(10)의 패키지(12)의 외표면에, 스퍼터링에 의해 전자파 실드막(13)을 형성하는 성막 장치(300)를 갖는다.
이 때문에, 연마 장치(100)에 의해 연마함으로써, 전자 부품(10)의 패키지(12)의 상부면을 평탄화하여, 전자파 실드막(13)의 실드 성능을 발휘시킬 수 있다. 분리 장치(200)에 의해 분리하기 전에 연마할 수 있기 때문에, 다수의 전자 부품(10)의 상부면을 간단히 평탄화할 수 있다.
성막 장치(300)는, 스퍼터 가스가 도입되는 용기인 챔버(20)와, 챔버(20) 내에 설치되고, 전자 부품(10)을 원주의 궤적으로 순환 반송하는 반송부(30)와, 반송부(30)에 의해 순환 반송되고 있는 상태의 전자 부품(10)에, 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원(4)을 가지며, 스퍼터원(4)에 의해 전자 부품(10)이 성막되는 성막 포지션을 구획하는 구획부를 갖는 복수의 성막 처리부(40A∼40C)를 갖는다.
성막 중의 성막 처리부(40) 아래를 통과할 때에, 플라즈마의 열에 의해, 전자 부품(10)의 온도가 상승했다고 해도, 성막 중이 아닌 성막 처리부(40) 아래의 반송 경로(L) 또는 성막 처리부(40)가 존재하지 않는 반송 경로(L)를 통과하여, 다시 성막 중의 성막 처리부(40) 아래에 도달하기까지의 사이에, 열을 방출시킬 수 있다.
따라서, 고정된 위치에서 전자 부품(10)을 스퍼터링하는 경우에 비해, 냉각 수단을 이용하지 않아도, 전자 부품(10)의 온도가 플라즈마의 열에 의해 과도하게 상승하는 것을 방지할 수 있고, 비교적 두꺼운 미크론 레벨의 막을 형성하는 것이 가능해진다. 이것은, 열의 영향을 받기 쉬운 반도체 칩의 패키지(12)에, 미크론 레벨의 전자파 실드막(13)을 형성하는 것에 적합하다. 전자파 실드막(13)의 재료로서 자성체를 이용하는 경우뿐만이 아니라, 자성체 이외의 경우라도, 온도 상승을 억제할 수 있다.
또한, 냉각 수단을 설치할 필요가 없기 때문에, 장치의 구성을 간소화할 수 있고, 냉각에 필요한 전력 소비를 삭감할 수 있다. 또한, 냉각 수단을 정기적으로 메인터넌스하는 수고를 생략할 수 있다.
복수의 성막 처리부(40)는, 상이한 종류의 성막 재료에 대응하는 스퍼터원(4)을 포함하고, 성막 재료를 1종씩 선택적으로 퇴적시킴으로써, 복수 종류의 성막 재료의 층으로 이루어지는 막을 형성한다.
통상의 스퍼터링에서는, 복수 종의 성막 재료의 층을 형성하는 경우, 전자 부품(10)의 가열이 진행되기 쉬우나, 본 실시형태에서는, 온도 상승을 억제할 수 있다. 특히, 자성 재료의 막은 얇게 형성하기 때문에, 1층마다의 시간을 짧게 할 수 있어, 전자 부품(10)의 가열을 억제할 수 있다.
[다른 실시형태]
본 발명은 상기한 실시형태에 한정되는 것은 아니며, 이하와 같은 양태도 포함한다.
(1) 연마 장치에 의한 연마에 의해 기복을 없애는 것이 아니라, 정밀도가 높은 금형에 의해, 밀봉체(12A) 또는 패키지(12)의 상부면을 평탄화해도 좋다. 이 경우, 금형이 고가가 되지만, 예컨대, 몰드 성형에 의해, Rc≤2Te 또는 Rc를 5 ㎛ 이하로 해도 좋다. 이에 의해, 연마 공정을 생략하여 공정을 간략화할 수 있고, 장치 전체의 비용을 저감할 수 있다. 또한, 개편으로 분할된 전자 부품의 패키지를 연마하는 등에 의해 평탄화해도 좋다. 즉, 평탄화하는 장치, 방법 및 공정은, 상기한 양태에는 한정되지 않는다. 예컨대, 밀봉체(12A) 또는 패키지(12)의 상부면에, 폴리이미드 바니시 등을 코팅하여 평탄화해도 좋다. 밀봉체(12A) 또는 패키지(12)에는 SiO2 등에 의해 형성된 필러가 충전되어 있다. 밀봉체(12A)의 상부면은, 합성 수지(R)의 부분과 필러가 노출되는 부분이 존재한다. 스퍼터에 의해 성막하는 막은, 하지(下地)의 영향을 받기 때문에, 하지의 차이가 표면 거칠기에 영향을 준다. 코팅에 의해 평탄화하면, 밀봉체(12A) 또는 패키지(12)의 상부면을 균일한 재질로 덮을 수 있기 때문에, 하지의 영향도 균일해진다. 즉, 밀봉체(12A) 또는 패키지(12)의 상부면의 평탄화는, 다른 재료를 코팅함으로써 행하는 경우도 포함한다. 그리고, 밀봉체(12A) 또는 패키지(12)의 상부면의 Rc는, 코팅한 경우의 표면의 Rc도 포함한다. 코팅하는 재료로서는, 예컨대, 내열 온도가 260℃ 이상이고, 코팅한 경우에 표면이 평탄해지는 재료가 바람직하다. 전자 부품은 리플로우 공정에서는 260℃ 정도까지 가열되기 때문에, 이 정도의 온도에서 용해되거나, 기화되거나 하는 것을 방지하여, 전자파 실드막의 박리를 방지하기 위함이다.
(2) 성막 재료에 대해서는, 스퍼터링에 의해 성막 가능한 여러 가지 재료를 적용 가능하다. 예컨대, 자성체로서는, Ni, Fe 외에, Cr, Co 등을 사용할 수 있다. 하지의 밀착층이나 최외측 표면의 보호층으로서, SUS를 사용해도 좋다. 또한, 전자파 실드막으로서는, 자성체를 이용하는 것에는 한정되지 않는다. Cu, Al, Ag, Ti, Nb, Pd, Pt, Zr 등을 이용할 수도 있다. 또한, 하지의 밀착층으로서, SUS, Ni, Ti, V, Ta 등을 이용하거나, 최외측 표면의 보호층으로서, SUS, Au 등을 이용할 수 있다. 이와 같이, Cu 등과 같이, 자성체를 이용하지 않는 전자파 실드막이어도, 표면의 거칠기가 저감하여 평탄화하면, 실드 특성이 향상되는 것이 발명자의 실험에 의해 실증되어 있다. 구체적으로는, 상기한 실시형태와 마찬가지로, 패키지(12)의 상부면(12a)에 비긴, 표면의 기복을 Rc=15 ㎛로 한 유리 기판과 표면의 기복을 Rc=0.001 ㎛로 한 유리 기판의 각각에 5 ㎛의 막 두께로 Cu막을 형성하고, 전자파의 실드 효과를 측정한 결과, Rc=0.001 ㎛로 한 유리 기판 쪽이 높은 실드 효과가 확인되었다. 한편, Cu 등은 막 두께가 두꺼워질 가능성이 있으나, 상기한 실시형태와 같은 성막 장치를 이용하거나 또는 냉각 수단을 추가하는 등에 의해, 온도 상승을 억제할 수 있다.
(3) 본 발명에 있어서, 패키지(12)의 상부면(12a)에 있어서, 상부면(12a)의 거칠기 곡선 요소의 평균 높이 Rc와 전자파 실드막(13)의 막 두께 Te의 관계가 Rc≤2Te가 되는 부분의 비율은 100%가 아니어도 좋고, 전자파의 실드 효과의 향상을 기대할 수 있는 비율로 형성되어 있으면 된다. 또한, 이 경우에도, 상부면(12a)의 거칠기 곡선 요소의 평균 높이 Rc와 전자파 실드막(13)의 막 두께 Te의 관계가 Rc≤2Te가 되는 부분이 상부면(12a)의 일부분에 집중되지 않고 골고루 존재하고 있는 것이 바람직하다.
(4) 패키지(12)의 형태는, 예컨대, BGA, LGA, SOP, QFP 등, 현재 또는 장래에 있어서 이용 가능한 모든 형태가 적용 가능하다. 전자 부품(10)이 외부와의 전기적인 접속을 행하는 단자로서도, 예컨대, 바닥면에 설치하는 BGA 등의 반구형의 것이나 LGA 등의 평면형의 것, 측면에 설치하는 SOP, QFP의 세판(細板)형의 것 등이 고려되지만, 현재 또는 장래에 있어서 이용 가능한 모든 단자가 적용 가능하고, 그 형성 위치도 불문한다. 또한, 전자 부품(10)의 내부에 밀봉되는 소자(11)는, 단수여도 복수여도 좋다.
(5) 성막 포지션에서의 타겟의 수는, 2개에는 한정되지 않는다. 타겟을 하나로 해도, 3개 이상으로 해도 좋다. 또한, 성막 포지션도 2개 이하로 해도, 4개 이상으로 해도 좋다. 에칭이나 애싱에 의한 세정이나 표면 처리를 행하는 역(逆)스퍼터 포지션을 형성해도 좋다.
(6) 반송부에 의해 동시 반송되는 트레이, 전자 부품의 수, 이것을 유지하는 유지부의 수는, 적어도 하나이면 되고, 상기한 실시형태에서 예시한 수에는 한정되지 않는다. 즉, 하나의 전자 부품이 순환하여 성막을 반복하는 양태여도 좋고, 2개 이상의 전자 부품이 순환하여 성막을 반복하는 양태여도 좋다.
(7) 에칭이나 애싱에 의한 세정이나 표면 처리는, 성막 포지션을 갖는 챔버와는 다른 챔버에서 행해도 좋으나, 공통의 챔버 내에 역스퍼터 포지션을 형성해도 좋다.
(8) 상기한 실시형태에서는, 회전 테이블(31)이 수평면 내에서 회전하는 예로 하고 있다. 단, 반송부의 회전면의 방향은, 특정한 방향에는 한정되지 않는다. 예컨대, 수직면 내에서 회전하는 회전면으로 할 수도 있다. 또한, 반송부가 갖는 반송 수단은, 회전 테이블에는 한정되지 않는다. 예컨대, 워크를 유지하는 유지부를 갖는 원통 형상의 부재가, 축을 중심으로 회전하는 회전체로 해도 좋다.
(9) 상기한 실시형태에서는, 성막 재료를 1종씩 선택적으로 퇴적시켜 성막하도록 하고 있다. 그러나, 본 발명은 이것에 한하는 것은 아니며, 성막 재료를 선택적으로 퇴적시킴으로써, 복수의 성막 재료의 층으로 이루어지는 막을 형성할 수 있으면 된다. 이 때문에, 2종 이상의 성막 재료를 동시에 퇴적시키도록 해도 좋다. 예컨대, 전자파 실드막을, Co, Zr, Nb의 합금으로 형성하는 경우가 있다. 이러한 경우에, 복수의 성막 처리부 중, Co를 성막 재료로 하는 성막 처리부와, Zr을 성막 재료로 하는 성막 처리부와 Nb를 성막 재료로 하는 성막 처리부를 동시에 선택하여 성막을 행하도록 해도 좋다.
그리고 이 경우, 원주의 궤적 중, 이들의 성막 중에 성막 포지션을 통과하는 궤적보다, 성막 중의 성막 포지션 이외의 부분을 통과하는 궤적 쪽이 길어지도록, 성막에 이용하는 성막 처리부를 선택하거나, 혹은, 성막 처리부를 구획하는 구획부의 배치를 설정하면 된다.
즉, 1종, 또는, 복수 종의 성막 처리부를 복수 개 선택하여 성막을 행하는 경우, 혹은 단일의 성막 처리부를 선택하여 성막을 행하는 경우의 어느 것에 있어서도, 원주의 궤적 중, 성막 중에 성막 포지션을 통과하는 궤적보다, 성막 중의 성막 포지션 이외의 부분을 통과하는 궤적 쪽이 길어지도록, 성막에 이용하는 성막 처리부를 선택하거나, 혹은, 성막 처리부를 구획하는 구획부의 배치를 설정하면 된다.
(10) 이상, 본 발명의 실시형태 및 각부의 변형예를 설명하였으나, 이 실시형태나 각부의 변형예는, 일례로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 전술한 이들 신규의 실시형태는, 그 외의 여러 가지 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 여러 가지 생략, 치환, 변경을 행할 수 있다. 이들 실시형태나 그 변형은, 발명의 범위나 요지에 포함되고, 특허청구의 범위에 기재된 발명에 포함된다.
10: 전자 부품 11, 11N: 소자
12, 12N: 패키지 12A: 밀봉체
13, 13N: 전자파 실드막 14: 기판
14A: 집합 기판 100: 연마 장치
110: 연마대 120: 연마부
121: 연마판 121a: 연마 패드
122: 축체 200: 분리 장치
210: 지지대 211: 유지부
211a: 버큠 구멍 211b: 홈
220: 절단부 221: 블레이드
222: 프레임 300: 성막 장치
20: 챔버 21: 진공실
22: 배기구 23: 배기부
24: 도입구 25: 가스 공급부
300: 반송부 31: 회전 테이블
32: 모터 33: 유지부
40, 40A∼40C: 성막 처리부 4: 스퍼터원
41, 41A, 41B: 타겟 42: 백킹 플레이트
43: 전극 5: 구획부
5a, 5b: 벽판 6: 전원부
60: 로드록부 70: 제어 장치
71: 기구 제어부 72: 전원 제어부
73: 기억부 74: 설정부
75: 입출력 제어부 76: 입력 장치
77: 출력 장치 C: 금형
E: 배기 EL: 전선
F: 프레임 L: 반송 경로
M, M1∼M3: 성막 포지션 G: 스퍼터 가스
P: 프로브 R: 합성 수지
S, ST: 기판 T: 테이프
Tr: 트레이 W: 배선

Claims (7)

  1. 밀봉재에 의해 소자를 밀봉한 패키지의 상부면에 두께(Te)가 0.5 ~ 9 ㎛ 인 전자파 실드막을 구비하는 전자 부품을 제조하는 전자 부품의 제조 장치로서,
    상기 패키지의 상부면의 거칠기 곡선 요소의 평균 높이(Rc)와 전자파 실드막의 두께(Te) 사이의 관계가 Rc≤2Te가 되도록, 상기 패키지의 상부면을 연마하는 연마 장치와,
    스퍼터 가스가 도입되는 용기인 챔버와, 상기 챔버 내에 설치되어 상기 전자 부품을 원주의 궤적으로 순환 반송하는 반송부와, 상기 반송부에 의해 순환 반송 되고 있는 상태의 상기 전자 부품에 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원을 가지며, 상기 스퍼터원에 의해 상기 전자 부품이 성막되는 성막 포지션으로서 구획하는 구획부를 갖는 복수의 성막 처리부를 갖고, 상기 개개의 전자 부품 패키지의 외표면에 스퍼터링에 의해 상기 전자파 실드막을 상기 두께(Te)로 형성하는 성막 장치
    를 구비하고,
    상기 성막 장치는, 상기 복수의 성막 처리부 중에서, 상기 원주의 궤적에서 성막 중의 성막 포지션을 통과하는 궤적의 길이보다 성막중의 성막 포지션 이외의 부분을 통과하는 궤적의 길이가 길어지도록, 선택된 성막 처리부를 이용하여 상기 전자파 실드막의 형성을 행하는 것
    을 특징으로 하는 전자 부품의 제조 장치.
  2. 밀봉재에 의해 소자를 밀봉한 패키지의 상부면에 두께(Te)가 0.5 ~ 9 ㎛ 인 전자파 실드막을 구비하는 전자 부품을 제조하는 전자 부품의 제조 장치로서,
    상기 밀봉재에 의해 복수의 소자가 밀봉된 밀봉체의 상부면의 거칠기 곡선 요소의 평균 높이(Rc)와 전자파 실드막의 두께(Te) 사이의 관계가 Rc≤2Te가 되도록, 상기 밀봉체의 상부면을 연마하는 연마 장치와,
    상기 밀봉체를 절단하는 것에 의해, 각 소자가 상기 밀봉재의 패키지에 의해 밀봉된 개개의 전자 부품으로 분리시키는 분리 장치와,
    스퍼터 가스가 도입되는 용기인 챔버와, 상기 챔버 내에 설치되어 상기 전자 부품을 원주의 궤적으로 순환 반송하는 반송부와, 상기 반송부에 의해 순환 반송되고 있는 상태의 상기 전자 부품에 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원을 가지며, 상기 스퍼터원에 의해 상기 전자 부품이 성막되는 성막 포지션으로서 구획하는 구획부를 갖는 복수의 성막 처리부를 갖고, 상기 개개의 전자 부품의 패키지의 외표면에 스퍼터링에 의해 상기 전자파 실드막을 상기 두께(Te)로 형성하는 성막 장치
    를 구비하며,
    상기 성막 장치는, 상기 복수의 성막 처리부 중에서, 상기 원주의 궤적에서 성막 중의 성막 포지션을 통과하는 궤적의 길이보다 성막 중의 성막 포지션 이외의 부분을 통과하는 궤적의 길이가 길어지도록, 선택된 성막 처리부를 이용하여 상기 전자파 실드막의 형성을 행하는 것
    을 특징으로 하는 전자 부품의 제조 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 성막 처리부는, 상이한 종류의 성막 재료를 성막하는 스퍼터원을 포함하고, 성막 재료를 1종씩 선택적으로 퇴적시킴으로써, 복수의 종류의 성막 재료의 층을 포함하는 상기 전자파 실드막을 형성하는 것
    을 특징으로 하는 전자 부품의 제조 장치.
  4. 밀봉재에 의해 소자를 밀봉한 패키지의 상부면에 두께(Te)가 0.5 ~ 9 ㎛ 인 전자파 실드막을 구비하는 전자 부품을 제조하는 전자 부품의 제조 방법으로서,
    연마 장치에 의해, 상기 패키지의 상부면의 거칠기 곡선 요소의 평균 높이(Rc)와 전자파 실드막의 두께(Te) 사이의 관계가 Rc≤2Te가 되도록, 상기 패키지의 상부면을 연마하고,
    스퍼터 가스가 도입되는 용기인 챔버와, 상기 챔버 내에 설치되어 상기 전자 부품을 원주의 궤적으로 순환 반송하는 반송부와, 상기 반송부에 의해 순환 반송 되고 있는 상태의 상기 전자 부품에 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원을 가지며, 상기 스퍼터원에 의해 상기 전자 부품이 성막되는 성막 포지션으로서 구획하는 구획부를 갖는 복수의 성막 처리부를 구비한 성막 장치에 의해, 상기 복수의 성막 처리부 중에서, 상기 원주의 궤적에서 성막 중의 성막 포지션을 통과하는 궤적의 길이보다 성막중의 성막 포지션 이외의 부분을 통과하는 궤적의 길이가 길어지도록, 선택된 성막 처리부를 이용하여 상기 패키지에 스퍼터링에 의해 상기 전자파 실드막을 상기 두께(Te)로 형성하는 것
    을 특징으로 하는 전자 부품의 제조 방법.
  5. 밀봉재에 의해 소자를 밀봉한 패키지의 상부면에 두께(Te)가 0.5 ~ 9 ㎛ 인 전자파 실드막을 구비하는 전자 부품을 제조하는 전자 부품의 제조 방법으로서,
    연마 장치에 의해, 상기 밀봉재에 의해 복수의 소자가 밀봉된 밀봉체의 상부면의 거칠기 곡선 요소의 평균 높이(Rc)와 전자파 실드막의 두께(Te) 사이의 관계가 Rc≤2Te가 되도록, 상기 밀봉체의 상부면을 연마하고,
    분리 장치에 의해, 상기 밀봉체를 절단함으로써 각 소자가 밀봉재의 패키지에 의해 밀봉된 개개의 전자 부품으로 분리시키고,
    스퍼터 가스가 도입되는 용기인 챔버와, 상기 챔버 내에 설치되어 상기 전자 부품을 원주의 궤적으로 순환 반송하는 반송부와, 상기 반송부에 의해 순환 반송되고 있는 상태의 상기 전자 부품에 스퍼터링에 의해 성막 재료를 퇴적시켜 성막하는 스퍼터원을 가지며, 상기 스퍼터원에 의해 상기 전자 부품이 성막되는 성막 포지션으로서 구획하는 구획부를 갖는 복수의 성막 처리부를 구비한 성막 장치에 의해, 상기 복수의 성막 처리부 중에서, 상기 원주의 궤적에서 성막 중의 성막 포지션을 통과하는 궤적의 길이보다 성막 중의 성막 포지션 이외의 부분을 통과하는 궤적의 길이가 길어지도록, 선택된 성막 처리부를 이용하여 상기 개개의 전자 부품의 패키지의 외표면에 스퍼터링에 의해 상기 전자파 실드막을 상기 두께(Te)로 형성하는 것
    을 특징으로 하는 전자 부품의 제조 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 복수의 성막 처리부가, 상이한 종류의 성막 재료를 퇴적시키는 스퍼터원을 포함하는 것인 상기 성막 장치에 의해,
    어떤 종류의 성막 재료를 성막하는 경우에도 상기 원주의 궤적에서 성막중의 성막 포지션을 통과하는 궤적보다 성막중의 성막 포지션 이외의 부분을 통과하는 궤적이 길어지도록, 상기 복수의 성막 처리부 중에서 성막에 이용하는 성막 처리부를 선택하고, 복수 종류의 성막 재료의 층을 포함하는 상기 전자파 실드막을 상기 두께(Te)로 형성하는 것
    을 특징으로 하는 전자 부품의 제조 방법.
  7. 삭제
KR1020170132716A 2016-10-13 2017-10-12 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법 KR101976274B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2016-201521 2016-10-13
JP2016201521 2016-10-13
JPJP-P-2017-180609 2017-09-20
JP2017180609A JP7039224B2 (ja) 2016-10-13 2017-09-20 電子部品の製造装置及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20180041074A KR20180041074A (ko) 2018-04-23
KR101976274B1 true KR101976274B1 (ko) 2019-05-07

Family

ID=61904245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170132716A KR101976274B1 (ko) 2016-10-13 2017-10-12 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법

Country Status (5)

Country Link
US (1) US10244670B2 (ko)
JP (1) JP7039224B2 (ko)
KR (1) KR101976274B1 (ko)
CN (1) CN107946286B (ko)
TW (1) TWI658562B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102399748B1 (ko) * 2018-10-01 2022-05-19 주식회사 테토스 입체형 대상물 표면의 금속막 증착 장치
WO2021054334A1 (ja) * 2019-09-19 2021-03-25 株式会社村田製作所 モジュール
JP7302457B2 (ja) * 2019-11-27 2023-07-04 トヨタ自動車株式会社 磁界シールド構造
CN111669926B (zh) * 2020-05-22 2021-09-17 台达电子企业管理（上海）有限公司 电磁场收发装置及无线充电装置
WO2023085110A1 (ja) * 2021-11-10 2023-05-19 株式会社村田製作所 モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109301A (ja) * 2013-12-03 2015-06-11 新光電気工業株式会社 電子装置及び電子装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635154B2 (en) * 2001-11-03 2003-10-21 Intevac, Inc. Method and apparatus for multi-target sputtering
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP4653418B2 (ja) 2004-05-17 2011-03-16 芝浦メカトロニクス株式会社 真空処理装置および光ディスクの製造方法
CN101617400A (zh) * 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR101171512B1 (ko) 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
WO2013035819A1 (ja) 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
US20160225733A1 (en) * 2013-11-26 2016-08-04 Diodes Incorporation Chip Scale Package
JP6091460B2 (ja) * 2014-04-11 2017-03-08 シマネ益田電子株式会社 電子部品の製造方法
TWI591790B (zh) * 2014-06-23 2017-07-11 綠點高新科技股份有限公司 於電子元件上製作電磁波干擾之遮蔽層的方法
KR20160001853A (ko) 2014-06-27 2016-01-07 주식회사 에이피씨티 전자부품의 전자파 차폐층 형성방법
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
JP6539281B2 (ja) * 2014-09-02 2019-07-03 三井金属鉱業株式会社 黒色化表面処理銅箔及びキャリア箔付銅箔
JP6411975B2 (ja) * 2014-09-30 2018-10-24 芝浦メカトロニクス株式会社 成膜装置及び成膜基板製造方法
JPWO2016092692A1 (ja) * 2014-12-12 2017-04-27 株式会社メイコー モールド回路モジュール及びその製造方法
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
JP2016162964A (ja) * 2015-03-04 2016-09-05 ローム株式会社 半導体装置の製造方法および半導体装置
KR102377472B1 (ko) * 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109301A (ja) * 2013-12-03 2015-06-11 新光電気工業株式会社 電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
TWI658562B (zh) 2019-05-01
TW201814875A (zh) 2018-04-16
KR20180041074A (ko) 2018-04-23
CN107946286B (zh) 2020-08-11
US20180110162A1 (en) 2018-04-19
CN107946286A (zh) 2018-04-20
JP7039224B2 (ja) 2022-03-22
JP2018064089A (ja) 2018-04-19
US10244670B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
KR101976274B1 (ko) 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법
KR101971343B1 (ko) 성막 장치, 성막 제품의 제조 방법 및 전자 부품의 제조 방법
KR102032307B1 (ko) 성막 장치
TWI772769B (zh) 成膜裝置
JP2023133417A (ja) 成膜装置
US10633736B2 (en) Film formation apparatus
KR101841034B1 (ko) 프로세스 챔버가 구비된 플라즈마 장치
US11710707B2 (en) Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
JP7012475B2 (ja) 電子部品の製造装置及び電子部品の製造方法
JP6067210B2 (ja) プラズマ処理装置
JP2021155847A (ja) 電磁波減衰体、電子装置、成膜装置及び成膜方法
JP2023090649A (ja) プロセスガス供給ユニットおよびそれを含む基板処理装置
JP2023051116A (ja) 成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant