KR101662069B1 - 반도체 패키지의 전자파 차폐막 형성 방법 - Google Patents

반도체 패키지의 전자파 차폐막 형성 방법 Download PDF

Info

Publication number
KR101662069B1
KR101662069B1 KR1020150132261A KR20150132261A KR101662069B1 KR 101662069 B1 KR101662069 B1 KR 101662069B1 KR 1020150132261 A KR1020150132261 A KR 1020150132261A KR 20150132261 A KR20150132261 A KR 20150132261A KR 101662069 B1 KR101662069 B1 KR 101662069B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
adhesive
adhesive material
solder ball
pressing
Prior art date
Application number
KR1020150132261A
Other languages
English (en)
Inventor
김창수
김봉석
이민진
김종운
문종욱
Original Assignee
(주) 씨앤아이테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 씨앤아이테크놀로지 filed Critical (주) 씨앤아이테크놀로지
Priority to KR1020150132261A priority Critical patent/KR101662069B1/ko
Application granted granted Critical
Publication of KR101662069B1 publication Critical patent/KR101662069B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 전자파 차폐막(EMI shielding)을 형성하기 위한 반도체 패키지의 스퍼터링 증착공정에서, 반도체 패키지의 하면(Bottom side)을 밀착시키기 위해 반도체 패키지의 하면의 솔더볼이나 돌출 랜드의 전부 또는 일부를 접착재의 표면이나 접착재 상에 형성된 포켓에 함몰시키고 반도체 패키지의 상면에 스퍼터링을 실시하는 것을 특징으 한다. 이에 따라. 반도체 패키지 코팅 시 증착 오염이 발생되는 것을 원천적으로 방지할 수 있다.

Description

반도체 패키지의 전자파 차폐막 형성 방법{ELETROMAGNETIC INTERFERENCE SHIELDING METHOD OF SEMICONDUCTOR PACKAGES}
본 발명은 반도체 패키지에 전자파 차폐막을 형성하는 기술에 관한 것으로, 특히 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 전자파 차폐막(EMI shielding)을 형성하기 위한 스퍼터링 증착공정을 수행할 때 증착 오염이 발생되는 것을 원천적으로 방지할 수 있도록 반도체 패키지의 하면(Bottom side)을 밀착시킬 때 반도체 패키지의 하면의 솔더볼이나 돌출 랜드의 전부 또는 일부를 접착재(接着材)의 표면이나 포켓에 함몰시킨 상태에서 반도체 패키지의 상면 및 측면에 스퍼터링을 실시할 수 있도록 한 반도체 패키지의 전자파 차폐막 형성 방법에 관한 것이다.
최근 들어, 반도체 제조기술은 고집적, 박형, 소형화 추세로 발전되고 있으며 고집적화된 반도체 소자로서 다양한 형태가 있는데 그 중에 대표적인 것이 반도체 패키지이다.
반도체 패키지는 스마트폰, 디스플레이, 가전기기, 자동차, 산업기기 및 의료기기 등 다양한 분야에 적용되고 있는데, 다기능, 네트워크, 고용량 및 고속화 요구에 따라 전자기파의 방출량이 증가되고 고주파화로 인하여 전자파 차폐의 중요성이 더욱 커지고 있다. 이에 부응하여, 전자파 차폐를 위한 대책들이 다양하게 제안되고 있는데 대표적인 대책으로써, 막질이 우수하여 종래의 제안방식 대비 1/5~1/10 이하의 두께로도 전자파 차폐기능이 동등하거나 우수하고 패키지 몰드와 밀착력이 뛰어나며 환경 문제에도 우수하고 균일한 막을 형성하는 스퍼터링 방식의 전자파 차폐막이 대두되고 있다.
반도체 패키지에는 주기판(主基板)의 전극과 접촉할 수 있도록 하면에 랜드(land) 형태의 금속전극을 구비한 LGA(Land Grid Array) 패키지, 하면에 솔더볼(solderball)을 구비한 BGA(Ball Grid Array) 패키지가 있다. 이러한 반도체 패키지를 생산함에 있어서 제품의 품질 향상, 생산수율 향상 및 능률 증대를 위한 연구 개발이 활발하게 이루어지고 있다.
반도체 패키지를 제조하는데 있어서 스퍼터링은 필수적인 공정 중 하나인데, 종래의 스퍼터링 증착 공정에서는 프레임(frame)의 하면에 접착성 테이프를 붙이고 그 위에 반도체 패키지를 로딩(loading)한 후 하면과 밀착시키기 위해 롤러로 밀어서 부착시키는 방식이 주로 이용되고 있다.
그러나, 이와 같은 종래 기술에 의한 반도체 패키지의 전자파 차폐막 형성 방법에서는 접착성 테이프와 반도체 패키지의 하면 사이에 들뜸(gap) 현상이 많이 발생되고 하면의 밀착을 위해 롤러로 밀어서 패키지의 손상이 초래되며, 이로 인하여 반도체 패키지의 하면에 증착 오염이 발생되고 반도체 패키지의 품질이 나빠지며 수율이 떨어지는 등의 문제점이 있다. 더욱이, 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 적용시에는 반도체 패키지의 하면과의 밀착이 더욱 어렵게 되고, 이를 극복하기 위해 테이프에 포켓(pocket)을 만들어 솔더볼이나 돌출 랜드를 끼워 넣는 방법이 시도되고 있으나 접착면에 틈새가 발생되어 접착력이 떨어지는 문제가 있으며, 반도체 패키지를 정확하게 포켓에 삽입하기가 어렵고 포켓의 형상이 정확하지 않으면 완전하게 밀착하는 것이 어려워 오염의 원인이 되며 정밀 로딩과 완전한 밀착을 위해 공정시간이 길어져 생산성이 저하되고 투입공수가 들어나는 문제점이 있었다.
또한, 최근에는 반도체 패키지의 품질 규격이 엄격하고 까다로워 종래의 기술로 이와 같은 품질규격을 만족시키는데 어려움이 있다.
본 발명이 해결하고자 하는 과제는 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 전자파 차폐막(EMI shielding)을 형성하기 위한 반도체 패키지의 스퍼터링 증착공정에서, 반도체 패키지의 하면(Bottom side)을 밀착시키기 위해 반도체 패키지의 하면의 솔더볼이나 돌출 랜드의 전부 또는 일부를 접착재의 표면이나 포켓에 함몰시키고 반도체 패키지의 상면에 스퍼터링을 실시하여 증착 오염이 발생되는 것을 원천적으로 방지할 수 있도록 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법은, (a) 접착성질을 갖는 접착재를 준비하는 단계; (b) 상기 접착재에 반도체 패키지를 로딩하는 단계; (c) 상기 반도체 패키지의 하면을 상기 접착재에 밀착시키는 단계; (d) 상기 접착재에 밀착된 반도체 패키지를 코팅처리하는 단계; (e) 상기 접착재로부터 반도체 패키지를 언로딩하는 단계; 및 (f) 상기 반도체 패키지가 언로딩된 접착재를 제거하는 단계를 포함한다.
상기 (a) 단계에서의 접착재는 접착테이프, 액상 점착제 및 점착시트 중에서 어느 하나인 것을 특징으로 한다.
상기 (a) 단계에서의 접착재는 프레임이나 트레이에 부착되는 것을 특징으로 한다.
상기 (a) 단계는 상기 접착재에 미리 설정된 간격으로 복수 개의 포켓을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 포켓은 레이저, 타발기 및 스탬프 중에서 어느 하나를 이용하여 형성되는 것을 특징으로 한다.
상기 (b) 단계는 상기 접착재에 반도체 패키지를 로딩할 때 미리 설정된 간격으로 로딩하는 것을 특징으로 한다.
상기 (b) 단계는 상기 반도체 패키지의 하면에 형성된 모든 솔더볼이 평면의 접착재에 함몰되거나, 모든 솔더볼이 상기 포켓 영역내에 그대로 끼워지게 하거나, 최외곽의 솔더볼은 상기 포켓의 벽면 주변에 함몰되고 나머지의 솔더볼은 상기 포켓 영역내에 그대로 끼워지게 하는 단계를 포함하는 것을 특징으로 한다.
상기 (b) 단계는 상기 반도체 패키지의 하면에 형성된 모든 돌출랜드가 평면의 접착재에 함몰되거나, 모든 돌출랜드가 상기 포켓 영역내에 그대로 끼워지게 하거나, 최외곽의 돌출랜드는 상기 포켓의 벽면 주변에 함몰되고 나머지의 돌출랜드는 상기 포켓 영역내에 그대로 끼워지게 하는 단계를 포함하는 것을 특징으로 한다.
상기 (c) 단계는 누름판으로 상기 반도체 패키지의 상부를 눌러주는 단계; 로딩 시 피커로 상기 반도체 패키지의 상부를 눌러주는 단계; 상기 반도체 패키지의 상부에 가압하는 단계; 및 진공흡착 기구를 이용하여 상기 반도체 패키지의 하부 영역에 대하여 진공흡착하는 단계 중에서 어느 하나를 포함하는 것을 특징으로 한다.
상기 (c) 단계는 상기 반도체 패키지를 누름판이나 누름 장치를 사용하여 눌러주면서 경화하여 밀착시키는 단계를 포함하는 것을 특징으로 한다.
상기 (c) 단계는 상기 반도체 패키지가 상기 접착재에 로딩된 상태로 진공챔버에 투입하여 상기 반도체 패키지의 하부면과 상기 접착재의 표면 사이의 공간이나, 포켓을 진공상태로 만든 후 진공상태를 해제할 때 상기 반도체 패키지가 압력차에 의해 밀착되게 하는 단계를 포함하는 것을 특징으로 한다.
상기 (c) 단계는 상기 반도체 패키지가 상기 접착재에 로딩된 상태로 진공챔버에 투입한 후 에어건을 이용하여 상기 반도체 패키지를 가압하여 밀착하는 단계를 포함하는 것을 특징으로 한다.
상기 (c) 단계는 상기 접착재에 상기 반도체 패키지를 피크로 로딩하면서 상기 반도체 패키지의 상부를 눌러서 상기 접착재와 반도체 패키지가 밀착되도록 하는 단계를 포함하는 것을 특징으로 한다.
상기 (d) 단계는 스퍼터링 공정, 스프레이 공정 및 무전해도금 공정 중에서 어느 하나의 공정이 이용되는 것을 특징으로 한다.
상기 (e) 단계는 상기 반도체 패키지를 피커 또는 이젝트 핀을 이용하여 들어올리는 단계를 포함하는 것을 특징으로 한다.
상기 (f) 단계는 공기, 제거칼 및 스퀴즈 중에서 어느 하나 이상을 이용하여 상기 접착재를 제거하는 것을 특징으로 한다.
본 발명은 솔더볼(solderball)이 있는 BGA(Ball Grid Array) 타입 또는 돌출 랜드(Land)가 있는 LGA(Land Grid Array) 타입의 반도체 패키지에 전자파 차폐막(EMI shielding)을 형성하기 위한 반도체 패키지의 스퍼터링 증착공정을 수행할 때, 반도체 패키지의 하면(Bottom side)을 밀착시키기 위해 반도체 패키지의 하면의 솔더볼이나 돌출 랜드의 전부 또는 일부를 접착재의 표면이나 포켓에 함몰시킨 상태에서 반도체 패키지의 상면에 스퍼터링을 실시하여 증착오염을 방지할 수 있는 효과가 있다.
특히, 밀착력을 높이기 위해 누름판, 로딩시의 피커, 상부 가압이나 대기압과 진공압력을 이용함으로써, 반도체 패키지와 접착재가 완전하게 밀착된 상태로 유지되어 증착 오염이 발생되는 것을 원천적으로 방지할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법에 대한 처리 순서도이다.
도 2a의 (a) 내지 (d)는 접착재 준비단계의 제1 실시예를 나타낸 것이다.
도 2b의 (a) 내지 (b)는 접착재 준비단계의 제2 실시예를 나타낸 것이다.
도 2c의 (a) 내지 (b)는 접착재 준비단계의 제3 실시예를 나타낸 것이다.
도 3a의 (a) 내지 (d)는 반도체 패키지를 접착테이프에 로딩하는 단계에 대한 실시예를 나타낸 것이다.
도 3b의 (a) 내지 (c)는 반도체 패키지를 액상점착제에 로딩하는 단계에 대한 실시예를 나타낸 것이다.
도 3c의 (a) 내지 (c)는 반도체 패키지를 점착시트에 로딩하는 단계에 대한 실시예를 나타낸 것이다.
도 4a의 (a) 내지 (d)는 반도체 패키지를 접착테이프에 밀착시키는 단계에 대한 실시예를 나타낸 것이다.
도 4b의 (a) 내지 (c)는 반도체 패키지를 액상점착제에 밀착시키는 단계에 대한 실시예를 나타낸 것이다.
도 4c의 (a) 내지 (c)는 반도체 패키지를 점착시트에 밀착시키는 단계에 대한 실시예를 나타낸 것이다.
도 5의 (a) 내지 (c)는 반도체 패키지 밀착단계에 의해 반도체 패키지가 액상점착제에 밀착된 것을 나타낸 것이다.
도 6은 반도체 패키지 밀착단계에 의해 반도체 패키지가 액상점착제에 밀착된 것을 나타낸 사시도이다.
도 7의 (a) 내지 (c)는 반도체 패키지 밀착단계에서 반도체 패키지를 밀착시키기 위해 사용되는 누름판의 구현예를 나타낸 것이다.
도 8은 반도체 패키지의 표면을 코팅처리하는 단계를 나타낸 단면도이다.
도 9는 반도체 패키지의 언로딩 단계를 나타낸 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법에 대한 처리 순서도로서 이에 도시한 바와 같이, 접착성질을 갖는 접착재를 준비하는 접착재 준비단계(S110), 상기 접착재에 반도체 패키지를 로딩하는 반도체 패키지 로딩단계(S120), 상기 반도체 패키지의 하면을 상기 접착재에 밀착시키는 반도체 패키지 밀착단계(S130), 상기 반도체 패키지를 코팅처리하는 반도체 패키지 코팅단계(S140), 상기 접착재로부터 반도체 패키지를 언로딩하는 반도체 패키지 언로딩단계(S150) 및 상기 반도체 패키지가 언로딩된 접착재를 제거하는 접착재 제거단계(S160)를 포함한다.
접착재 준비단계(S110)는 접착성질을 갖는 접착재를 준비하는 단계로서 도 2를 참조하여 설명하면 다음과 같다.
도 2a는 상기 접착재 준비단계(S110)의 제1 실시예를 나타낸 것이다. 먼저 도 2a의 (a)에서와 같이 원형 또는 사각형 구조의 프레임(211)의 하부에 접착테이프(212)를 부착한다. 상기 접착테이프(212)는 접착제(212a) 및 필름(212b)으로 이루어진다.
이에 대한 실시예로써, 하면의 랜드 단차가 50um 이내로 적은 LGA 반도체 패키지 또는 솔더볼의 높이가 50um 이내의 BGA 타입의 반도체 패키지에 적용할 수 있다. 또한, 상기 접착제(212a)의 높이가 LGA 돌출 랜드 또는 BGA 솔더볼을 함몰할 수 있게 준비할 수도 있다. 이때, 프레임(211)의 하면에 접착제(212a)와 필름(213b)이 적층된 구조의 접착테이프(212)가 접착된다.
상기의 실시예와 같이 프레임(211)에 접착테이프(212)를 부착하는 위치는 특별하게 한정되지 않는다. 예를 들어, 상기 프레임(211)의 상면에 상기 접착테이프(212)가 접착될 수 있다.
도 2a의 (b)에서와 같이 접착테이프(212)에 미리 설정된 간격으로 복수 개의 포켓(213)을 형성한다. 상기 미리 설정된 간격이란 설계상에서 설정된 간격을 의미한다. 여기서, 상기 포켓(213)의 개수 또한 특별하게 한정되지 않으며, 필요에 따라 레이저, 타발기, 칼금형, 스탬프, 양각이나 음각형태의 금형 중에서 어느 하나를 이용하여 필요한 개수만큼 형성할 수 있다.
또한, 상기 포켓(213)의 깊이는 특별하게 한정되지 않으나 본 실시예에서는 솔더볼이나 돌출 랜드가 닿지않는 깊이로 형성하였다. 이에 대한 예로써, 포켓(213)의 깊이는 도 2 a의 (b)와 같이 접착제(212a)의 두께 내에서 미리 설정된 깊이로 형성하거나, 도 2a의 (c)와 같이 접착제(212a)를 관통하여 필름(212b)의 상면에 이르는 깊이로 형성하거나, 도 2a의 (d)와 같이 접착테이프(212)의 접착제(212a) 및 필름(212b)을 모두 관통하는 깊이로 형성하였다.
도 2b는 상기 접착재 준비단계(S110)의 제2 실시예를 나타낸 것이다. 먼저 도 2b의 (a)에서와 같이 평탄한 트레이(221)의 상부에 일정 두께의 액상점착제(222)를 도포한다. 또한, 도 2b의 (b)와 같이 상기 액상점착제(222)상에서 미리 설정된 간격으로 복수 개의 포켓(223)을 형성하게 되는데, 이때 스탬프나 레이저를 이용할 수 있다. 상기 포겟(223)을 형성하기 전에 액상점착제(222)에 일정 시간동안 일정 온도의 열을(예로써, 90도의 열을 15분간 가열) 가하여 반경화 상태로 만들면 포켓(223)을 형성하기가 용이해 진다.
도 2c는 상기 접착재 준비단계(S110)의 제3 실시예를 나타낸 것이다. 먼저 도 2c의 (a)에서와 같이 트레이(231)의 상부에 일정 두께의 점착시트(adhesive sheet)(232)를 부착 도포한다. 이어서, 도 2b의 (b)와 같이 상기 점착시트(232)상에서 미리 설정된 간격으로 복수 개의 포켓(233)을 형성한다. 여기서, 상기 포켓(233)을 형성할 때 스탬프나 레이저를 이용할 수 있다.
반도체 패키지 로딩단계(S120)는 접착재에 반도체 패키지를 로딩하는 단계로서 도 3을 참조하여 설명하면 다음과 같다. 여기서, 반도체 패키지를 로딩하는 방법은 접착테이프에 로딩하는 방법, 액상점착제에 로딩하는 방법 및 점착시트에 로딩하는 방법이 있을 수 있다. 또한, 여기서, 반도체 패키지는 하면에 솔더볼(solderball)을 구비한 BGA(Ball Grid Array) 타입의 반도체 패키지인 것을 예로 하여 설명한다. 하지만, 본 발명에 적용되는 반도체 패키지가 이에 한정되는 것이 아니라 다른 반도체 패키지 예를 들어 랜드의 단차가 큰 돌출 랜드 LGA(LGA : Land Grid Array) 타입의 반도체 패키지 또는 랜드의 단차가 거의 없는 LGA 타입의 반도체 패키지를 포함할 수 있다.
상기 반도체 패키지를 접착테이프에 로딩하는 방법은 다음과 같이 세 가지가 있을 수 있다.
첫 번째 방법으로써, 도 3a의 (a)에서와 같이 접착테이프(212)의 상부에 반도체 패키지(214)를 미리 설정된 간격으로 로딩한다.
두 번째 방법으로써, 도 3a의 (b1),(c1),(d1)에서와 같이 접착테이프(212)상에 형성된 각 포켓(213)의 영역 내에 솔더볼(215)이 위치하도록 반도체 패키지(214)를 로딩한다.
세 번째 방법으로써, 도 3a의 (b2),(c2),(d2)에서와 같이 접착테이프(212)상에 형성된 각 포켓(213)에 반도체 패키지(214)를 로딩하되, 반도체 패키지(214)의 최외각의 솔더볼(215)은 포켓(213)의 가장자리 상부에 위치하고 나머지의 솔더볼(215)은 포켓(213)의 영역 내에 위치하도록 각각의 반도체 패키지(214)를 로딩한다.
상기 반도체 패키지를 액상점착제에 로딩하는 방법은 다음과 같이 세 가지가 있을 수 있다.
첫 번째 방법으로써, 도 3b의 (a)에서와 같이 액상점착제(222)의 상부에 반도체 패키지(214)를 미리 설정된 간격으로 로딩한다.
두 번째 방법으로써, 도 3b의 (b)에서와 같이 액상점착제(222)에 형성된 각 포켓(223)의 영역 내에 솔더볼(215)이 위치하도록 반도체 패키지(214)를 로딩한다.
세 번째 방법으로써, 도 3b의 (c)에서와 같이 액상점착제(222)에 형성된 각 포켓(223)의 대향 위치로 반도체 패키지(214)를 로딩하되, 반도체 패키지(214)의 최외각의 솔더볼(215)은 포켓(223)의 가장자리 상부에 위치하고 나머지의 솔더볼(215)은 포켓(223)의 영역 내에 위치하도록 각각의 반도체 패키지(214)를 로딩한다.
상기 반도체 패키지를 점착시트에 로딩하는 방법은 다음과 같이 세 가지가 있을 수 있다.
첫 번째 방법으로써, 도 3c의 (a)에서와 같이 점착시트(232)의 상부에 반도체 패키지(214)를 미리 설정된 간격으로 로딩한다.
두 번째 방법으로써, 도 3c의 (b)에서와 같이 점착시트(232)에 형성된 각 포켓(233)의 영역 내에 솔더볼(215)이 위치하도록 반도체 패키지(214)를 로딩한다.
세 번째 방법으로써, 도 3c의 (c)에서와 같이 점착시트(232)에 형성된 각 포켓(233)의 대향 위치로 반도체 패키지(214)를 로딩하되, 반도체 패키지(214)의 최외각의 솔더볼(215)은 포켓(233)의 가장자리 상부에 위치하고 나머지의 솔더볼(215)은 포켓(233)의 영역 내에 위치하도록 각각의 반도체 패키지(214)를 로딩한다.
반도체 패키지 밀착단계(S130)는 반도체 패키지를 접착재에 밀착시켜 반도체 패키지가 접착재에 의해 고정되도록 하는 단계로서 도 4를 참조하여 설명하면 다음과 같다. 여기서, 반도체 패키지를 밀착시키는 방법은 접착테이프에 밀착시키는 방법, 액상점착제에 밀착시키는 방법 및 점착시트에 밀착시키는 방법이 있을 수 있다.
상기 반도체 패키지를 접착테이프에 밀착시키는 방법은 다음과 같이 세 가지가 있을 수 있다.
첫 번째의 밀착방법을 도 4a의 (a)를 참조하여 설명하면, 상기 도 3a의 (a)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 솔더볼(215)이 접착테이프(212)에 함몰되어 반도체 패키지(214)의 하면이 접착테이프(212)와 밀착되게 한다. 이 때 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 작은 LGA 타입의 반도체 패키지 또는 솔더볼(215)의 높이가 낮은 BGA 타입의 반도체 패키지가 될 수 있다. 실시예로 솔더볼(215)의 높이가 50um 이내의 반도체 패키지(214)가 적용될 수 있다. 여기서, 솔더볼(215)의 갯수나 배치 조밀도, 반도체 패키지(214) 하면의 면적, 솔더볼의 반경사이즈 등 종합적인 상황을 고려하여 솔더볼(215)의 높이는 50um가 바람직하지만 이것으로 한정되는 것은 아니다.
두 번째의 밀착방법을 도 4a의 (b1),(C1),(d1)을 참조하여 설명하면, 상기 도 3a의 (b1),(C1),(d1)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 솔더볼(215)이 모두 각각의 포켓(213)에 끼워지게 하여 반도체 패키지(214)의 하면의 가장자리 부분이 접착테이프(212)와 밀착되게 한다. 이 때 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 큰 LGA 타입의 반도체 패키지 또는 솔더볼(215)의 높이가 높은 BGA 타입의 반도체 패키지 또는 가장자리와 솔더볼(215)간에 일정한 거리가 유지되어 접착테이프(212)와 밀착력을 확보할 수 있는 타입의 반도체 패키지가 될 수 있다. 실시예로써, 솔더볼(215)의 높이가 50um 이내이고 가장자리와 솔더볼(215)간의 거리가 150um 이상인 반도체 패키지가 될 수 있다. 여기서, 솔더볼(215)의 갯수나 배치 조밀도, 반도체 패키지(214) 하면의 면적, 솔더볼(215)의 반경사이즈, 솔더볼(215)과 가장자리 거리 등 종합적인 상황을 고려하여 솔더볼(215)의 높이는 50um가 바람직하다. 그러나, 상기 거리가 150um로 고정되고, 상기 높이가 50um로 고정되는 것은 아니다.
세 번째의 밀착방법을 도 4a의 (b2),(C2),(d2)를 참조하여 설명하면, 상기 도 3a의 (b2),(C2),(d2)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 각 반도체 패키지(214)의 최외곽에 위치한 솔더볼(215)은 상기 포켓(213)의 가장자리 상부로부터 접착제(212a)에 함몰되고, 나머지의 솔더볼(215)은 각각의 포켓(213)의 영역내에 그대로 끼워져 반도체 패키지(214)의 하면에 형성된 솔더볼이 접착테이프(212)와 밀착되게 한다. 이 때 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 큰 LGA 타입의 반도체 패키지 또는 솔더볼(215)의 높이가 높은 BGA 타입의 반도체 패키지 또는 가장자리와 솔더볼간의 거리가 일정 거리보다 짧아 접착테이프(212)와 밀착이 어려운 경우에 적용될 수 있다. 실시예로써, 솔더볼(215)의 높이가 50um 이상이고 가장자리와 솔더볼(215)간의 거리가 150um 이내인 반도체 패키지(214)에 적용될 수 있다. 여기서, 솔더볼(215)의 갯수나 배치 조밀도, 패키지 하면의 면적, 솔더볼(215)의 반경사이즈, 솔더볼(215)과 가장자리 거리 등 종합적인 상황을 고려하여 솔더볼(215)의 높이는 50um이고 가장자리와 거리가 150um인 것이 바람직하지만 이것으로 한정되는 것은 아니다.
상기 반도체 패키지를 액상점착제에 밀착시키는 방법은 다음과 같이 세 가지가 있을 수 있다.
첫 번째 방법을 도 4b의 (a)를 참조하여 설명하면, 상기 도 3b의 (a)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 솔더볼(215)이 액상점착제(222)에 함몰되게 한다. 이 때 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 작은 LGA 타입의 반도체 패키지 또는 솔더볼(215)의 높이가 낮은 BGA 타입의 반도체가 될 수 있다. 실시예로써, 솔더볼(215)의 높이가 50um 이내의 반도체 패키지가 적용될 수 있다. 여기서, 솔더볼(215)의 갯수나 배치 조밀도, 패키지 하면의 면적, 솔더볼(215)의 반경사이즈 등 종합적인 상황을 고려하여 솔더볼(215)의 높이가 50um인 것이 바람직하지만 이것으로 한정되는 것은 아니다.
두 번째 방법을 도 4b의 (b)를 참조하여 설명하면, 상기 도 3b의 (b)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 각각의 반도체 패키지(214)에 형성된 모든 솔더볼(215)이 액상점착제(222)에 형성된 각각의 포켓(223)의 영역 내에 모두 끼워지게하여 상기 반도체 패키지(214)의 하면의 가장자리가 액상점착제(222)와 밀착되게 한다. 이 때, 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 큰 LGA 타입의 반도체 패키지 또는 솔더볼(215)의 높이가 높은 BGA 타입의 반도체 패키지가 될 수 있다. 그리고, 반도체 패키지(214)의 가장자리와 솔더볼(215)간의 거리가 일정 거리로 유지되어 액상점착제(222)와 밀착력이 확보되도록 하는 것이 바람직하다. 이에 대한 실시예로써 솔더볼(215)의 높이가 50um 이상이고 가장자리와 솔더볼(215)간의 거리가 150um 이상인 반도체 패키지(214)에 적용될 수 있다. 여기서, 솔더볼(215)의 갯수나 배치 조밀도, 패키지 하면의 면적, 솔더볼(215)의 반경사이즈, 솔더볼(215)과 가장자리 거리 등 종합적인 상황을 고려하여 솔더볼(215)의 높이는 50um이고 가장자리와 거리가 150um인 것이 바람직하지만 이것으로 한정되는 것은 아니다.
세 번째 방법을 도 4b의 (C)를 참조하여 설명하면, 상기 도 3b의 (c)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 각 반도체 패키지(214)의 최외곽에 위치한 솔더볼(215)은 액상점착제(222)에 형성된 각 포켓(223)의 가장자리 상부로부터 액상점착제(222)에 함몰되어 상기 반도체 패키지(214)의 가장자리가 액상점착제(222)와 밀착되게 하고, 나머지의 솔더볼(215)은 각각의 포켓(233)의 영역내에 그대로 끼워지게 한다. 이 때 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 큰 LGA 타입의 반도체 패키지 또는 솔더볼(216)의 높이가 높은 BGA 타입의 반도체 패키지가 될 수 있다. 그리고 타입의 반도체 패패키지(214) 가장자리와 솔더볼(215)간의 거리가 일정 거리보다 짧아 액상점착제(222)와 밀착이 어려운 경우에 적용될 수 있다. 실시예로써 솔더볼(215)의 높이가 50um 이상이고 가장자리와 솔더볼간의 거리가 150um 이내인 반도체 패키지에 적용될 수 있다. 여기서, 솔더볼(216)의 갯수나 배치 조밀도, 패키지 하면의 면적, 솔더볼(215)의 반경사이즈, 솔더볼(215)과 가장자리와의 거리 등 종합적인 상황을 고려하여 솔더볼(215)의 높이가 50um이고 가장자리와의 거리가 150um인 것이 바람직하지만 이것으로 한정되는 것은 아니다.
상기 반도체 패키지를 점착시트에 밀착시키는 방법은 다음과 같이 세 가지가 있을 수 있다.
첫 번째의 밀착방법을 도 4c의 (a)를 참조하여 설명하면, 상기 도 4c의 (a)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 솔더볼(215)이 점착시트(232)에 함몰되게 한다. 이 때 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 작은 LGA 패키지 또는 솔더볼(216)의 높이가 낮은 BGA 타입의 반도체 패키지일 수 있다. 실시예로써, 솔더볼(215)의 높이가 50um 이내의 반도체 패키지가 적용될 수 있다. 여기서, 솔더볼(215)의 갯수나 배치 조밀도, 반도체 패키지 하면의 면적, 솔더볼(215)의 반경사이즈 등 종합적인 상황을 고려하여 솔더볼(215)의 높이는 50um인 것이 바람직하지만 이것으로 한정되는 것은 아니다.
두 번째의 밀착방법을 도 4c의 (b)를 참조하여 설명하면, 상기 도 3c의 (b)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 솔더볼(215)이 점착시트(232)에 형성된 각각의 포켓(233)의 영역내에 모두 끼워지게하여 상기 솔더볼(215)의 하면이 점착시트(232)와 밀착되게 한다. 이 때 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 큰 LGA 타입의 반도체 패키지 또는 솔더볼(215)의 높이가 높은 BGA 타입의 반도체 패키지가 될 수 있다. 그리고 가장자리와 솔더볼(215)간의 거리가 일정 거리로 유지되어 점착시트(232)와 밀착력을 확보할 수 있는 경우에 적용될 수 있다. 실시예로써, 솔더볼(215)의 높이가 50um 이상이고 가장자리와 솔더볼(215)간의 거리가 150um 이상인 반도체 패키지(214)에 적용될 수 있다. 여기서, 솔더볼(215)의 갯수나 배치 조밀도, 반도체 패키지(214) 하면의 면적, 솔더볼(215)의 반경사이즈, 솔더볼(215)과 가장자리간의 거리 등 종합적인 상황을 고려하여 솔더볼(215)의 높이 50um이고 가장자리와의 거리가 150um인 것이 바람직하지만 이것으로 한정되는 것은 아니다.
세 번째의 밀착방법을 도 4c의 (c)를 참조하여 설명하면, 상기 도 3c의 (c)에서와 같이 반도체 패키지(214)가 로딩된 상태에서, 상기 반도체 패키지(214)의 상부에 누름판(216)을 올려놓고 그 누름판(216)을 눌러서 각 반도체 패키지(214)의 최외곽에 위치한 솔더볼(215)은 점착시트(232)에 형성된 각 포켓(233)의 가장자리상부로부터 점착시트(232)에 함몰되고, 나머지의 솔더볼(215)은 각각의 포켓(233)의 영역내에 그대로 끼워지게 한다. 이 때, 적용되는 반도체 패키지(214)는 돌출 랜드의 단차가 큰 LGA 타입의 반도체 패키지 또는 솔더볼(215)의 높이가 높은 BGA 타입의 반도체 패키지가 될 수 있다. 그리고 반도체 패키지(214)의 가장자리와 솔더볼(215)간의 거리가 일정치보다 짧아 점착시트(232)와 밀착이 어려운 경우에 적용될 수 있다. 실시예로 솔더볼(215)의 높이가 50um 이상이고 반도체 패키지(214)의 가장자리와 솔더볼(215)간의 거리가 150um 이내인 반도체 패키지(214)에 적용될 수 있다. 여기서 솔더볼(215)의 갯수나 배치 조밀도, 패키지 하면의 면적, 솔더볼(215)의 반경사이즈, 솔더볼(215)과 가장자리와의 거리 등 종합적인 상황을 고려하여 솔더볼(215)의 높이는 50um이고 가장자리와 거리는 150um인 것이 바람직하지만 이것으로 한정되는 것은 아니다.
상기와 같이 모든 솔더볼(215)이 접착테이프(212) 또는 액상점착제(221) 또는 점착시트(232)에 그대로 함몰되거나, 모든 솔더볼(215)이 접착테이프(212) 또는 액상점착제(221) 또는 점착시트(232)에 각기 형성된 포켓(213),(223),(233)의 영역내에 그대로 끼워지거나, 최외곽의 솔더볼(215)은 포켓(213),(223),(233)의 벽면을 이루는 접착테이프(212) 또는 액상점착제(221) 또는 점착시트(232)에 함몰되고 나머지 안쪽의 솔더볼(215)은 포켓(213),(223),(233)의 영역내에 그대로 끼워지는 방식으로 로딩되는 공정에서 진공 챔버(Vacuum Chamber)로 이동하여 상기 반도체 패키지(214)를 상기와 같이 로딩된 상태로 진공챔버에 투입하고 에어건으로 상기 반도체 패키지를 가압한 후 챔버 내의 공기를 배기 처리함으로써, 도 5의 (a)와 같이 반도체 패키지(214)의 하부면과 포켓(213, 233)의 상부면 사이에 존재하던 공기가 외부로 빠져나가면서 그 사이가 밀봉상태로 된다.
이어서, 상기 챔버를 통기(vent) 처리한다. 이에 따라, 도 5의 (b),(c)와 같이 반도체 패키지(214)의 상부면과 포켓(213,233) 사이에 압력차이와 액상점착제(222) 점착력으로 상기 반도체 패키지(214)의 하면 가장자리와 액상점착제가 밀착되어 단단히 고정된다.
상기 실시예에서는 반도체 패키지의 하면을 접착재에 밀착시키기 위해 누름판이나, 진공챔버를 이용하는 것을 예로하여 설명하였으나 본 발명이 이에 한정되는 것이 아니다. 다른 예로써, 로딩 시 피커로 상기 반도체 패키지의 상부를 눌러주거나, 상기 반도체 패키지의 상부에 가압하거나, 진공흡착 기구를 이용하여 상기 반도체 패키지의 하부 영역에 대하여 진공흡착하는 방법을 이용할 수 있다.
도 6은 상기와 같은 반도체 패키지 밀착단계(S130)에 의해 반도체 패키지(214)가 액상점착제(222)에 밀착된 것을 나타낸 사시도이다. 여기서, '214'는 반도체 패키지이고, '221'은 트레이이며, '222'는 액상점착제이다.
도 7의 (a) 내지 (c)는 반도체 패키지 밀착단계(S130)에서 반도체 패키지를 밀착시키기 위해 사용되는 누름판의 구현예를 나타낸 것이다.
즉, 도 7의 (a)는 상기 누름판(216)에 스프링(217a)을 구비하여 누름판(217)에 가해지는 힘이 상기 스프링(217a)을 통해 반도체 패키지(214)에 가해지도록 한 예를 나타낸 것이다.
도 7의 (b)는 상기 누름판(216)에 판스프링(217b)을 구비하여 누름판(216)에 가해지는 힘이 상기 판스프링(217b)을 통해 반도체 패키지(214)에 가해지도록 한 예를 나타낸 것이다.
도 7의 (c)는 상기 누름판(216)의 상부에 압력조절장치(217c)을 구비하여 상기 압력조절장치(217c)에 의해 조절된 압력이 누름판(216)을 통해 반도체 패키지(214)에 가해지도록 한 예를 나타낸 것이다.
반도체 패키지 코팅단계(S140)는 반도체 패키지의 표면을 코팅처리하는 단계로서 도 8을 참조하여 설명하면 다음과 같다. 단, 상기 접착재 준비단계(S110), 반도체 패키지 로딩단계(S120) 및 반도체 패키지 밀착단계(S130)에서는 접착테이프(212), 액상점착제(222) 및 점착시트(232)를 대상으로 해당 공정을 설명하였으나, 상기 반도체 패키지 코팅단계(S140) 및 그 이후의 단계들에서는 액상점착제(222)를 예로 하여 해당 공정을 설명한다.
상기 반도체 패키지(214)의 솔더볼(215)이 액상점착제(222)의 포켓(223)에 끼워지거나 함몰된 상태에서 코팅공정 예를 들어 스퍼터링공정을 수행한다. 이에 따라, 상기 반도체 패키지(214)의 6개 면 중에서 상기 액상점착제(222) 또는 포켓에 의해 가려진 하면을 제외한 나머지 5개 면이 증착되어 전자파 차폐막(218)이 형성된다.
여기서, 반도체 패키지 코팅을 위해 스퍼터링공정을 예로 하였으나, 본 발명이 이에 한정되는 것이 아니다. 예를 들어 스프레이 공정이나 무전해도금 공정을 이용하여 반도체 패키지의 표면에 코팅을 할 수 있다.
반도체 패키지 언로딩단계(S150)에서는 도 9에서와 같이 상기와 같은 일련의 공정을 통해 전자파 차폐막(218)이 형성된 반도체 패키지(214)를 피커(Picker)(241)로 진공흡착하여 상기 액상점착제(222)로부터 언로딩한다.
이때, 상기 트레이(221)에 이젝트 홀(도면에 표시 없음)을 형성하고, 상기 이젝트 홀을 따라 상,하 방향으로 운동하는 이젝트 핀을 형성할 수 있다. 이와 같은 경우, 이젝트 핀을 이용하여 반도체 패키지(214)를 위로 들어 올리게 되므로 액상점착제에 부착된 반도체 패키지(214)를 좀 더 쉽게 분리할 수 있다.
마지막으로, 접착재 제거단계(S160)에서는 상기 코팅처리 공정에 사용된 접착재를 프레임에서 제거하는 공정을 수행한다. 이때, 공기, 제거칼 및 스퀴즈 중에서 어느 하나 이상을 이용하여 접착재를 제거할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
211 : 프레임 212 : 접착테이프
213,223,233 : 포켓 214 : 반도체 패키지
215 : 솔더볼 216 : 누름판
217a : 스프링 217b : 판스프링
217c : 압력조절장치 218 : 차폐막
221,231 : 트레이 222 : 액상점착제
232 : 점착시트 241 : 피커

Claims (17)

  1. (a) 접착성질을 갖는 접착재를 준비하는 단계;
    (b) 상기 접착재에 반도체 패키지를 로딩하되, 상기 반도체 패키지의 하면에 형성된 모든 솔더볼이나 모든 돌출랜드가 상기 접착재에 함몰되게 하거나, 상기 접착재에 형성된 포켓 영역 내에 그대로 끼워지게 하거나, 상기 하면에 형성된 최외곽의 솔더볼이나 돌출랜드가 상기 포켓의 벽면 주변에 함몰되고 나머지의 솔더볼이나 돌출랜드는 상기 포켓 영역 내에 그대로 끼워지게 로딩하는 단계;
    (c) 상기 반도체 패키지의 하면을 상기 접착재에 밀착시키되, 상기 반도체 패키지를 상기 접착재에 로딩된 상태로 진공챔버에 투입하고 에어건으로 상기 반도체 패키지를 가압하여 상기 반도체 패키지의 하부면과 상기 접착재의 표면 사이의 공간이나, 상기 포켓을 진공 상태로 만든 후 진공 상태를 해제할 때 상기 반도체 패키지가 압력차에 의해 상기 접착재에 밀착되게 하는 단계; 및
    (d) 상기 접착재에 밀착된 상기 반도체 패키지를 코팅처리하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  2. 제1항에 있어서, 상기 전자파 차폐막 형성 방법은
    (e) 상기 접착재로부터 상기 반도체 패키지를 언로딩하는 단계; 및
    (f) 상기 반도체 패키지가 언로딩된 상기 접착재를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  3. 제1항에 있어서, 상기 (a) 단계에서의 접착재는 접착테이프, 액상 점착제 및 점착시트 중에서 어느 하나인 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  4. 제1항에 있어서, 상기 (a) 단계에서의 접착재는 프레임이나 트레이에 부착되는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  5. 제1항에 있어서, 상기 (a) 단계는 상기 접착재에 미리 설정된 간격으로 복수 개의 포켓을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  6. 제5항에 있어서, 상기 포켓은 레이저, 타발기, 칼금형, 스탬프, 양각이나 음각형태의 금형 중에서 어느 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  7. 제1항에 있어서, 상기 (b) 단계는 상기 접착재에 상기 반도체 패키지를 로딩할 때 미리 설정된 간격으로 로딩하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서, 상기 (c) 단계는
    상기 반도체 패키지의 하면을 상기 접착재에 밀착시키기 위해
    누름판으로 상기 반도체 패키지의 상부를 눌러주는 단계;
    로딩 시 피커로 상기 반도체 패키지의 상부를 눌러주는 단계;
    상기 반도체 패키지의 상부에 가압하는 단계; 및
    진공흡착 기구를 이용하여 상기 반도체 패키지의 하부 영역에 대하여 진공흡착하는 단계 중에서 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  11. 제1항에 있어서, 상기 (c) 단계는 상기 반도체 패키지를 누름판이나 누름 장치를 사용하여 눌러주면서 경화하여 밀착시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  12. 삭제
  13. 삭제
  14. 제1항에 있어서, 상기 (c) 단계는 상기 접착재에 상기 반도체 패키지를 피커로 로딩하면서 상기 반도체 패키지의 상부를 눌러서 상기 접착재와 반도체 패키지가 밀착되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  15. 제1항에 있어서, 상기 (d) 단계는 스퍼터링 공정, 스프레이 공정 및 무전해도금 공정 중에서 어느 하나의 공정이 이용되는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  16. 제2항에 있어서, 상기 (e) 단계는 상기 반도체 패키지를 피커 또는 이젝트 핀을 이용하여 들어올리는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
  17. 제2항에 있어서, 상기 (f) 단계는 공기, 제거칼 및 스퀴즈 중에서 어느 하나 이상을 이용하여 상기 접착재를 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 전자파 차폐막 형성 방법.
KR1020150132261A 2015-09-18 2015-09-18 반도체 패키지의 전자파 차폐막 형성 방법 KR101662069B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150132261A KR101662069B1 (ko) 2015-09-18 2015-09-18 반도체 패키지의 전자파 차폐막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150132261A KR101662069B1 (ko) 2015-09-18 2015-09-18 반도체 패키지의 전자파 차폐막 형성 방법

Publications (1)

Publication Number Publication Date
KR101662069B1 true KR101662069B1 (ko) 2016-10-10

Family

ID=57145694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150132261A KR101662069B1 (ko) 2015-09-18 2015-09-18 반도체 패키지의 전자파 차폐막 형성 방법

Country Status (1)

Country Link
KR (1) KR101662069B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042800A (ko) * 2016-10-18 2018-04-26 가부시키가이샤 무라타 세이사쿠쇼 회로모듈의 제조 방법 및 성막 장치
KR20190108938A (ko) * 2018-03-16 2019-09-25 엔트리움 주식회사 전자파 보호층을 갖는 전자 장치의 제조 방법
KR20220142670A (ko) * 2021-04-15 2022-10-24 한미반도체 주식회사 스퍼터링 전처리 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130006532A (ko) * 2003-11-10 2013-01-16 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130006532A (ko) * 2003-11-10 2013-01-16 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180042800A (ko) * 2016-10-18 2018-04-26 가부시키가이샤 무라타 세이사쿠쇼 회로모듈의 제조 방법 및 성막 장치
KR102016980B1 (ko) * 2016-10-18 2019-09-02 가부시키가이샤 무라타 세이사쿠쇼 회로모듈의 제조 방법 및 성막 장치
KR20190108938A (ko) * 2018-03-16 2019-09-25 엔트리움 주식회사 전자파 보호층을 갖는 전자 장치의 제조 방법
KR102111378B1 (ko) * 2018-03-16 2020-05-18 엔트리움 주식회사 전자파 보호층을 갖는 전자 장치의 제조 방법
KR20220142670A (ko) * 2021-04-15 2022-10-24 한미반도체 주식회사 스퍼터링 전처리 방법
KR102621793B1 (ko) 2021-04-15 2024-01-08 한미반도체 주식회사 스퍼터링 전처리 방법

Similar Documents

Publication Publication Date Title
KR101662069B1 (ko) 반도체 패키지의 전자파 차폐막 형성 방법
JP6746678B2 (ja) チップ埋め込み技術を用いるオープンキャビティパッケージ
TWI618155B (zh) 樹脂密封電子零件之製造方法、帶有突起電極之板狀構件、樹脂密封電子零件以及帶有突起電極之板狀構件之製造方法
US20160111375A1 (en) Temporary bonding of packages to carrier for depositing metal layer for shielding
KR101662068B1 (ko) 반도체 패키지의 전자파 차폐막 형성 방법
CN106169463B (zh) 形成电磁干扰屏蔽层的方法和用于所述方法的基带
KR101712187B1 (ko) 반도체 패키지의 일괄 처리 방법 및 장치
CN105637635A (zh) 半导体封装器件的电磁干扰屏蔽处理工艺
JP2016025207A (ja) 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
US20180005889A1 (en) Method for collective (wafer-scale) fabrication of electronic devices and electronic device
US9892990B1 (en) Semiconductor package lid thermal interface material standoffs
JP2006066079A5 (ko)
TW201216526A (en) Lamination process for LEDs
KR101614721B1 (ko) 점착패드를 이용하여 전자파 차폐막 형성을 위한 반도체 패키지 부착 및 분리 방법
US20220149282A1 (en) Mask and fabricating method thereof, and displaying base plate and fabricating method thereof
TWI720308B (zh) 電子元件的載片以及使用其的用於形成薄膜的裝置
CN110546760A (zh) 电子元件载片及利用此的粘贴装置、薄膜形成装置
CN207637772U (zh) 一种图形化蓝宝石衬底刻蚀用的托盘装置
KR101689018B1 (ko) 포켓을 이용한 반도체 패키지의 전자파 차폐막 형성 방법
JP5795272B2 (ja) セラミックス素子の製造方法
CN215644438U (zh) 一种真空基座
KR20190102856A (ko) 점착 장치 및 점착 방법
CN218370435U (zh) 吸嘴
CN103730436B (zh) 线路载板的增层结构
KR20190083033A (ko) 반도체 패키지 전자파 차폐

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190522

Year of fee payment: 4