KR20190083033A - 반도체 패키지 전자파 차폐 - Google Patents

반도체 패키지 전자파 차폐 Download PDF

Info

Publication number
KR20190083033A
KR20190083033A KR1020180000495A KR20180000495A KR20190083033A KR 20190083033 A KR20190083033 A KR 20190083033A KR 1020180000495 A KR1020180000495 A KR 1020180000495A KR 20180000495 A KR20180000495 A KR 20180000495A KR 20190083033 A KR20190083033 A KR 20190083033A
Authority
KR
South Korea
Prior art keywords
layer
package
semiconductor chip
substrate
metal
Prior art date
Application number
KR1020180000495A
Other languages
English (en)
Inventor
신동혁
박철
Original Assignee
신동혁
박철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신동혁, 박철 filed Critical 신동혁
Priority to KR1020180000495A priority Critical patent/KR20190083033A/ko
Publication of KR20190083033A publication Critical patent/KR20190083033A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 LGA 내지 BGA 패키지가 되어 있는 스마트폰등에 사용되는 무선통신용 칩의 EMI 패키지에 있어서, 도금공정으로 금속을 패키지 표면에 직접 코팅하기 위한 공정으로서 금속 나노분말을 사용한 무전해도금을 이용한 것이다.
특히 진공구조가 가능한 마스킹 기판을 사용해서 반도체칩 패키지의 밑면의 전극을 보호하면서 도금이 진행되도록 한 것이다.

Description

반도체 패키지 전자파 차폐{Package EMI for Semiconductor}
본 발명은 스마트폰 등에 사용되는 반도체 중에서 특히 LTE 이거나 WiFi 이거나 블루투스 등의 무선통신용으로 사용되는 반도체의 전자파를 차폐하는 기술에 관한 것이다.
특히 별도의 차폐필름이거나 금속덮개를 사용하지 않고 EMC(Epoxy Mold Compound) 패키지에 직접 전자파 차폐용으로 금속을 코팅하는 기술에 관한 것이다.
스마트폰에는 무선통신을 위한 여러 종류의 반도체칩이 사용된다.
LTE 등의 통신이거나 블루투스 통신이거나 와이파이 통신 등의 여러종류의 무선통신을 위한 칩이 사용된다.
이러한 무선통신용 칩은 스마트폰 내에서 전자파를 많이 발생시키며, 전자파는 인체에 해로울 뿐만 아니라 스마트폰 내의 다른 반도체칩의 동작에도 영향을 미칠 수 있다.
종래에는 전자파를 많이 발생시키는 반도체칩의 전자파를 차폐하기 위해서 금속덮개를 많이 사용하였으나, 스마트폰이 얇아지고 칩의 종류가 많아지면서 반도체칩간의 거리가 가까워져서 전자파차폐도 더 얇게 형성하는 기술이 필요하게 되었다.
최근에는 반도체 패키지에 직접 구리나 니켈같은 금속을 코팅하는 기술을 사용하고 있다.
금속중에서 구리를 많이 사용하며, 구리의 두께는 수 마이크로미터의 두께로 코팅을 해서 사용한다.
반도체칩에 직접 EMI 차폐코팅을 위해서 종래에 사용되는 방법은 스퍼터링으로 금속을 코팅하는 것이며, 가장 많이 사용되는 금속은 구리이다.
반도체칩의 EMC(Epoxy Mold Compound) 소재로 된 패키지의 상면과 측면을 스퍼터링(Sputtering) 공법으로 구리를 코팅한다.
스퍼터링의 문제점은 측면코팅이 어려우며, 코팅 속도가 느리며, 장치가격이 비싸다는 단점이 있다.
따라서 반도체 패키지에 빅접 금속을 코팅하기 위해서 스퍼터링 방법과 다르게 코팅속도를 빠르게 하며, 장비가격을 낮추는 방법이 필요하다.
본 발명에서는 반도체칩의 패키지에 직접 금속을 코팅을 해서 전자파차페 기능을 가지게 하는 기술에 관한 것이다.
스퍼터링(Sputtering)으로 구리를 수마이크로미터의 두께로 코팅하기 위해서는 시간이 오래 걸리며, 스퍼터링의 코팅은 직진성이 있어서 반도체 패키지의 측면에 균일하게 코팅을 하는 것이 어렵다는 단점이 있고 장비의 가격이 비싸다.
스퍼터링으로 금속을 코팅하지 않고 장비의 가격을 낮추는 방법으로는 도금(Plating)으로 금속을 코팅하는 방법이 있다.
도금은 분당 수마이크로미터의 두께로 코팅을 할 수도 있기 때문에 스퍼터링과 비교해서 코팅속도를 빠르게 할 수 있으며, 스퍼터링과는 달리 전면과 측면에 균일한 두께로 금속코팅이 되며, 장비 가격도 스퍼터링 대비 상대적으로 낮다.
따라서 도금방법으로 반도체칩에 전자파차폐를 위한 금속코팅을 하는 것이 가장 효율적인 방법이 된다.
그러나 반도체 패키지 소재인 EMC는 고분자와 세라믹분말을 혼합한 소재로서 절연성을 가지고 있어서 전기도금이 불가능하다.
이를 위해서 무전해도금(Electroless Plating)을 하여야 하며, 무전해도금에는 전처리공정이 필요하고, 전처리공정에는 산과 알칼리등의 용액이 사용되서, EMC 표면을 요철이 생기게 하며, 산이 EMC 내부로 침투해서 반도체에 영향을 미칠 수 있다.
따라서 종래의 방법으로 반도체칩의 패키지에 무전해도금으로 금속을 코팅하는 것은 실용화가 어렵다.
상술한 본 발명의 목적들을 달성하기 위한 본 발명의 바람직한 실시 예에 따르면, 본 발명에서는 부도체인 반도체 패키지에 도금을 하기 위한 전처리 공정에서 별도의 산이나 알칼리 용액을 사용하지 않고 나노금속분말을 코팅하며, 나노금속분말에 도금을 하면서, 도금층이 두꺼워 지면서 인접한 나노분말에 도금되는 층과 겹쳐지면서 전체적으로 균일한 도금이 가능하게 한 것이다.
또한 반도체패키지와 금속나노분말과의 밀착은 세라믹 접착제(Ceramic Binder) 또는 고분자 접착제(Polymer Binder)를 금속나노분말과 혼합해서 밀착이 가능하게 하는 것이다.
따라서 도금을 위한 전처리로서 산이나 알칼리와 같은 용액으로 반도체 패키지의 표면을 손상하지 않고 구리나 니켈등이 도금이 가능하게 한다.
본 발명에 따른 반도체칩의 EMC 소재를 이용한 패키지에 전자파차폐를 도금으로 가능하게 함으로서 금속의 코팅속도를 올리며, 장비 가격을 낮출 수 있는 등의 장점이 있다.
도 1 에는 일반적인 반도체칩의 LGA 패키지를 나타낸다.
도 2 에는 반도체칩의 패키지위에 도금으로 금속을 코팅하기 위한 본 발명의 전처리 코팅층 형성을 한 구조를 나타낸다.
도 3 에는 금속나노분말층의 구조도가 도시되어 있다.
도 4 에는 본 발명에 따른 구조로서 반도체칩의 패키지(102)위에 금속나노분말층(201)을 형성한 다음 도금으로 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(101-EMI)이 나타나 있다.
도 5 에는 금속 나노분말의 코팅을 통한 도금을 하는 과정이 확대 단면도로서 나타나있다.
도 6 에는 반도체칩을 어레이로 부착시킬 기판(601)이 평면도(a)와 단면도(b)로서 나타나있다.
도 7 에는 본 발명의 구조로서 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(701)을 형성한다.
도 8 에는 반도체패키지를 부착하기 위한 접착층을 형성한다.
도 9 에는 반도체패키지를 부착하기 위한 접착층을 형성한 다음 반도체칩을 부착시킨 도면이 나타나있다.
도 10 에는 반도체칩 위에 금속나노분말층을 형성시킨 도면이 나타나있다.
도 11 에는 반도체칩 위에 금속나노분말층을 형성시킨 다음 전자파차폐를 위한 금속층(401)을 형성한 도면이 나타나있다.
도 12 에는 기판과 전자파차폐 금속층이 형성된 반도체칩을 분리한 구조가 단면도로서 나타나 있다.
도 13 에는 일반적인 반도체칩의 BGA 패키지를 나타낸다.
도 14 에는 BGA 패키지의 반도체칩을 부착시키기 위한 본 발명의 구조로서 기판위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층을 형성한 구조가 나타나 있다.
도 15 에는 단차층의 반도체칩이 부착되어야 할 부분에 접착층을 형성한 구조가 나타나 있다.
도 16 에는 반도체 접착층에 BGA 패키지의 반도체를 부착한 구조가 나타나 있다.
도 17 에는 BGA 패키지의 반도체칩을 부착시키기 위한 본 발명의 구조로서 기판위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층을 형성한 구조에 있어서, 기판에 구멍이 뚫려있는 구조가 나타나 있다.
도 18 에는 BGA 패키지의 반도체칩을 부착시키기 위한 본 발명의 구조로서 기판위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층을 형성한 구조에 있어서, 기판에 구멍이 뚫려있으며, 단차층의 반도체칩이 부착되어야 할 부분에 접착층을 형성한 구조가 나타나 있다.
도 19 에는 반도체 접착층에 BGA 패키지의 반도체를 부착한 구조가 나타나 있다.
도 20 에는 단차층의 공간에 진공을 형성하는 구조가 나타나 있다.
도 21 에는 BGA 패키지의 솔더볼 위치마다 홈이 파여져 있는 밑면을 마스킹하기 위한 기판의 구조가 나와있다.
도 22 에는 홈이 파여져 있는 기판의 평면부분에 접착제를 코팅한 구조가 나타나 있다.
도 23 에는 홈이 파여져 있는 기판의 평면부분에 접착제를 코팅한 기판에 BGA 패키지의 반도체칩을 부착한 구조가 나타나 있다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하지만, 본 발명이 실시 예에 의해 제한되거나 한정되는 것은 아니다. 참고로, 본 설명에서 동일한 번호는 실질적으로 동일한 요소를 지칭하며, 상기 규칙 하에서 다른 도면에 기재된 내용을 인용하여 설명할 수 있고, 당업자에게 자명하다고 판단되거나 반복되는 내용은 생략될 수 있다.
본 발명에서 지칭하는 반도체칩은 실리콘(Silicon)에 전자회로를 형성하며, 실리콘의 상부를 EMC(Epoxy Mold Compound)로 덮은 상태의 패키지가 된 상태이며, 패키지의 밑면에는 전극이 노출되는 일반적인 패키지가 된 반도체를 의미한다.
본 발명의 응용은 반도체 패키지 중에서 특히 패키지의 아래에 구리전극(Copper Electrode)등이 어레이(Array)형태의 전극패드로 형성되는 LGA(Land Grid Array)이거나, 패키지의 아래에 솔더볼(Solder Ball)이 어레이(Array)형태의 전극패드로 형성되는 BGA(Ball Grid Array)에 적합하다.
도 1 에는 일반적인 반도체칩의 LGA 패키지를 나타낸다.
(a)에는 반도체칩의 상면에서 본 사시도가 나타나 있다.
반도체칩(101)은 실리콘에 EMC소재로 된 패키지(Package)(102)를 형성한 것이다.
(b)에는 사시도로서 LGA 패키지의 아랫면에 다수 개의 전극(104)이 형성된 것을 나타낸다.
(c)는 단면도로서 반도체칩(101)의 패키지(102)와 밑면(103)에 다수개의 전극(104)이 형성된 것을 나타낸다.
도 2 에는 반도체칩의 패키지위에 도금으로 금속을 코팅하기 위한 본 발명의 전처리 코팅층 형성을 한 구조를 나타낸다.
(a)에는 단면도로서 반도체칩(101)의 패키지(102)와 밑면(103)에 다수개의 전극(104)이 형성된 것을 나타낸다.
(b)에는 반도쳅의 패키지(102)의 밑면(103)을 제외한 부분에 금속나노분말층(201)이 형성되어 있는 구조를 나타낸다.
도 3 에는 금속나노분말층의 구조도가 도시되어 있다.
본 발명에 따른 반도체칩(101의 패키지(102)의 상부와 측면에 형성되는 금속나노분말층(201)은 금속나노분말(301)과 바인더(302)로 구성되어 있다.
금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며, 금속의 종류로서는 실버(Silver) 이거나, 구리(Copper)이거나 니켈, 팔라듐, 백금 등의 금속분말의 사용이 가능하며 이외에도 나노크기의 금속분말은 모두 사용이 가능하다.
또한 금속나노분말은 무기바인더 내지 유기바인더를 포함하는 바인더(302)에 혼합되어 있다.
무기바인더로서는 알루미나 바인더 등이 사용되며, 유기바인더로서는 솔더링온도를 견딜 수 있는 고온용 바인더를 사용한다.
고온용 바인더로서 폴리이미드 바인더(Polyimide Binder)를 사용할 수 있으며, 이외에도 다양한 고분자 소재의 고온용 바인더를 사용할 수 있다.
금속나노분말과 바인더는 솔벤트(Solvent)에 혼합되서 반도체칩의 패키지 표면에 코팅된 다음 건조과정을 거쳐서 솔벤트를 증발시키고 금속나노분말과 바인더만 반도체칩의 패키지 표면에 남아있게 하는 것이다.
솔벤트로서는 알코올계이거나, 아세톤, Ketone등의 다양한 유기용매를 사용할 수 있으며 증발온도는 50~150도 사이의 용매를 통상적으로 사용한다.
한 종류만의 용매를 사용할 수도 있으며, 여러종류의 용매를 혼합해서 사용할 수도 있다.
솔벤트에 혼합된 금속나노분말과 바인더를 반도체칩위에 코팅하는 방법은 스프레이 코팅이거나 디핑(Dipping)이거나 잉크젯 코팅등의 다양한 용액 코팅 공정을 사용할 수 있으며, 솔벤트의 건조는 상온건조이거나 열건조가 가능하다.
바인더는 내열온도가 중요하며, 반도체칩은 솔더링(Soldering)공정을 거치기 때문에 250~300 도 정도의 솔더링 온도를 견딜수 있는 내열 바인더를 사용하여야 한다.
이를 위해서 폴리이미드 바인더(Polyimide Binder)등과 같은 고온용바인더를 사용한다.
금속나노분말과 바인더의 혼합구조에 있어서 바인더의 비율이 중요하며, 일반적으로 코팅이 되고나서 바인더가 금속나노분말의 표면을 완전히 덮지않게 바인더의 양을 조절하는 것이 필요하다.
본 발명에서는 금속나노분말에 코팅이 되는 것이므로 바인더가 금속나노분말을 덮고 있으면 도금이 될 수가 없다.
도 4 에는 본 발명에 따른 구조로서 반도체칩의 패키지(102)위에 금속나노분말층(201)을 형성한 다음 도금으로 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(101-EMI)이 나타나 있다.
이 구조에서 패키지의 밑면(103)과 밑면의 전극(104)는 도금이 되질 않도록 마스킹을 한다.
패키지 EMI 라고 함은 반도체칩의 패키지위에 바로 금속층을 형성하기 때문이다.
종래에는 스퍼터링으로 금속층을 형성하였지만, 스퍼터링은 장치가 비싸며 공정에 시간이 많이 걸린다.
도금으로 형성되는 금속층(401)의 두께는 수마이크로미터 수준이며, 일반적으로 2~5 마이크로미터 정도의 두께로 코팅을 한다.
금속의 종류로서는 구리(Copper0를 가장 많이 사용하며, 니켈등도 코팅을 하거나 구리와 니켈의 적층구조를 포함해서 여러 종류의 금속층을 적층으로 코팅을 할 수도 있으며, 합금등의 도금도 가능하다.
여러종류의 금속층을 적층을 코팅을 하면 전기장과 자기장 차폐의 특성을 가지는 금속을 따로 사용할 수 있다.
도금방법은 일반적으로 무전해 도금을 사용하며, 무전해 도금을 한다음 주가적으로 전해도금(Electroplating)을 할 수도 있다.
무전해 구리도금은 구리이온에서 환원제에 의해서 금속을 석출시키는 것이다.
무전해 구리도금에서 많이 사용되는 페링액은 황산구리와 주석칼륨나이트와 수산화나트륨등을 혼합해서 사용한다.
또 다른 일례로서 황산구리와 황산니켈, 황산히드라진, 주석칼륨나트륨, 수산화나트륨, 탄산나트륨등의 액을 사용하기도 하며 이외에도 다양한 무전해 구리 도금액이 가능하다.
무전해 도금은 기본적으로 금속위에 도금이 된다.
따라서 본 발명에서는 나노미터 크기의 금속 분말을 반도체 패키지위에 먼저 코팅을 한 다음 금속분말위에 무전해 도금이 시작되면서 점점 두께가 증가하면서 도금이 되는 형태를 나타낸다.
도 5 에는 금속 나노분말의 코팅을 통한 도금을 하는 과정이 확대 단면도로서 나타나있다.
(a)에는 반도체칩의 패키지(102)위에 일차적으로 바인더(302)와 금속나노분말(301)이 코팅된 구조를 나타낸다.
본 구조에서는 단일층으로 코팅된 것을 나타내지만 실제로는 다양한 코팅두께로 코팅된다.
금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며, 금속의 종류로서는 실버(Silver) 이거나, 구리(Copper)이거나 니켈, 팔라듐, 백금 등의 금속분말의 사용이 가능하며 이외에도 나노크기의 금속분말은 모두 사용이 가능하다.
바인더(302)의 양을 조절해서 금속나노분말이 표면에 노출될 수 있게 한다.
(b)에는 무전해 도금을 시작한 구조이다.
무전해 도금의 초기에는 금속나노분말(301)의 위에 도금층(501)이 형성된다.
무전해도금액은 별도의 촉매처리를 하지 않으면 부도체인 바인더위에는 도금이 되지를 않으며, 금속위에 도금이 된다.
(c)에는 도금이 진행되면서 금속나노분말위의 도금층이 확산되면서 인접한 금속나노분말위의 도금층과 합쳐지는 과정이 나타나 있다.
금속나노분말의 크기가 수나노미터내지 수십나노미터이며, 금속나노분말간의 간격도 수나노미터에서 수십나노미터에 불과하므로 금속층의 두께가 수십나노미터가 되면 인접한 금속나노분말위의 도금층과 합쳐지는 과정이 된다.
실제로 도금의 두께는 1000나노미터 이상인 수마이크로미터의 두께로 코팅을 하므로 인접한 도금층과는 용이하게 합쳐지게 된다.
(d)에는 도금을 진행해서 도금층의 두께가 수마이크로미터가 되면서 전체적으로 덮는 도금층이 형성된 것을 나타낸다.
상기의 공정으로 금속나노분말을 이용해서 도금을 가능하게 할 수 있다.
본 도면에서는 확대단면도로서 패키지의 상부에만 도금이 되는 것을 나타내었지만 실제로는 반도체패키지의 측면까지 도금이 가능하다.
반도체칩의 도금을 밑면을 제외한 측면과 상면을 도금하기 위해서는 밑면에 대한 마스킹이 필요하며, 또한 도금공정의 효율성을 위해서 여러 개의 반도체칩을 어레이로 배열해서 여러개를 한꺼번에 도금을 한다.
이를 위해서는 별도의 마스킹 기판을 사용해서 반도체칩을 부착한 다음 본 발명에 의한 도금을 진행한다.
도 6 에는 반도체칩을 어레이로 부착시킬 기판(601)이 평면도(a)와 단면도(b)로서 나타나있다.
기판의 종류는 PET 필름이거나 아크릴 소재등의 다양한 기판을 사용할 수 있다.
도 7 에는 본 발명의 구조로서 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(701)을 형성한다.
(a)는 평면도이며 (b)는 단면도이다.
용액 비부착 코팅층이라고 함은 용액의 솔벤트가 접착이 되지를 않아서 용이하게 제거될 수 있는 코팅을 의미한다.
비부착 코팅층으로서는 불소계가 첨가된 소수성 코팅층(Hydrophobic coating layer)을 일반적으로 형성한다.
비부착코팅층을 형성하는 이유는 본 발명의 공정에 있어서, 반도체칩 위에만 도금이 되게하며 비부착코팅층에는 도금이 되지를 않게 해서 도금을 한 다음에 분리가 용이해지게 하는 것이다.
도 8 에는 반도체패키지를 부착하기 위한 접착층을 형성한다.
접착층은 공정이 끝난 다음에 분리가 가능한 접착층을 형성하며, 일반적으로 자외선 분리형 접착제이거나 KOH등의 알칼리용액에 용해가 되는 접착층을 사용한다.
(a)에는 평면도로서 반도체칩을 부착할 위치에 기판의 비부착코팅층(701)위에 반도체칩 접착층(801)을 부분적으로 형성한 구조가 나타나 있다.
(b)에는 단면도로서 기판(601)의 비부착코팅층(701)위에 반도체칩을 부착할 위치에 반도체칩 접착층(801)을 부분적으로 형성한 구조가 나타나 있다.
도 9 에는 반도체패키지를 부착하기 위한 접착층을 형성한 다음 반도체칩을 부착시킨 도면이 나타나있다.
접착층은 공정이 끝난 다음에 반도체칩과 분리가 가능한 접착층을 형성하며, 일반적으로 자외선 분리형 접착제 이거나 KOH 알칼리용액에 용해가 되는 접착층을 사용한다.
(a)에는 평면도로서 접착층(801)위에 반도체칩(101)을 부착한 구조가 나타나 있다.
(b)에는 단면도로서 기판(601)의 비부착코팅층(701)위에 반도체칩 접착층(801)을 형성한 다음 접착층 위에 반도체칩(101)을 부착한 구조가 나타나 있다.
접착층에 의해서 반도체칩의 밑면이 보호가 되어서 밑면에는 도금이 되지를 않는다.
본 발명에서는 비부착코팅층위에 반도체칩을 부착하기 위한 접착층을 별도로 형성하는 것으로 설명하지만, 비부착코팅층을 점착특성이 있는 소재로 코팅을 해서 반도체칩을 바로 접착시킬수도 있다.
도 10 에는 반도체칩 위에 금속나노분말층을 형성시킨 도면이 나타나있다.
금속나노분말층은 바인더와 함께 용제에 혼합된 용액상태에서 스프레이공법이거나 디핑이거나 잉크젯 방법등으로 코팅을 한 다음 용제를 증발시켜서 건조를 시킴으로서 금속나노분말이 바인더에 의해 반도체칩의 패키지 표면에 부착되면서 금속나노분말층이 형성되는 것이다.
이 과정에서 기판의 비부착 코팅층에는 용제가 묻지 않거나 압축공기 분사등으로 쉽게 제거가 가능해서 비부착 코팅층에는 금속나노분말층이 형성되지 않도록 하는 것이다.
(a)에는 평면도로서 접착층(801)위에 반도체칩(101)을 부착한 다음 반도체칩의 패키지위에 금속나노분말층(201)을 형성한 구조가 나타나 있다.
(b)에는 단면도로서 기판(601)의 비부착코팅층(701)위에 반도체칩 접착층(801)을 형성한 다음 접착층 위에 반도체칩(101)을 부착하며, 반도체칩의 패키지위에 금속나노분말층(201)을 형성한 구조가 나타나 있다.
접착층에 의해서 반도체칩의 밑면이 보호가 되어서 패키지의 밑면에는 금속나노분말층이 형성되지 않는다.
도 11 에는 반도체칩 위에 금속나노분말층을 형성시킨 다음 전자파차폐를 위한 금속층(401)을 형성한 도면이 나타나있다.
금속층은 무전해도금으로 구리이거나 니켈등의 금속을 도금으로 코팅을 하며, 여러 종류의 금속을 적층으로 도금으로 형성할 수도 있다.
(a)에는 평면도로서 접착층(801)위에 반도체칩(101)을 부착한 다음 반도체칩의 패키지위에 금속나노분말층(201)을 형성된 위에 전자파차폐를 위한 도금층을 형성한 구조가 나타나 있다.
(b)에는 단면도로서 기판(601)의 비부착코팅층(701)위에 반도체칩 접착층(801)을 형성한 다음 접착층 위에 반도체칩(101)을 부착한 다음 반도체칩의 패키지위에 금속나노분말층(201)이 형성하며, 금속나노분말층에 전자파차폐를 위한 도금층을 형성한 구조가 나타나 있다.
접착층에 의해서 반도체칩의 밑면이 보호가 되어서 밑면에는 도금이 되지를 않는다.
도 12 에는 기판과 전자파차폐 금속층이 형성된 반도체칩을 분리한 구조가 단면도로서 나타나 있다.
도면에 나타난 대로 마스킹 기능을 하는 기판(601)과 전자파차폐 기능을 위한 금속층(401)을 형성한 패키지 EMI 구조의 반도체칩(101-EMI)을 분리해 내서 패키지 EMI 반도체칩을 제작하는 것이다.
상기의 마스킹 기능과 정렬기능을 하는 기판과 반도체칩의 부착에 있어서, LGA 칩에 있어서는 반도체칩의 밑면에 형성되는 전극의 높이가 높지 않아서 용이하게 기판의 접착층에 접착할 수 있다.
LGA 패키지의 반도체칩과는 달리 BGA(Ball Grid Array)타입의 반도체칩은 볼의 높이가 수십마이크로미터에서 수백마이크로미터정도 되어서 접착층에 부착시키면 솔더볼(Solder Ball)에 의해서 밑면이 접착층으로 부터 떠 있게 되어서 도금을 할 때 도금액이 스며들어서 반도체칩의 밑면에 도금이 될 수도 있다.
반도체 밑면에 도금이 되면 솔더볼 사이에 통전이 되거나 솔더볼의 녹는 온도가 올라가는 등의 문제점이 발생한다.
이에따라 BGA 반도체 패키지를 사용한 반도체칩을 위해서 별도의 마스킹 기능을 하는 기판이 필요하다.
도 13 에는 일반적인 반도체칩의 BGA 패키지를 나타낸다.
(a)에는 반도체칩의 상면에서 본 사시도가 나타나 있다.
BGA 타입의 패키지로 된 반도체칩(1301)는 EMC소재로 된 패키지(Package)(1302)가 형성되어 있다.
(b)에는 사시도로서 BGA 패키지의 밑면(1303)에 다수 개의 솔더볼 전극(1304)이 형성된 것을 나타낸다.
(c)는 단면도로서 BGA 패키지의 반도체칩(1301)의 패키지(1302)의 밑면(1303)에 다수개의 솔더볼 전극(1304)이 형성된 것을 나타낸다.
BGA(Ball Grid Array)타입의 반도체칩은 솔더볼의 높이가 수십마이크로미터에서 수백마이크로미터정도 되므로 도금과정에 도금액이 패키지의 밑면에 침투하지 않도록 단차가 있는 기판이 필요하다.
도 14 에는 BGA 패키지의 반도체칩을 부착시키기 위한 본 발명의 구조로서 기판위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층을 형성한 구조가 나타나 있다.
(a)는 평면도로서 기판(1401) 위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)을 형성한 구조가 나타나 있다.
(b)는 단면도로서 기판(1401) 위에 단차층(1402)을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)을 형성한 구조가 나타나 있다.
단차층은 필름이거나 금속이거나 또는 인쇄등으로 다양한 소재로 형성할 수 있으며, 기판과 접착이 된 구조이다.
기판의 소재도 필름이거나 금속등의 다양한 소재를 사용할 수 있다.
기판과 단차층을 별도로 제작해서 붙일수도 있고, 실리콘(Silicone)이거나 플라스틱 소재를 성형을 해서 단차층을 형성할 수도 있다.
실리콘 소재나 플라스틱소재로 성형 내지 사출로 한꺼번에 형성하면 제조단가를 줄일 수 있다.
단차층의 높이는 BGA 패키지의 솔더볼의 높이보다 높게 만들어야 한다.
도 15 에는 단차층의 반도체칩이 부착되어야 할 부분에 접착층을 형성한 구조가 나타나 있다.
(a)는 평면도로서 기판(1401) 위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)을 형성한 구조에 있어서 테두리에 반도체칩 접착층(1501)을 형성한 구조가 나타나 있다.
(b)는 단면도로서 기판(1401) 위에 단차층(1402)을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)을 형성한 구조에 있어서 테두리에 반도체칩 접착층(1501)을 형성한 구조가 나타나 있다.
도 16 에는 반도체 접착층에 BGA 패키지의 반도체를 부착한 구조가 나타나 있다.
(a)에는 평면도로서 단차층이 형성된 기판에 BGA 패키지의 반도체칩(1301)이 부착된 구조가 나타나있다.
(b)에는 단면도로서 기판(1401) 위에 단차층(1402)을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)을 형성한 구조에 있어서 테두리에 반도체칩 접착층(1501)을 형성된 위에 BGA 패키지의 반도체칩(1301)이 부착된 구조가 나타나있다.
단차층(1402)의 높이가 솔더볼(1304)의 높이보다 높아서 반도체칩의 테두리가 접착층에 접착이 되게 하는 것이다.
본 구조의 BGA 타입의 반도체칩을 부착한 기판을 이용해서 본 발명의 공정인 금속나노분말층을 코팅하며, 그 위에 도금을 통해서 밑면을 제외한 부분에 도금층을 형성해서 패키지 EMI 기능을 하게 할 수 있다.
본 발명의 구조에 있어서, 반도체가 정밀하여짐에 따라 BGA 타입의 테두리부분이 0.1 mm 이내의 작은 갭만 남게 제작되기도 한다.
BGA 패키지의 반도체칩의 밑면의 테두리 부분이 작으면 접착층에 부착이 약해서 도금과정에 반도체칩이 분리가 될 수 있다.
이를 해결하기 위해 접착제를 강한 소재를 사용하면 도금이 되고 난 다음에 분리가 어려울 수 있다.
본 발명에서는 이를 해결하기 위해서 상기의 구조에서 진공으로 반도체칩을 더욱 강하게 부착하는 구조를 사용할 수 있다.
도 17 에는 BGA 패키지의 반도체칩을 부착시키기 위한 본 발명의 구조로서 기판위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층을 형성한 구조에 있어서, 기판에 구멍이 뚫려있는 구조가 나타나 있다.
(a)는 평면도로서 기판(1401) 위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)이 형성되어 있으며, 기판에 구멍(1701)이 뚫려있는 구조가 나타나 있다.
(b)는 단면도로서 기판(1401) 위에 단차층(1402)을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)이 형성되어 있으며, 기판에 구멍이 뚫려있는 구조가 나타나 있다.
도 18 에는 BGA 패키지의 반도체칩을 부착시키기 위한 본 발명의 구조로서 기판위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층을 형성한 구조에 있어서, 기판에 구멍이 뚫려있으며, 단차층의 반도체칩이 부착되어야 할 부분에 접착층을 형성한 구조가 나타나 있다.
(a)는 평면도로서 기판(1401) 위에 단차층을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)이 형성되어 있으며, 기판에 구멍(1701)이 뚫려있으며, 단차층의 반도체칩이 부착되어야 할 부분에 접착층(1501)을 형성한 구조가 나타나 있다.
(b)는 단면도로서 기판(1401) 위에 단차층(1402)을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)이 형성되어 있으며, 기판에 구멍이 뚫려있으며, 단차층의 반도체칩이 부착되어야 할 부분에 접착층(1501)을 형성한 구조가 나타나 있다.
도 19 에는 반도체 접착층에 BGA 패키지의 반도체를 부착한 구조가 나타나 있다.
(a)에는 평면도로서 단차층이 형성된 기판에 BGA 패키지의 반도체칩(1301)이 부착된 구조가 나타나있다.
(b)에는 단면도로서 기판(1401) 위에 단차층(1402)을 형성하며, 단차층위에 금속나노분말 용액이 부착되지 않는 용액 비부착코팅층(1403)이 형성되어 있으며, 기판에 구멍(1701)이 뚫려있는 구조에 있어서 테두리에 반도체칩 접착층(1501)을 형성된 위에 BGA 패키지의 반도체칩(1301)이 부착된 구조가 나타나있다.
본 발명에서는 단차층에 진공을 유지해서 반도체칩이 접착층과 밀착을 강하게 하고자 하는 것이다.
이를 위해서 상기의 구멍이 뚫려있는 단차층의 기판에 구멍을 막는 접착필름을 부착시키는 공정을 진공기기에서 부착시킴으로서 단차층의 공간이 진공이 유지되게 하는 것이다.
진공은 강하지 않더라도 대기압의 1/10 정도만 되어도 충분히 효과를 낼 수 있다.
도 20 에는 단차층의 공간에 진공을 형성하는 구조가 나타나 있다.
(a)에는 반도체칩이 부착된 구멍이 뚫려있는 기판과, 구멍을 막기 위한 점착층(2002)이 형성된 진공유지 필름(2001)이 나타나 있다.
분리가 가능한 점착층(Sticky Layer)을 형성하는 이유는 도금공정이 끝나면 분리할 수 있게 하기 위한 것이다.
(b)에는 반도체칩이 부착된 구멍이 뚫려있는 기판과, 구멍을 막기 위한 점착층이 형성된 진공유지 필름이 접착된 것을 나타낸다.
접착시키는 과정을 진공기기내에서 접착시킴으로서 단차층의 공간(2003)이 진공이 유지되게 한다.
이러한 구조로서 반도체칩의 테두리 공간이 작더라도 접착층에 부착이 강하게 될 수 있게 할 수 있다.
본 발명의 BGA 패키지의 반도체칩의 밑면을 마스킹하기 위한 또 다른 기판의 구조로서 각각의 솔더볼이 막아질 수 있는 기판을 제조해서 반도체칩을 부착시킴으로서 마스킹이 가능하게 할 수 있다.
도 21 에는 BGA 패키지의 솔더볼 위치마다 홈이 파여져 있는 밑면을 마스킹하기 위한 기판의 구조가 나와있다.
(a)에는 평면도로서 마스킹 기판(2101)의 BGA 패키지의 솔더볼 위치마다 홈(2102)이 파여져 있는 밑면을 마스킹하기 위한 기판의 구조가 나와있다.
솔더볼 사이의 공간(2103)은 평면상태이다.
구조의 설명을 위해서 각 패키지의 솔더볼의 개수를 4개로 설명이 되었으며, 솔더볼의 개수와는 상관없이 본 구조의 적용이 가능하다.
(b)에는 단면도로서 마스킹 기판(2101)의 BGA 패키지의 솔더볼 위치마다 홈(2102)이 파여져 있는 기판의 구조가 나와있다.
솔더볼 사이의 공간(2103)은 평면상태이다.
본 구조의 마스킹 기판은 실리콘고무(Silicone Rubber)를 성형해서 제조하거나 플라스틱을 사출로 제조할 수 있다.
실리콘 고무를 사용하면 탄성이 있어서 패키지와의 접착이 유리할 수 있다.
도 22 에는 홈이 파여져 있는 기판의 평면부분에 접착제를 코팅한 구조가 나타나 있다.
접착제를 반도체칩을 부착할 부분에 부분적으로 코팅할 수도 있고, 전면에 코팅을 할 수도 있다.
본 도면에서는 기판의 홈을 제외한 전면에 접착제를 코팅한 구조가 나타나 있다.
접착제 코팅 방법은 롤 코팅이거나 실크인쇄 코팅등의 방법을 사용할 수 있다.
(a)에는 평면도로서 홈이 파여져 있는 패키지의 평면부분에 접착제(2201)를 코팅한 구조가 나타나 있다.
BGA 패키지의 솔더볼의 사이공간(2103)에도 접착제가 코팅이 된다.
(b)에는 단면도로서 홈이 파여져 있는 패키지의 평면부분에 접착제(2201)를 코팅한 구조가 나타나 있다.
BGA 패키지의 솔더볼의 사이공간(2103)에도 접착제가 코팅이 된다.
솔더볼이 들어가는 홈 부분에는 접착제가 코팅되지 않는다.
도 23 에는 홈이 파여져 있는 기판의 평면부분에 접착제를 코팅한 기판에 BGA 패키지의 반도체칩을 부착한 구조가 나타나 있다.
(a)에는 평면도로서 기판(2201)에 BGA 패키지의 반도체칩(1301)을 부착한 구조가 나타나 있다.
(b)에는 단면도로서 기판(2201)에 BGA 패키지의 반도체칩(1301)을 부착한 구조가 나타나 있다.
도면에 나타나 있는대로 솔더볼(1304)가 기판의 홈(2102)에 들어가 있으며, 솔더볼의 사이공간(2103)은 반도체 패키지 밑면과 접착이 된다.
따라서 테두리만 접착할 때 보다 접착을 더 강하게 할 수 있다.
본 구조의 기판에 반도체칩의 부착공정을 진공기기에서 진행하면 솔더볼과 홈 사이의 공간이 진공이 되면서 밀착력이 더 강해질 수 있다.
본 발명의 기판 구조와 공정에 의해서 EMI 패키지를 위한 금속나노분말을 이용한 도금공정을 BGA 패키지의 반도체칩의 밑면을 마스킹하면서 나머지 면에 도금을 할 수 있는 공정을 진행할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만
해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
반도체칩(101) 패키지(Package)(102)
패키지 밑면(103) 다수개의 전극(104) 금속나노분말층(201)
금속나노분말(301) 바인더(302) 금속층(401)
패키지 EMI 구조의 반도체칩(101-EMI) 기판(601)
용액 비부착코팅층(701) 반도체칩 접착층(801)
BGA 타입의 패키지로 된 반도체칩(1301)
패키지(Package)(1302) BGA 패키지의 밑면(1303)
솔더볼 전극(1304) 기판(1401)
단차층(1402) 용액 비부착코팅층(1403)
반도체칩 접착층(1501) 기판에 뚫려있는 구멍(1701)
진공유지 필름(2001) 점착층(2002)
단차층의 공간(2003) 마스킹 기판(2101)
솔더볼용 홈(2102) 솔더볼 사이의 공간(2103)
접착제(2201)

Claims (10)

  1. 실리콘(Silicon)에 전자회로를 형성하며, 실리콘의 상부를 EMC(Epoxy Mold Compound)로 덮은 상태의 패키지가 된 상태이며, 패키지의 밑면에는 전극이 노출되는 일반적인 패키지가 된 반도체칩에 있어서,
    반도체칩의 패키지의 상부와 측면에 형성되는 금속나노분말과 바인더로 구성된 금속나노분말층을 형성하며,
    반도체칩의 밑면은 마스킹이 된 상태이며,
    반도체칩의 패키지의 상부와 측면에 형성된 금속나노분말층위로 도금을로 금속코팅을 하는 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
  2. 청구항 1 에 있어서,
    금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며, 금속의 종류로서는 실버(Silver) 이거나, 구리(Copper)이거나 니켈, 팔라듐, 백금 등의 금속분말의 사용이 가능하며 이외에도 나노크기의 금속분말인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
  3. 청구항 1 에 있어서,
    금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며,
    패키지에 접착시키기 위해서 유기물 또는 무기물 바인더를 혼합하며,
    금속나노분말이 패키지에 코팅이 된 상태에서 바인더가 금속나노분말을 완전히 덮지 않는 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
  4. 청구항 1 에 있어서,
    금속나노분말(Metal nano particle)은 수나노미터(nanometer)에서 수십나노미터 크기의 금속 분말을 사용하며,
    패키지에 접착시키기 위해서 유기물 또는 무기물 바인더를 혼합하며,
    금속나노분말이 패키지에 코팅이 된 상태에서 바인더가 금속나노분말을 완전히 덮지 않는 상태에서,
    도금이 금속나노분말위로 무전해 도금이 되면서 인접한 금속나노분말위로 도금이 되는 금속층과 합쳐지면서 도금 두께가 증가하는 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩.
  5. 반도체칩의 패키지에 상면과 측면에 금속층을 코팅하며,
    밑면에는 금속층이 코팅되지 않기 위한 기판으로서,
    반도체칩을 부착시키기 위한 기판위에 단차층을 형성하며,
    단차층이 있는 기판에 구멍이 뚫려있으며,
    단차층의 반도체칩이 부착되어야 할 부분에 접착층을 형성하며,
    반도체칩을 단차층의 접착층 부분에 부착시키며,
    구멍을 통해서 진공상태를 만들며,
    진공상태를 만든 다음 기판의 밑면에 접착필름을 부착시켜서 진공상태를 유지시키는 기판인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩을 제조하기 위한 기판.
  6. 청구항 5 에 있어서,
    단차층과 구멍이 있는 기판의 소재는 실리콘(Silicone) 인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩을 제조하기 위한 기판.
  7. 청구항 5 에 있어서,
    단차층과 구멍이 있는 기판의 소재는 두장의 필름을 부착해서 제조한 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩을 제조하기 위한 기판.
  8. 청구항 5 에 있어서,
    기판의 표면에 금속나노분말층이 코팅되지 않는 비부착접착층이 형성되는 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩을 제조하기 위한 기판.
  9. 반도체칩의 패키지에 상면과 측면에 금속층을 코팅하며,
    밑면에는 금속층이 코팅되지 않기 위한 기판으로서,
    반도체칩의 BGA 패키지의 솔더볼 위치마다 홈이 파여져 있는 밑면을 마스킹하기위한 기판의 구조있는 구조로서,
    솔더볼이 들어가는 홈 사이의 공간은 평면상태이며,
    홈이 파여져 있는 기판의 평면부분에 접착제를 코팅한 구조인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩을 제조하기 위한 기판.
  10. 청구항 9 의 기판의 소재는 실리콘(Silicone)인 것을 특징으로 하는 패키지에 전자파차폐가 된 반도체칩을 제조하기 위한 기판.
KR1020180000495A 2018-01-03 2018-01-03 반도체 패키지 전자파 차폐 KR20190083033A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180000495A KR20190083033A (ko) 2018-01-03 2018-01-03 반도체 패키지 전자파 차폐

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000495A KR20190083033A (ko) 2018-01-03 2018-01-03 반도체 패키지 전자파 차폐

Publications (1)

Publication Number Publication Date
KR20190083033A true KR20190083033A (ko) 2019-07-11

Family

ID=67254669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000495A KR20190083033A (ko) 2018-01-03 2018-01-03 반도체 패키지 전자파 차폐

Country Status (1)

Country Link
KR (1) KR20190083033A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524817A (zh) * 2020-05-06 2020-08-11 苏州容思恒辉智能科技有限公司 一种半导体芯片堆叠封装及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524817A (zh) * 2020-05-06 2020-08-11 苏州容思恒辉智能科技有限公司 一种半导体芯片堆叠封装及其形成方法

Similar Documents

Publication Publication Date Title
US10490512B2 (en) Method of making plural electronic component modules
US20220102287A1 (en) Electronic component package including stacked shield layers
US20130082368A1 (en) Emi shielded semiconductor package and emi shielded substrate module
US10147685B2 (en) System-in-package devices with magnetic shielding
US10312197B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN109119380B (zh) 使用复合磁性密封材料的电子电路封装
US20110298111A1 (en) Semiconductor package and manufactring method thereof
US10818618B2 (en) Adhesive substrate, transfer device having adhesive substrate, and method for producing adhesive substrate
JP4485508B2 (ja) 導電性粒子の製造方法及びこれを使用した異方導電性フィルム
KR20160121779A (ko) 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
DE102014100196B4 (de) Verfahren zum elektrophoretischen Abscheiden (EPD) eines Films auf einer exponierten leitfähigen Oberfläche und ein elektrisches Bauteil daraus
EP3588553A1 (en) Microelectronic modules including thermal extension levels and methods for the fabrication thereof
US20060262481A1 (en) Film carrier tape with capacitor circuit and method for manufacturing the same, and surface-mounted film carrier tape with capacitor circuit and method for manufacturing the same
US10553545B2 (en) Electromagnetic shielding for integrated circuit modules
TW201637151A (zh) 用於主動組件之電磁屏蔽與熱管理之新穎方法
CN103165475B (zh) 一种半导体封装器件的制造方法
TWI802757B (zh) 電磁波遮蔽片以及電子零件搭載基板
KR20190089246A (ko) 반도체 패키지 전자파 차폐
JP6484019B2 (ja) 半導体製造装置
KR20190083033A (ko) 반도체 패키지 전자파 차폐
KR101527379B1 (ko) 반도체 패키지 및 이의 제조방법
CN106793538A (zh) 在印刷线路板上用干膜法制造选择性镍钯金的方法
US20190333864A1 (en) Method of manufacturing an electromagnetic shield
KR20030076470A (ko) 전자제품의 보드내 플라스틱 캔을 이용한 이엠아이 및이에스디 차폐 장치 및 그 제조방법
JP2013127993A (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法