KR102128294B1 - 전자부품의 제조 방법 및 성막 장치 - Google Patents

전자부품의 제조 방법 및 성막 장치 Download PDF

Info

Publication number
KR102128294B1
KR102128294B1 KR1020170116983A KR20170116983A KR102128294B1 KR 102128294 B1 KR102128294 B1 KR 102128294B1 KR 1020170116983 A KR1020170116983 A KR 1020170116983A KR 20170116983 A KR20170116983 A KR 20170116983A KR 102128294 B1 KR102128294 B1 KR 102128294B1
Authority
KR
South Korea
Prior art keywords
electronic components
electronic component
electronic
metal film
adjacent
Prior art date
Application number
KR1020170116983A
Other languages
English (en)
Other versions
KR20180035670A (ko
Inventor
테츠야 오다
잇세이 야마모토
토루 코마츠
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180035670A publication Critical patent/KR20180035670A/ko
Application granted granted Critical
Publication of KR102128294B1 publication Critical patent/KR102128294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(과제) 복수의 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 한다.
(해결수단) 천장면(10b) 및 측면(10c)을 갖는 복수의 전자부품(10)에 금속막(18)을 형성하는 전자부품(10)의 제조 방법으로서, 복수의 전자부품(10)을 유지하는 홀더(20)의 주면(20a)측에 천장면(10b) 및 측면(10c)이 노출되도록, 또한 주면(20a)의 적어도 일부의 영역에 있어서 서로 인접하는 전자부품(10)이 상이한 간격을 갖도록 복수의 전자부품(10)을 배치하는 배치 공정과, 복수의 전자부품(10)의 천장면(10b)의 방향으로부터 성막을 행함으로써 복수의 전자부품(10)의 측면(10c) 및 천장면(10b)에 금속막(19)을 형성하는 금속막 형성 공정을 포함한다.

Description

전자부품의 제조 방법 및 성막 장치{METHOD FOR MANUFACTURING ELECTRONIC COMPONENT AND FILM FORMING APPARATUS}
본 발명은 복수의 전자부품에 금속막을 형성하는 전자부품의 제조 방법 및 성막 장치에 관한 것이다.
종래, 직육면체상의 전자부품의 천장면 및 측면에 금속막을 형성하는 방법이 알려져 있다.
전자부품의 천장면 및 측면에 금속막을 형성하는 방법의 일례로서 특허문헌 1에는 도 1(a)~도 1(d)에 나타내는 바와 같이 복수의 전자부품(10)의 집합체인 메인 기판(MB)을 다이싱용 시트(131)에 부착하고, 메인 기판(MB)을 다이싱에 의해 각각 분할하고, 분할된 상태로 배열되는 전자부품(10)의 천장면(10b) 및 측면(10c)에 스퍼터 등에 의해 금속막(18)을 형성하고, 그 후 전자부품(10)을 다이싱용 시트(131)로부터 분리함으로써 전자부품(10)에 금속막(18)을 형성하는 방법이 개시되어 있다.
일본 특허공개 2009-44123호 공보
그러나, 특허문헌 1에 나타내는 바와 같이 메인 기판(MB)으로부터 분할된 상태인 채로 배열되어 있는 전자부품(10)에 금속막을 형성하는 방법에서는 다이싱용 시트(31) 상에 배열되는 전자부품(10)의 위치에 따라 전자부품(10)의 측면(10c)에 형성되는 금속막(18)의 막두께가 상이하다는 문제가 있다.
그래서, 본 발명은 이러한 문제점을 감안하여 이루어진 것이며, 복수의 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 일형태에 의한 전자부품의 제조 방법은 천장면 및 측면을 갖는 복수의 전자부품에 금속막을 형성하는 전자부품의 제조 방법으로서, 상기 복수의 전자부품을 유지하는 홀더의 주면측에 상기 천장면 및 상기 측면이 노출하도록, 또한 상기 주면의 적어도 일부 영역에 있어서 서로 이웃하는 전자부품이 상이한 간격을 갖도록 상기 복수의 전자부품을 배치하는 배치 공정과, 상기 복수의 전자부품의 상기 천장면의 방향으로부터 성막을 행함으로써 상기 복수의 전자부품의 상기 측면 및 상기 천장면에 상기 금속막을 형성하는 금속막 형성 공정을 포함한다.
이 구성에 의하면 전자부품이 상이한 간격을 갖고 배치되어 있는 영역에 있어서 전자부품의 측면에 형성되는 금속막의 막두께를 바꿀 수 있다. 이에 따라 복수의 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 하는 것이 가능해진다.
또한, 상기 복수의 전자부품은 상기 복수의 전자부품이 배치된 영역의 내측 영역에 위치하는 전자부품과, 상기 내측 영역보다 외측 영역에 위치하는 전자부품을 포함하고, 상기 외측 영역에서 서로 이웃하는 전자부품의 간격은 상기 내측 영역에서 서로 이웃하는 전자부품의 간격보다 넓어도 좋다.
이와 같이 외측 영역에 있어서의 전자부품의 간격을 넓힘으로써 전자부품의 측면에 형성되는 금속막의 성막 레이트를 크게 할 수 있고, 외측 영역에 있어서의 전자부품의 측면의 막두께를 두껍게 할 수 있다. 이에 따라 내측 영역과 외측 영역에 있어서 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 할 수 있다.
또한, 상기 외측 영역에서 서로 이웃하는 전자부품의 간격은 상기 내측 영역에서 서로 이웃하는 전자부품의 간격보다 상기 홀더의 상기 주면을 따르는 소정의 직선 방향으로 넓어져 있어도 좋다.
이것에 의하면 홀더의 주면을 따르는 소정의 직선 방향에 있어서 서로 이웃하는 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 할 수 있다.
또한, 상기 외측 영역에서 서로 이웃하는 전자부품의 간격은 상기 내측 영역에서 서로 이웃하는 전자부품의 간격보다 상기 주면을 따르는 방향이며 또한 상기 소정의 직선 방향에 직교하는 방향으로 더 넓어져 있어도 좋다.
이것에 의하면 상기 직선 방향에 직교하는 방향에 있어서 서로 이웃하는 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 할 수 있다.
또한, 상기 금속막 형성 공정에서 상기 복수의 전자부품은 상기 소정의 직선 방향과 직교하는 방향으로 이동하면서 성막되어도 좋다.
이것에 의하면 복수의 전자부품이 상기 직선 방향과 직교하는 방향으로 이동하면서 성막되는 경우이어도 상기 직선 방향으로 서로 이웃하는 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 할 수 있다.
또한, 상기 배치 공정 전에 메인 기판을 절단하여 상기 복수의 전자부품을 얻는 절단 공정을 포함하고, 상기 절단 공정에서는 상기 메인 기판이 절단된 후에 서로 이웃하는 상기 복수의 전자부품이 등간격으로 배열되고, 상기 배치 공정에서는 상기 절단 공정 후의 상기 복수의 전자부품의 간격을 바꾸어 상기 홀더에 상기 복수의 전자부품을 배치해도 좋다.
이와 같이 배치 공정에서 서로 이웃하는 전자부품의 간격을 바꿈으로써 복수의 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 하는 것이 가능해진다.
또한, 상기 배치 공정에서 배치된 상기 복수의 전자부품의 간격은 상기 절단 공정에서 배열되는 상기 복수의 전자부품의 간격보다 넓어도 좋다.
이것에 의하면 전자부품의 측면에 형성되는 금속막의 막두께를 두껍게 할 수 있다. 예를 들면, 천장면에도 금속막을 형성할 경우에는 천장면과 측면에 형성되는 금속막의 막두께 차를 작게 하는 것이 가능해진다.
또한, 상기 배치 공정에서 배치된 상기 복수의 전자부품의 간격은 상기 전자부품의 높이 치수보다 커도 좋다.
이것에 의하면 전자부품의 측면에 형성되는 금속막의 막두께를 두껍게 할 수 있다. 예를 들면, 천장면에도 금속막을 형성할 경우에는 천장면과 측면에 형성되는 금속막의 막두께 차를 작게 하는 것이 가능해진다.
또한, 상기 전자부품의 상기 천장면의 반대 면인 실장면에 외부 단자가 설치되고, 상기 전자부품의 상기 측면에는 그라운드 전극이 노출되고, 상기 금속막 형성 공정에 있어서 상기 금속막은 상기 실장면에 형성되지 않고 상기 측면에 노출한 상기 그라운드 전극에 전기적으로 접속하도록 상기 측면 및 상기 천장면에 형성 되어 있어도 좋다.
이와 같이 그라운드 전극에 전기적으로 접속하도록 측면 및 천장면에 금속막을 형성함으로써 전자부품의 실드 효과를 향상시킬 수 있다.
또한, 상기 복수의 전자부품은 높이가 상이한 복수의 전자부품에 의해 구성되고, 서로 이웃하는 상기 복수의 전자부품의 간격은 높이가 낮은 전자부품끼리의 간격보다 높이가 높은 전자부품끼리의 간격의 쪽이 넓어도 좋다.
이것에 의하면 높이가 다른 복수의 전자부품에 성막하는 경우이어도 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 할 수 있다.
또한, 발명의 일형태에 의한 성막 장치는 천장면 및 측면을 갖는 복수의 전자부품에 금속막을 형성하는 성막 장치로서, 쳄버와, 상기 쳄버 내에 설치된 성막용 금속 재료부와, 상기 쳄버 내에 형성되어 상기 복수의 전자부품의 상기 천장면이 상기 성막용 금속 재료부에 대향하도록 상기 복수의 전자부품을 유지하는 홀더를 구비하고, 상기 홀더는 적어도 일부의 영역에 있어서 서로 이웃하는 상기 복수의 전자부품이 상이한 간격을 갖도록 상기 복수의 전자부품을 유지한다.
상기 성막 장치를 사용함으로써 전자부품의 측면에 금속막을 고정밀도로 형성할 수 있다.
(발명의 효과)
본 발명은 복수의 전자부품의 측면에 형성되는 금속막의 막두께 차를 작게 할 수 있다.
도 1은 종래 기술에 있어서의 전자부품의 제조 방법을 나타내는 모식도이다.
도 2는 실시형태 1에 의한 제조 방법에 의해 제작되는 전자부품을 모식적으로 나타내는 단면도이다.
도 3은 실시형태 1에 의한 전자부품의 제조 방법을 나타내는 플로우 차트이다.
도 4는 실시형태 1에 의한 전자부품의 제조 방법을 나타내는 모식도이다.
도 5는 실시형태 1에 있어서의 복수의 전자부품의 다른 배치예를 나타내는 평면도이다.
도 6은 도 3의 금속막 형성 공정에서 사용되는 성막 장치를 모식적으로 나타내는 도면이다.
도 7은 실시형태 1의 실시예로서, 홀더에 배치된 복수의 전자부품의 열 번호 및 간격을 나타내는 표이다.
도 8은 실시형태 1의 실시예로서, 홀더에 배치된 복수의 전자부품의 열 번호와 측면 막두께의 관계를 나타내는 도면이다.
도 9는 실시형태 1의 변형예 1에 있어서의 복수의 전자부품의 배치를 나타내는 평면도이다.
도 10은 실시형태 1의 변형예 2에 있어서의 복수의 전자부품의 배치를 나타내는 평면도이다.
도 11은 실시형태 1의 변형예 3에 있어서의 복수의 전자부품의 배치를 나타내는 평면도이다.
도 12는 실시형태 1의 변형예 4에 있어서의 성막 장치를 모식적으로 나타내는 도면이다.
도 13은 실시형태 2에 영향을 미치는 복수의 전자부품의 배치를 나타내는 정면도이다.
(실시형태 1)
[1-1. 전자부품의 구성]
우선, 실시형태 1에 의한 전자부품의 제조 방법에 의해 제작되는 전자부품(10)의 구성에 대하여 설명한다. 도 2는 전자부품(10)을 모식적으로 나타내는 단면도이다.
전자부품(10)은, 예를 들면 이동통신 단말에 내장되는 고주파 회로 모듈이다. 전자부품(10)은 기판(11)과, 기판(11)의 주면(11m)에 탑재된 복수의 전기 소자(12)와, 복수의 전기 소자(12)를 덮도록 기판(11)의 주면(11m)에 형성된 수지 밀봉부(17)를 구비하고 있다. 또한, 전자부품(10)은, 예를 들면 직육면체상이며, 실장면(10a), 천장면(10b) 및 측면(10c)을 갖고 있다. 전자부품(10)의 실장면(10a)에는 금속막(18)이 형성되어 있지 않으며, 천장면(10b) 및 측면(10c)에 실드가 되는 금속막(18)이 형성되어 있다.
또한, 전자부품(10)의 실장면(10a)은 천장면(10b)과 반대인 면으로서, 전자부품(10)이 땜납 등을 통해 프린트 배선판의 주면에 실장될 때의 프린트 배선판의 주면과 대향하는 면이다.
전자부품(10)의 기판(11)으로서는 세라믹 기판 또는 유리 에폭시 기판 등이 사용된다. 기판(11)은 복수의 기재층에 의해 형성되는 다층 기판이며, 그 두께는, 예를 들면 0.4㎜이다. 기판(11)의 주면(11m) 또는 내부에는 복수의 전기 소자(12)의 각각과 접속하는 도체 패턴(14)이 형성되어 있다. 도체 패턴(14)의 재료로서는, 예를 들면 Cu 등이 사용된다. 복수의 전기 소자(12)의 예로서는 탄성파 소자, IC 소자, 칩형상 콘덴서, 칩형상 인덕터 등을 들 수 있다. 수지 밀봉부(17)는 주제인 에폭시 수지 등의 열경화성 수지 재료와, 이 수지 재료 내에 분산된 필러를 포함한다. 수지 밀봉부(17)의 두께는, 예를 들면 1.1㎜이다.
금속막(18)은 스퍼터 등에 의해 형성되는 실드막이다. 천장면(10b)측에 형성되는 금속막(18)의 두께는, 예를 들면 3㎛ 이상 12㎛ 이하이다. 측면(10c)측에 형성되는 금속막(18)의 두께는 천장면(10b)측에 형성되는 금속막(18)의 두께의 30% 이상 50% 이하이다. 금속막(18)의 재료로서는, 예를 들면 Cu, Ag, Ni 등이 사용된다. 복수 종류의 금속막을 적층함으로써 금속막(18)을 형성해도 좋다.
전자부품(10)의 실장면(10a)에는 외부 단자(13a, 13b)가 설치되어 있다. 외부 단자(13a, 13b)는 땜납 범프 또는 도전성 수지이며, 그 두께(높이 치수)는, 예를 들면 0.1㎜이다. 한쪽 외부 단자(13a)는 비아 도체(16)를 개재하여 기판(11)의 주면(11m)의 도체 패턴(14)에 접속되어 있다. 다른쪽 외부 단자(13b)는 비아 도체(16)을 개재하여 그라운드 전극(15)에 접속되어 있다. 그라운드 전극(15)은 전자부품(10)의 측면(10c)에 노출되고, 금속막(18)에 전기적으로 접속되어 있다. 금속막(18)을 그라운드 전극(15)을 개재하여 접지함으로써 실드막이 되어 전자부품(10)과 외부 기기의 전자파 간섭을 억제할 수 있다. 또한, 외부 단자(13a, 13b)는 LGA(Land grid array)와 같은 전극이어도 좋다.
본 발명의 전자부품(10)의 제조 방법은 이하에서 설명하는 공정을 포함함으로써 복수의 전자부품(10)의 측면(10c)에 형성되는 금속막(실드막)(18)의 막두께 차를 작게 할 수 있다.
[1-2. 전자부품의 제조 방법]
이하, 본 발명의 실시형태에 의한 전자부품의 제조 방법에 대해서 도면을 사용하여 상세하게 설명한다. 또한, 이하에서 설명하는 실시형태는 모두 본 발명의 바람직한 일구체예를 나타내는 것이다. 이하의 실시형태에서 나타내지는 수치, 형상, 재료, 구성 요소, 구성 요소의 배치 위치 및 접속 형태, 스텝, 스텝의 순서 등은 일례이며, 본 발명을 한정하는 주지는 아니다. 또한, 이하의 실시형태에 있어서의 구성 요소 중, 본 발명의 최상위 개념을 나타내는 독립 청구항에 기재되어 있지 않은 구성 요소에 대해서는 보다 바람직한 형태를 구성하는 임의의 구성 요소로서 설명된다.
도 3은 전자부품(10)의 제조 방법을 나타내는 플로우 차트이다.
실시형태 1에 의한 전자부품(10)의 제조 방법은 메인 기판(MB)을 준비하는 메인 기판 준비 공정(S11)과, 메인 기판(MB)을 절단하여 개편화하는 절단 공정(S12)과, 개편화 공정에서 형성된 전자부품(10)을 홀더(20) 상에 배치하는 배치 공정(S13)과, 전자부품(10)에 금속막(18)을 형성하는 금속막 형성 공정(S14)과, 홀더(20)로부터 전자부품(10)을 분리하는 분리 공정(S15)을 포함한다.
도 4는 전자부품(10)의 제조 방법을 나타내는 모식도이다. 또한, 도 4에서는 전자부품(10)의 전기 소자(12), 도체 패턴(14), 그라운드 전극(15), 비아 도체(16) 및 외부 단자(13a, 13b)의 기재를 생략하고 있다.
우선, 복수의 전자부품(10)의 집합체인 메인 기판(MB)을 준비한다(S11). 메인 기판(MB)은 복수의 전자부품(10)이 매트릭스형상으로 배열되어 연결된 구조를 갖고 있다. 도 4(a)는 이 메인 기판(MB)이 다이싱용 시트(31)에 부착된 상태를 나타내고 있다.
이어서, 다이싱용 시트(31)와 함께 메인 기판(MB)을 커트대(32)에 적재하고, 도 4(b)에 나타내는 바와 같이 다이싱 블레이드(35)를 사용해서 메인 기판(MB)을 절단한다(S12). 그때, 다이싱용 시트(31)는 완전히 분단되지 않고 하프컷된다. 이 절단에 의해 메인 기판(MB)을 개편화하여 직육면체상의 전자부품(10)을 복수 형성한다. 절단 후의 복수의 전자부품(10)은 다이싱 블레이드(35)의 폭과 거의 같은 간격으로 다이싱용 시트(31) 상에 등간격(ia)으로 배열된 상태로 되어 있다. 또한, 다이싱 블레이드(35)를 사용한 절단에 한정되지 않고 레이저 조사 등에 의해 메인 기판(MB)을 절단해도 좋다.
이어서, 도 4(c)에 나타내는 바와 같이 복수의 전자부품(10) 각각을 다이싱용 시트(31)로부터 분리하여 홀더(20) 상에 배치한다(S13). 예를 들면, 다이본더를 사용하여 다이싱용 시트(31)에 부착된 전자부품(10)을 픽업하고, 홀더(20)의 주면(20a)에 배치한다.
홀더(20)는 스테인리스판 등의 금속판(21)과, 금속판(21)의 표면에 형성된 점착부(22)에 의해 구성되어 있다. 점착부(22)는 전자부품(10)을 부착 유지하는 양면 점착 시트이며, 진공 중에서 사용할 수 있고, 성막 시의 온도 상승에 견딜 수 있는 것이 사용된다. 점착부(22)는, 예를 들면 발포 박리 시트(NITTO DENKO CORPORATION제)이며, 가열함으로써 한쪽 점착면(전자부품(10)을 부착 유지하는 면)에 요철이 형성되어 점착력이 저하되는 성질을 갖고 있다. 전자부품(10)은 실장면(10a)측이 점착부(22)의 한쪽 점착면에 접촉한 상태이며, 또한 천장면(10b) 및 측면(10c)이 노출한 상태로 홀더(20)에 유지된다.
본 실시형태에서는 복수의 전자부품(10)을 홀더(20)에 배치할 때, 홀더(20)의 주면(20a)의 적어도 일부의 영역에 있어서 서로 이웃하는 복수의 전자부품(10)이 상이한 간격을 갖도록 복수의 전자부품(10)을 배치한다.
구체적으로는 절단 공정(S12) 직후에 있어서의 복수의 전자부품(10)의 간격(ia)을 변경시키고, 또한 그 간격(ia)보다 큰 간격(i1) 및 간격(i2)을 갖도록 홀더(20)에 복수의 전자부품(10)을 배치한다. 홀더(20)에 배치된 복수의 전자부품(10)은 복수의 전자부품(10)이 배치된 영역의 내측 영역(A1)에 위치하는 전자부품(10)과, 내측 영역(A1)보다 외측 영역(A2)에 위치하는 전자부품(10)을 포함한다. 여기에서, 외측 영역(A2)에서 서로 이웃하는 전자부품(10)의 간격(i2)은 내측 영역(A1)에서 서로 이웃하는 전자부품(10)의 간격(i1)보다 넓다. 간격(i1)은, 예를 들면 0.5㎜ 이상 1.5㎜ 이하이며, 간격(i2)은, 예를 들면 간격(i1)보다 큰 값이 되도록 0.8㎜ 이상 2.5㎜ 이하의 범위로부터 선택된다.
간격(i1, i2)은 금속막 형성 공정(S14)에서 측면(10c)에 충분한 두께의 금속막(18)이 형성되도록 전자부품(10)의 높이(h1) 치수보다 큰 값이어도 좋다. 예를 들면, 간격(i1, i2)은 높이(h1)의 0.8배 이상 2배 이하이어도 좋다.
도 5는 홀더(20)에 배치되는 복수의 전자부품(10)의 다른 배치예를 나타내는 평면도이다.
도 5의 배치예에서는 홀더(20) 상에 7행 17열로 합계 119개의 전자부품(10)이 배치되어 있다. 복수의 전자부품(10)은 행 배열 방향(Y 방향)으로 등간격으로 배치되어 있다. 그에 대하여 열배열 방향(X 방향)에서는 홀더(20)의 주면(20a)의 일부 영역에 있어서 서로 이웃하는 전자부품(10)이 상이한 간격을 갖도록 배치되어 있다.
홀더(20)에 배치된 복수의 전자부품(10)은 내측 영역(A1)에 위치하는 전자부품(5~13열째의 전자부품)과, 외측 영역(A2)에 위치하는 전자부품(1~5열째 및 13~17열째의 전자부품)으로 나뉜다. 내측 영역(A1)에서 서로 이웃하는 전자부품(10)은 간격(i3)으로 등간격으로 배치되어 있다. 또한, 외측 영역(A2) 중 2~5열째 및 13~16열째로 서로 이웃하는 전자부품(10)은 간격(i4)으로 배치되고, 외측 영역(A2) 중 1, 2열째 및 16, 17열째에 서로 이웃하는 전자부품(10)은 간격(i5)으로 배치되어 있다. 외측 영역(A2)에서 서로 이웃하는 전자부품(10)의 간격(i4, i5)은 내측 영역(A1)에서 서로 이웃하는 전자부품(10)의 간격(i3)보다 넓고, 보다 구체적으로는 간격(i3)＜간격(i4)＜간격(i5)으로 되어 있다. 즉, 서로 이웃하는 전자부품(10)의 간격은 2, 5, 13 및 16열째를 경계로 하여 홀더(20)의 주면(20a)을 따르는 소정의 직선 방향(X 방향)으로 넓어져 있다.
또한, 도 5에 있어서 5열째 및 13열째에 위치하는 전자부품(10)은 내측 영역(A1)과 외측 영역(A2)의 경계에 위치하는 전자부품이다. 본 실시형태에서는 도 5에 있어서 5열째 및 13열째에 위치하는 전자부품(10)을 내측 영역(A1) 및 외측 영역(A2) 양쪽에 속하는 전자부품(10)으로 하고 있다. 이에 의하면 4, 5열째의 전자부품(10)의 간격 및 13, 14열째의 전자부품(10)의 간격은 i4가 되고, 5, 6열째의 전자부품(10)의 간격 및 12, 13열째의 전자부품(10)의 간격은 i3이 된다.
도 4로 되돌아와 홀더(20)에 배치된 복수의 전자부품(10)에 금속막(18)을 형성하는 공정에 대하여 설명한다. 이 공정에서는 도 4(d)에 나타내는 바와 같이 전자부품(10) 각각의 천장면(10b) 및 측면(10c)에 금속막(18)을 형성한다(S14). 금속막(18)은 스퍼터 장치 등의 성막 장치를 사용하여 전자부품(10)의 천장면(10b)의 방향으로부터 성막된다.
도 6은 성막 장치(50)를 모식적으로 도시한 도면이다. 성막 장치(50)는 쳄버(51)와, 쳄버(51) 내에 설치된 성막용 금속 재료부(52)와, 전자부품(10)을 유지하는 홀더(20)를 구비하고 있다.
쳄버(51) 내에는 도시하지 않은 감압 펌프에 의해 배기된 후, 아르곤 가스 등의 불활성 가스가 도입되어, 예를 들면 10-3Pa~10-1Pa 정도의 진공 상태로 유지된다.
성막용 금속 재료부(52)는 Cu, Ag 또는 Ni 등의 금속 재료를 포함하는 타겟이다. 성막용 금속 재료부(52)의 X 방향의 치수는 전자부품(10)이 배치되어 있는 영역의 X 방향의 길이 치수의 0.8배 이상 1.5배 이하이다. 성막용 금속 재료부(52)와 전자부품(10)의 거리(TS 거리)는 전자부품(10)이 배치되어 있는 영역의 X 방향의 길이 치수보다 작다. 성막용 금속 재료부(52)의 하측에는 전극판(53)이 설치된다. 성막용 금속 재료부(52)은 전극판(53) 상에 착탈 가능하게 부착된다.
쳄버(51)의 하부에는 전자부품(10)을 유지하고 있는 홀더(20)가 배치된다. 홀더(20)의 하측에는 홀더 부착부(54)가 설치된다. 홀더(20)는 전자부품(10)의 천장면(10b)이 성막용 금속 재료부(52)에 대향하도록 홀더 부착부(54)에 유지된다. 홀더(20)는 홀더 부착부(54)에 대하여 착탈 가능하다.
홀더(20)와 전극판(53) 사이에는 전원(55)이 설치된다. 전원(55)은 전극판(53) 및 성막용 금속 재료부(52)측이 음극이 되도록 접속된다. 홀더(20)측은 양극에서 접지된다.
홀더(20)와 전극판(53) 사이에 고전압을 인가함으로써 음극측이 되는 성막용 금속 재료부(타겟)(52)에 플라즈마 중의 이온이 충돌하여 성막용 금속 재료부(52)의 금속 원자가 내보내진다. 내보내진 금속 원자는 전자부품(10)의 천장면(10b) 및 측면(10c)에 부착되어 금속막(18)이 형성된다. 또한, 측면(10c)에 형성된 금속막(18)은 측면(10c)에 노출된 그라운드 전극(15)(도 2 참조)에 접속된다. 또한, 금속막(18)은 전자부품(10)이 배치되지 않고 노출되어 있는 점착부(22)의 표면에도 형성된다.
금속막(18)은 1층이어도 좋고, 복수층에 의해 구성되어 있어도 좋다. 본 실시형태의 금속막(18)은 밀착층, 도전층 및 내식층의 3층 구조를 갖는다.
밀착층은 전자부품(10)의 천장면(10b) 및 측면(10c)에 직접 형성된다. 밀착층은 스테인리스 재료를 포함하는 타겟을 사용하여 성막된다. 밀착층은 스테인리스 재료 대신에 Ti, Cr, Ni, TiAl 등의 재료로 형성해도 좋다. 밀착층으로서 메탈을 사용했을 경우, 전기 전도율이 높아져 전기 저항을 작게 할 수 있다. 타겟은 메탈 타겟 이외에 소결 타겟을 사용할 수 있다. 소결 타겟의 경우 임의의 조성비로 금속비율을 조정할 수 있고, 밀착성이나 내식성을 최적화하는 것이 가능해진다.
도전층은 밀착층 상에 형성된다. 도전층은 Cu 재료를 포함하는 타겟을 사용하여 성막된다. 도전층은 Cu 재료 대신에 Ag, Al 등의 재료로 형성해도 좋다.
내식층은 도전층 상에 형성된다. 내식층은 스테인리스 재료를 포함하는 타겟을 사용하여 성막된다. 내식층은 스테인리스 재료 대신에 Ti, Cr, TiAl 등의 재료로 형성해도 좋다. 또한, 그 외에 Ni이나 퍼멀로이 등 투자율이 높은 재료를 사용해도 좋다. 그 경우, 금속막(18) 전체로서의 전자계 차폐 효과를 향상시킬 수 있다.
금속막 형성 공정(S14)이 종료된 후, 도 4(d)에 나타내는 바와 같이 홀더(20)로부터 복수의 전자부품(10)을 분리한다(S15).
구체적으로는 양면 점착 시트인 점착부(22)로부터 복수의 전자부품(10)을 분리한다. 점착부(22)로서 가열에 의해 점착력이 저하되는 발포 박리 시트를 사용했을 경우에는 열처리를 행함으로써(예를 들면, 120℃), 전자부품(10)을 유지하고 있는 한쪽의 점착면의 점착력을 저하시킨다. 그때, 전자부품(10)에 형성된 금속막(18)은 측면(10c)에 밀착한 상태이며, 한편 점착부(22)의 표면에 형성된 금속막(18)은 발포 박리 시트의 요철에 따라 넣어지므로 금속막(18)은 전자부품(10)의 측면(10c)과 점착부(22)의 표면의 경계를 따라 분단되기 쉬워진다. 이 열처리에 의해 점착부(22)로부터 용이하게 전자부품(10)을 분리하는 것이 가능해진다. 이들 공정에 의해 금속막(18)이 형성된 전자부품(10)을 제작할 수 있다.
실시예
이어서, 본 실시형태의 실시예에 대하여 설명한다. 도 7은 홀더(20)에 배치된 복수의 전자부품(10)의 열 번호 및 간격을 나타내는 표이다. 도 7에서는 홀더(20) 상에 배치된 전자부품(10)의 열배열 방향의 번호와, 열 사이에서 서로 이웃하는 전자부품(10)의 간격을 나타내고 있다. 또한, 열배열 방향에 있어서의 내측 영역 및 외측 영역을 나타내고 있다.
전자부품(10)은 직육면체상이며, 길이(X 방향의 치수)가 10㎜, 폭(Y 방향의 치수)이 8㎜, 높이(Z 방향의 치수)가 1.5㎜인 것을 사용했다.
실시예로서 성막 전의 전자부품(10)을 도 7에 나타내는 간격을 형성하여 배치했다. 구체적으로는 열배열 방향으로 40열이 되도록, 행배열 방향으로 10행이 되도록 전자부품(10)을 배치했다. 여기에서, 열배열 방향의 중앙을 포함하는 28개의 전자부품(10)을 내측 영역(A1)에 위치하는 전자부품(10)으로 하고, 내측 영역(A1)의 양쪽 외측에 위치하는 6개의 전자부품(10)을 외측 영역(A2)에 위치하는 전자부품(10)으로 했다.
이 실시예에서는 전자부품(10)이 배치되어 있는 전체 영역의 70%를 내측 영역(A1)으로 하고, 나머지 30%를 외측 영역(A2)으로 했다. 그리고, 외측 영역(A2)에서 서로 이웃하는 전자부품(10)의 간격이 내측 영역(A1)에서 서로 이웃하는 전자부품(10)의 간격보다 넓어지도록 배치했다. 또한, 외측 영역(A2)의 단부에 있어서의 서로 이웃하는 전자부품의 간격은 더 넓어지도록 배치했다. 구체적으로는 내측 영역(A1)인 7~34열째의 전자부품의 간격을 2.0㎜로 하고, 외측 영역(A2)인 2~7열째 및 34~39열째의 전자부품의 간격을 2.3㎜로 하고, 1, 2열째 및 39, 40열째의 전자부품의 간격을 2.5㎜로 했다.
한편, 비교예에서는 1~40열째의 전자부품(10)을 등간격 2.0㎜로 배치했다.
성막 장치(50)로서는 DC 마그네트론 스퍼터 장치를 사용하여 전력 25kW, 쳄버 내 압력 1.5Pa, 성막용 금속 재료부(52)와 전자부품(10)의 거리(TS 거리)를 50㎜로 설정했다. 또한, 측면에 형성되는 막두께가 모든 전자부품에 대해서 2.5㎛ 이상이 되도록 실시예 및 비교예 각각에서 성막 시간을 조정했다. 구체적으로는 비교예에서는 실시예의 1.2배의 성막 시간으로 했다.
도 8은 홀더(20)에 배치된 복수의 전자부품(10)의 열 번호와 측면 막두께의 관계를 나타내는 도면이다. 막두께 측정기로서는 형광 X선 막두께 측정기를 사용했다. 막두께의 측정 개소는 측면(10c)의 높이 방향의 중앙으로 했다.
도 8에 나타내는 바와 같이 비교예에서는 열배열 방향의 중앙에 위치하는 전자부품(10)의 측면 막두께가 3.0㎛이며, 열배열 방향의 단부에 위치하는 전자부품(10)의 측면 막두께가 2.6㎛이며, 중앙과 단부의 막두께 차가 0.4㎛이었다.
그에 대하여 실시예에서는 열배열 방향의 중앙에 위치하는 전자부품(10)의 측면 막두께가 2.75㎛이며, 열배열 방향의 단부에 위치하는 전자부품(10)의 측면 막두께가 2.6㎛이며, 중앙과 단부의 막두께 차가 0.15㎛이었다. 이와 같이 실시예에서는 중앙과 단부의 막두께 차를 작게 할 수 있었다. 또한, 실시예에서는 필요 막두께에 도달할 때까지의 성막 시간을 비교예의 0.8배로 할 수 있어 성막 시간을 단축할 수 있었다.
또한, 상기에서는 전자부품(10)이 배치되어 있는 전체의 영역의 70%를 내측 영역(A1)으로 했지만, 그것에 한정되지 않고 전자부품(10)이 배치되어 있는 전체 영역의 50% 이상 80% 이하를 내측 영역(A1)으로 하고, 나머지 영역을 외측 영역(A2)으로 해도 좋다.
또한, 다른 비교예로서 7~34열째에 상당하는 위치에만 전자부품(10)을 등간격으로 배치하여 성막할 수도 있지만, 그 경우 1~6열째 및 35~40열째에 상당하는 전자부품(10)을 배치하고 있지 않으므로 생산 효율이 저하된다. 그에 대하여 상기 실시예에서는 성막용 금속 재료부(52)로부터 스퍼터링되는 금속 원자를 유효하게 사용하여 생산 효율을 향상시킬 수 있다.
[1-3. 효과 등]
본 실시형태에 의한 전자부품(10)의 제조 방법은 천장면(10b) 및 측면(10c)을 갖는 복수의 전자부품(10)에 금속막(18)을 형성하는 전자부품(10)의 제조 방법으로서, 복수의 전자부품(10)을 유지하는 홀더(20)의 주면(20a)측에 천장면(10b) 및 측면(10c)이 노출되도록, 또한 주면(20a)의 적어도 일부의 영역에 있어서 서로 입접하는 전자부품(10)이 상이한 간격을 갖도록 복수의 전자제품(10)을 배치하는 배치 공정과, 복수의 전자제품(10)의 천장면(10b)의 방향으로부터 성막을 행함으로써 복수의 전자제품(10)의 측면(10c) 및 천장면(10b)에 금속막(18)을 형성하는 금속막 형성 공정을 포함한다.
상기 구성에 의하면 서로 이웃하는 전자부품(10)이 상이한 간격을 갖고 배치되어 있는 영역에 있어서 측면(10c)에 형성되는 금속막(18)의 막두께를 변하게 할 수 있어 복수의 전자부품(10)의 측면(10c)에 형성되는 금속막(18)의 막두께 차를 작게 하는 것이 가능해진다. 예를 들면, 홀더(20) 상의 전자부품(10)의 위치에 따라 측면(10c)에 형성되는 금속막(18)의 막두께가 상이한 경우(성막 레이트가 상이한 경우)이어도 형성되는 막두께의 상위함에 따라 전자부품(10)을 배치함으로써 위치의 상위함에 의한 막두께 차를 작게 하는 것이 가능해진다. 또한, 홀더(20) 상에 있어서의 전자부품(10)의 위치의 상위함에 의한 막두께 차를 작게 할 수 있으므로 필요 막두께에 도달할 때까지의 성막 시간을 단축할 수 있다.
또한, 복수의 전자부품(10)은 복수의 전자부품(10)이 배치된 영역의 내측 영역(A1)에 위치하는 전자부품(10)과, 내측 영역(A1)보다 외측 영역(A2)에 위치하는 전자부품(10)을 포함하여 외측 영역(A2)에서 서로 이웃하는 전자부품(10)의 간격(i2, i3)은 내측 영역(A1)에서 서로 이웃하는 전자부품의 간격(i1)보다 넓어도 좋다.
이와 같이 외측 영역(A2)에 있어서의 전자부품(10)의 간격(i2, i3)을 간격(i1)보다 넓힘으로써 외측 영역(A2)의 전자부품(10)의 측면(10c)에 형성되는 금속막의 성막 레이트를 크게 할 수 있고, 외측 영역(A2)에 있어서의 전자부품(10)의 측면(10c)의 막두께를 두껍게 할 수 있다. 이에 따라 내측 영역(A1)과 외측 영역(A2)에 있어서 전자부품(10)의 측면(10c)에 형성되는 금속막(18)의 막두께 차를 작게 할 수 있다.
또한, 본 실시형태에 의한 성막 장치(50)는 천장면(10b) 및 측면(10c)을 갖는 복수의 전자부품(10)에 금속막(18)을 형성하는 성막 장치(50)로서, 쳄버(51)와, 쳄버(51) 내에 설치된 성막용 금속 재료부(52)와, 쳄버(51) 내에 설치되어 복수의 전자부품(10)의 천장면(10b)이 성막용 금속 재료부(52)에 대향하도록 복수의 전자부품(10)을 유지하는 홀더(20)를 구비하고, 홀더(20)는 적어도 일부 영역에 있어서 서로 이웃하는 복수의 전자부품(10)이 상이한 간격을 갖도록 복수의 전자부품(10)을 유지한다.
이 성막 장치(50)를 사용함으로써 전자부품(10)에 금속막(18)을 고정밀도로 형성할 수 있다.
[1-4. 변형예]
이어서, 실시형태 1의 변형예 1~4에 의한 전자부품(10)의 제조 방법에 대하여 설명한다.
도 9는 변형예 1에 있어서의 복수의 전자부품(10)의 배치를 나타내는 평면도이다.
변형예 1에서는 도 9에 나타내는 바와 같이 외측 영역(A2)에서 열배열 방향으로 서로 이웃하는 전자부품(10)의 간격이 외측을 향함에 따라서 서서히 넓어져 있다.
구체적으로는 홀더(20)에 배치된 복수의 전자부품(10)은 내측 영역(A1)에 위치하는 전자부품(5~13열째의 전자부품)과, 외측 영역(A2)에 위치하는 전자부품(1~5열째 및 13~17열째의 전자부품)으로 나뉘고, 내측 영역(A1)에서 서로 이웃하는 전자부품(10)은 간격(i6)으로 등간격으로 배치되어 있다. 또한, 외측 영역(A2) 중 4, 5열째 및 13, 14열째와 서로 이웃하는 전자부품(10)은 간격(i7)으로 각각 배치되고, 3, 4열째 및 14, 15열째와 서로 이웃하는 전자부품(10)은 간격(i8)으로 각각 배치되고, 2, 3열째 및 15, 16열째와 서로 이웃하는 전자부품(10)은 간격(i9)으로 각각 배치되고, 1, 2열째 및 16, 17열째와 서로 이웃하는 전자부품(10)은 간격(i10)으로 각각 배치되어 있다. 보다 구체적으로는 간격의 넓이는 간격(i6)＜간격(i7)＜간격(i8)＜간격(i9)＜간격(i10)으로 되어 있다.
즉, 변형예 1에서는 외측 영역(A2)에 있어서 서로 이웃하는 전자부품(10)의 간격을 열배열 방향의 외측을 향함에 따라서 서서히 넓게 하고 있다. 이에 따라 외측 영역(A2)의 열배열 방향에 있어서 측면(10c)에 형성되는 금속막(18)의 막두께를 바꿀 수 있어 측면(10c)에 형성되는 금속막(18)의 막두께 차를 작게 하는 것이 가능해진다.
또한, 변형예 1에서는 5열째로부터 외측을 향하고, 또한 13열째로부터 외측을 향해서 간격을 넓히는 배치 방법에 대해서 나타냈지만, 그에 한정되지 않고 중앙으로부터 양쪽 외측을 향해서 서서히 간격을 넓히는 배치 방법이어도 좋다.
도 10은 변형예 2에 있어서의 복수의 전자부품(10)의 배치를 나타내는 평면도이다.
변형예 2에서는 도 10에 나타내는 바와 같이 행배열 방향(Y 방향)으로 서로 이웃하는 전자부품(10)이 상이한 간격을 갖도록 배치되어 있다.
구체적으로는 홀더(20)에 배치된 복수의 전자부품(10)은 행배열 방향의 내측 영역(A1)에 위치하는 전자부품(3~5열째의 전자부품)과, 행배열 방향의 외측 영역(A2)에 위치하는 전자부품(1~3열째 및 5~7열째의 전자부품)으로 나뉘고, 내측 영역(A1)에서 서로 이웃하는 전자부품(10)은 간격(i11)으로 등간격으로 배치되어 있다. 또한, 외측 영역(A2)에서 서로 이웃하는 전자부품(10)은 간격(i12)으로 등간격으로 배치되어 있다. 외측 영역(A2)에서 서로 이웃하는 전자부품(10)의 간격(i12)은 내측 영역(A1)에서 서로 이웃하는 전자부품(10)의 간격(i11)보다 넓어져 있다.
즉, 변형예 2에서는 소정의 직선 방향인 행배열 방향에 있어서 서로 이웃하는 전자부품(10)이 상이한 간격을 갖도록 전자부품(10)을 배치하고 있다. 이에 따라 행배열 방향에 있어서 측면(10c)에 형성되는 금속막(18)의 막두께를 바꿀 수 있어 측면(10c)에 형성되는 금속막(18)의 막두께 차를 작게 하는 것이 가능해진다.
도 11은 변형예 3에 있어서의 복수의 전자부품(10)의 배치를 나타내는 평면도이다.
변형예 3에서는 도 11에 나타내는 바와 같이 행배열 방향 및 열배열 방향으로 서로 이웃하는 전자부품(10)이 상이한 간격을 갖도록 배치되어 있다.
구체적으로는 홀더(20)에 배치된 복수의 전자부품(10)은 내측 영역(A1)에 위치하는 전자부품(5~13열째이며 또한 3~5행째의 전자부품)과, 외측 영역(A2)에 위치하는 전자부품(1~5열째 및 13~17열째, 또는 1~3행째 및 5~7행째의 전자부품)으로 나뉜다. 내측 영역(A1)에 있어서, 열배열 방향으로 서로 이웃하는 전자부품(10)은 간격(i3)으로 등간격으로 배치되고, 행배열 방향으로 서로 이웃하는 전자부품(10)은 간격(i11)으로 배치되어 있다. 또한, 외측 영역(A2) 중 2~5열째 및 13~16열째와 서로 이웃하는 전자부품(10)은 간격(i4)으로 배치되고, 외측 영역(A2) 중 1, 2열째 및 16, 17열째와 서로 이웃하는 전자부품(10)은 간격(i5)으로 배치되어 있다. 또한, 외측 영역(A2) 중 행배열 방향으로 서로 이웃하는 전자부품(10)은 간격(i12)으로 배치되어 있다. 외측 영역(A2)에서 열배열 방향으로 서로 이웃하는 전자부품(10)의 간격(i4, i5)은 내측 영역(A1)에서 열배열 방향으로 서로 이웃하는 전자부품(10)의 간격(i3)보다 넓어져 있다. 또한, 외측 영역(A2)에서 행배열 방향으로 서로 이웃하는 전자부품(10)의 간격(i12)은 내측 영역(A1)에서 행배열 방향으로 서로 이웃하는 전자부품(10)의 간격(i11)보다 넓어져 있다.
즉, 변형예 3에서는 서로 이웃하는 전자부품(10)의 간격을 열배열 방향의 2, 5, 13 및 16열째를 경계로 해서 홀더(20)의 주면(20a)을 따르는 소정의 직선 방향(X 방향)으로 넓으며, 또한 행배열 방향의 2, 5행째를 경계로 하여 상기 직선 방향에 직교하는 방향(Y 방향)으로도 넓게 하고 있다. 이에 따라 열배열 방향 및 행배열 방향에 있어서 측면(10c)에 형성되는 금속막(18)의 막두께를 바꿀 수 있어 측면(10c)에 형성되는 금속막(18)의 막두께 차를 작게 하는 것이 가능해진다.
도 12는 변형예 4에 있어서의 성막 장치(50A)를 모식적으로 나타내는 도면으로서, 도 12(a)는 정면도, 도 12(b)는 측면도이다.
변형예 4의 성막 장치(50A)에서는 복수의 전자부품(10)이 드럼형상의 홀더 부착부(56)에 의해 회전 반송되면서 성막된다.
성막 장치(50A)의 쳄버(51)의 하부에는 드럼형상의 홀더 부착부(56)가 설치되어 있다. 전자부품(10)을 유지하고 있는 홀더(20)는 홀더 부착부(56)에 부착된다. 홀더 부착부(56)는 도시되지 않은 모터를 구동원으로서 X 방향으로 연장되는 축(57)을 중심으로 회전하여 홀더(20)와 함께 전자부품(10)을 회전 반송한다. 이 성막 장치(50A)에서는 홀더(20)와 성막용 금속 재료부(52)가 대향하는 위치 관계가 되었을 경우에 전자부품(10)의 천장면(10b)이 성막용 금속 재료부(52)에 대향하고, 전자부품(10)은 천장면(10b)의 방향으로부터 성막된다.
전원(55)은 전극판(53) 및 성막용 금속 재료부(52)가 음극에 홀더 부착부(56) 및 홀더(20)가 양극이 되도록 접속된다. 홀더(20)와 전극판(53) 사이에 고전압을 인가함으로써 성막용 금속 재료부(타겟)(52)의 금속 원자가 내보내진다. 내보내진 금속 원자는 회전 반송되어 있는 전자부품(10)의 천장면(10b) 및 측면(10c)에 부착되어 금속막(18)이 형성된다.
이 변형예 4에서는 축(57)과 평행한 방향(X 방향)으로 서로 이웃하는 전자부품(10)이 상이한 간격을 갖도록 배치되고, 전자부품(10)이 X 방향과 직교하는 Y 방향으로 이동하면서 성막된다. 구체적으로는 홀더(20) 상에서 서로 이웃하는 전자부품(10)의 간격은 내측 영역보다 외측 영역의 쪽이 X 방향으로 넓어지도록 배치되고, 전자부품(10)은 Y 방향으로 평행한 직선의 접원을 따라 회전 반송된다.
이 성막 장치(50A)에서는 전자부품(10)이 X 방향으로 연장되는 축(57)을 중심으로 회전하면서 성막되므로, 예를 들면 전자부품(10)을 X 방향, Y 방향 모두 등간격으로 배치했을 경우, Y 방향에 관한 측면(10c)의 금속막(18)은 거의 균일한 막두께가 되지만, X 방향에 관한 측면(10c)의 금속막(18)은 전자부품(10)의 위치에 따라 상이한 막두께가 된다.
그 때문에 변형예 4에서는 도 12(a)에 나타내는 바와 같이 X 방향으로 서로 이웃하는 전자부품(10)이 상이한 간격을 갖도록 전자부품(10)을 배치하고 있다. 이 구성에 의해 홀더(20) 상에 있어서의 전자부품(10)의 위치의 상이함에 의해 발생하는 측면(10c)의 막두께 차를 작게 할 수 있다.
(실시형태 2)
도 13은 실시형태 2에 의한 복수의 전자부품(10(10A, 10B))의 배치를 나타내는 정면도이다.
실시형태 2에서는 홀더(20) 상에 높이가 상이한 복수의 전자부품(10A, 10B)이 배치되어 있다.
전자부품(10A)의 높이는 h2이며, 전자부품(10B)의 높이는 h3이며, 높이(h2)＞높이(h3)의 관계를 갖고 있다. 서로 이웃하는 전자부품의 간격은, 예를 들면 내측 영역에 있어서 높이가 낮은 전자부품(10B)끼리의 간격(i31)보다 높이가 높은 전자부품(10A)끼리의 간격(i21)의 쪽이 넓어져 있다.
또한, 외측 영역에서 서로 이웃하는 전자부품(10A)의 간격(i22)은 내측 영역에서 서로 이웃하는 전자부품(10A)의 간격(i21)보다 넓어져 있다. 또한, 외측 영역에서 서로 이웃하는 전자부품(10B)의 간격(i32, i33)은 내측 영역에서 서로 이웃하는 전자부품(10B)의 간격(i31)보다 넓어져 있다.
실시형태 2에 의한 전자부품(10)의 제조 방법에서는 복수의 전자부품은 높이가 상이한 복수의 전자부품(10A, 10B)에 의해 구성되고, 서로 이웃하는 복수의 전자부품의 간격은 높이가 낮은 전자부품끼리의 간격(i31)보다 높이가 높은 전자부품끼리의 간격(i21) 쪽이 넓다.
상기 구성으로 함으로써 높이가 상이한 복수의 전자부품(10)을 성막하는 경우이어도 전자부품(10)의 측면(10c)에 형성되는 금속막(18)의 막두께 차를 작게 할 수 있다.
(다른 형태)
이상, 본 발명에 의한 전자부품(10)의 제조 방법 등에 대해서 실시형태 1, 2 및 변형예에 의거하여 설명했지만, 본 발명은 이들 실시형태 1, 2 및 변형예에 한정되지 않는다. 본 발명의 주지를 일탈하지 않는 한 당업자가 생각하는 각종 변형을 실시형태 및 변형예에 실시한 것이나, 실시형태 1, 2 및 변형예에 있어서의 일부의 구성 요소를 조합하여 구축되는 별도의 형태도 본 발명의 범위 내에 포함된다.
본 실시형태에서는 전자부품(10)을 홀더(20)에 부착하고 있지만, 그것에 한정되지 않는다. 예를 들면, 전자부품(10)의 실장면(10a)에 수지층을 형성하고, 수지층을 통해 전자부품(10)을 홀더(20)에 부착해도 좋다. 금속막(18)을 형성한 후, 전자부품(10)으로부터 수지층을 분리함으로써 측면(10c)의 하부에 있어서의 금속막(18)의 외측 가장자리를 직선형상으로 형성할 수 있다.
또한, 점착부(22)는 금속판(21)의 한쪽 주면의 전체를 덮도록 금속판(21)에 부착되어 있어도 좋다. 금속판(21)의 한쪽 주면 전체를 점착부(22)로 덮음으로써 금속판(21)으로의 금속막(18)의 부착을 억제할 수 있다.
또한, 점착부(22)를, 예를 들면 롤러, 프레스 또는 테이프 마운터 등을 사용하여 금속판(21)에 부착해도 좋다. 또한, 금속판(21)과 점착부(22) 사이의 에어 맞물림을 억제하기 위해서 진공 중에서 점착부(22)를 부착해도 좋다. 점착부(22)에 대한 전자부품(10)의 밀착력을 높이기 위해서 전자부품(10)을 배치한 후에 점착부(22)를 50℃~80℃로 가열해도 좋다.
또한, 본 실시형태에서는 홀더(20)를 금속판(21)과 점착부(양면 점착 시트)(22)로 구성했지만, 그것에 한정되지 않고, 링 프레임에 편면 점착 테이프를 부착하여 구성해도 좋다. 그 경우, 전자부품(10)의 실장면(10a)에 접촉하는 편면 점착 테이프의 점착면이 홀더의 주면이 된다.
또한, 점착부(22)는 양면 점착 시트에 한정되지 않고, 금속판(21)에 도포되는 접착제이어도 좋다. 이 경우, 접착제로서 열처리 또는 자외선 조사에 의해 점착력이 저하되는 재료를 사용해도 좋다.
또한, 성막 장치(50)는 마그네트론 스퍼터, 2극 스퍼터, 고주파 스퍼터, 반응성 스퍼터 등의 스퍼터 장치이어도 좋고, 증발원인 성막용 금속 재료부를 갖는 증착 장치이어도 좋다.
또한, 생산성을 향상시키기 위해서 스퍼터를 행하는 쳄버(51) 이외에 로드 록실을 형성해도 좋다. 스퍼터 장치는 배치형에 한정되지 않고, 인라인형, 매엽형이어도 좋다. 전력 공급 방식은 DC 방식에 한정되지 않고, 펄스 방식이나 RF 방식이어도 좋다. 펄스 방식이나 RF 방식에서는 타겟 표면에 반응물(산화물 또는 질화물)이 형성되어 저항값이 높아졌을 경우에도 안정적으로 방전하는 것이 가능해진다.
또한, 스퍼터 전에 쳄버(51) 밖에서 전자부품(10)에 드라이에칭을 실시해도 좋다. 드라이에칭에 의해 전자부품(10)의 표면이 세정됨과 아울러, 표면이 조도화되므로 금속막(18)의 밀착성이 향상된다. Ar 이온 건을 사용하여 전자부품(10)의 표면을 세정해도 좋다.
또한, 성막용 금속 재료부(타겟)(52)의 표면에 형성된 산화물을 제거하기 위해서 금속막 형성 전에 셔터를 닫은 상태로 프리 스퍼터를 행해도 좋다.
(산업상의 이용 가능성)
본 발명의 전자부품의 제조 방법은, 예를 들면 이동 통신 단말의 통신 모듈을 구성하는 전자부품을 제조할 때에 이용할 수 있다. 또한, 본 발명의 성막 장치는, 예를 들면 전자부품에 실드가 되는 금속막을 형성하는 성막 장치로서 이용할 수 있다.
10, 10A, 10B : 전자부품 10a : 실장면
10b : 천장면 10c : 측면
11 : 기판 11m : 기판의 주면
12 : 전기 소자 13a, 13b : 외부 단자
14 : 도체 패턴 15 : 그라운드 전극
16 : 비아 도체 17 : 수지 밀봉부
18 : 금속막 20 : 홀더
20a : 홀더의 주면 21 : 금속판
22 : 점착부 31 : 다이싱용 시트
32 : 커트대 35 : 다이싱 블레이드
50, 50A : 성막 장치 51 : 쳄버
52 : 성막용 금속 재료부 53 : 전극판
54, 56 : 홀더 부착부 55 : 전원
A1 : 내측 영역 A2 : 외측 영역
ia, i1, i2, i3, i4, i5, i6, i7, i8, i9, i10, i11, i12, i21, i22, i31, i32, i33 : 전자부품의 간격
h1, h2, h3 : 전자부품의 높이 MB : 메인 기판

Claims (11)

  1. 천장면 및 측면을 갖는 복수의 전자부품에 금속막을 형성하는 전자부품의 제조 방법으로서,
    상기 복수의 전자부품을 유지하는 1개의 홀더의 주면측에 상기 천장면 및 상기 측면이 노출하도록, 또한 상기 주면의 적어도 일부의 영역에 있어서 서로 이웃하는 전자부품이 상이한 간격을 갖도록 상기 복수의 전자부품을 배치하는 배치 공정과,
    상기 복수의 전자부품의 상기 천장면의 방향으로부터 성막을 행함으로써 상기 복수의 전자부품의 상기 측면 및 상기 천장면에 상기 금속막을 형성하는 금속막형성 공정을 포함하는 전자부품의 제조 방법.
  2. 제 1 항에 있어서,
    상기 복수의 전자부품은 상기 복수의 전자부품이 배치된 영역의 내측 영역에 위치하는 전자부품과, 상기 내측 영역보다 외측 영역에 위치하는 전자부품을 포함하고,
    상기 외측 영역에서 서로 이웃하는 전자부품의 간격은 상기 내측 영역에서 서로 이웃하는 전자부품의 간격보다 넓은 전자부품의 제조 방법.
  3. 제 2 항에 있어서,
    상기 외측 영역에서 서로 이웃하는 전자부품의 간격은 상기 내측 영역에서 서로 이웃하는 전자부품의 간격보다 상기 홀더의 상기 주면을 따르는 소정의 직선 방향으로 넓어져 있는 전자부품의 제조 방법.
  4. 제 3 항에 있어서,
    상기 외측 영역에서 서로 이웃하는 전자부품의 간격은 상기 내측 영역에서 서로 이웃하는 전자부품의 간격보다 상기 주면을 따르는 방향이며 또한 상기 소정의 직선 방향에 직교하는 방향으로 더 넓어져 있는 전자부품의 제조 방법.
  5. 제 3 항에 있어서,
    상기 금속막 형성 공정에서 상기 복수의 전자부품은 상기 소정의 직선 방향과 직교하는 방향으로 이동하면서 성막되는 전자부품의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 배치 공정 전에 메인 기판을 절단하여 상기 복수의 전자부품을 얻는 절단 공정을 포함하고,
    상기 절단 공정에서는 상기 메인 기판이 절단된 후에 서로 이웃하는 상기 복수의 전자부품이 등간격으로 배열되고,
    상기 배치 공정에서는 상기 절단 공정 후의 상기 복수의 전자부품의 간격을 바꾸어 상기 홀더에 상기 복수의 전자부품을 배치하는 전자부품의 제조 방법.
  7. 제 6 항에 있어서,
    상기 배치 공정에서 배치된 상기 복수의 전자부품의 간격은 상기 절단 공정에서 배열되는 상기 복수의 전자부품의 간격보다 넓은 전자부품의 제조 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 배치 공정에서 배치된 상기 복수의 전자부품의 간격은 상기 전자부품의 높이 치수보다 큰 전자부품의 제조 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전자부품의 상기 천장면의 반대 면인 실장면에 외부 단자가 설치되고, 상기 전자부품의 상기 측면에는 그라운드 전극이 노출되고,
    상기 금속막 형성 공정에 있어서 상기 금속막은 상기 실장면에 형성되지 않고, 상기 측면에 노출한 상기 그라운드 전극에 전기적으로 접속하도록 상기 측면 및 상기 천장면에 형성되는 전자부품의 제조 방법.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 복수의 전자부품은 높이가 상이한 복수의 전자부품에 의해 구성되고,
    서로 이웃하는 상기 복수의 전자부품의 간격은 높이가 낮은 전자부품끼리의 간격보다 높이가 높은 전자부품끼리의 간격의 쪽이 넓은 전자부품의 제조 방법.
  11. 천장면 및 측면을 갖는 복수의 전자부품에 금속막을 형성하는 성막 장치로서,
    쳄버와,
    상기 쳄버 내에 설치된 성막용 금속 재료부와,
    상기 쳄버 내에 설치되어 상기 복수의 전자부품의 상기 천장면이 상기 성막용 금속 재료부에 대향하도록 상기 복수의 전자부품을 유지하는 1개의 홀더를 구비하고,
    상기 1개의 홀더는 적어도 일부의 영역에 있어서 서로 이웃하는 상기 복수의 전자부품이 상이한 간격을 갖도록 상기 복수의 전자부품을 유지하는 성막 장치.
KR1020170116983A 2016-09-29 2017-09-13 전자부품의 제조 방법 및 성막 장치 KR102128294B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-192256 2016-09-29
JP2016192256A JP2018053328A (ja) 2016-09-29 2016-09-29 電子部品の製造方法および成膜装置

Publications (2)

Publication Number Publication Date
KR20180035670A KR20180035670A (ko) 2018-04-06
KR102128294B1 true KR102128294B1 (ko) 2020-06-30

Family

ID=61836199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170116983A KR102128294B1 (ko) 2016-09-29 2017-09-13 전자부품의 제조 방법 및 성막 장치

Country Status (3)

Country Link
JP (1) JP2018053328A (ko)
KR (1) KR102128294B1 (ko)
CN (1) CN207933522U (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115722A (ja) * 2014-12-11 2016-06-23 アピックヤマダ株式会社 半導体製造装置、半導体装置、及び、半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044123A (ja) 2007-07-19 2009-02-26 Citizen Finetech Miyota Co Ltd 電子部品の製造方法および電子部品。
KR101686318B1 (ko) * 2014-09-23 2016-12-13 명지대학교 산학협력단 스퍼터링을 이용한 전자파 차단 차폐막 형성 방법 및 그 장치
KR102286337B1 (ko) * 2014-10-17 2021-08-04 쓰리엠 이노베이티브 프로퍼티즈 컴파니 전자파 차폐 구조물과 방열패드 및 이들을 포함하는 전자회로기판 조립체

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115722A (ja) * 2014-12-11 2016-06-23 アピックヤマダ株式会社 半導体製造装置、半導体装置、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
JP2018053328A (ja) 2018-04-05
KR20180035670A (ko) 2018-04-06
CN207933522U (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
CN107535078B (zh) 高频模块
CN102695366B (zh) 电子部件内置电路板及其制造方法
US11682597B2 (en) Module with built-in component and method for manufacturing the same
CN108292647B (zh) 与屏蔽的模块的制造相关的装置和方法
JP2013165180A (ja) 電子部品及び電子部品の製造方法
CN110349919A (zh) 电子器件模块及制造该电子器件模块的方法
JP4119547B2 (ja) プラズマ処理装置
US10217711B2 (en) Semiconductor package and manufacturing method thereof
CN101276693A (zh) 电子元件及其制备方法
KR102000954B1 (ko) 회로 모듈의 제조 방법 및 성막 장치
KR102128294B1 (ko) 전자부품의 제조 방법 및 성막 장치
KR102044235B1 (ko) 전자부품의 제조 방법 및 성막 장치
KR102016980B1 (ko) 회로모듈의 제조 방법 및 성막 장치
KR20020029093A (ko) 스퍼터링 프로세스
CN102858092A (zh) 电路板及其制作方法
CN102859617A (zh) 用于制作电气多层部件的方法和电气多层部件
US10861683B2 (en) Vacuum device
JP2013127992A (ja) コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
US10601097B2 (en) Non-reciprocal circuit element, manufacturing method therefor, and communication device
WO2022044515A1 (ja) 高周波電子部品及びモジュール
JP4030784B2 (ja) 層間接続方法と装置及び多層基板
KR102179671B1 (ko) 냉각 효율이 향상된 기판 장착 드럼을 구비하는 기판 측면부 증착 장치
KR102396555B1 (ko) 증착 부착력이 개선된 기판 측면부 증착 장치
CN219677248U (zh) 高频电子部件和模块
WO2012069395A1 (en) Vapour deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101002068; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190621

Effective date: 20200324

GRNO Decision to grant (after opposition)
GRNT Written decision to grant