CN219677248U - 高频电子部件和模块 - Google Patents

高频电子部件和模块 Download PDF

Info

Publication number
CN219677248U
CN219677248U CN202190000666.0U CN202190000666U CN219677248U CN 219677248 U CN219677248 U CN 219677248U CN 202190000666 U CN202190000666 U CN 202190000666U CN 219677248 U CN219677248 U CN 219677248U
Authority
CN
China
Prior art keywords
multilayer substrate
ceramic multilayer
ground electrode
main surface
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202190000666.0U
Other languages
English (en)
Inventor
大家裕史
出口育男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN219677248U publication Critical patent/CN219677248U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

高频电子部件(1)具备：陶瓷多层基板(10)；多个接地电极(30a、30b、31a、31b)，其设置于上述陶瓷多层基板(10)的不同的层；屏蔽膜(50)，其被覆上述陶瓷多层基板(10)的表面中的至少侧面(10c、10f)，在上述高频电子部件(1)中，上述接地电极(30a、30b、31a、31b)在上述陶瓷多层基板(10)的侧面(10c、10f)暴露，并且没有从该侧面突出，而且与上述屏蔽膜(50)电连接，在上述陶瓷多层基板(10)的同一个侧面，多个上述接地电极(30a、30b、31a、31b)在上述陶瓷多层基板(10)的厚度方向上至少一部分彼此重叠，彼此重叠的上述接地电极彼此的上述厚度方向上的距离(d1、d2)为5μm以上。

Description

高频电子部件和模块
技术领域
本实用新型涉及高频电子部件和模块。
背景技术
搭载于移动终端装置等的高频电子部件存在设置有用于遮断电磁波的屏蔽膜的情况。
例如，专利文献1公开一种屏蔽封装装置，具备：陶瓷多层基板；裸芯，其安装于该陶瓷多层基板的上表面；包覆，其封入裸芯；以及保形导电涂层，其将包覆的上表面和侧面以及陶瓷多层基板的侧面被覆。在陶瓷多层基板的侧面设置有多个导电层，该导电层与保形导电涂层电连接，由此保形导电涂层作为屏蔽膜发挥功能。
专利文献1：日本特开2015-91135号公报
作为在陶瓷多层基板的侧面形成屏蔽膜的方法，例如可举出溅射等。在进行溅射时，陶瓷多层基板使与安装面相反一侧的面朝向靶材配置，以避免在陶瓷多层基板的安装面形成有屏蔽膜。
如专利文献1记载的陶瓷多层基板那样，存在如下课题：在多个导电层在厚度方向上重叠的情况下，由于因图案的疏密使成膜速率变化的微负载效应那样的现象，使得配置于远离靶材的位置的导电层的表面所形成的屏蔽膜的厚度不充分，导致电连接性降低。
实用新型内容
本实用新型是解决上述课题的，目的在于提供电连接性的良好的高频电子部件和模块。
本实用新型的高频电子部件的第一实施方式具备：陶瓷多层基板；多个接地电极，其设置于上述陶瓷多层基板的不同的层；以及屏蔽膜，其被覆上述陶瓷多层基板的表面中的至少侧面，上述高频电子部件的特征在于，上述接地电极在上述陶瓷多层基板的侧面暴露，并且没有从该侧面突出，而且与上述屏蔽膜电连接，在上述陶瓷多层基板的同一个侧面，多个上述接地电极在上述陶瓷多层基板的厚度方向上至少一部分彼此重叠，彼此重叠的上述接地电极彼此的上述厚度方向上的距离为5μm以上。
本实用新型的高频电子部件的第二实施方式具备：陶瓷多层基板；多个接地电极，其设置于上述陶瓷多层基板的不同的层；以及屏蔽膜，其被覆上述陶瓷多层基板的表面中的至少侧面，上述高频电子部件的特征在于，上述陶瓷多层基板具有在上述陶瓷多层基板的厚度方向上相向的第1主面和第2主面，上述第2主面是配置于安装面侧的主面，上述接地电极在上述陶瓷多层基板的侧面暴露，并且从该侧面突出，而且与上述屏蔽膜电连接，在上述陶瓷多层基板的同一个侧面，上述接地电极具有：第1接地电极，其位于设置有上述接地电极的层中的最接近上述第1主面的层，并且从上述陶瓷多层基板的侧面突出；和第2接地电极，其位于设置有上述接地电极的层中仅次于上述第1接地电极所位于的层地接近上述第1主面的层，上述第1接地电极从上述陶瓷多层基板的上述侧面突出的最大突出量为a[μm]，侧视上述陶瓷多层基板时的从上述第1接地电极至上述第2接地电极为止的最短距离为30.5a+5[μm]以上。
本实用新型的模块的特征在于，具备本实用新型的高频电子部件。
根据本实用新型，能够提供电连接性良好的高频电子部件。
附图说明
图1是示意性地表示本实用新型的高频电子部件的第一实施方式的一例的立体图。
图2是构成图1所示的高频电子部件的陶瓷多层基板的立体图。
图3是示意性地表示本实用新型的高频电子部件的第二实施方式的一例的剖视图。
图4是表示本实用新型的高频电子部件的第一实施方式的其他的一例的示意图。
图5是表示本实用新型的高频电子部件的第一实施方式的又一其他的一例的示意图。
具体实施方式
以下，对本实用新型的高频电子部件进行说明。
然而，本实用新型不限定于以下的结构，能够在不变更本实用新型的主旨的范围内适当地变更而应用。另外，组合两个以上以下记载的各个期望的结构而成的结构也是本实用新型。
[高频电子部件]
本实用新型的高频电子部件的第一实施方式具备：陶瓷多层基板；多个接地电极，其设置于上述陶瓷多层基板的不同的层；以及屏蔽膜，其被覆上述陶瓷多层基板的表面中的至少侧面，上述高频电子部件的特征在于，上述接地电极在上述陶瓷多层基板的侧面暴露，并且没有从该侧面突出，而且与上述屏蔽膜电连接，在上述陶瓷多层基板的同一个侧面，多个上述接地电极在上述陶瓷多层基板的厚度方向上至少一部分彼此重叠，彼此重叠的上述接地电极彼此的上述厚度方向上的距离为5μm以上。
在本实用新型的高频电子部件的第一实施方式中，在陶瓷多层基板的同一个侧面，厚度方向上彼此重叠的接地电极彼此的距离为5μm以上。因此，在通过溅射相对于在陶瓷多层基板的厚度方向上彼此重叠的多个接地电极而形成屏蔽膜时，没有产生因微负载效应那样的现象引起的距靶材的距离的影响。而且，能够抑制配置于远离靶材的位置的接地电极的表面所形成的屏蔽膜的厚度比配置于接近靶材的位置的接地电极的表面所形成的屏蔽膜的厚度变薄的情况。因此，能够提高接地电极与屏蔽膜之间的紧贴性而提高电连接性。
[陶瓷多层基板]
在本实用新型的高频电子部件的第一实施方式中，陶瓷多层基板例如是层叠有包含陶瓷材料的绝缘层和成为布线的布线层的层叠体。
作为绝缘层所含的陶瓷材料，可举出高温烧结陶瓷(HTCC)材料、低温烧结陶瓷材料(LTCC)等，但优选低温烧结陶瓷材料。
低温烧结陶瓷材料是指陶瓷材料中的能够以1000℃以下的烧制温度烧结且能够与优选用作成为布线的金属材料的银、铜同时进行烧制的材料。
作为低温烧结陶瓷材料，优选包含SiO2-CaO-Al2O3-B2O3系玻璃陶瓷或者SiO2-MgO-Al2O3-B2O3系玻璃陶瓷。
此外，作为陶瓷材料，也可以使用氧化铝粉末。
布线层例如构成电容器、电感器等无源元件，或者构成负责元件之间的电连接的连接布线。
作为构成布线层的材料，可举出银、铜等。
布线层也可以包含陶瓷材料。
布线层所含的陶瓷材料优选与绝缘层所含的陶瓷材料相同。
陶瓷多层基板的形状没有特别限定，但优选为具有在厚度方向上相向的第1主面和第2主面、在与厚度方向正交的长度方向上相向的第1侧面和第2侧面以及在与厚度方向和长度方向正交的宽度方向上相向的第3侧面和第4侧面的大致长方体形状。
在陶瓷多层基板的形状大致为长方体形状的情况下，优选陶瓷多层基板的厚度为200μm以上且1400μm以下，优选长度为600μm以上且4000μm以下，优选宽度为400μm以上且2500μm以下。
[接地电极]
在本实用新型的高频电子部件的第一实施方式中，接地电极是设置于陶瓷多层基板的内部的布线层中的在陶瓷多层基板的侧面暴露而与屏蔽膜电连接的部分。
在陶瓷多层基板的同一个侧面，多个接地电极设置于陶瓷多层基板的不同的层。
而且，多个接地电极在厚度方向上至少一部分彼此重叠的位置暴露。
彼此重叠的接地电极彼此的厚度方向上的距离为5μm以上，优选为10μm以上，更优选为20μm以上。
此外，彼此重叠的接地电极彼此的厚度方向上的距离优选为800μm以下。
接地电极的厚度没有特别限定，但优选为5μm以上且20μm以下。
在本实用新型的高频电子部件的第一实施方式中，接地电极没有从陶瓷多层基板的侧面突出。
在本实用新型的高频电子部件的第二实施方式中，对接地电极从陶瓷多层基板的侧面突出的情况进行说明。
在本实用新型的高频电子部件的第一实施方式中，也可以是，在陶瓷多层基板的同一个侧面设置有在厚度方向上彼此重叠的3个以上的接地电极。
在这种情况下，只要使彼此重叠并且厚度方向上邻接的两个接地电极彼此的距离均为5μm以上地设置接地电极即可。
优选在侧视陶瓷多层基板时，与陶瓷多层基板的厚度方向正交的方向上的每一个接地电极的长度为50μm以上且400μm以下。
[屏蔽膜]
在本实用新型的高频电子部件的第一实施方式中，屏蔽膜被覆陶瓷多层基板的表面中的至少侧面。
屏蔽膜是通过溅射而形成的金属膜。形成方法不局限于溅射法。例如，也可以通过蒸镀、CVD法而成膜。
屏蔽膜的平均厚度没有特别限定，但优选为1μm以上且50μm以下。
屏蔽膜也可以为1层，但也可以为多层构造。
在屏蔽膜为多层构造的情况下，优选从接近陶瓷多层基板这侧起，按紧贴层、导电层、耐腐蚀层的顺序构成。
作为构成紧贴层的材料，例如可举出SUS、Cu、Ti、Cr、Ni、Ti-Al合金等金属。
作为构成导电层的材料，可举出Cu、Ni、Ag、Al等金属。
作为构成耐腐蚀层的材料，可举出SUS、Ti、Cr、Ti-Al合金等金属、或者Ni、透磁合金等透磁率高的金属。
优选紧贴层、导电层、耐腐蚀层均通过溅射而形成。
屏蔽膜只要包含紧贴层、导电层和耐腐蚀层中任1层即可，但优选至少包含导电层，更优选包含所有紧贴层、导电层和耐腐蚀层。
参照图1和图2对本实用新型的高频电子部件的结构的一例进行说明。
图1是示意性地表示本实用新型的高频电子部件的一例的立体图，图2是构成图1所示的高频电子部件的陶瓷多层基板的立体图。
图1所示的高频电子部件1具备：陶瓷多层基板10；和被覆陶瓷多层基板10的表面中至少侧面的屏蔽膜50。
高频电子部件1是具有在厚度方向(图1中，箭头T所示的方向)上相向的第1主面1a和第2主面1b、在与厚度方向正交的长度方向(图1中，箭头L所示的方向)上相向的第1侧面1c和第2侧面1d、在与厚度方向和长度方向正交的宽度方向(图1中，箭头W所示的方向)上相向的第3侧面1e和第4侧面1f的形状。
屏蔽膜50设置于高频电子部件1的第1主面1a、第1侧面1c、第2侧面1d、第3侧面1e和第4侧面1f，但没有设置于第2主面1b。
陶瓷多层基板10的第2主面10b在第2主面1b暴露。
高频电子部件1的没有设置有屏蔽膜50的面亦即第2主面1b成为安装面。这里，高频电子部件1例如为LC芯片滤波器。
如图2所示，构成高频电子部件1的陶瓷多层基板10具有在厚度方向(图2中，箭头T所示的方向)上相向的第1主面10a和第2主面10b、在与厚度方向正交的长度方向(图2中，箭头L所示的方向)上相向的第1侧面10c和第2侧面10d、在与厚度方向和长度方向正交的宽度方向(图2中，箭头W所示的方向)上相向的第3侧面10e和第4侧面10f。
设置于陶瓷多层基板10的不同的层的多个接地电极在第1侧面10c和第4侧面10f暴露。
暴露于第1侧面10c的接地电极具备：第1接地电极30a，其位于设置有接地电极的层中的最接近第1主面10a的层；和第2接地电极30b，其位于设置有接地电极的层中仅次于第1接地电极30a所位于的层地接近第1主面10a的层。
在第1侧面10c上，第1接地电极30a和第2接地电极30b在陶瓷多层基板10的厚度方向上彼此重叠。彼此重叠的第1接地电极30a与第2接地电极30b之间的距离(图2中，双头箭头d1所示的长度)为5μm以上。
若陶瓷多层基板10的厚度方向上彼此重叠的第1接地电极30a与第2接地电极30b之间的距离为5μm以上，则在通过溅射形成屏蔽膜时没有产生因微负载效应那样的现象引起的距靶材的距离的影响，能够抑制形成于陶瓷多层基板的侧面的屏蔽膜的厚度不足而使电连接性降低这样的问题。
优选的是，在第1侧面10c上，位于设置有接地电极的层中的最接近第1主面10a的层的第1接地电极30a的暴露长度，比位于设置有接地电极的层中仅次于第1接地电极30a所位于的层地接近第1主面10a的层上的第2接地电极30b的暴露长度短。在这种情况下，第2接地电极30b的暴露长度比第1接地电极30a的暴露长度长。
另外，接地电极的暴露长度是指在陶瓷多层基板的同一个侧面上，位于相同的层的所有接地电极的在与厚度方向正交的方向上的暴露长度的合计。
在通过溅射形成屏蔽膜的情况下，越接近与成为安装面侧的面(图1和图2中第2主面10b)相反一侧的面，则屏蔽膜的厚度越是变厚。因此，在图1和图2所示的高频电子部件1中，与第2接地电极30b连接的屏蔽膜的厚度容易比与第1接地电极30a连接的屏蔽膜的厚度薄。因此，如图2所示，优选位于设置有接地电极的层中仅次于第1接地电极30a所位于的层接近第1主面10a的层上的第2接地电极30b的暴露长度的合计，比位于设置有接地电极的层中最接近第1主面10a侧的层上的第1接地电极30a的暴露长度的合计长。在这种情况下，能够增加倾向于变薄的第2接地电极30b与屏蔽膜50之间的接触面积，能够更稳定地进行第2接地电极30b与屏蔽膜50之间的电连接。
暴露于第4侧面10f的接地电极，是位于设置有接地电极的层中最接近第1主面10a的层的第1接地电极31a和位于设置有接地电极的层中仅次于第1接地电极31a所位于的层地接近第1主面10a的层的第2接地电极31b。
在第4侧面10f上，第1接地电极31a和第2接地电极31b设置于陶瓷多层基板10的不同的层，并且，在厚度方向上彼此重叠的第1接地电极31a与第2接地电极31b之间的距离(图2中，双头箭头d2所示的长度)为5μm以上。
另外，图2中，暴露于第1侧面10c的第1接地电极30a和暴露于第4侧面10f的第1接地电极31a配置于陶瓷多层基板10的厚度方向的相同的层，但也可以是，暴露于互不相同的侧面的第1接地电极30a与第1接地电极31a设置于不同的层。
针对暴露于第1侧面10c的第2接地电极30b和暴露于第4侧面10f的第2接地电极31b也是相同的，也可以设置于陶瓷多层基板10的不同的层。
在本实用新型的高频电子部件的第一实施方式中，优选陶瓷多层基板具有在与厚度方向正交的长度方向上相向的第1侧面和第2侧面、在与厚度方向和上述长度方向正交的宽度方向上相向的第3侧面和第4侧面，在第1侧面、第2侧面、第3侧面和第4侧面中至少一个侧面上，多个接地电极在上述陶瓷多层基板的厚度方向上至少一部分彼此重叠，彼此重叠的接地电极彼此的厚度方向上的距离为5μm以上。
在陶瓷多层基板具有第1主面、第2主面、第1侧面、第2侧面、第3侧面和第4侧面的情况下，第1侧面、第2侧面、第3侧面和第4侧面相当于陶瓷多层基板的侧面。即，在第1侧面、第2侧面、第3侧面和第4侧面中至少一个侧面上，多个接地电极在陶瓷多层基板的厚度方向上至少一部分彼此重叠，彼此重叠的接地电极彼此的厚度方向上的距离为5μm以上的陶瓷多层基板，可以说是构成本实用新型的高频电子部件的陶瓷多层基板。
在构成本实用新型的高频电子部件的第一实施方式的陶瓷多层基板中，多个接地电极在存在有4个的侧面中至少一个侧面上暴露，该多个接地电极设置于不同的层，并且在陶瓷多层基板的厚度方向上彼此重叠，并且彼此重叠的接地电极彼此的距离为5μm以上即可。
因此，例如，在陶瓷多层基板的第1侧面上，设置于不同的层并且在厚度方向上彼此重叠的接地电极彼此的在厚度方向上的距离为5μm以上的情况下，陶瓷多层基板的其他侧面上也可以没有设置有接地电极，也可以暴露有一个接地电极，也可以暴露有多个接地电极。但是，在多个接地电极暴露的侧面上，位于互不相同的层的接地电极在厚度方向上观察时彼此重叠的情况下，优选使彼此重叠的接地电极彼此的在厚度方向上的距离为5μm以上。
本实用新型的高频电子部件的第二实施方式具备：陶瓷多层基板；多个接地电极，其设置于上述陶瓷多层基板的不同的层；以及屏蔽膜，其被覆上述陶瓷多层基板的表面中的至少侧面，上述高频电子部件的特征在于，上述陶瓷多层基板具有在上述陶瓷多层基板的厚度方向上相向的第1主面和第2主面，上述第2主面是配置于安装面侧的主面，上述接地电极在上述陶瓷多层基板的侧面暴露，并且从该侧面突出，而且与上述屏蔽膜电连接，在上述陶瓷多层基板的同一个侧面，上述接地电极具有：第1接地电极，其位于设置有上述接地电极的层中的最接近上述第1主面的层，并且从上述陶瓷多层基板的侧面突出；和第2接地电极，其位于设置有上述接地电极的层中仅次于上述第1接地电极所位于的层地接近上述第1主面的层，上述第1接地电极从上述陶瓷多层基板的上述侧面突出的最大突出量为a[μm]，侧视上述陶瓷多层基板时的从上述第1接地电极至上述第2接地电极为止的最短距离为30.5a+5[μm]以上。
在本实用新型的高频电子部件的第二实施方式中，在陶瓷多层基板的同一个侧面，第1接地电极从陶瓷多层基板的侧面突出的最大突出量为a[μm]时，侧视陶瓷多层基板时的从第1接地电极至第2接地电极为止的最短距离为30.5a+5[μm]以上。因此，在通过溅射对于陶瓷多层基板的在厚度方向上彼此重叠的多个接地电极形成屏蔽膜时，没有产生因微负载效应那样的现象引起的距靶材的距离的影响。而且，能够抑制配置于远离靶材的位置的第2接地电极的表面所形成的屏蔽膜的厚度比配置于接近靶材的位置的第1接地电极的表面所形成的屏蔽膜的厚度变薄这种情况。因此，能够提高第2接地电极与屏蔽膜的紧贴性而提高电连接性。
在本实用新型的高频电子部件的第二实施方式中，接地电极从陶瓷多层基板的侧面突出。
接地电极从陶瓷多层基板的侧面突出的突出长度没有特别限定，但优选为2.5μm以上且10μm以下。
若接地电极从陶瓷多层基板的侧面突出，则在通过溅射形成屏蔽膜时，在从陶瓷多层基板的侧面突出的突出部的阴影处产生不易进行溅射的区域。若在该阴影的区域设置有其他接地电极，则存在不易在该接地电极的表面形成屏蔽膜，导致该接地电极与屏蔽膜之间的电连接性降低的情况。
相对于此，通过使从第1接地电极至第2接地电极位置的最短距离成为30.5a+5μm以上，第2接地电极不易成为第1接地电极的阴影，能够提高第2接地电极与屏蔽膜之间的电连接性。
即，在第1接地电极从陶瓷多层基板的侧面突出的情况下，除了通过第1接地电极没有从陶瓷多层基板的侧面突出的情况下的第1接地电极与第2接地电极之间的距离(5μm以上)之外，还通过以最大突出量a决定的规定距离使第1接地电极与第2接地电极之间的距离进一步分离，来使从第1接地电极至第2接地电极为止的最短距离为30.5a+5μm以上，从而能够提高第2接地电极与屏蔽膜的电连接性。
作为使接地电极在陶瓷多层基板的侧面突出的方法，可举出在没有从陶瓷多层基板的侧面突出的接地电极的表面实施镀覆处理的方法。
图3是示意性地表示本实用新型的高频电子部件的第二实施方式的一例的剖视图。
图3所示的高频电子部件2具有陶瓷多层基板11和屏蔽膜50。
陶瓷多层基板11具有在厚度方向上相向的第1主面11a和第2主面11b。在第1主面11a和第4侧面11f上形成有屏蔽膜50。另外，图3中虽未图示，但在与第4侧面11f相向的第3侧面和在与第3侧面和第4侧面11f所相向的方向正交并且与陶瓷多层基板11的厚度方向正交的方向上相向的面亦即第1侧面和第2侧面上也形成有屏蔽膜50。
高频电子部件2具有在厚度方向上相向的第1主面2a和第2主面2b。
陶瓷多层基板11的第2主面11b在高频电子部件2的第2主面2b暴露。因此，陶瓷多层基板11的第2主面11b成为安装面。
设置于不同的层的多个接地电极在陶瓷多层基板11的第4侧面11f暴露。
接地电极具有：第1接地电极32a，其位于设置有接地电极的层中最接近第1主面11a的层；和第2接地电极32b，其位于设置有接地电极的层中仅次于第1接地电极32a所位于的层地接近第1主面11a的层。
第1接地电极32a具有从陶瓷多层基板11的第4侧面11f突出的突出部33a。第1接地电极32a从陶瓷多层基板11的第4侧面11f突出的突出量为双头箭头a所示的长度。
另外，第2接地电极32b具有从陶瓷多层基板11的第4侧面突出的突出部33b。
使侧视陶瓷多层基板11时的从第1接地电极32a至第2接地电极32b为止的最短距离(图3中，双头箭头d3所示的长度)为30.5a+5μm以上。
在本实用新型的高频电子部件的第二实施方式中，也可以是，在陶瓷多层基板的同一个侧面设置有在厚度方向上彼此重叠的3个以上的接地电极。对侧视这样的陶瓷多层基板的该侧面时的除从第1接地电极至第2接地电极为止的最短距离之外的接地电极之间的距离进行说明。
在这种情况下，优选在将邻接的两个接地电极中的配置于第1主面侧的接地电极的最大突出量设为b[μm]，侧视陶瓷多层基板时从第1主面侧的接地电极至第2主面侧的接地电极为止的最短距离均为30.5b+5μm以上。
在本实用新型的高频电子部件的第二实施方式中，针对除接地电极从陶瓷多层基板的侧面突出和第1接地电极与第2接地电极之间的距离以外的特征，例如陶瓷多层基板的结构、优选的材料、屏蔽膜的结构、优选的材料等，与本实用新型的高频电子部件的第一实施方式共用。
以下，以本实用新型的高频电子部件的第一实施方式为例，对与本实用新型的高频电子部件共用的特征进行说明。因此，以下所示的特征也能够应用于本实用新型的高频电子部件的第二实施方式。
在本实用新型的高频电子部件中，也可以是，在陶瓷多层基板的相同的层设置有多个接地电极。
在本实用新型的高频电子部件中，也可以是，在陶瓷多层基板的第1主面或者第2主面安装有电子部件。
另外，安装于第1主面或者第2主面的电子部件不是本实用新型的高频电子部件。
图4是表示本实用新型的高频电子部件的第一实施方式的其他的一例的示意图。
图4示意性地表示在陶瓷多层基板的侧面暴露的接地电极的位置、在陶瓷多层基板的第1主面配置的电子部件和密封电子部件的模制树脂。
高频电子部件3具有陶瓷多层基板12和屏蔽膜50。
在陶瓷多层基板12的第1主面12a经由布线层20而安装有电子部件40。
陶瓷多层基板12的第1主面12a和电子部件40通过模制树脂60密封，在模制树脂60的表面(上表面和侧面)、陶瓷多层基板12的第3侧面12e和第4侧面12f上形成有屏蔽膜50。
另外，图4中虽未图示，但在与第3侧面12e和第4侧面12f相向的方向正交并且与陶瓷多层基板的厚度方向正交的方向上相向的面亦即第1侧面和第2侧面上也形成有屏蔽膜50。
高频电子部件3具有在厚度方向上相向的第1主面3a和第2主面3b。
陶瓷多层基板12的第2主面12b在高频电子部件3的第2主面3b暴露。因此，陶瓷多层基板12的第2主面12b成为安装面。
在陶瓷多层基板12的第2主面12b设置有安装用端子70。
如图4所示，从第1主面3a趋向第2主面3b，屏蔽膜50的厚度变薄。这是由于在溅射时在第1主面3a侧配置有靶材。
图4所示的陶瓷多层基板12具有在同一个侧面(未图示的第1侧面)暴露的第1接地电极34a1、34a2、34a3、34a4和第2接地电极34b1、34b2、34b3、34b4。
第1接地电极34a1、34a2、34a3、34a4和第2接地电极34b1、34b2、34b3、34b4设置于陶瓷多层基板12的不同的层。第1接地电极34a1与第2接地电极34b1、第1接地电极34a2与第2接地电极34b2、第1接地电极34a4与第2接地电极34b4分别在陶瓷多层基板12的厚度方向上彼此重叠。
厚度方向上彼此重叠的接地电极彼此的距离(图4中，双头箭头d4所示的长度)为5μm以上。
另外，第1接地电极34a3与第2接地电极34b3在厚度方向上互不重叠。
即，在本实用新型的高频电子部件中，也可以是，在陶瓷多层基板的同一个侧面上存在在厚度方向上互不重叠的接地电极。
在本实用新型的高频电子部件中，优选位于设置有接地电极的层中最接近与成为安装面侧的主面相反一侧的主面的层上的第1接地电极的数量，比位于设置有接地电极的层中仅次于第1接地电极所位于的层地接近与成为安装面侧的主面相反一侧的主面的层上的第2接地电极的数量少。
在这种情况下，第2接地电极的数量比第1接地电极的数量多。
若配置于陶瓷多层基板的相同的层上的接地电极的数量多，则不易在接地电极的表面上产生毛刺，能够提高与屏蔽膜间的连接性。
因此，若第1接地电极的数量比第2接地电极的数量少，则能够提高第2接地电极与屏蔽膜之间的连接性。
例如，在图5所示的陶瓷多层基板13的第1主面，设置有4个第1接地电极(35a1、35a2、35a3、35a4)和5个第2接地电极(35b1、35b2、35b3、35b4、35b5)，第2接地电极的数量比第1接地电极的数量多。
安装于陶瓷多层基板的电子部件的种类没有特别限定，例如可举出，IC、SAW滤波器、电容器、电感器、电阻等。
[高频电子部件的制造方法]
接着，对制造本实用新型的高频电子部件的方法的一例进行说明。
以下，对使用LTCC材料作为陶瓷材料的情况进行说明。
首先，制作构成陶瓷层的LTCC的生片。
接下来，在生片的所需部位形成导通孔，并在导通孔中填充导电性膏。填充于导通孔的导电性膏通过烧制而成为导通孔导体。
作为导电性膏，例如能够将Cu等金属粉、增塑剂、有机溶剂等与粘合剂混合而形成。也可以在该导电性膏中还添加陶瓷材料。
接着，在生片的主面上印刷导电性膏。
此时，调整各生片的导电性膏的印刷位置和生片的厚度和/或者层叠数量，以使在成为单片化的层叠体时的侧面暴露的多个接地电极在同一个侧面上在厚度方向上彼此重叠，并且彼此重叠的接地电极彼此的厚度方向上的距离为5μm以上。
导电性膏的印刷能够使用丝网印刷、喷墨印刷、凹版印刷等。
印刷的导电性膏通过烧制而成为布线层。
接下来，层叠被赋予了布线层和成为导通孔导体的导电性膏的多个生片，将该层叠体放入模具并进行压接。此时的压力和温度能够任意设定。
接下来，使压接的层叠体单片化。
单片化能够使用切片、铡刀式切割、激光切割等。
也可以根据需要，对单片化了的层叠体进行滚筒研磨。
通过单片化而在层叠体的侧面暴露的布线层成为接地电极。
接着，烧制单片化了的层叠体。
在使用Cu系的导电性膏的情况下，在还原性环境下(例如，N2环境下)进行烧制较佳。
通过以上的工序，得到陶瓷多层基板。
陶瓷多层基板的第1主面和/或者第2主面上，根据需要，也可以安装电子部件等，也可以由模制树脂密封。
作为模制树脂，例如能够使用玻璃环氧树脂等通常的密封树脂。
也可以根据需要在暴露于陶瓷多层基板的侧面的接地电极的表面实施镀覆处理。
若对接地电极的表面实施镀覆处理，则能够在接地电极形成突出部，并且提高接地电极与屏蔽膜间的连接性。
在没有对接地电极的表面实施镀覆处理的情况下，能够制造本实用新型的高频电子部件的第一实施方式。另一方面，在对接地电极的表面实施了镀覆处理的情况下，能够制造本实用新型的高频电子部件的第二实施方式。
接着，将陶瓷多层基板排列于溅射用的托盘。
此时，为了防止溅射膜(屏蔽膜)的绕入，也可以提前在成为陶瓷多层基板的安装面的面粘贴糊料、胶带。
将各陶瓷多层基板排列于托盘时的邻接的陶瓷多层基板彼此的间隔没有特别限定。
也可以根据需要，在溅射前进行干式蚀刻。
干式蚀刻例如能够使用Ar离子枪。
干式蚀刻除了能够进行陶瓷多层基板的清洗之外，还能够通过陶瓷多层基板的表面的粗糙化而提高屏蔽膜的紧贴强度。
接下来，将溅射用的托盘配置于溅射装置的室内部并使紧贴层成膜。
在这种情况下，对SUS靶材以规定时间施加电压而使紧贴层成膜。此时的膜厚优选例如为0.01μm以上且0.5μm以下左右。
接下来，通过溅射使导电层在紧贴层上成膜。
在这种情况下，对Cu靶材以规定时间施加电压而使导电层成膜。
此时的膜厚优选调整为例如被覆陶瓷多层基板的侧面的部分的膜厚成为0.9μm以上且3.0μm以下左右。
接下来，通过利用溅射使耐腐蚀层在导电层上成膜，能够得到本实用新型的高频电子部件。
在这种情况下，对SUS靶材以规定时间施加电压而使耐腐蚀层成膜。
此时的膜厚优选例如为0.03μm以上且1.5μm以下左右。
本实用新型的高频电子部件也可以是芯片部件或者基板。
还具备内置于陶瓷多层基板的无源元件的结构是被用作芯片部件的本实用新型的高频电子部件的一例。
作为无源元件，例如可举出电容器、电感器、LC滤波器等。
还具备安装于陶瓷多层基板的其他电子部件的结构是被用作基板的本实用新型的高频电子部件的一例。
其他电子部件优选安装于陶瓷多层基板的第1主面或者第2主面。
作为其他电子部件，例如可举出电容器、电感器、电阻、滤波器、IC等。
[模块]
本实用新型的模块的特征在于，具备本实用新型的高频电子部件。
作为本实用新型的模块，例如可举出，具备基板和安装于该基板的本实用新型的高频电子部件的模块、在构成高频电子部件的陶瓷多层基板的第1主面和第2主面分别安装电子部件并由模制树脂而进行了密封的模块等。
作为模块的例子，例如可举出RF模块等。
图5是表示本实用新型的模块的一例的示意图。
图5示意性地示出在陶瓷多层基板的侧面暴露的接地电极的位置、在陶瓷多层基板的第1主面和第2主面配置的电子部件以及密封电子部件的模制树脂。
模块5具备：高频电子部件4，其具有陶瓷多层基板13和屏蔽膜50；和电子部件40，其分别经由布线层20而安装于陶瓷多层基板13的第1主面13a和第2主面13b。安装于陶瓷多层基板13的第1主面13a和第2主面13b的电子部件40分别由模制树脂60、61密封。
在陶瓷多层基板13的第3侧面13e和第4侧面13f形成有屏蔽膜50。并且，模制树脂60的侧面和上表面以及模制树脂61的侧面由屏蔽膜50覆盖。
在陶瓷多层基板13的第2主面13b，贯通模制树脂61而设置有安装用端子71，安装用端子71在模块5的第2主面5b暴露。因此，在模块5的厚度方向上相向的第1主面5a和第2主面5b中的第2主面5b为安装面。
模块5在构成高频电子部件4的陶瓷多层基板13的第1主面13a和第2主面13b安装有电子部件40，因此，也称为双面安装模块。
陶瓷多层基板13具有在同一个侧面(未图示的第1侧面)暴露的第1接地电极35a1、35a2、35a3、35a4和第2接地电极35b1、35b2、35b3、35b4、35b5。
第1接地电极35a1、35a2、35a3、35a4与第2接地电极35b1、35b2、35b3、35b4、35b5设置于陶瓷多层基板13的不同的层。
第1接地电极35a1与第2接地电极35b1、第1接地电极35a1与第2接地电极35b2、第1接地电极35a4与第2接地电极35b5分别在陶瓷多层基板13的厚度方向上相互重叠。
在厚度方向上彼此重叠的接地电极彼此的距离(图5中，双头箭头d 5所示的长度)为5μm以上。
另外，第1接地电极35a2、35a3与第2接地电极35b3、35b4在厚度方向上互不重叠。
在本实用新型的模块中，安装于构成高频电子部件的陶瓷多层基板的第1主面和第2主面的电子部件与本实用新型的高频电子部件中也可以安装于陶瓷多层基板的第1主面或者第2主面的电子部件相同。
实施例
以下，示出更具体地公开了本实用新型的高频电子部件的实施例。另外，本实用新型不只是限定于这些实施例。
(试料1)
使用冲孔而在生片形成贯通孔，并在贯通孔中填充包含铜的导电性膏而形成了导通孔导体。
包含银的导电性膏包含生片所含的低温烧结陶瓷材料亦即玻璃粉末。导电性膏中的低温烧结陶瓷材料的重量相对于金属和低温烧结陶瓷材料的合计重量而言的比例为10％。
并且，以成为包含接地电极的布线层的图案印刷了导电性膏。
接着，层叠生片而制作层叠体，并在厚度方向上进行了压制。
接下来，对上述压制后的层叠体进行切割而进行了单片化。
然后，烧制切割后的单片化了的层叠体，得到陶瓷多层基板。
同时烧制低温烧结陶瓷材料和导电性膏，形成了绝缘层、布线层和接地电极。
针对在烧制后形成的绝缘层的每1层的厚度，在生片的状态下厚度为10μm的情况下，在绝缘层的状态下厚度为5μm。
此外，接地电极的厚度成为5μm。
陶瓷多层基板的形状是具有在厚度方向上相向的第1主面和第2主面、在与厚度方向正交的长度方向上相向的第1侧面和第2侧面、在与厚度方向和长度方向正交的宽度方向上相向的第3侧面和第4侧面的大致长方体。
在第1侧面设置有在陶瓷多层基板的不同的层暴露并在厚度方向上彼此重叠的第1接地电极和第2接地电极。第1接地电极配置于最接近第1主面的位置，第2接地电极配置于最接近第2主面的位置。
另外，第1接地电极和第2接地电极均没有从陶瓷多层基板的第1主面突出。即，第1接地电极和第2接地电极从陶瓷多层基板的侧面突出的最大突出量a为0μm。
[屏蔽膜的形成]
在将陶瓷多层基板配置于溅射装置的室内部而使第1主面朝向了靶材的状态下按以下的顺序形成了屏蔽膜。但是，将最接近靶材的位置的接地电极亦即第1接地电极的表面所形成的屏蔽膜的厚度调整成为以下的厚度。
1)紧贴层：SUS靶材且膜厚0.3μm
2)导电层：Cu靶材且膜厚1.0μm
3)耐腐蚀层：SUS靶材且膜厚0.7μm
通过上述步骤在陶瓷多层基板形成屏蔽膜，由此制作出高频电子部件。
(试料2～9)
制作出通过调整生片的厚度和层叠数量而将厚度方向上彼此重叠的接地电极彼此的厚度方向上的距离变更为1μm、3μm、7μm、10μm、15μm、20μm、25μm或者30μm的试料2～9。
(试料10～18)
除了对于形成屏蔽膜之前的陶瓷多层基板进行镀覆处理，并在接地电极的表面设置了3μm的突出部之外，通过与试料1～9相同的步骤，制作出试料10～18。侧视陶瓷多层基板的第1侧面时的从第1接地电极至第2接地电极为止的最短距离分别为1μm、3μm、7μm、10μm、15μm、20μm、25μm、30μm。
(试料19～27)
除了变更镀覆处理的条件而在接地电极的表面设置了5μm的突出部之外，通过与试料10～18相同的步骤，制作出试料19～27。侧视陶瓷多层基板的第1侧面时的从第1接地电极至第2接地电极为止的最短距离与试料10～18相同。
(试料28～36)
除了变更镀覆处理的条件而在接地电极的表面设置了7μm的突出部之外，通过与试料10～18相同的步骤，制作出试料28～36。侧视陶瓷多层基板的第1侧面时的从第1接地电极至第2接地电极为止的最短距离与试料10～18相同。
(试料37～45)
除了变更镀覆处理的条件而在接地电极的表面设置了10μm的突出部之外，通过与试料10～18相同的步骤，制作出试料37～45。侧视陶瓷多层基板的第1侧面时的从第1接地电极至第2接地电极为止的最短距离与试料10～18相同。
[屏蔽膜的确认]
通过沿着与陶瓷多层基板的厚度方向平行并且与长度方向平行的方向切断试料1～45，并利用扫描式电子显微镜(SEM)观察切断面，确认出在第2接地电极的表面所形成的屏蔽膜是否出现断线、缺损。将屏蔽膜没有出现断线、缺损的试料评价为“○”，将出现断线、缺损的试料评价为“×”。结果如表1和表2所示。
表1
表2
根据表1、2的结果，确认出本实用新型的高频电子部件的电连接性良好。
附图标记说明
1、2、3、4...高频电子部件；1a、2a、3a...高频电子部件的第1主面；1b、2b、3b...高频电子部件的第2主面；1c...高频电子部件的第1侧面；1d...高频电子部件的第2侧面；1e...高频电子部件的第3侧面；1f...高频电子部件的第4侧面；10、11、12、13...陶瓷多层基板；10a、11a、12a、13a...陶瓷多层基板的第1主面；10b、11b、12b、13b...陶瓷多层基板的第2主面；10c...陶瓷多层基板的第1侧面；10d...陶瓷多层基板的第2侧面；10e、12e、13e...陶瓷多层基板的第3侧面；10f、11f、12f、13f...陶瓷多层基板的第4侧面；20...布线层；30a、31a、32a、34a1、34a2、34a3、34a4、35a1、35a2、35a3、35a4...第1接地电极；30b、31b、32b、34b1、34b2、34b3、34b4、35b1、35b2、35b3、35b4、35b5...第2接地电极；33a、33b...突出部；40...电子部件；5...模块；5a...模块的第1主面；5b...模块的第2主面；50...屏蔽膜；60...模制树脂；70、71...安装用端子。

Claims (9)

1.一种高频电子部件，具备：
陶瓷多层基板；
多个接地电极，其设置于所述陶瓷多层基板的不同的层；以及
屏蔽膜，其被覆所述陶瓷多层基板的表面中的至少侧面，
所述高频电子部件的特征在于，
所述接地电极在所述陶瓷多层基板的侧面暴露，并且没有从该侧面突出，而且与所述屏蔽膜电连接，
在所述陶瓷多层基板的同一个侧面，多个所述接地电极在所述陶瓷多层基板的厚度方向上至少一部分彼此重叠，彼此重叠的所述接地电极彼此的所述厚度方向上的距离为5μm以上。
2.一种高频电子部件，具备：
陶瓷多层基板；
多个接地电极，其设置于所述陶瓷多层基板的不同的层；以及
屏蔽膜，其被覆所述陶瓷多层基板的表面中的至少侧面，
所述高频电子部件的特征在于，
所述陶瓷多层基板具有在所述陶瓷多层基板的厚度方向上相向的第1主面和第2主面，
所述第2主面是配置于安装面侧的主面，
所述接地电极在所述陶瓷多层基板的侧面暴露，并且从该侧面突出，而且与所述屏蔽膜电连接，
在所述陶瓷多层基板的同一个侧面，所述接地电极具有：第1接地电极，其位于设置有所述接地电极的层中的最接近所述第1主面的层，并且从所述陶瓷多层基板的侧面突出；和第2接地电极，其位于设置有所述接地电极的层中仅次于所述第1接地电极所位于的层地接近所述第1主面的层，
所述第1接地电极从所述陶瓷多层基板的所述侧面突出的最大突出量为a[μm]，
侧视所述陶瓷多层基板时的从所述第1接地电极至所述第2接地电极为止的最短距离为30.5a+5[μm]以上。
3.根据权利要求1或2所述的高频电子部件，其特征在于，
所述陶瓷多层基板具有在所述厚度方向上相向的第1主面和第2主面，
所述第2主面是配置于安装面侧的主面，
在所述陶瓷多层基板的同一个侧面，位于设置有所述接地电极的层中仅次于位于最接近所述第1主面的层上的第1接地电极所位于的层地接近所述第1主面的层上的第2接地电极的暴露长度，大于位于设置有所述接地电极的层中最接近所述第1主面的层上的所述第1接地电极的暴露长度。
4.根据权利要求1或2所述的高频电子部件，其特征在于，
所述陶瓷多层基板具有在所述厚度方向上相向的第1主面和第2主面，
所述第2主面是配置于安装面侧的主面，
在所述陶瓷多层基板的同一个侧面，位于设置有所述接地电极的层中的最接近所述第1主面的层上的第1接地电极的数量少于位于设置有所述接地电极的层中仅次于所述第1接地电极所位于的层地接近所述第1主面的层上的第2接地电极的数量。
5.根据权利要求1或2所述的高频电子部件，其特征在于，
所述陶瓷多层基板具有在与所述厚度方向正交的长度方向上相向的第1侧面和第2侧面、在与所述厚度方向和所述长度方向正交的宽度方向上相向的第3侧面和第4侧面，
在所述第1侧面、所述第2侧面、所述第3侧面和所述第4侧面中的至少一个侧面，多个所述接地电极在所述陶瓷多层基板的所述厚度方向上至少一部分彼此重叠，彼此重叠的所述接地电极彼此的所述厚度方向上的距离为5μm以上。
6.根据权利要求1或2所述的高频电子部件，其特征在于，
为芯片部件或者基板。
7.根据权利要求2所述的高频电子部件，其特征在于，
所述接地电极由在所述陶瓷多层基板的所述侧面暴露的布线层和在所述陶瓷多层基板的所述侧面暴露并且在所述布线层的没有在所述陶瓷多层基板的侧面暴露的表面形成的突出部构成。
8.一种模块，其特征在于，
具备权利要求1～7中任一项所述的高频电子部件。
9.根据权利要求8所述的模块，其特征在于，
所述陶瓷多层基板具有在所述厚度方向上相向的第1主面和第2主面，
在所述陶瓷多层基板的所述第1主面和所述第2主面上分别安装有电子部件，
安装于所述第1主面的所述电子部件和安装于所述第2主面的所述电子部件分别通过模制树脂而密封，
所述屏蔽膜除了覆盖所述陶瓷多层基板的所述侧面之外，还覆盖所述模制树脂的侧面。
CN202190000666.0U 2020-08-26 2021-06-24 高频电子部件和模块 Active CN219677248U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020142403 2020-08-26
JP2020-142403 2020-08-26
PCT/JP2021/023895 WO2022044516A1 (ja) 2020-08-26 2021-06-24 高周波電子部品

Publications (1)

Publication Number Publication Date
CN219677248U true CN219677248U (zh) 2023-09-12

Family

ID=80354896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202190000666.0U Active CN219677248U (zh) 2020-08-26 2021-06-24 高频电子部件和模块

Country Status (3)

Country Link
US (1) US20230225049A1 (zh)
CN (1) CN219677248U (zh)
WO (1) WO2022044516A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5402482B2 (ja) * 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
JP2012227310A (ja) * 2011-04-19 2012-11-15 Panasonic Corp セラミックス多層基板とその製造方法
KR20150073350A (ko) * 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
JP6669248B2 (ja) * 2016-03-31 2020-03-18 株式会社村田製作所 回路モジュール
US9780047B1 (en) * 2016-04-04 2017-10-03 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
JP6962178B2 (ja) * 2017-12-25 2021-11-05 Tdk株式会社 電子部品
JP7047904B2 (ja) * 2018-05-08 2022-04-05 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
CN109803523B (zh) * 2019-02-23 2021-01-29 华为技术有限公司 一种封装屏蔽结构及电子设备

Also Published As

Publication number Publication date
US20230225049A1 (en) 2023-07-13
WO2022044516A1 (ja) 2022-03-03

Similar Documents

Publication Publication Date Title
US6838377B2 (en) High frequency circuit chip and method of producing the same
KR101548862B1 (ko) 칩형 코일 부품 및 그 제조 방법
US11342122B2 (en) Electronic component assembly and method for manufacturing the same
US20170047160A1 (en) Chip electronic component and manufacturing method thereof
CN108288534B (zh) 电感部件
US11875946B2 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
CN110858519B (zh) 电容器组件
KR20200011380A (ko) 적층 세라믹 전자 부품
US11610737B2 (en) Multilayer ceramic electronic component
KR20120000529A (ko) 세라믹 전자 부품 및 그 제조 방법
CN111863450B (zh) 中介体及包括该中介体的电子组件
JP2020004826A (ja) 積層セラミック電子部品
CN219677248U (zh) 高频电子部件和模块
US11996243B2 (en) Ceramic electronic component and substrate arrangement
CN220086023U (zh) 高频电子部件和模块
WO2011118308A1 (ja) コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
US20090230596A1 (en) Method of manufacturing multi-layered ceramic substrate
CN219269209U (zh) 电子部件
JP4330850B2 (ja) 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置
US20230223183A1 (en) Coil component
US20230122767A1 (en) Electronic component
JPH06176965A (ja) チップ電子部品の製造方法
JP2024071168A (ja) 積層セラミック電子部品及び電子装置
JP2022032641A (ja) 部品内蔵基板
JP2000183538A (ja) セラミック多層基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant