CN108292647B - 与屏蔽的模块的制造相关的装置和方法 - Google Patents

与屏蔽的模块的制造相关的装置和方法 Download PDF

Info

Publication number
CN108292647B
CN108292647B CN201680070091.3A CN201680070091A CN108292647B CN 108292647 B CN108292647 B CN 108292647B CN 201680070091 A CN201680070091 A CN 201680070091A CN 108292647 B CN108292647 B CN 108292647B
Authority
CN
China
Prior art keywords
adhesive layer
plate
package
opening
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680070091.3A
Other languages
English (en)
Other versions
CN108292647A (zh
Inventor
刘奕
A.J.洛比安科
M.S.里德
H.M.阮
H.E.陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN108292647A publication Critical patent/CN108292647A/zh
Application granted granted Critical
Publication of CN108292647B publication Critical patent/CN108292647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

一种与制造屏蔽的模块相关的装置和方法。在一些实施例中，可以提供载体组件来处理封装模块。载体组件可以包含具有限定多个开口的第一侧的板、以及在板的第一侧上实施的粘合层。粘合层可以限定布置成实质上匹配板的开口的多个开口，且粘合层的每个开口的尺寸设定为使得粘合层能够提供封装体的下侧周边部分与板的第一侧的对应开口周围的周边部分之间的粘合接合。

Description

与屏蔽的模块的制造相关的装置和方法
相关申请的交叉引用
本申请要求于2015年9月30日提交的题为“DEVICES AND METHODS RELATED TOSHIELDED BALL GRID ARRAY PACKAGES”的美国临时申请No.62/235,437的优先权，其公开在此通过引用以其整体明确地并入本文。
技术领域
本公开涉及制造封装电子模块，诸如屏蔽射频(RF)模块。
背景技术
在射频(RF)应用中，RF电路和相关装置可以在封装模块中实施。这种封装模块可以包含屏蔽功能，以抑制或减少与这种RF电路中的一些或全部相关联的电磁干扰。
发明内容
根据若干实施方式，本公开涉及用于处理封装模块的载体组件。载体组件包含具有限定多个开口的第一侧的板、以及在板的第一侧上实施的粘合层。粘合层限定布置成基本匹配板的开口的多个开口。粘合层的每个开口的尺寸设定为使得粘合层能够提供封装体的下侧周边部分与板的第一侧的对应开口周围的周边部分之间的粘合接合。
在一些实施例中，板可以包含与第一侧相对的第二侧。板的每个开口可以在第一侧与第二侧之间穿过板延伸。
在一些实施例中，板的每个开口和粘合层的对应开口可以具有类似于封装体的足印形状的截面形状。封装体的足印形状可以包含例如矩形。板的开口和粘合层的开口中的每一个的矩形形状的长度和宽度各自小于与封装体的矩形足印形状相关联的对应长度和宽度，以促进粘合接合能力。
在一些实施例中，板的每个开口的尺寸可以设定为，当封装体与板的第一侧粘合接合时，接收和容纳封装体的下侧特征。封装体的下侧特征可以包含具有多个焊球的球栅阵列。在一些实施例中，板可以具有选择的厚度，使得当封装体与板的第一侧粘合接合时，封装体的焊球实质上完全在板的开口内。在一些实施例中，板可以具有选择的厚度，使得当封装体与板的第一侧粘合接合时，封装体的每个焊球的部分延伸超过板的第二侧。
在一些实施例中，在封装体保持在板的第一侧上时，封装体与板的第一侧之间的粘合接合可以导致每个封装体的实质上整个下侧被保护免于从板的第一侧暴露。封装体与板的第一侧之间的粘合接合可以导致每个封装体的实质上整个上表面和侧壁对从板的第一侧的暴露是敞开的。
在一些实施例中，每个封装体可以是配置为提供射频功能的未屏蔽的封装体。在一些实施例中，每个未屏蔽的封装体可以是单体化的未屏蔽的封装体。
在一些实施例中，暴露可以包含将沉积材料引入到封装体的上表面和侧壁的。沉积材料可以包含溅射的金属。
在一些实施例中，板可以具有矩形形状。在一些实施例中，板可以具有类晶片形状。类晶片形状的尺寸可以被设定成允许在配置为处理晶片的沉积设备中使用载体组件。
在一些实施例中，粘合层可以包含双面胶带。双面胶带可以包含诸如硅酮粘合材料的高温粘合材料。双面胶带可以基于聚酰亚胺膜。
在一些实施例中，粘合层的开口可以是在板的第一侧上的实施之前形成的预切割的开口。在一些实施例中，粘合层的开口可以是在板的第一侧上的实施之后形成的开口。
在一些教导中，本公开涉及用于制备用于处理封装模块的载体组件的方法。该方法包含提供具有限定多个开口的第一侧的板，以及在板的第一侧上实施粘合层，使得粘合层限定布置为实质上匹配板的开口的多个开口。粘合层的每个开口的尺寸设定为使得粘合层能够提供封装体的下侧周边部分与板的第一侧的对应开口周围的周边部分之间的粘合接合。
在一些实施例中，板可以包含与第一侧相对的第二侧，并且板的每个开口可以在第一侧与第二侧之间穿过板延伸。板的提供可以包含将板定位成使得其第一侧总体上面朝上。
在一些实施例中，粘合层的实施可以包含将双面胶带贴附在板的第一侧上。粘合层的实施还可以包含在将双面胶带贴附到板的第一侧上之后形成粘合层的每个开口。
在一些实施例中，粘合层的每个开口的形成可以包含激光切割操作。激光切割操作可以包含从板的第二侧发出激光束，使得板的对应开口为激光切割操作提供遮蔽功能。
在一些实施例中，粘合层的每个开口的形成可以导致切除部分与粘合层分离。形成粘合层的每个开口可以包含从板的第二侧施加真空，使得从粘合层分离的切除部分通过板的对应开口被移除。
根据一些实施方式，本公开涉及用于封装模块的批量处理的方法。该方法包含制备或提供载体组件，该载体组件包含具有限定多个开口的第一侧的板以及板的第一侧上实施的粘合层，使得粘合层限定布置为实质上匹配板的开口的多个开口。该方法还包含将封装体放置在板的每个开口之上，使得粘合层提供封装体的下侧周边部分与板的第一侧的开口周围的周边部分之间的粘合接合。该方法还包含在板的第一侧的相应开口之上保持的多个封装体上从板的第一侧进行处理操作。
在一些实施例中，封装体与板的第一侧之间的粘合接合可以导致，在处理操作期间，每个封装体的实质上整个下侧被保护免于暴露。封装体与板的第一侧之间的粘合接合可以导致，在处理操作期间，每个封装体的实质上整个上表面和侧壁对暴露是敞开的。
在一些实施例中，每个封装体可以是配置为未屏蔽封装，未屏蔽封装提供射频功能并且在其下侧上具有球栅阵列，且球栅阵列被板的对应于封装体的开口容纳。在一些实施例中，每个未屏蔽的封装体可以是单体化的未屏蔽的封装体。
在一些实施例中，处理操作可以包含将共形屏蔽层施加到封装体的上表面和侧壁。可以通过例如溅射操作来施加共形屏蔽层。
在一些实施例中，该方法还可以包含从板移除具有共形屏蔽层的每个封装体。
在一些实施方式中，本公开涉及用于封装模块的批量处理的系统。该系统包含第一子系统，该第一子系统配置为制备或提供载体组件，该载体组件包含具有限定多个开口的第一侧的板和在板的第一侧上实施的粘合层，使得粘合层限定布置成实质上匹配板的开口的多个开口。该系统还包含第二子系统，该第二子系统配置为处理多个封装体，使得封装体定位在该板的每个开口之上，使得该粘合层提供封装体的下侧周边部分与板的第一侧的开口周围的周边部分之间的粘合接合。
在一些实施例中，系统还可以包含第三子系统，该第三子系统配置为在板的第一侧的相应开口之上保持的多个封装体上从板的第一侧进行处理操作。封装体与板的第一侧之间的粘合接合可以导致，在处理操作期间，每个封装体的实质上整个下侧被保护免于暴露。封装体与板的第一侧之间的粘合接合可以导致，在处理操作期间，每个封装体的实质上整个上表面和侧壁对暴露是敞开的。
在一些实施例中，每个封装体可以是未屏蔽的封装体，未屏蔽的封装体配置为提供射频功能并且在其下侧具有球栅阵列。球栅阵列可以由板的对应于封装体的开口容纳。在一些实施例中，第三子系统可以包含配置为将共形屏蔽层施加到封装体的上表面和侧壁的溅射沉积设备。
出于总结本公开的目的，本文已经描述了本发明的某些方面、优点和新颖特征。应该理解，根据本发明的任何特定实施例，不一定可以实现所有这些优点。因而，本发明可以以实现或最优化如本文所教导的一个优点或一组优点的方式来实施或执行，而不必实现本文中可能教导或提出的其它优点。
附图说明
图1示出了具有板和孔阵列的框架载体的示例，孔的阵列配置为便于各个单元的阵列的处理。
图2示出，在一些应用中，可以在框架载体的板的下侧上提供胶带，使得胶带的粘合侧接合板，并且孔暴露粘合侧的对应部分。
图3A-3D示出了可以实现为用图1和图2的框架载体来处理各个单元的示例性过程的各种状态。
图4A-4D示出了可以实现为处理各个单元的另一个示例性过程的各种状态。
图5示出，在一些实施例中，载体组件可以包含具有多个开口的板、以及板的第一侧上实施的粘合层。
图6示出，在一些应用中，可安装到图5的载体组件的诸如未屏蔽的封装体的封装体不一定需要在其下侧上具有任何特征或结构。
图7示出，在一些应用中，可安装到图5的载体组件的诸如未屏蔽的封装体的封装体可以包含其下侧上的主结构和的一个或多个特征和/或结构。
图8示出了具有球栅阵列(BGA)的未屏蔽的双侧封装体的示例。
图9A和图9B示出了安装在载体组件的粘合侧上的多个未屏蔽的双侧封装体的侧视图和主视图。
图10A-10C示出了配置为接合双侧封装体的下侧周边部分的载体组件可以允许板具有不同的厚度，而不会影响这种封装体如何安装在其上。
图11A-11C示出了具有如本文所述的一个或多个特征的载体组件可以有利地提供安装在其上的双侧封装体的横向位置的容差(tolerance)。
图12A-12D示出粘合层的开口和板的开口可以具有不同的尺寸和/或不同的相对横向位置。
图13A和13B示出了载体组件可以通过在具有对应开口的板的第一侧上对齐并贴附预切割的粘合层来组装。
图14A-14D示出了可以通过在将粘合层贴附到板的第一侧之后在粘合层上形成开口来制造载体组件。
图15A-15D示出了一个示例，其中可以使用激光切割来移除安装在具有多个开口的板的第一侧上的固体粘合层的部分。
图16A-16C示出了图15A的示例性激光切割构造的一部分的放大视图。
图17A和17B示出，在一些实施例中，在粘合层中进行的激光切割可导致沿着板的对应开口的横向形状的总体上连续且完整的切割。
图18示出了其中在粘合层中进行的激光切割不是连续切割的示例。
图19示出了其中在粘合层中进行的激光切割不是连续切割的另一个示例。
图20A示出了由参照图18和19所描述的部分切割图案示例所产生的部分完成组件的侧视图。
图20B示出了其中正从粘合层移除图20A的示例中的内部切割部分的示例。
图20C示出了由图20B的处理步骤所产生的载体组件。
图21示出了其中框架载体的板可以具有类似于晶片形状的形状的示例。
图22示出了其中框架载体的板可以具有类似于晶片形状的形状的另一个示例。
图23示出了可以被实施以使用具有如本文所述的一个或多个特征的载体组件来形成多个屏蔽的模块的过程。
图24A-24D示出了对应于图23的过程的各个阶段的示例。
图25描绘了可以制备和/或使用一个或多个载体组件的模块封装系统。
具体实施方式
本文所提供的标题(如果有的话)仅仅是为了方便，并不一定影响所要求保护的发明的范围或含义。
在涉及制造诸如射频(RF)模块的封装模块的许多制造应用中，有必要或期望在单体化的单元上进行至少一些处理步骤。本文中更详细地描述与在单体化的单元上的这种处理步骤有关的各种示例。虽然本文中在RF模块的背景下描述了各种示例，但是将理解，本公开的一个或多个特征也可以被实施以用于处理其它类型的封装电子模块。
在一些实施例中，可以通过具有如本文所述的一个或多个特征的框架载体来促进涉及单体化的单元的前述处理步骤中的一些或全部。如本文中还描述的那样，这种框架载体和相关技术可以允许例如以期望的精度大量处理单体化的单元。
图1示出了框架载体100的示例。出于本文所描述的目的，可以理解，这种框架载体可以包含第一侧，单独的单元(例如，单体化的单元)可以通过第一侧引入到框架载体100和从框架载体100移除。框架载体的第二侧可以是与第一侧相对的侧。例如，如果使用框架载体100以使得在框架载体的上侧将单独的单元引入到框架载体100和从框架载体100移除单独的单元，则框架载体的上侧可以是其第一侧，并且下侧可以是其第二侧。类似地，如果使用框架载体100以使得在框架载体的下侧将单独的单元引入到框架载体 100和从框架载体100移除单独的单元，则框架载体的下侧可以是其第一侧，并且上侧可以是其第二侧。也可以使用框架载体的其它取向。相应地，虽然在框架载体的特定侧上引入和去移除各个单元的背景下描述了各种示例，但是可以理解，本公开的一个或多个特征也可以在其它操作取向中实施。
在图1的示例中，框架载体100被示出为包含具有孔102的阵列的板 104。每个这种孔的尺寸可以设定为接收单独的单元，使得多个这种单独的单元可以布置成阵列，以进一步处理。
图2示出了，在一些应用中，诸如胶带110的粘合片可以设置在板104 的下侧上，使得胶带110的粘合侧接合板104，并且孔102暴露粘合侧的对应部分。因而，位于来自板的上侧的对应孔102中的单独的单元112可以由胶带110临时保持就位。
在一些实施例中，并且参照图1和图2，框架载体100可以包含一个或多个特征，以便于用单独的单元的阵列的前述操作。例如，框架载体100的板104可以限定配置成提供索引(index)和/或对齐功能的一个或多个特征 106。这些特征可以在例如装载和卸载单独的单元期间、以及处理放置在孔 102中的单独的单元的过程中使用。在另一个示例中，框架载体100的板104 可以包含沿着一个或多个边缘的一个或多个胶带移除凹口108。这些特征可以用来便于胶带移除过程。
与图1和图2的框架载体100相关的附加细节和示例可以在美国专利申请公开No.2015/0325548中找到，其公开内容通过引用整体明确地并入本文。
在一些实施方式中，图1和图2的框架载体100可以用于处理诸如具有球栅阵列(BGA)的未屏蔽的双侧封装体的单独的单元的阵列。图3A-3D 示出了可以实现为用框架载体100处理这种单独的单元(用120表示)的示例过程的各种状态。参考图3A，多个未屏蔽的双侧封装体120可以部分地定位(箭头122)在板104中所限定的它们各自的孔102中并且被胶带110 临时保持就位。
参照图3B，未屏蔽的双侧封装体120被示出为部分地定位在它们相应的孔102中。将每个孔102示出为具有横向尺寸以允许对应未屏蔽的双侧封装体120的焊球126总体上在孔102内，但是使封装衬底的下侧外围接合板 104的上表面。在封装衬底的下侧与板104之间的这种接合用124表示。
在一些实施例中，可以选择板104的厚度，使得当未屏蔽的双侧封装体 120如图3B所示定位时，焊球126的底表面接合胶带110。焊球126与胶带 110之间的这种接合用128表示。
一旦单独的非屏蔽双侧封装体120以这种方式布置，后续步骤中的一些或全部可以以如同单元处于面板格式(panel format)一样的方式进行。这些步骤可以包含在每个未屏蔽的双侧封装体120的上表面和侧壁(130)上形成共形屏蔽层。更具体地，未屏蔽的双侧封装体120相对于板104的位置允许实质上完全暴露侧壁130，以通过诸如溅射沉积的技术来金属沉积。如图 3B进一步所示，板104的孔102可以布置为使得定位在其中的未屏蔽的双侧封装体120被充分地间隔开，以促进金属在侧壁130上的有效溅射沉积。
图3C示出了已经形成共形导电层140的制造状态。这种共形导电层 (140)示出为覆盖每个双侧封装体的上表面和侧壁(130)。共形导电层140 的侧壁部分还示出为与导电特征132(其进而连接到接地平面(未示出))电接触，从而形成双侧封装体的RF屏蔽。
在使用溅射沉积的应用中，导电层140也可以形成在板104的暴露表面上(例如，在双侧封装体之间)。为了避免或限制这种层在板104上的积聚 (build-up)，可以使用各种技术。例如，可以在板104的接收表面上提供具有用于孔102的适当切除部的牺牲膜。一旦足够量的金属以及沉积在膜上，就可以丢弃它，并且可以使用新的膜。在另一个示例中，可以周期性地或根据需要移除板304的接收表面上的金属层的积聚。
图3D示出了正从框架载体上移除(箭头142)屏蔽双侧封装体150的制造状态。然后可以按原样使用这种屏蔽的双侧封装体，或者进行诸如测试的附加步骤。
图4A-4D示出了可以实施以处理诸如未屏蔽的双侧封装体120的单独的单元的另一个示例过程的各种状态。参考图4A，制造状态可以包含定位(箭头166)在粘合层162之上的多个未屏蔽的双侧封装体120。粘合层162的示例可以包含胶合剂层、糊剂层、环氧树脂/环氧基树脂层等。粘合层162 可以沉积在载体组件160的表面164之上。
参考图4B，制造状态可以包含定位成使得焊球126接合(例如，接触) 表面164的未屏蔽的双侧封装体120。在一些实施例中，可以选择粘合层162 的厚度，使得当未屏蔽的双侧封装体120如图4B所示被定位时，焊球126 的底表面接合表面164。焊球126与表面164之间的这种接合用168表示。如图4B所示，封装衬底的下侧外围可以接合粘合层162(例如，可以接触粘合层162)。在封装衬底的下侧与粘合层162之间的这种接合用124表示。
一旦单独的非屏蔽双侧封装体120以这种方式布置，后续步骤中的一些或全部可以以如同单元处于面板格式的方式进行。这些步骤可以包含在每个未屏蔽的双侧封装体120的上表面和侧壁(130)上形成共形屏蔽层。更具体地，如本文所述，未屏蔽的双侧封装体120相对于载体组件160的位置允许实质上完全暴露侧壁130，以通过诸如溅射沉积的技术来金属沉积。如图 4B进一步所示，可以布置未屏蔽的双侧封装体120，使得定位在其中的未屏蔽的双侧封装体120被充分地间隔开，以便于金属在侧壁130上的有效溅射沉积。
图4C示出了已经形成共形导电层140的制造状态。将这种共形导电层 140示出为覆盖每个双侧封装体的上表面和侧壁(130)。还将共形导电层140 的侧壁部分示出为与导电特征132(其进而连接到接地平面(未示出))电接触，从而形成用于双侧封装体的RF屏蔽。
图4D示出了正从载体组件移除(箭头170)屏蔽的双侧封装体150的制造状态。然后可以按原样使用这种屏蔽的双侧封装体，或者进行诸如测试的附加步骤。
如图4D所示，在将屏蔽的双侧封装体150从粘合层162移除之后，凹陷172可以存在于粘合层162中(例如，半圆形凹陷和/或矩形凹陷)。凹陷 172可以由焊球126、屏蔽的双侧封装体150的下侧和/或安装在屏蔽的双侧封装体150的下侧上的部件形成、造成和/或产生。在一些情况下，当移除屏蔽的双侧封装体150时，粘合层162的部分可以保持贴附(例如，可以粘贴) 到屏蔽的双侧封装体150。保持贴附到屏蔽的双侧封装体150的粘合层162 的部分可以在后面的过程中被移除。例如，保持贴附到屏蔽的双侧封装体150 的粘合层162的的部分可以在清洁过程期间被移除。
图5示出，在一些实施例中，载体组件200可以包含具有多个开口202 的板204、以及在板204的第一侧上实施的粘合层206。出于描述的目的，板204的第一侧被描绘为板204的上侧。然而，可以理解，当板的第一侧在不同方向上取向时，也可以实施本公开的一个或多个特征。
在一些实施例中，粘合层206可以被图案化为总体上匹配板204的开口 202。例如，粘合层206总体上可以覆盖板204的围绕每个开口202的区域。这种开口的尺寸可以设定为以支撑封装体的周边部分，同时允许封装体的内下部延伸到开口中。相应地，粘合层206可以在板的限定对应开口202的边缘部分的一些或全部处将封装体的周边部分固定到板204。
在一些实施例中，粘合层206可以包含例如双面胶带、胶合剂层等。在一些实施例中，板204可以类似于框架载体，诸如参考图3A-3D所描述的示例。如本文所述，在板204的接收侧(第一侧)上具有图案化的粘合层206 可以提供若干有利的特征。在本文中更详细地描述了这些有利特征的示例。
使用这种图案化的粘合层可以允许将封装体的阵列固定到载体组件 200。虽然本文中在封装体为具有球栅阵列(BGA)的双侧封装体的背景下描述了各种示例，但是可以理解，其它类型的封装体的处理可以受益于使用载体组件200。
图6-8示出了可以用具有如本文所述的一个或多个特征的载体组件(诸如图5的载体组件200)处理的封装体的非限制性示例。图6示出，在一些应用中，可安装到图5的载体组件200的封装体(诸如未屏蔽的封装体120) 不一定需要在其下侧上具有任何特征或结构。这种封装体可以具有横向尺寸d2，并且载体组件200的对应开口的尺寸可以设定成为封装体120的周边部分208的一些或全部提供支撑。当以这种方式支撑在载体组件200上时，封装体120的实质上全部高度d3可以暴露在载体组件上方。
图7示出，在一些应用中，可安装到图5的载体组件200的封装体(诸如未屏蔽的封装体120)可以包含其下侧上的主结构210和一个或多个特征和/或结构(集体地由212表示)。这种封装体可以具有横向尺寸d4，并且载体组件200的对应开口的尺寸可以设定成为封装体120的周边部分208的一些或全部提供支撑。当以这种方式支撑在载体组件200上时，封装120(具有总高度d7)的实质上全部的高度d5可以暴露在载体组件上方，并且下侧特征/结构212(具有总高度d6)可以位于开口内。如本文所述，位于开口内的这种下侧特征/结构(212)可以保护其不受(多个)工艺步骤(诸如形成共形屏蔽层)的影响。
图8示出了具有球栅阵列(BGA)的未屏蔽的双侧封装体120的示例。在一些实施例中，这种双侧封装体可以是图7的示例性封装体120的更具体的示例或变体。相应地，焊球126可以被认为是图7的下侧特征/结构212 的一部分。
在本文所描述的各种示例中，双侧封装体的BGA可以提供安装/连接功能。应该理解，其它类型的安装/连接结构也可以用于双侧封装体，并且这种封装体的处理也可以受益于使用具有如本文所述的一个或多个特征的载体组件。
在图8的示例中，未屏蔽的双侧封装体120被示出为具有横向尺寸d8 和总高度d11。总高度d11可以包含高度d9，高度d9与具有封装衬底220 (例如，层压衬底或陶瓷衬底)的未屏蔽的封装体和包覆模制(overmold) 结构224总体上相关联。总高度d11还可以包含与焊球126相关联的高度 d10。
在图8的示例中，可以在由封装衬底220的下侧和焊球126限定的下侧空间内实现诸如裸芯224的下侧安装部分。封装衬底220示出为包含具有暴露在封装衬底220的一个或多个侧壁上的部分的导电特征132。导电特征132 可以电连接到与封装衬底220相关联的接地平面。相应地，当将导电屏蔽层施加到这种侧壁(连同包覆模制结构224的侧壁和上表面)时，导电特征132 可以在导电屏蔽层与接地平面之间提供电连接。
在图8的示例中，一个或多个部件(总体上由222表示)可以安装在封装衬底220的上侧上。这种(多个)组件可以包含例如具有集成电路、表面安装技术(SMT)器件、滤波器和/或基于滤波器的装置的半导体裸芯。可以在美国专利申请公开No.2016/0099192中找到与双侧封装体120相关的附加细节和示例，其公开内容通过引用整体明确地并入本文。
图8示出了未屏蔽的双侧封装体120可以具有其下侧上的焊球126，从而沿其周边的一部分或全部产生可安装区域。这种可安装区域可以是例如宽度为d12的周边条。如本文所述，这种可安装区域可以用于将未屏蔽的双侧封装体120安装在具有如本文所述的一个或多个特征的载体组件上。
图9A示出了安装在载体组件200的粘合侧上的多个未屏蔽的双侧封装体120的侧视图。图9B示出与图9A中相同布置的主视图。每个未屏蔽的双侧封装体120可以是例如图8的双侧封装体。载体组件200可以是例如图 5的载体组件200。
参考图9A和图9B，将每个双侧封装体120示出为被安装成使得其周边可安装区域的一些或全部接合粘合层206在开口202周围的对应部分。在图 9B的主视图中，将双侧封装体120与粘合层206之间的这种粘合接合示出为实质上完全围绕相应的开口202延伸。应该理解，在一些实施例中，这种粘合接合不一定需要完全围绕给定的开口延伸。例如，对于开口的给定侧，可以存在一个或多个没有粘合层的间隙。在另一个示例中，开口的一个或多个侧可以具有或可以不具有粘合层。
在图9A所示的示例中，示出板204的厚度大于与每个焊球126从封装衬底的下侧的延伸部相关联的总垂直尺寸。相应地，焊球126以及下侧部件 124可以实质上保持在由开口202和与载体组件200的上侧和下侧相关联的上平面和下平面限定的空间内。
图10A-10C示出，配置为接合双侧封装体120的下侧周边部分的载体组件200可以允许板204具有不同的厚度，而不影响这种封装如何安装在其上。例如，图10A示出了在一些实施例中，载体组件200的板204可以相对较薄 (厚度t1)。相应地，双侧封装体120的安装在其上的焊球126可以使其下部延伸超过板204的下平面。优选地，这种薄板可以具有足够的刚性以支撑双侧封装体120。假设如此，应该注意到由于粘合接合发生在载体组件200 的上表面处，所以板204的薄的厚度通常不会影响安装配置。
图10B示出，在一些实施例中，载体组件200的板204可以具有厚度(t2)，使得当双侧封装体120安装在其上时，焊球126的下部处于与板204的下平面相似的水平。这种构造可以允许例如使用为图3A-3D的示例而设计的框架载体。再次地，应该注意到由于粘合接合发生在载体组件200的上表面处，所以板204的薄或厚度通常不会影响安装配置。
图10C示出，在一些实施例中，载体组件200的板204可以具有厚度(t3)，使得当双侧封装体120安装在其上时，焊球126的下部处于在板204的下平面上方的水平。这种配置可以允许例如焊球126实质上保持在由载体组件 200的对应开口以及上平面和下平面限定的空间内。
在一些实施例中，给定粘合层206的厚度可以远小于对应的板204的厚度。在这种构造中，载体组件200的总厚度可以主要取决于板204的厚度。然而，可以理解，粘合层206本身的厚度可以具有不同的值，以为载体组件 200提供不同的总厚度。
图11A-11C示出，具有如本文所述的一个或多个特征的载体组件200可以有利地提供安装在其上的双侧封装体120的横向位置上的容差。图11A示出了其中双侧封装体120被安装在载体组件200上从而关于对应的开口总体上居中的示例。相应地，开口两侧上的粘合接合区域230可以具有近似相同的横向尺寸。
图11B示出，在一些处理情况下，双侧封装体120可以被安装在载体组件200上以偏离中心。这种偏离中心的定位可能源于例如拾放精度上的变化。在图11B所示的示例中，双侧封装体120的偏离中心的位置导致双侧封装体 120从中心位置向左位移。即使在这种朝左位移的情况下，双侧封装体120 的左侧和右侧中的每一侧都可以具有足够的粘合接合区域230，以用于适当的安装和(多个)随后的处理步骤。
在图11A和11B的示例中，假设粘合层206的图案化的开口实质上匹配板204的对应的开口。图11C示出，在一些处理情况下，粘合层206和板 204的开口之间可能存在变化。例如，粘合层206示出为被实施在板204上，使得粘合层206的开口关于板204的开口横向位移(例如，向右)。图11C 还示出，即使在粘合层206和板204之间存在这种错位的情况下，双侧封装体120仍然可以安装在载体组件200上，从而为双侧封装体120的左侧和右侧中的每一侧产生足够的粘合接合区域230。
在图11A-11C的示例中，假设粘合层206的开口的尺寸设定为与板204 的开口近似相同。图12A和12B中描绘了粘合层206与板204之间的这种配置。更特别地，在图12A的示例中，粘合层206的开口被示出为尺寸设定为与板204的开口的尺寸实质上相同，并且两个开口被示出为在它们的横向位置上实质上匹配。在图12B的示例中，粘合层206的开口也示出为尺寸设定为与板204的开口的尺寸实质上相同；然而，粘合层206的开口被示出为关于板204的开口横向位移(例如，向右)。
图12C和图12D示出，在粘合层206的开口与板204的开口之间可以存在其它类型的不匹配。例如，图12C示出了粘合层206的开口通常可以总体上小于板204的对应的开口。相应地，在板204的开口的一个或多个边缘处可能存在粘合层206的上悬部(overhang)。
例如，在图12C所描绘的示例中，类似于图12A的居中示例，粘合层206的开口关于板204的开口总体上居中。类似于图12B的偏离中心的示例，粘合层206的开口可以关于板204的开口横向移位。在这种偏离中心的情况下，可能存在板204的开口的左侧和右侧两者上的粘合层206的上悬部(其中一个上悬部比另一个上悬部长)，板204的开口的一侧上的粘合层206的上悬部和在板204的开口的相对侧上的粘合层206和板204的边缘的总体上匹配物，或者在板204的开口的一侧上的粘合层206的上悬部和在板204的开口的相对侧上的粘合层206的开口的后退(recede)的边缘。
在另一个示例中，图12D示出，粘合层206的开口可以总体上大于板 204的对应的开口。相应地，板204的开口的一个或多个周边部分可以不具有其上的粘合层。
在图12D所描绘的示例中，类似于图12A的居中示例，粘合层206的开口关于板204的开口总体上居中，使得板204的开口的左侧和右侧两者具有后退的粘合层边缘。类似于图12B的偏离中心的示例，粘合层206的开口可以关于板204的开口横向位移。在这种偏离中心的情况下，在板204的开口的两侧上可能存在粘合层边缘的不同的后退量，或者可能板204的开口的仅一侧具有粘合层206的后退的边缘。在后一种情况下，板204的开口的另一侧可以使粘合层206的开口的对应边缘总体上匹配板204的开口的边缘，或者形成超过板204的开口的边缘的上悬部。
如本文所述，当诸如双侧封装体的装置安装在载体组件上时，可以容忍载体组件上的变化，诸如图12A-12D的示例。
图13A-20C示出了如何能够制造或制备具有如本文所述的一个或多个特征的载体组件200以供使用的各种示例。例如，图13A和13B示出了可以通过在板204的具有对应开口的第一侧上对准和贴附预切割的粘合层206(例如，预切割的双面胶带)来组装载体组件200。更特别地，图13A描绘了正被引入(箭头240)到板204的第一侧上的预切割粘合层206。图13B示出了贴附到板204的第一侧以便产生载体组件200的粘合层206。
在一些实施例中，预切割的胶带206可以在其上侧(例如，如图13B所示的载体组件200的上侧)上包含例如可移除的衬垫。这种衬垫可以配置为保护胶带206的粘合表面，直到载体组件200制备好接收装置(例如，未屏蔽的双侧封装体)。
在另一个示例中，图14A-14D示出，可以通过在将粘合层贴附到板的第一侧之后在粘合层(例如，双面胶带)上形成开口，制造或制备载体组件200。更特别地，图14A示出了正被引入(箭头242)到具有多个开口的板204的第一侧上的固体粘合层206。图14B示出了固体粘合层206贴附到板204的第一侧，从而产生部分完成的载体组件。应该注意，由于在此阶段在固体粘合层206中不存在开口，所以粘合层206与板204之间的对齐可以不像图13A 和13B的示例中那样重要。
图14C示出了固体粘合层206的正被移除(箭头244)的部分246，从而产生对应于板204的开口的粘合层206的开口。图14D示出移除的粘合层的部分(图14C中的246)，从而产生在板204的第一侧上具有粘合层206 的载体组件200。
在一些实施例中，图14A和14B的固体粘合层206可以在其上侧(例如，如图14B所示的部分完成的载体组件的上侧)上包含例如可移除的衬垫。在移除部分246之后，这种衬垫可以保留在固体粘合层的剩余部分上。这种衬垫可以配置为保护带状固体粘合层的粘合表面，直到载体组件200准备好接收装置(例如，未屏蔽的双侧封装体)。
在图14A-14D的示例中，可以理解，从固体粘合层206移除部分246 可以以若干方式实现，包含例如机械切割、机械冲孔、激光切割等。图 15A-15D示出了其中可以使用激光切割来移除安装在具有多个开口的板的第一侧上的固体粘合层的部分的示例。出于描述的目的，将假设这种固体粘合层和板的组件可以与图14B的部分完成的组件类似。
图15A示出了正沿着板204的开口的第一边缘施加激光束250从而沿着相同的第一边缘在固体粘合层206中产生切口。在一些实施例中，可以从与第一侧相对的板204的第二侧(如图15A中所示的下侧)施加到粘合层206。在这种配置中，激光束250的入射在粘合层206的下侧上的部分252可以由板204的开口的第一边缘限定(例如，通过遮蔽激光束250的入射到开口之外的部分)。相应地，即使使用相对宽的激光束，粘合层206中产生的切口也可实质上匹配第一边缘。这种激光切割可以沿着板204的开口的其它部分进行，从而产生实质上匹配开口的横向轮廓(例如矩形)的切割图案。
在图15A的示例中，将正进行激光切割的区域表示为254。这里参考图 16A-16C描述关于这样的区域的附加细节。
图15B示出了正沿着与图15A中的板204的相同开口的第二边缘施加激光束250的示例性阶段。
图15C示出了对于板204的第一开口的粘合层206的部分已经完成激光切割，并且对于板204的第二开口的粘合层的部分正重复激光切割204的示例性阶段。图15C还示出，可以从粘合层206分离并移除自第一激光切割剩余的部分246。
图15D示出对于粘合层206的对应于板204的多个开口的部分已经完成激光切割的示例性阶段。将完成的切割部分的剩余部分描绘为已被移除或在正被移除的过程中。可以重复这种激光切割，直到所有的开口都可以形成在粘合层206上。
在一些实施例中，对应于板204的开口的粘合层206中的前述激光切口可以导致剩余部分246实质上从粘合层206分离，以通过施加一个或多个力而被移除。例如，当如图15A-15D所示布置时，由于重力，完全分离的剩余部分可以向下穿过板204的对应开口掉落。在另一个示例中，施加真空可以导致剩余部分246被真空吸力移除。在这种配置中，移除不一定需要穿过板的下侧。应该理解，可以利用一个或多个其它移除力来移除剩余部分246。
图15A-15D示出，在一些实施例中，板204可以总体上水平定位，使得粘合层206在其上侧上。可以从板204的下侧施加激光束250，以受益于由板本身提供的前述掩蔽功能。在这种取向中，如果实质上自由且不以其它方式受阻碍，则由激光切割产生的剩余部分246可以穿过板204的开口掉落。在一些实施例中，可以在板204的下侧上施加真空以帮助剩余部分246的这种移除(如箭头256所描绘的)。
图16A-16C示出了在图15A中由254所指示的部分的放大图。图16A 示出了可以以实质上法向于板204的平面的入射角施加激光束250。在这种配置中，板204的开口的下边缘(260)可以提供掩蔽功能；并且假设板204 的开口的壁实质上平行于激光束轴线，则掩蔽特征260产生很少阴影效应或不产生阴影效应。相应地，由遮蔽的激光252切割出的粘合层206中的所产生的开口可以精确地匹配板204的开口。
图16B和16C示出，在一些情况下，激光束250可能不具有法向入射取向。例如，图16B示出了当沿着板204的开口的左侧切割时，激光束250 可以向左侧倾斜。在这种情况下，板204的开口的上边缘(260)可以提供掩蔽功能。由于掩蔽特征260靠近粘合层206，所以对于图16B的左侧切割由左倾斜激光束250产生很少阴影效应或不产生阴影效应。
在另一个示例中，图16C示出，当沿着板204的开口的左侧切割时，激光束250可以向右侧倾斜。在这种情况下，板204的开口的下边缘(260) 可以提供掩蔽功能。由于掩蔽特征260离粘合层206更远(当与图16B的示例相比时)时，对于图16C的左侧切割可能由右倾斜激光束250导致阴影效应。
假设激光束取向在图16B和图16C的每个示例中维持，则对于所示出的板204的开口所产生的切割可以在开口的一侧上产生总体上匹配的边缘 (在粘合层和板之间)、以及在开口的另一侧上产生粘合层的上悬部。如本文所述，粘合层206和板204的开口上的这种变化可以被所产生的载体组件容忍。
图17A和图17B示出，在一些实施例中，如本文所述的在粘合层206 中进行的激光切割可以产生总体上连续且完整的切口268，切口268沿着板的开口(例如矩形开口)的横向形状。这种连续切口可以以若干方式实现，包含例如开口周围的单个切割图案266(在图17A中)或多个切割图案。图 17B示出了由这种连续切割产生的粘合层206中的所得开口270。
图18和图19示出，在一些实施例中，在粘合层206中进行的激光切割不一定需要如图17A和图17B的示例中那样是连续且完整的切割。可能存在应用，其中在完成激光切割操作之后，期望切割图案朝内的部分272不会立即掉落。
图18示出了示例，其中切割图案包含沿着矩形的每个边缘的连续切口 274，以及角落处的未切割部分276。这种切割图案可以保持粘合层206的内部(272)部分和外部(270)部分部分地附接。
图19示出了其中切割图案包含多个连续切口274的示例，连续切口274 沿矩形的每个边缘被一个或多个未切割部分276中断。这种示例性切割图案也可以保持粘合层206的内部(272)部分和外部(270)部分部分地附接。
图20A示出了由参照图18和图19描述的部分切割图案示例得到的部分完成的组件的侧视图。在图20A中，粘合层206中的未切割部分被描绘为 276。相应地，每个内部部分272(相对于对应的切割图案)被示出为部分地附接到粘合层206。
图20B示出了正从粘合层206移除(箭头278)内部部分272的示例。由于内部部分部分地附接到粘合层206，因此可以通过相对轻地施加移除力来实现这种移除。这种移除力可以包含例如机械冲孔、真空、气压或其任何组合。
图20C示出了在移除内部部分272之后所产生的具有如本文所述的一个或多个特征的载体组件200。
如本文所述，载体组件200中使用的粘合层可以是双面胶带。在一些实施例中，这种胶带可以是例如基于聚酰亚胺膜的双面胶带，其在膜的两侧涂覆有高温硅酮粘合剂。这种高温性质可以允许在其上安装装置(例如，双侧封装体)的一个或多个过程(例如，沉积共形屏蔽层)期间保持粘合性质。这种粘合材料可以配置为还允许在完成一个或多个过程之后移除装置。
在一些实施例中，可以如本文所述用激光切割前述示例性粘合层。这种激光可以配置为有效地烧穿粘合层，诸如基于聚酰亚胺膜的胶带。在一些实施例中，可以通过由例如处理器控制的致动系统来促进如本文所述的激光切割。应该理解的是，如本文所述的激光切割示例可以用单个激光器或多个激光器来实现。
在一些实施例中，载体组件200中使用的板可以是例如金属板或具有能够应对对如本文所述的切割激光的重复暴露的成分的板。在一些实施例中，这种板可以呈矩形形状的面板格式。在一些实施例中，这种板也可具有除了矩形之外的形状。
图21和图22示出了其中板204可以具有类似于晶片形状的形状的示例。在一些应用中，这种板形状可以允许板204被用作框架载体100，并且从而在设计为处理晶片的诸如沉积设备(例如，溅射沉积设备)的处理设备中用作载体组件。与这种晶片形状的框架载体相关的附加性细节和示例可以在美国专利申请公开No.2015/0325548中找到。
在图21的示例中，框架载体100示出为包含限定如本文所述的开口202 阵列的晶片形的板204。在一些实施例中，板204还可以包含一个或多个胶带移除特征，诸如配置为便于更容易地移除可以设置在板204的上侧上的胶带(未示出)的凹口108。在一些实施例中，这种胶带可以具有类似于图13A 和13B的示例的预切割的开口，或者开始为实心胶带并且类似于图14A-14D 的示例而形成开口。在一些实施例中，板204还可以包含一个或多个索引和 /或对齐特征。在一些实施例中，可以利用胶带移除特征的一些或全部来提供这种索引和/或对齐功能。
在图21的示例中，开口202被描绘为在板204的整个区域通体布置。在一些沉积应用中，可能存在沉积速率的分布，其作为例如相对于中心轴线的角度的函数。在这种情况下，可能期望将开口202定位在选定的环形区域中。
图22示出了其中所选择的环形区域203限定多个开口202以在沉积过程(例如，溅射沉积过程)期间容纳单体化的装置的示例性构造。因此，当在沉积过程期间框架载体100围绕中心轴旋转时，可以以期望的沉积速率和期望的均匀性来实现共形屏蔽层的形成。
在图22的示例中，开口202被描绘为存在于环形区域203内。应该理解，诸如在图21的示例中，在相同板204上可以存在其它开口。在这种示例中，只有所选择的孔(例如环形区域中的孔)可以用于安装单体化的装置以实现类似的功能。
类似于图21的示例，图22的框架载体100可以包含限定如本文所述的开口202的阵列的晶片形的板204。在一些实施例中，板204还可以包含一个或多个胶带移除特征，诸如配置为便于更容易地移除可以设置在板204的上侧上的胶带(未示出)的凹口108。在一些实施例中，这种胶带可以具有类似于图13A和图13B的示例的预切割开口，或者开始为实心胶带并且类似于图14A-14D的示例而形成开口。在一些实施例中，板204还可以包含一个或多个索引和/或对齐特征。在一些实施例中，可以利用胶带移除特征的一些或全部来提供这种索引和/或对齐功能。
应该理解，图21和图22中的板204中的开口不一定需要布置成其中孔的相邻侧平行的矩形布置。在一些实施例中，孔可以布置成非矩形布置。例如，这种孔可以关于中心轴线圆对称地布置。
图23示出了过程300，可以实施过程300，以利用具有如本文所述的一个或多个特征的载体组件来形成多个屏蔽的模块。图24A-24D示出了对应于图23的过程300的各个阶段的示例。
在图23的框302中，可以形成或提供在第一侧上具有图案化的粘合层的框架载体。在图24A中，载体组件200可以基于这种框架载体(具有板 204)，并且图案化的粘合层206可以在板204的第一侧(例如上侧)上实施。
在图23的框304中，多个未屏蔽的封装体可以定位在框架载体的第一侧上。如本文所述，每个未屏蔽的封装体可以部分地位于由框架载体限定的对应开口内。在图24B中，各自具有BGA和下侧部件的多个未屏蔽的封装体120示出为安装在粘合层206上并相对于对应的开口202。在这种安装位置中，每个未屏蔽的封装体120的下侧部分(包含BGA和下侧部件)被示出为总体上在对应的开口202内。
在图23的框306中，可以将共形屏蔽材料施加在安装在框架载体的第一侧上的未屏蔽的封装体的暴露部分上。在图24C中，这种共形屏蔽材料示出为在安装在粘合层206上的每个封装体的上表面和暴露的侧壁上形成共形屏蔽层280。这种材料示出为沉积在粘合层206的暴露部分上。总体上，封装体的下侧被示出为由安装配置保护免于这种沉积。
在图23的框308中，所产生的屏蔽的模块可以被从框架载体移除。在图24D中，具有共形屏蔽层280的这种屏蔽的模块(290)示出为被从载体组件204的上表面移除。在一些实施例中，屏蔽的模块290的这种移除可以通过例如拾放设备来实现。如本文所述，共形屏蔽层280可以通过暴露在封装的(多个)对应侧壁上的一个或多个导电特征132与接地平面电接触。
在图24D的示例中，粘合层206的部分示出为具有沉积在其上的共形屏蔽材料。相应地，并且取决于这种沉积的程度，可以在一次或多次使用之后更换粘合层。
在本文中所描述的各种示例中，在框架载体或载体组件中使用的板被描绘为具有开口的阵列，且每个开口穿过板延伸的整个厚度。应注意到，由于装置被安装在开口的周边部分的一侧上，所以可以实现总体上与板的厚度无关的有效安装。相应地，还应注意到，在一些实施例中，给定板上的开口不一定需要在板的两侧上都是敞开的。例如，可以在相对厚的板或结构的一侧上形成适当尺寸的凹部，并且每个这种凹部可以仅在该相同侧上敞开，并且仍然提供如本文所述的一些或全部安装和载体功能。
图25示出，在一些实施例中，一个或多个载体组件200可以由组装系统410制造或制备。这种组装系统可以包含例如框架载体保持器412，框架载体保持器412配置为在其上在形成图案化的粘合层期间保持框架载体。组装系统410还可以包含激光装置414，该激光装置414配置为如本文所述在粘合层中切割开口图案。组装系统410还可以包含真空部件416，以允许有效移除由激光装置414切割的粘合层的部分。组装系统410还可以包含控制部件418，其配置为控制与一个或多个载体组件的形成相关联的一个或多个功能(例如，激光器运动控制)。
在一些实施例中，前述组装系统410可以是或可以不是模块封装系统 400的一部分。这种模块封装系统可以包含处理系统420，其具有例如拾放设备422和用于控制这种拾放设备的控制部件424。
在一些实施例中，模块封装系统400还可以包含共形屏蔽施加系统430。这种共形屏蔽施加系统可以包含例如沉积装置432和用于控制这种沉积装置的控制部件434。
除非上下文明确要求，否则在说明书和权利要求书通篇中，词语“包括”、“包含”等应被解释为包含性的意义，而不是排他性或穷举性意义；也就是说，是“包含但不限于”的意义。如本文总体上使用的，词语“耦接”是指两个或更多个元件可以直接连接或通过一个或多个中间元件连接。此外，当在本申请中使用时，“本文中”、“以上”、“以下”以及类似含义的词语应该指本申请的整体而不是本申请的任何特定部分。在上下文允许的情况下，以上说明书中使用单数或复数的词语还可以分别包含复数或单数。在词语“或”引用两个或多个项目的列表时，该词语覆盖对该词语的所有下面的解释：列表中的任何项目、列表中的所有项目、以及在列表中的项目的任何组合。
本发明的实施例的以上详细描述并非旨在穷举或将本发明限制于以上公开的精确形式。虽然以上出于说明的目的描述了本发明的具体实施例和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内各种等同修改是可能的。例如，尽管以给定顺序呈现过程或框，替代实施例可以以不同顺序进行具有步骤的例程或采用具有框的系统，并且可以删除、移动、添加、细分、组合和/或修改一些过程或框。这些过程或框中的每一个可以以各种不同的方式来实现。而且，尽管过程或框有时被示出为串行执行，但是这些过程或框可以替代地并行进行，或者可以在不同的时间进行。
本文中提供的本发明的教导可以应用于其它系统，不一定是上述的系统。上述各种实施例的元件和动作可以被组合以提供进一步的实施例。
虽然已经描述了本发明的一些实施例，但是这些实施例仅以示例的方式给出，并不旨在限制本公开的范围。实际上，本文中描述的新颖的方法和系统可以以各种其它形式实施；此外，在不脱离本公开的精神的情况下，可以对本文中描述的方法和系统的形式进行各种省略、替换和改变。所附权利要求及其等同旨在覆盖落入本公开的范围和精神内的这些形式或修改。

Claims (42)

1.一种用于处理封装模块的载体组件，包括：
具有第一侧和第二侧的板，所述板限定多个开口，使得排列成阵列的所述多个开口配置为接收单个封装体并且每个开口延伸穿过在所述第一侧与所述第二侧之间的板；
所述板的第一侧上实施的粘合层，所述粘合层限定布置成实质上匹配所述板的开口的多个开口，所述粘合层的每个开口的尺寸设定为使得所述粘合层能够提供在所述封装体的下侧的周边部分与所述粘合层的对应开口周围的周边部分之间的粘合接合，并且使得通过所述板的第二侧上的相应开口暴露不与所述粘合层接合的所述封装体的下侧；以及
共形屏蔽层，施加到所述封装体的上表面和侧壁。
2.如权利要求1所述的载体组件，其中所述板的每个开口和所述粘合层的对应开口具有与所述封装体的足印形状相似的截面形状。
3.如权利要求2所述的载体组件，其中所述封装体的足印形状包含矩形。
4.如权利要求3所述的载体组件，其中所述板的开口和所述粘合层的开口中的每一个的矩形形状的长度和宽度各自小于与所述封装体的矩形足印形状相关联的对应长度和宽度，以促进粘合接合能力。
5.如权利要求1所述的载体组件，其中所述板的每个开口的尺寸设定为，当所述封装体与所述板的第一侧粘合接合时，接收和容纳所述封装体的下侧特征。
6.如权利要求5所述的载体组件，其中所述封装体的下侧特征包含具有多个焊球的球栅阵列。
7.如权利要求6所述的载体组件，其中选择所述板的厚度，使得当所述封装体与所述板的第一侧粘合接合时，所述封装体的焊球实质上完全在所述板的开口内。
8.如权利要求6所述的载体组件，其中选择所述板的厚度，使得当所述封装体与所述板的第一侧粘合接合时，所述封装体的每个焊球的一部分延伸超过所述板的第二侧。
9.如权利要求1所述的载体组件，其中所述封装体与所述板的第一侧上的粘合层之间的粘合接合导致，在所述封装体保持在所述板的第一侧上时，每个封装体的实质上整个下侧被保护免于从所述板的第一侧暴露。
10.如权利要求9所述的载体组件，其中所述封装体与所述板的第一侧上的粘合层之间的粘合接合导致每个封装体的实质上整个上表面和侧壁从所述板的第一侧对暴露是敞开的。
11.如权利要求10所述的载体组件，其中每个封装体是配置为提供射频功能的未屏蔽的封装体。
12.如权利要求11所述的载体组件，其中每个未屏蔽的封装体是单体化的未屏蔽的封装体。
13.如权利要求1所述的载体组件，其中所述共形屏蔽层包含溅射的金属。
14.如权利要求1所述的载体组件，其中所述板具有矩形形状。
15.如权利要求1所述的载体组件，其中所述板具有类晶片形状。
16.如权利要求15所述的载体组件，其中所述类晶片形状的尺寸设定成允许在配置为处理晶片的沉积设备中使用所述载体组件。
17.如权利要求1所述的载体组件，其中所述粘合层包含双面胶带。
18.如权利要求17所述的载体组件，其中所述双面胶带包含高温粘合材料。
19.如权利要求18所述的载体组件，其中所述高温粘合材料包含硅酮粘合材料。
20.如权利要求18所述的载体组件，其中所述双面胶带基于聚酰亚胺膜。
21.如权利要求1所述的载体组件，其中所述粘合层的开口是在所述板的第一侧上的实施之前形成的预切割开口。
22.如权利要求1所述的载体组件，其中所述粘合层的开口是在所述板的第一侧上的实施之后形成的开口。
23.一种用于制备用于处理封装模块的载体组件的方法，所述方法包括：
提供具有第一侧和第二侧的板，所述板限定多个开口，使得排列成阵列的所述多个开口配置为接收单个封装体并且每个开口延伸穿过在所述第一侧与所述第二侧之间的板；以及
在所述板的第一侧上实施粘合层，使得所述粘合层限定布置为实质上匹配所述板的开口的多个开口，所述粘合层的每个开口的尺寸设定为使得所述粘合层能够提供在所述封装体的下侧的周边部分与所述粘合层的对应开口周围的周边部分之间的粘合接合，并且使得通过所述板的第二侧上的相应开口暴露不与所述粘合层接合的所述封装体的下侧；以及
将共形屏蔽层施加到所述封装体的上表面和侧壁。
24.如权利要求23所述的方法，其中提供所述板包含将所述板定位成使得其第一侧总体上面朝上。
25.如权利要求24所述的方法，其中实施所述粘合层包含在所述板的第一侧上贴附双面胶带。
26.如权利要求25所述的方法，其中所述实施粘合层还包含在所述双面胶带贴附到所述板的第一侧之后形成所述粘合层的每个所述开口。
27.如权利要求26所述的方法，其中形成所述粘合层的每个开口包含激光切割操作。
28.如权利要求27所述的方法，其中所述激光切割操作包含从所述板的第二侧发出激光束，使得所述板的对应开口为所述激光切割操作提供遮蔽功能。
29.如权利要求26所述的方法，其中形成所述粘合层的每个开口导致切除部分与所述粘合层分离。
30.如权利要求29所述的方法，其中形成所述粘合层的每个开口包含从所述板的第二侧施加真空，使得从所述粘合层分离的所述切除部分通过所述板的对应开口被移除。
31.一种用于封装模块的批量处理的方法，所述方法包括：
制备或提供载体组件，所述载体组件包含具有第一侧和第二侧的板，所述板限定多个开口的第一侧的板，使得排列成阵列的所述多个开口配置为接收单个封装体并且每个开口延伸穿过在所述第一侧与所述第二侧之间的板，所述载体组件还包含在所述板的第一侧上实施的粘合层，使得所述粘合层限定布置为实质上匹配所述板的开口的多个开口；
将所述封装体放置在所述板的每个开口之上，使得所述粘合层提供在所述封装体的下侧的周边部分与所述粘合层的开口周围的周边部分之间的粘合接合，并且使得通过所述板的第二侧上的相应开口暴露不与所述粘合层接合的所述封装体的下侧；以及
从所述板的第一侧在保持在所述板的相应开口之上的多个封装体上进行处理操作，其中所述处理操作包括将共形屏蔽层施加到所述封装体的上表面和侧壁。
32.如权利要求31所述的方法，其中所述封装体与所述板的第一侧上的粘合层之间的粘合接合导致在所述处理操作期间每个封装体的实质上整个下侧被保护免于暴露。
33.如权利要求32所述的方法，其中所述封装体与所述板的所述第一侧上的粘合层之间的粘合接合导致在所述处理操作期间每个封装体的实质上整个上表面和侧壁对暴露是敞开的。
34.如权利要求33所述的方法，其中每个封装体是未屏蔽的封装体，所述未屏蔽的封装体配置为提供射频功能并且在其下侧上具有球栅阵列，所述球栅阵列被所述板的对应于所述封装体的开口容纳。
35.如权利要求34所述的方法，其中每个未屏蔽的封装体是单体化的未屏蔽的封装体。
36.如权利要求31所述的方法，其中通过溅射操作来施加所述共形屏蔽层。
37.如权利要求31所述的方法，还包括从所述板移除具有所述共形屏蔽层的每个封装体。
38.一种用于封装模块的批量处理的系统，所述系统包括：
第一子系统，配置为制备或提供载体组件，所述载体组件包含具有第一侧和第二侧的板，所述板限定多个开口，使得排列成阵列的所述多个开口配置为接收单体封装体的阵列并且每个开口延伸穿过在所述第一侧与所述第二侧之间的板，所述载体组件还包含所述板的第一侧上实施的粘合层，使得所述粘合层限定布置成实质上匹配所述板的开口的多个开口；
第二子系统，配置为处理所述单体封装体的阵列，使得所述封装体定位在所述板的每个开口之上，使得所述粘合层提供在所述封装体的下侧的周边部分与所述粘合层的开口周围的周边部分之间的粘合接合，并且使得通过所述板的第二侧上的相应开口暴露不与所述粘合层接合的所述封装体的下侧；以及
第三子系统，配置为将共形屏蔽层施加到所述封装体的上表面和侧壁的溅射沉积设备。
39.如权利要求38所述的系统，还包括第三子系统，所述第三子系统配置为从所述板的第一侧在保持在所述板的第一侧的相应开口之上的多个封装体上进行处理操作。
40.如权利要求39所述的系统，其中所述封装体与所述板的第一侧上的粘合层之间的粘合接合导致在所述处理操作期间每个封装体的实质上整个下侧被保护免于暴露。
41.如权利要求40所述的系统，其中所述封装体与所述板的第一侧上的粘合层之间的粘合接合导致在所述处理操作期间每个封装体的实质上整个上表面和侧壁对暴露是敞开的。
42.如权利要求41所述的系统，其中每个封装体是未屏蔽的封装体，所述未屏蔽的封装体配置为提供射频功能并且在其下侧上具有球栅阵列，所述球栅阵列可以由所述板的对应于所述封装体的开口容纳。
CN201680070091.3A 2015-09-30 2016-09-30 与屏蔽的模块的制造相关的装置和方法 Active CN108292647B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562235437P 2015-09-30 2015-09-30
US62/235,437 2015-09-30
PCT/US2016/054652 WO2017059189A1 (en) 2015-09-30 2016-09-30 Devices and methods related to fabrication of shielded modules

Publications (2)

Publication Number Publication Date
CN108292647A CN108292647A (zh) 2018-07-17
CN108292647B true CN108292647B (zh) 2022-09-30

Family

ID=58427974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680070091.3A Active CN108292647B (zh) 2015-09-30 2016-09-30 与屏蔽的模块的制造相关的装置和方法

Country Status (6)

Country Link
US (3) US10192785B2 (zh)
KR (1) KR102647496B1 (zh)
CN (1) CN108292647B (zh)
HK (1) HK1253218A1 (zh)
TW (1) TWI720028B (zh)
WO (1) WO2017059189A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463474A (zh) * 2014-05-12 2017-02-22 天工方案公司 用于处理单片化射频单元的设备和方法
KR102647496B1 (ko) * 2015-09-30 2024-03-15 스카이워크스 솔루션즈, 인코포레이티드 실드된 모듈들의 제조에 관한 디바이스들 및 방법들
SG10201509996UA (en) * 2015-12-04 2017-07-28 Rokko Systems Pte Ltd Improved substrate processing and apparatus
JP2017200183A (ja) 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
JP6669348B2 (ja) * 2016-09-09 2020-03-18 ホアウェイ・テクノロジーズ・カンパニー・リミテッド パッケージング方法、パッケージング装置、および端末
KR20230132883A (ko) * 2016-10-04 2023-09-18 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조체를 갖는 양면 라디오-주파수 패키지
TWI712104B (zh) * 2020-01-10 2020-12-01 力成科技股份有限公司 晶片固定裝置
CN113903831B (zh) * 2021-09-29 2023-07-25 德鸿半导体设备(浙江)有限公司 基片处理装置及其方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632871A (en) * 1984-02-16 1986-12-30 Varian Associates, Inc. Anodic bonding method and apparatus for X-ray masks
JPH08186191A (ja) * 1994-12-28 1996-07-16 Matsushita Electric Works Ltd チップキャリア
JPH0992602A (ja) * 1995-09-26 1997-04-04 Canon Inc マスク構造体及びその製造方法
JP3592924B2 (ja) * 1998-03-11 2004-11-24 松下電器産業株式会社 Ｉｃチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
JP2002198635A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 配線板及びその製造方法
US20030034557A1 (en) 2001-08-16 2003-02-20 Gupta Prem Swarup Chip carrier for a semiconductor chip module
US6521479B1 (en) * 2001-12-28 2003-02-18 Texas Instruments Incorporated Repackaging semiconductor IC devices for failure analysis
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
DE112004002858T5 (de) 2004-05-11 2007-04-19 Spansion Llc, Sunnyvale Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
TWI326475B (en) * 2007-03-03 2010-06-21 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor device and carrier applied therein
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
JP5565068B2 (ja) * 2010-04-22 2014-08-06 セイコーエプソン株式会社 電気泳動表示装置及び電子機器
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US20120037935A1 (en) * 2010-08-13 2012-02-16 Wen-Kun Yang Substrate Structure of LED (light emitting diode) Packaging and Method of the same
TWI452665B (zh) 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
KR101385370B1 (ko) * 2011-10-17 2014-04-14 디테크 테크놀로지 주식회사 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법
DE102012205230A1 (de) * 2012-03-30 2013-10-02 Sennheiser Electronic Gmbh & Co. Kg Mikrofon mit einer Mikrofonkapsel, dynamischer Schallgeber für Kopfhörer, Ohrhörer oder Headsets und Verfahren zum Herstellen einer Mikrofonkapsel oder eines Schallgebers
JP5874546B2 (ja) * 2012-06-21 2016-03-02 富士通株式会社 半導体装置の実装構造
CN106463474A (zh) * 2014-05-12 2017-02-22 天工方案公司 用于处理单片化射频单元的设备和方法
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법
US10354958B2 (en) * 2014-10-01 2019-07-16 Nxp Usa, Inc. Through package circuit in fan-out wafer level package
US20160111375A1 (en) * 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
KR102647496B1 (ko) * 2015-09-30 2024-03-15 스카이워크스 솔루션즈, 인코포레이티드 실드된 모듈들의 제조에 관한 디바이스들 및 방법들

Also Published As

Publication number Publication date
WO2017059189A1 (en) 2017-04-06
US20230420301A1 (en) 2023-12-28
HK1253218A1 (zh) 2019-06-14
CN108292647A (zh) 2018-07-17
US10192785B2 (en) 2019-01-29
TW201724292A (zh) 2017-07-01
US11682585B2 (en) 2023-06-20
TWI720028B (zh) 2021-03-01
US20170117184A1 (en) 2017-04-27
KR20180063887A (ko) 2018-06-12
KR102647496B1 (ko) 2024-03-15
US20190214300A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
CN108292647B (zh) 与屏蔽的模块的制造相关的装置和方法
US10211181B2 (en) Devices and methods related to singulated radio-frequency devices
KR102566839B1 (ko) 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
US9595504B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
US20200075504A1 (en) Systems, devices and methods related to shielded modules
KR102000954B1 (ko) 회로 모듈의 제조 방법 및 성막 장치
US7892950B2 (en) Methodology for processing a panel during semiconductor device fabrication
KR102016980B1 (ko) 회로모듈의 제조 방법 및 성막 장치
KR102035145B1 (ko) 패키지 커팅 방법
KR101617402B1 (ko) 이중 연마 웨이퍼 가공방법 및 웨이퍼 가공 시스템
KR102128294B1 (ko) 전자부품의 제조 방법 및 성막 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1253218

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant