KR101385370B1 - 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법 - Google Patents

플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법 Download PDF

Info

Publication number
KR101385370B1
KR101385370B1 KR1020110105652A KR20110105652A KR101385370B1 KR 101385370 B1 KR101385370 B1 KR 101385370B1 KR 1020110105652 A KR1020110105652 A KR 1020110105652A KR 20110105652 A KR20110105652 A KR 20110105652A KR 101385370 B1 KR101385370 B1 KR 101385370B1
Authority
KR
South Korea
Prior art keywords
substrate
flip chip
adhesive layer
openings
carrier
Prior art date
Application number
KR1020110105652A
Other languages
English (en)
Other versions
KR20130041427A (ko
Inventor
페이 야오-치
Original Assignee
디테크 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디테크 테크놀로지 주식회사 filed Critical 디테크 테크놀로지 주식회사
Priority to KR1020110105652A priority Critical patent/KR101385370B1/ko
Publication of KR20130041427A publication Critical patent/KR20130041427A/ko
Application granted granted Critical
Publication of KR101385370B1 publication Critical patent/KR101385370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 제1 기판과 제2 기판을 포함하는 메인 기판 및 제1 기판과 제2 기판 사이에 위치하는 접착 층을 포함하고, 상기 제1 기판에 여러 개의 제1 개구가 설치되고, 제2 기판에 제1 개구와 대응하는 여러 개의 제2 개구들이 설치되며, 상기 제2 개구들의 치수가 실질적으로 제1 개구들보다 작아 접착 층이 상기 제1 개구로부터 노출되며, 보드를 통해 시각적 처리를 완성하여 둘 사이에 고 정밀도(≤±25㎛)를 갖게 된 여러 개의 플립 칩 기판을 상기 캐리어의 메인 기판에 적치하였을 때에 메인 기판에 탑재되는 상기 플립 칩 기판이 상기 제1 개구에 붙잡혀 유지됨으로써 노출된 접착 층을 통해 고정되어 플립 칩 기판 사이의 높은 정밀도가 유지될 수 있게 된다.

Description

플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법{CARRIER FOR FLIP-CHIP SUBSTRATE AND FLIP-CHIP METHOD THEREOF}
본 발명은 캐리어 및 플립 칩 방법에 관한 것으로, 특히 플립 칩 기판의 높은 정밀도를 유지할 수 있는 캐리어 및 플립 칩 방법에 관한 것이다.
웨이퍼 본딩 기술은 종전의 와이어 본딩(wire bonding) 기술, 테이프 오토메이티드 본딩(tape automated bonding; TAB) 기술로부터 오늘날의 플립 칩(flip-chip; FC) 본딩 기술로 발전해왔다.
본 기술 분야의 당업자에 주지된 바에 따르면, 플립 칩 인캡슐레이션(encapsulation)은 일반적으로 주석 또는 리드 솔더 범프(solder bump)를 소자로 이용하여 웨이퍼를 웨이퍼 기판과 연결하는 인캡슐레이션 기술인데, 플립 칩 인캡슐레이션은 웨이퍼 핀(wafer pin)의 밀도를 크게 높일 수 있는 이외에, 잡음의 방해도 줄일 수 있고, 전성적(電性的) 효능도 강화할 수 있으며, 산열 능력을 향상시킬 수 있고, 또한 인캡슐레이션 체적을 감소시키는 이점들이 있다.
생산성의 관점에서 보았을 때에는 단일 플립 칩 인캡슐레이션 제작의 효과가 확실하지 않았고, 그에 따라 업계에서는 다양한 인캡슐레이션 방안들을 개발하여 작업 시간을 대폭 감축시켰다. 예컨대, 가상 패널 툴링(virtual panel tooling; VPT)이라고 하여 여러 개의 웨이퍼 기판이 하나의 툴링에 고정되는 기술을 개발하였는데, 그러한 툴링에는 상기 웨이퍼 기판을 고정하는 고정 기둥이 설치되어 있고, 상기 툴링을 생산 시스템에 보낼 경우 생산 시스템에서 동시에 여러 개의 독립적 웨이퍼 기판을 처리할 수 있게 된다. 그러나 소자가 점점 작아짐에 따라 01005 소자가 이미 이동 전화 등 휴대용 전자 제품에 점차 이용되고 있어 상기 VPT 기술의 병목(bottleneck) 현상을 야기하게 되었다. 구체적으로 말하자면, 상기 VPT 기술은 고정 기둥을 이용해서 기계적인 고정 위치를 형성하여 내부에 웨이퍼 기판을 고정하려고 하는 것이나, 고정 기둥 자체의 제작 정밀도 및 마진(margin) 등이 모두 웨이퍼 기판의 이탈 문제를 유발할 수 있고, 그러한 이탈은 01005 소자에는 매우 심각한 이탈량이 될 수 있다. 다시 말해서, VPT 기술을 이용해서는 01005 소자를 정확한 위치에 배치하는 것을 보장할 수 없다.
본 발명의 목적은 작은 소자에 전통적 기술을 이용할 수 없었던 문제를 플립 칩 기판 사이의 높은 정밀도를 유지할 수 있는 캐리어를 이용하여 해결하는데 있다.
본 발명에 따른 실시예는 플립 칩 기판을 탑재하는 캐리어를 제공하는데, 본 캐리어는 제1 기판과 제2 기판을 포함하는 메인 기판; 및 제1 기판과 제2 기판의 사이에 위치하는 접착 층을 포함하되, 상기 제1 기판에 여러 개의 제1 개구가 설치되고, 상기 제2 기판에 제1 개구와 대응하는 여러 개의 제2 개구가 설치되며, 상기 제2 개구들의 치수가 실질적으로 상기 제1 개구의 치수보다 작아 상기 접착 층이 상기 제1 개구로부터 노출되어, 보드를 이용하여 시각적으로 처리되어 둘 사이에 높은 정밀도를 갖게 되는 플립 기판을 상기 캐리어의 메인 기판에 적치했을 때에 상기 메인 기판에 탑재된 플립 칩 기판들이 상기 제1 개구들에 붙잡혀 유지됨으로써 노출된 접착 층을 통해 고정되어 플립 칩 기판 사이의 높은 정밀도가 유지될 수 있게 된다.
본 발명에 따른 실시예는 플립 칩 방법을 제공하는데, 본 플립 칩 방법은, 보드와 캐리어를 제공하되, 상기 보드가 시각 장치를 구비하고, 상기 캐리어가 제1 기판과 제2 기판을 포함하는 메인 기판 및 제1 기판과 제2 기판 사이에 위치하는 접착 층을 포함하며, 상기 제1 기판에 여러 개의 제1 개구가 설치되고, 제2 기판에 제1 개구와 대응되는 여러 개의 제2 개구가 설치되며, 상기 제2 개구들의 치수가 실질적으로 제1 개구들보다 작아 접착 층이 상기 제1 개구로부터 노출되는 단계; 여러 개의 플립 칩 기판을 제공하되, 상기 시각 장치의 영상을 이용하여 각각의 플립 칩 기판의 이탈량을 인출, 분석, 및 계산하고, 특수한 평면 흡착반(osculum)이 각각의 플립 칩 기판의 이탈량에 따라 보정을 한 다음에 순서에 따라 흡착하여 상기 플립 칩 기판이 둘 사이에 높은 정밀도가 갖게 되며, 이어서 상기 플립 칩 기판들을 일회적으로 상기 메인 기판의 제1 개구에 적치하여 노출된 상기 접착 층에 의해 고정하여 메인 기판에 고정되는 두 개의 플립 칩 기판 사이에 정밀도가 높은 상대 위치가 유지되는 단계; 인쇄 절차를 진행하여 연결 재료를 고품질로 상기 플립 칩 기판에 인쇄하는 단계; 소자 포스팅(posting) 절차를 진행하되, 어떠한 두 개의 플립 칩 기판이 그 사이에 높은 정밀도를 갖고 있는 것이 전제됨으로써 상기 소자 포스팅이 추가적인 시각 검사에 의해 각각의 플립 칩 기판 사이의 이탈 값을 알아낼 필요 없이 소자를 직접 상기 플립 칩 기판에 놓을 수 있어 설비 종합 효율이 크게 높아지는 단계; 상기 플립 칩 기판을 내 고온 기판에 전송하는 단계; 리플로우(reflow) 절차를 진행하되, 상기 연결 재료를 녹여 소자를 상기 플립 칩 기판에 고정하는 단계를 포함한다.
본 발명은 제1 기판이 플립 칩 기판의 두께보다 얇게(20㎛) 설계됨으로써 강판 인쇄 작업 시의 스크레이퍼(scraper)를 지지하는데 이롭게 되고, 또한 제2 기판에 있는 접착 층의 접착력을 통해 플립 칩 기판 사이에 정밀도가 높은 상대 위치를 유지하며, 그에 따라 위치 고정된 후의 플립 칩 기판이 정밀도가 높게 본 발명에 따른 캐리어에 고정되어 플립 칩 인캡슐레이션의 제작 능력을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명에 따른 캐리어의 분해 사시도.
도 2는 본 발명에 따른 캐리어의 조립 사시도.
도 3A는 본 발명에 따른 캐리어가 높은 정밀도로 플립 칩 기판을 탑재하는 분해 단면도.
도 3B는 본 발명에 따른 캐리어가 높은 정밀도로 플립 칩 기판을 탑재하는 조립 단면도.
도 4는 본 발명에 따른 플립 칩 방법의 흐름도.
본 발명에 따른 특징과 기술 내용을 좀더 잘 이해할 수 있도록 하기 위해 아래와 같은 본 발명에 따른 상세한 설명과 첨부 도면들을 참조할 수 있으나, 첨부 도면들은 오직 참조와 설명을 위한 것이지 본 발명을 제한하려고 하는 것이 아니다.
본 발명은 여러 개의 독립적 기판을 인쇄 시스템에 전송하고, 높은 생산량, 우수한 비율 및 바람직한 정밀도를 지닌 인캡슐레이션 능력을 달성하는 캐리어를 제공한다. 상기 캐리어는 높은 정밀도를 갖고, 아주 작은 간격의 응용에 적합하며, 예를 들어 기판에 주석 리드 솔더 범프(solder bump)를 제작하는 것 등과 관련된 응용들이 있다.
도 1 및 도 2를 참조하면, 본 도면들은 본 발명에 따른 캐리어의 설명도들로서, 캐리어는 메인 기판(10)을 포함하고, 메인 기판(10)에는 여러 개의 클립 고정 구조체가 설치되어 있으며, 플립 칩 기판(20)(도 3A에 도시된 바와 같은)을 예로 하면 메인 기판(10)은 플립 칩 기판(20)의 탑재 및 고정에 이용될 수 있고, 클립 고정 구조체는 서로 대응되는 플립 칩 기판(20)을 접착 고정할 수 있으며, 다시 말해 본 발명에 따른 캐리어는 접착하는 방식으로 플립 칩 기판(20)을 메인 기판(10)에 안전하게 고정할 수 있고, 메인 기판(10)의 두 개의 플립 칩 기판(20) 사이의 정밀도가 높은 상대 위치를 유지할 수 있다.
도 4를 참조하여 본 발명에 따른 상기 캐리어의 플립 칩 방법에 관해 후술하기로 하는데, 본 플립 칩 방법은 다음과 같은 단계들을 포함한다.
단계 S101: 캐리어 및 보드를 제공한다. 보드는 시각 장치(도시되지 않음)와 흡착 헤드(도시되지 않음)를 구비하고, 캐리어는 전술된 바와 같이 제1 기판(101)과 제2 기판(102)을 포함하는 메인 기판(10), 및 상기 제1 기판(101)과 제2 기판(102) 사이에 위치하는 접착 층(103)을 포함하고, 제1 기판(101)에는 여러 개의 제1 개구(1011)가 설치되며, 제2 기판(102)에는 제1 개구(1011)와 대응되는 여러 개의 제2 개구(1021)가 설치되고, 제2 개구(1021)의 치수는 실질적으로 제1 개구(1011)의 치수보다 작아 접착 층(103)이 제1 개구(1011)로부터 노출되며, 본 단계에 있어서 보드의 입력 로더(loader)를 이용하여 캐리어를 후속의 생산 시스템에 전송할 수 있으며, 흡착 헤드는 여러 개의 독립된 흡착 헤드들을 구비할 수 있다.
구체적으로 말하면, 이웃한 제1 개구(1011) 사이는 고정된 간격으로, 이 간격은 이웃한 플립 칩 기판(20)의 간격과 동일할 수 있고; 접착 층(103)이 제 1 개구(1011)로부터 노출되어 플립 칩 기판(20)을 메인 기판(10)에 적치할 때 제1 개구(1011)가 플립 칩 기판(20)의 치수보다 약간 더 크므로 플립 칩 기판(20)이 제1 개구(1011) 속에 떨어지게 되어 접착 층(103)을 이용해 접착하는 방식으로 플립 칩 기판(20)을 고정하여 이웃한 플립 칩 기판들(20) 사이의 정밀도를 높게 유지하며; 접착의 힘을 높이기 위해 접착 층(103)의 노출된 두께는 약 300㎛ 내지 500㎛로 되고, 또한 넓이도 플립 칩 기판(20) 주변의 간극 영역(clearance area)(즉 무회로, 무 용접 패드 영역)과 알맞게 대응된다.
또한, 오염을 방지하기 위해, 접착 층(103)은 저온 접착제, 즉 실리콘을 포함하지 않는 접착제 재료로 될 수 있고, 인쇄하는 방식으로 제2 기판(102)에 도포 코팅된다. 또한, 본 발명에 따르면, 접착 층(103)을 교체하여 사용할 수 있고, 그에 따라 제1 및 제2 기판(101, 102)을 분리해서 서로 고정 연결시킬 수 있으며, 조작자가 제1 및 제2 기판(101, 102)을 분리하여 또 다시 제2 기판(102)에 새로운 접착제 재료를 한 층 코팅할 수 있다.
단계 S103: 여러 개의 플립 칩 기판(20)을 제공한다. 상기 시각 장치의 영상을 이용해 각각의 플립 칩 기판의 이탈량을 인출, 분석, 및 계산하고, 그리고 흡착 헤드(예: 특수한 평면 흡착반)로부터 각각의 플립 칩 기판(20)의 이탈량에 따라 보정을 하여 순서에 따라 흡착함으로써 상기 플립 칩 기판이 둘 사이에 높은 정밀도를 갖게 되며, 이어서 상기 플립 칩 기판들을 일회적으로 상기 메인 기판의 제1 개구(1011)에 적치하여 노출된 상기 접착 층(103)에 의해 고정하고, 그에 따라 플립 칩 기판(20)의 매우 정밀한 상대 위치가 유지된다. 예컨대, 플립 칩 기판(20)은 FR-5 기판 또는 세라믹 기판 등일 수 있고, 그 안에는 복수 층의 와이어 스프라이스(wire splice) 구조가 형성될 수 있다. 본 구체적 실시예에서는, 피커(picker), 패치 보드(patch board)(즉 상기 보드)를 이용해 본 단계를 진행할 수 있고, 그 중에서 상기 입력 보드를 통해 본 발명에 따른 캐리어를 패치 보드로 전송한다. 또한, 제1 기판(101)의 두께는 상기 플립 칩 기판(20)의 두께보다 약 20 내지 50㎛ 더 작다.
그러나 본 단계는 시각적 위치 지정 절차를 또한 포함한다. 구체적으로 말하면, 상기 피커, 패치 보드는 시각적 모듈을 제공할 수 있고, 예를 들어 그 시각적 모듈은 카메라나 스캐너를 포함할 수 있고, 예를 들어, CCD(Charge Coupled Device) 카메라를 이용하여 영상을 인출하고, 예를 들어 각각의 플립 칩 기판(20)의 상부 표면에 위치 지정 화면 지표(Fiducial Mark)를 인출 분석하고, 상부 표면에 있는 영상의 대립 기호 등 표기를 이용하며, 패치 보드의 이동 위치 지정 모듈은 위의 시각적 모듈에 의해 분석된 이탈량에 따라 플립 칩 기판(20)이 각각의 플립 칩 기판(20)의 이탈량을 보정할 수 있게 하고, 그에 따라 정밀도가 높은 방식으로 메인 기판(10)에 적치된다. 다시 말해, 플립 칩 기판(20)은 영상 분석 등 위치 지정 절차를 경과한 후에 두 개의 플립 칩 기판(20) 사이에 정밀도가 높은 상대 위치(예: ±25㎛ 이내)를 갖게 되고, 이어서 둘 사이에 높은 정밀도를 가진 플립 칩 기판(20)을 메인 기판(10)에 적치하고, 그에 따라 제1 개구(1011), 접착 층(103)을 이용하여 플립 칩 기판(20)을 고정하여 플립 칩 기판(20)의 높은 정밀도를 유지하게 된다(도 3A, 도 3B). 그러나 전체적 속도를 높이기 위해, 상기 플립 칩 기판(20)은 이동 플랫폼(도시되지 않음)을 통해 재료 선택 구역(도시되지 않음)으로부터 상기 시각적 장치의 아래쪽으로 이동되고, 예를 들어 직하 속도는 약 1 pic/sec이다.
구체적으로 말하면, 본 구체적인 실시예에 따른 피커 및 패치 보드는 플립 칩 기판(20) 상의 위치 지정 표기를 분석할 수 있고, 그에 따라 플립 칩 기판(20) 사이의 상대 위치도 평가할 수 있으며, 이동 위치 지정 모듈은 상기 위치 지정 표기의 위치와 방향에 따라 플립 칩 기판(20)의 X축, Y축, Z축, 및 방위각 등 방향 및 각도 위치를 보정하고 소폭으로 조정 가능하며, 이어서 플립 칩 기판(20)을 보정 및 조정된 위치로 다시 이동시켜 메인 기판(10) 상에 놓음에 따라 플립 칩 기판(20) 사이에 정밀도가 높은 상대 위치가 얻어지고, 플립 칩 기판(20)도 제1 개구(1011), 접착 층(103)에 의해 고정되어 이웃한 플립 칩 기판(20) 사이의 높은 정밀도가 유지되게 된다.
단계 S105: 인쇄 절차를 진행하여 연결 재료를 플립 칩 기판(20)에 인쇄한다. 본 절차에 따르면, 캐리어 및 높은 정밀도로 그에 설치된 플립 칩 기판(20)을 함께 피커 및 패치 보드를 통해 인쇄 보드에 전송하는데, 그럼에도 전술된 바와 같이 메인 기판(10) 상의 제1 개구(1011) 및 접착 층(103)의 작용으로 플립 칩 기판(20)은 여전히 안전하면서 높은 정밀도로 메인 기판(10)에 고정되는 형태를 유지할 수 있고, 그에 따라 인쇄 보드가 연결 재료, 예를 들어 솔더 페이스트(solder paste) 등의 재료를 정밀도가 높게 플립 칩 기판(20)의 표면(즉 소자 포스팅 면)에, 또한 예를 들어 용접 패드와 같은 플립 칩 기판(20)의 소자 포스팅 면에 인쇄하여 전도성 패턴(conductive pattern), 예를 들어 도선성 와이어 등이 형성될 수 있게 하는데, 여기서 용접 패드는 후속의 소자, 웨이퍼의 솔더볼(solder ball), 및 솔더 범프와의 결합에 이용될 수 있다.
단계 S107: 소자 포스팅 절차를 진행한다. 소자와 웨이퍼를 상기 플립 칩 기판(20)에 배치한다. 구체적 실시예에 따르면, 인쇄 단계를 경과한 플립 칩 기판(20)(본 발명에 따른 캐리어와 함께)을 피커 보드에 전송하여 소자를 포스팅하는 작업을 진행한다. 다시 말해, 피커 보드는 소자와 웨이퍼를 대응되는 플립 칩 기판(20)에 적치하여 소자(예: 저항, 커패시턴스의 수동 소자), 웨이퍼(예: 플립 칩)에 있는 솔더 범프를 상기 인쇄 단계에서 제작된 용접 패드와 조준할 수 있게 하는데, 상기 소자 및 웨이퍼에 있는 솔더 범프는 동 솔더 범프, 금 범프 및 기타 솔더 범프 또는 솔더 볼 등이 될 수 있다.
단계 S109: 상기 플립 칩 기판(20)을 내 고온 기판에 전송한다. 본 절차에 따르면, 플립 칩 기판(20)을 접착 층(103)으로부터 이탈시키거나 떼어내어 내 고온 기판에 전송하여 후속 리플로우 절차에 이롭게 한다. 본 단계의 주요 목적은 2가지 방면으로, 즉 메인 기판(10)이 고온 리플로우로 인해 생성되는 응력으로 인해 풀어져 변형됨으로써 정밀도에 영향을 끼치지 않도록 접착 층(103)의 접착 재료를 비실리콘 기반의 접착제로 교체할 수 있게 하여 사용 수명을 연장시키고 플립 칩 기판에서 기판을 떼어낸 후의 잔여 양을 감소시키는데 있다.
단계 S111: 리플로우(reflow) 절차를 진행하여 상기 연결 재료를 녹여 소자 및 웨이퍼를 상기 플립 칩 기판(20)에 고정한다. 본 구체적 실시예에 따르면, 우선 플립 칩 기판(20)을 본 발명에 따른 캐리어로부터 이탈시켜 상기 내 고온 기판에 탑재할 수 있고, 플립 칩 기판(20)은 상기 소자 및 웨이퍼와 같이 리플로우 노(reflow furnace)에 전송되며, 플립 칩 기판(20)의 용접 패드 및 상기 소자, 웨이퍼에 있는 솔더 범프를 결합하여 플립 칩 구조체를 제작할 수 있다.
또한, 본 발명은 플립 칩 제작 과정을 효과적으로 축소시킬 수 있고, 상기 소자 포스팅은 추가적인 시각 검사에 의해 각각의 플립 칩 기판 사이의 이탈 값을 알아낼 필요가 없으므로 소자를 직접 상기 플립 칩 기판에 놓을 수 있게 하며, 그에 따라 설비 종합 효율이 크게 높아지고, 본 발명에 따른 캐리어의 플립 칩 생산 라인을 이용할 경우에 인쇄 보드의 작업 시간은 25초, 소자 포스팅 작업 시간은 25초, 리플로우 작업 시간은 25초로 되어 전체적 생산 라인의 순환 시간(cycle time)이 25초가 되며, 상대적으로 VPT을 이용하는 플립 칩 생산 라인의 순환 시간(cycle time)이 25(소자 포스팅 시간) + 12(이탈 양을 시각적으로 검사 및 알아내는 시간)초로서, 상대적으로 본 발명에 따른 생산 효율이 32% 향상되었다.
전술된 바와 같이, 본 발명은 아래와 같은 이점들을 갖는다.
1. 바람직한 정밀도: 본 발명에 따른 캐리어는 접착하는 방식을 통해 플립 칩 기판을 고정하여 플립 칩 기판의 높은 정밀도를 유지하고 플립 칩의 인캡슐레이션 능력을 향상시킨다.
2. 다른 한편으로, 본 발명에서는 자동화 보드로 인공 보드를 대체하여 생산 라인의 생산 능력을 향상시키고, 예를 들어 매 칩마다의 산출 시간이 대폭 감축되게 된다.
단지 본 발명에 따른 실시예를 전술하였으나, 이는 본 발명의 특허청구범위를 한정할 수 없으며, 본 발명에 제시된 사상 및 도시 내용에 준하여 완성된 동등한 설계들에 속하는 것, 또한 본 발명의 범위 내에도 포함된다.
10: 메인 기판 101: 제1 기판
1011: 제1 개구 102: 제2 기판
1021: 제2 개구 103: 접착 층
20: 플립 칩 기판 S101 내지 S111: 제작 단계

Claims (4)

  1. 플립 칩 기판에 범프 구조가 형성되도록 연결재료의 인쇄 공정을 위하여, 플립 칩 기판을 탑재하는 캐리어로서,
    플렉시블하지 않은 제1 기판과 플렉시블하지 않은 제2 기판을 포함하는 메인 기판; 및
    제1 기판과 제2 기판 사이에 위치하는 접착 층을 포함하되,
    상기 접착 층은 실리콘을 포함하지 않는 접착제 재료로 구성되고, 상기 제1 기판과 상기 제2 기판은 분리 가능하도록 서로 고정 연결되어 상기 접착 층을 교체하여 사용할 수 있고,
    상기 제1 기판에 여러 개의 제1 개구가 설치되고, 상기 제2 기판에 제1 개구와 대응하는 여러 개의 제2 개구가 설치되며,
    상기 제2 개구들의 치수는 실질적으로 상기 제1 개구의 치수보다 작아 접착 층이 상기 제1 개구로부터 노출되고, 보드를 이용하여 시각적으로 처리되어 여러 개의 플립 칩 기판을 상기 캐리어의 메인 기판에 적치했을 때에 상기 메인 기판에 탑재된 플립 칩 기판들이 상기 제1 개구들에 붙잡혀 유지됨으로써 노출된 접착 층을 통해 고정되고,
    상기 제1 기판의 두께가 상기 플립 칩 기판의 두께보다 작아서, 상기 플립 칩 기판의 인쇄 표면이 상기 제1 기판의 상판 표면의 밖으로 노출되어, 상기 플립 칩 기판에 범프 구조가 형성되도록 연결 재료가 인쇄될 수 있는 것을 특징으로 하는 캐리어.
  2. 제 1 항에 있어서,
    상기 제1 기판의 두께가 상기 플립 칩 기판의 두께보다 20 내지 50㎛ 작으며, 상기 접착 층은 상기 제2 기판에 코팅 형성되는 것을 특징으로 하는 캐리어.
  3. 플립 칩 기판에 범프 구조가 형성되도록 연결재료의 인쇄 공정을 위한 방법으로서,
    시각 장치와 흡착 헤드를 포함하는 보드로서, 흡착 헤드가 여러 개의 독립적 서브 흡착 헤드들을 구비하는 보드와,
    캐리어로서, 플렉시블하지 않은 제1 기판과 플렉시블하지 않은 제2 기판을 포함하는 메인 기판, 및 제1 기판과 제2 기판 사이에 위치하는 접착 층을 포함하며, 상기 제1 기판에 여러 개의 제1 개구가 설치되고, 제2 기판에 제1 개구와 대응하는 여러 개의 제2 개구가 설치되며, 상기 제2 개구의 치수가 실질적으로 제1 개구들보다 작아 접착 층이 상기 제1 개구로부터 노출되는 캐리어를 제공하는 단계;
    여러 개의 플립 칩 기판으로서, 상기 시각 장치의 영상을 이용해 각각의 플립 칩 기판의 이탈량을 인출, 분석, 및 계산하고, 상기 제1 기판의 두께가 상기 플립 칩 기판의 두께보다 작아서, 상기 플립 칩 기판의 인쇄 표면이 상기 제1 기판의 상판 표면의 밖으로 노출되어, 상기 플립 칩 기판에 범프 구조가 형성되도록 솔더가 인쇄될 수 있는 플립 칩 기판을 제공하는 단계;
    상기 서브 흡착 헤드들을 이용하여, 각각의 플립 칩 기판의 이탈량에 따라 보정을 하여 흡착하는 단계;
    상기 플립 칩 기판들을 일회적으로 상기 제1 기판의 제1 개구에 적치하여 노출된 상기 접착 층에 의해 고정하여, 두 개의 플립 칩 기판 사이에 위치 간격이 상기 제1 기판의 제1 개구에 의해 유지되는 단계;
    연결 재료를 상기 플립 칩 기판에 인쇄하는 인쇄 단계;
    다수의 소자들을 상기 플립 칩 기판 각각에 적치하는 단계;
    상기 소자들이 적치된 플립 칩 기판을 분리하여 내 고온 기판에 전송하는 소자 포스팅 단계; 및
    상기 연결 재료를 녹여 상기 소자들을 상기 플립 칩 기판에 고정하는 리플로우 단계를 포함하는 플립 칩 방법.
  4. 제 3 항에 있어서,
    상기 캐리어를 제공하는 단계에서는, 제1 기판과 제2 기판을 분리 가능하도록 고정하고 서로 연결시키고, 상기 접착 층은 실리콘을 포함하지 않는 접착제 재료를 제2 기판에 코팅하여 형성하고, 상기 시각 장치를 또한 상부의 시각 장치로 하고;
    상기 플립 칩 기판을 제공하는 단계에서는, 상기 플립 칩 기판이 이동 플랫폼을 통해 재료 선택 구역으로부터 상기 시각 장치의 직하로 이동하는 여러 개의 플립 칩 기판을 제공하고;
    상기 인쇄 단계에서는, 솔더 페이스트를 플립 칩 기판의 소자 포스팅 면에 인쇄하여 플립 칩 기판의 상기 소자 포스팅 면에 상기 솔더 페이스트가 도포될 수 있게 하고;
    상기 소자 포스팅 단계에서는, 상기 소자를 용접 패드에 배치하는 것을 특징으로 하는 플립 칩 방법.
KR1020110105652A 2011-10-17 2011-10-17 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법 KR101385370B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110105652A KR101385370B1 (ko) 2011-10-17 2011-10-17 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105652A KR101385370B1 (ko) 2011-10-17 2011-10-17 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법

Publications (2)

Publication Number Publication Date
KR20130041427A KR20130041427A (ko) 2013-04-25
KR101385370B1 true KR101385370B1 (ko) 2014-04-14

Family

ID=48440571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105652A KR101385370B1 (ko) 2011-10-17 2011-10-17 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법

Country Status (1)

Country Link
KR (1) KR101385370B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017059189A1 (en) * 2015-09-30 2017-04-06 Skyworks Solutions, Inc. Devices and methods related to fabrication of shielded modules

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000095291A (ja) * 1998-09-22 2000-04-04 Hitachi Ltd 半導体チップキャリア
KR20090123684A (ko) * 2008-05-28 2009-12-02 주식회사 하이닉스반도체 플립 칩 패키지의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000095291A (ja) * 1998-09-22 2000-04-04 Hitachi Ltd 半導体チップキャリア
KR20090123684A (ko) * 2008-05-28 2009-12-02 주식회사 하이닉스반도체 플립 칩 패키지의 제조 방법

Also Published As

Publication number Publication date
KR20130041427A (ko) 2013-04-25

Similar Documents

Publication Publication Date Title
CN106233462B (zh) 半导体器件以及半导体器件的制造方法
US20070120243A1 (en) Assembly jig and manufacturing method of multilayer semiconductor device
US7694869B2 (en) Universal mold for injection molding of solder
WO2009144846A1 (ja) 半田ボール搭載方法
CN101431034B (zh) 用于多芯片平面封装的方法
JP2009010073A5 (ko)
JP4848162B2 (ja) 導電性ボールを搭載する装置および方法
KR102186384B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
KR20160108196A (ko) 반도체 장치의 제조 방법
US8434664B2 (en) Micro-ball loading device and loading method
US10804190B2 (en) Multi-chip module and method for manufacturing same
KR101385370B1 (ko) 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법
KR100609260B1 (ko) 기판 정렬 방법 및 장치
JP2019029647A (ja) 柱状部材搭載装置及び柱状部材搭載方法
US6872650B2 (en) Ball electrode forming method
TWI768337B (zh) 黏晶裝置及半導體裝置的製造方法
US11081438B2 (en) Method of manufacturing semiconductor device
WO2010100706A1 (ja) 半導体装置
JP4655269B2 (ja) 導電性ボールの搭載方法および搭載装置
JP5121621B2 (ja) 基板の製造方法
JP7468943B1 (ja) ボール搭載装置及びボール搭載方法
JP5514457B2 (ja) マスクを用いた処理装置および方法
TW201310592A (zh) 用於乘載覆晶載板之載具及其覆晶方法
JP4005077B2 (ja) 半導体装置の製造方法及び粘性液体の塗膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee