WO2010100706A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2010100706A1
WO2010100706A1 PCT/JP2009/007354 JP2009007354W WO2010100706A1 WO 2010100706 A1 WO2010100706 A1 WO 2010100706A1 JP 2009007354 W JP2009007354 W JP 2009007354W WO 2010100706 A1 WO2010100706 A1 WO 2010100706A1
Authority
WO
WIPO (PCT)
Prior art keywords
bump
support layer
bump material
semiconductor device
opening
Prior art date
Application number
PCT/JP2009/007354
Other languages
English (en)
French (fr)
Inventor
仲野純章
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010100706A1 publication Critical patent/WO2010100706A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03424—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Definitions

  • the present disclosure relates to a semiconductor device, and more particularly to a type of semiconductor device having an electrode portion on which bumps are formed and performing bump formation by a bump material mounting method.
  • bump electrodes are formed for the purpose of mounting in the mounting technology field of semiconductor devices, such as a chip size package (CSP) and flip chip. There is a demand for forming bump electrodes with higher yield while reducing the pitch between the bump electrodes.
  • CSP chip size package
  • the conventional semiconductor device has a substrate 100 and an electrode pad 101 formed on the substrate 100.
  • a passivation film 102 is provided on a substrate including the electrode pad 101, and an opening is formed so as to expose the electrode pad 101 by etching.
  • an under barrier metal (UBM) 103 is formed on the electrode pad 101 exposed from the opening, and a bump 104 is provided on the UBM.
  • UBM under barrier metal
  • One of the bump material mounting methods uses a mounting mask.
  • This is a system in which a ball-shaped bump material that forms a bump is collectively mounted on an electrode pad through a mounting mask having an opening larger than the diameter (see, for example, Patent Document 1).
  • flux printing is performed on the electrode pad using a printing mask.
  • a mask having substantially the same thickness as the bump material and having an opening for dropping the bump material is used.
  • the opening pitch accuracy of the printing mask can be cited. This is usually a positional deviation of about 0.01 mm with respect to the reference coordinates.
  • the opening pitch accuracy of the mounting mask can be cited as a factor that directly affects the mounting position of the bump material. This is also accompanied by a positional deviation of about 0.01 mm with respect to the reference coordinates.
  • the position of the mounted bump material fluctuates due to the vibration that occurs when the mounting mask is released and the adsorption action caused by the flux attached to the back of the mounting mask.
  • supplying the bump material onto the electrode pad involves various misalignment factors, and greatly affects the yield after the bump is formed.
  • the conveyor vibration in the reflow furnace, the circulating air in the reflow furnace Various bump formation defects such as missing bumps or contact with adjacent bumps may occur due to various factors such as stress when the flux being softened.
  • the bump material mounting method which has been attracting attention because it can supply the bump material efficiently has a problem that a bump formation defect occurs at the time of mounting and after the mounting until the bump formation is completed.
  • the present disclosure solves the above problem, and in bump formation on the wafer, not only high-precision placement of the bump material, but also in the subsequent reflow process, missing bumps or contact with adjacent bumps, etc.
  • the object is to reduce various bump formation defects.
  • An exemplary semiconductor device is formed on a substrate having a plurality of electrode pads, a passivation film having a first opening that covers the upper surface of the substrate and exposes the electrode pads, and an electrode pad exposed from the first opening.
  • the bump width w and the support layer height h may be formed within a range satisfying a relationship of h ⁇ (c / a) w + (db ⁇ c / a).
  • t c (6V / ⁇ ) 1/3 + d.
  • the height h of the support layer may be formed within a range satisfying the relationship of (w ⁇ b) / 2a ⁇ h ⁇ (c / a) w + (d ⁇ b ⁇ c / a). .
  • the entire opening end of the second opening may be inclined, or a part of the opening end of the second opening may be inclined.
  • the support layer may be formed of a plurality of layers, and the lower layer may have a structure with a smaller opening diameter.
  • the support layer may be a polyimide-based, polybenzoxazole-based, or silicone-based resin material.
  • the bump material mounted on the electrode pad is held by the support layer, so that there is no positional deviation during reflow as well as during mounting and plate separation. Further, since contact with the proximity bump material can be prevented, formation of a bump with high shape accuracy can be realized.
  • the electrode portion is formed by a bump material mounting method.
  • a bump material support layer by providing a bump material support layer, an object is to reduce various bump formation defects such as high-precision placement of bump material and missing bumps or contact with adjacent bumps in a reflow process.
  • the configuration includes a semiconductor substrate 1 on which a semiconductor circuit is formed, an electrode pad 2 formed thereon, and a first opening provided so as to cover the upper surface of the semiconductor substrate 1 and expose the electrode pad 2.
  • UBM under barrier metal
  • the bump material 8 is held by the support layer 6, which may cause displacement. No. Further, after the bump material 8 is mounted, the bump material 8 is held by the support layer 6 even when the mounting mask is separated from the substrate, so that no positional displacement occurs and contact with the adjacent bump material can be prevented. . Also, during reflow, the bump material 8 mounted on the electrode pad 2 is held by the support layer 6, so that no positional deviation occurs.
  • the first opening is formed by etching the passivation film 3 to expose the electrode pad 2.
  • the electrode pad 2 is usually made of aluminum (Al)
  • the passivation film 3 is made of Si 3 N 4 .
  • the surface of the electrode pad 2 is soft etched to remove the oxide film, and then immersed in a zincate treatment solution to precipitate zinc particles, followed by immersion in an electroless Ni plating solution.
  • a nickel (Ni) film having a thickness of about 5 ⁇ 10 ⁇ 3 mm is formed on the pad 2.
  • it may be further immersed in an electroless gold (Au) plating solution, and flash Au plating having a thickness of about 5 ⁇ 10 ⁇ 5 mm may be applied on the Ni film.
  • polyimide is uniformly coated on the semiconductor substrate 1 with a spinner, and pre-baked (70 ° C. ⁇ 50 seconds, 90 ° C. ⁇ 50 seconds, 105 ° C. ⁇ 110 seconds), and then an opening having the same degree as the electrode surface
  • the pattern is exposed to light, and the film is developed after baking before development (80 ° C. ⁇ 50 seconds).
  • the support layer 6 is obtained by curing (140 ° C. ⁇ 170 seconds, 350 ° C. ⁇ 3600 seconds).
  • a resin material such as polyimide, polybenzoxazole, or silicone is preferably used, but is not limited to this material.
  • the mounting process of the bump material 8 is shown. First, using a printing mask, flux printing is performed with a rubber squeegee, and flux 7 is printed on the UBM 4. Thereafter, a mounting mask is used, and a bump material 8 having a spherical shape or a shape close thereto is formed. At this time, since the bump material 8 mounted on the electrode pad 2 is held by the support layer 6, there is no position shift at the time of mounting. Further, even after the mounting of the bump material 8, the bump material 8 is held by the support layer 6 even when the mounting mask is separated from the substrate, so that no positional displacement occurs and contact with the adjacent bump material can be prevented.
  • the printing mask and the mounting mask are provided with openings so as to coincide with the electrode pad coordinates.
  • a solder material having a Sn—Ag—Cu composition is preferably used as the bump material 8, but is not limited to this material.
  • the size of the bump material is preferably from 0.07 mm to 0.125 mm (if the bump material is not spherical, the average value of the width in the longitudinal direction and the short direction), but is limited to this size. It is not a thing.
  • the bump material 8 is melted and bonded to the electrode portion, and the bump 5 is formed.
  • the bump material 8 mounted on the electrode pad 2 is held by the support layer 6, there is no position shift at the time of reflow.
  • the height h (mm) of the support layer 6 surrounding the electrode pad and the UBM 4 is within the range of the formula (1) with respect to the bump width w (mm).
  • the holding effect of the bump material is further increased.
  • a, b, c and d are constants having the following meanings.
  • a linear correlation is recognized between the size of the bump material and the shape of the bump formed after reflow. Assuming that the diameter of the bump material in the shape of a sphere while maintaining the volume is z (mm), the relationship between the bump width w (mm) and the bump height t (mm) is expressed by the equations (2) and ( As shown in 3). The bump height t is the height from the UBM 4.
  • the height h of the support layer 6 needs to be set lower than the bump height t for reliable bonding at the time of mounting. For this reason, the relationship as shown in Formula (5) is required between the height h of the support layer 6 and the bump height t. However, the height h of the support layer 6 is the height from the UBM 4.
  • the height h of the support layer 6 is not less than the height of the center of gravity 9 of the bump material, that is, not less than 1/2 of the diameter of the bump material. If it becomes, the holding effect of bump material will increase more.
  • the height of the support layer 6 is higher than the center of gravity position 9 of the bump material, after mounting the bump material 8 on the electrode portion, vibration that occurs when the mounting mask is released, vibration of the conveyor in the reflow furnace, reflow Even if a lateral stress is applied to the bump material by circulating air in the furnace, the bump material 8 does not get over the support layer 6.
  • the center of gravity 9 of the bump material 8 is the portion where the lateral width of the bump material 8 is the widest and is most easily in contact with the adjacent bump. That is, if the support layer 6 is made higher than the barycentric position 9 of the bump material 8, the possibility that the bumps adhere to each other becomes particularly low, and a narrower pitch can be achieved.
  • the center of gravity position 9 of the bump material 8, that is, z / 2 is expressed by Expression (6) from Expression (2).
  • FIGS. 4A and 4B show the relationship between the bump width w and the bump height h of the bumps to be formed. As shown in FIGS. 4A and 4B, linear correlations are recognized between the bump material diameter z and the bump width w and between the bump material diameter z and the bump height h. . A substantially similar correlation holds when the shape or size of the UBM layer is different.
  • the bump material diameter z is shown in the range of 0.07 mm to 0.125 mm, but at least z is in the range of about 0.03 mm to 0.2 mm.
  • the correlation is maintained.
  • the bump material is not limited to the Sn—Ag—Cu composition, and other metal materials may be used.
  • FIGS. 5A to 5E are diagrams showing modifications of the example semiconductor device.
  • the main object is to provide a slope or step at the opening end of the opening portion of the support layer to improve the mounting accuracy of the bump material on the electrode pad.
  • an inclination is provided on the entire opening end of the support layer opening.
  • the opening diameter at the upper part of the opening is larger than the opening diameter at the lower part of the opening in the opening of the support layer.
  • the support layer is composed of two layers, and the lower layer, that is, the layer on the substrate side where the electrode pads are present has a structure in which the opening diameter is made smaller.
  • a pseudo slope structure is adopted aiming at the same effect as when the slope is provided.
  • the bump material supplied to the place separated from the electrode part when the bump material is mounted is smoothly guided directly above the electrode pad by the inclination provided on the support layer, and the support layer is simply applied in a vertical manner. Since the opening diameter of the support layer can be made wider than the case where it is provided, there is an effect that the process margin when supplying the flux or supplying the bump material is also widened.
  • FIGS. 6 (a) to 6 (c) An example of an electrode pad having such a support layer structure as viewed from above is shown in FIGS. 6 (a) to 6 (c).
  • FIG. 6A shows the case where the openings of the passivation film 3 and the support layer 6 are formed in an octagon.
  • FIG. 6B shows the openings of the passivation film 3 and the support layer 6 formed in a circular shape.
  • FIG. 6C shows a case where the openings of the passivation film 3 and the support layer 6 are formed in a square shape.
  • the present invention is not limited to the shapes exemplified here.
  • the exemplary semiconductor device and the modified semiconductor device also have the following effects.
  • In normal bump formation after the supplied wafer is aligned with the printing mask, flux printing is performed on the UBM by a squeegee operation, and then the wafer is aligned with the mounting mask, and the solder ball is placed on the flux-coated UBM.
  • a manufacturing method of mounting a bump material such as is used.
  • bumps can be formed more easily than such a normal bump material mounting method. For example, after bump material mounting is performed using a mounting mask, flux printing is performed without using a printing mask, and a process leading to bump formation by reflow is possible.
  • the role of the supplied flux includes retention of the bump material before reflow and removal of oxide film (reduction) on the surface of the bump material during reflow.
  • flux application before reflow for the purpose of bonding the bump material becomes unnecessary, so the process of applying the flux to the upper end of the bump material after mounting the bump material is sufficient.
  • the purpose of removing the oxide film can be achieved.
  • the application of the flux can be easily realized by horizontally moving the brush-like jig to which the flux is adhered at a height between the upper end portion of the support layer and the upper end portion of the bump material. Employing such a process eliminates the need for a printing mask that is normally required when supplying the flux.
  • bumps without using a printing mask and flux. This is because, after placing bump material on a predetermined UBM using a mounting mask, a fluxless reflow device such as formic acid reflow can be used, not to mention the use of a printing mask, but also to eliminate the flux application process.
  • a fluxless reflow device such as formic acid reflow can be used, not to mention the use of a printing mask, but also to eliminate the flux application process.
  • the bump can be formed more easily.
  • the effect of the support layer structure shown in the present disclosure it is possible to mount bump material without using a mounting mask and then perform bump formation by reflow. That is, by making use of the above-described bump material holding effect of the support layer, it is not necessary to use a mounting mask in the bump material mounting method, and a simpler bump material mounting mechanism can be realized. For example, by supplying bump material more than the number of provided electrode parts onto the wafer and sliding or rotating a brush-like filling jig on the wafer, one bump material is placed in the gap where each electrode pad is located. It is installed one by one.
  • the semiconductor device according to the present disclosure can realize formation of bumps with high shape accuracy, and is useful as a type of semiconductor device in which bump formation is performed by a bump material mounting method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

　半導体装置は、電極パッド２を有する基板１と、基板１の上面を覆いかつ電極パッド２を露出するように第１の開口部を有するパッシベーション膜３と、第１の開口部から露出した電極パッド２上に形成されたアンダーバリアメタル４と、アンダーバリアメタル４上に形成されたバンプ５と、パッシベーション膜３上に形成され且つバンプ５を取り囲む第２の開口部を有する支持層６とを備えている。

Description

半導体装置
　本開示は、半導体装置に関し、特にバンプが形成された電極部を有し、バンプ形成をバンプ材料搭載法により行うタイプの半導体装置に関する。
　近年、電子機器の小型化に対応するために、半導体装置等の半導体部品の高密度実装が要求され、それに伴って、半導体部品の小型、薄型化が進んでいる。また小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の半導体装置が要望されている。例えば、チップサイズパッケージ（ＣＳＰ：Chip Size Package）やフリップチップ等のように、半導体装置の実装技術分野では、実装の目的のためにバンプ電極が形成される。これらのバンプ電極間の狭ピッチ化を進めつつも、より歩留りよくバンプ電極を形成することが要望されている。
　以下、従来のバンプ電極を有する半導体装置について説明する。図７に示すように、従来の半導体装置は、基板１００と、基板１００上に形成された電極パッド１０１とを有する。電極パッド１０１を含めた基板上にパッシベーション膜１０２が設けられ、エッチングにより電極パッド１０１を露出するように開口部が形成されている。さらに開口部から露出した電極パッド１０１上にアンダーバリアメタル（ＵＢＭ：Under Barrier Metal）１０３が形成され、ＵＢＭ上にバンプ１０４が設けられている。
　バンプ材料搭載法のひとつに搭載マスクを利用したものがある。これは、バンプを形成する元となるボール状のバンプ材料を、その径以上の開口部を有する搭載マスクを通じて電極パッド上に一括搭載する方式である（例えば、特許文献１を参照。）。バンプ材料の供給に先立ち、印刷マスクを用いて電極パッド上にフラックス印刷を施す。本方式では、バンプ形成の元となるバンプ材料を供給・配置するために、バンプ材料とほぼ同じ厚みを有し、且つバンプ材料を落とし込むための開口部を有するマスクを用いる。これにより、ウェハ等の被搭載面の必要箇所に的確に効率よく搭載することが可能であるため、大変有望な手法として着目されている。
特開２０００－３３２０４４号公報
　しかしながら、搭載マスクを用いてバンプ材料を搭載しても、縦横両方向に種々に位置ずれを起こした状態でバンプ材料が搭載されたり、隣接するバンプ材料同士が接触したりして、結果として歩留りが低下するという問題が依然として存在する。例えば、フラックス印刷位置に直接的に影響する要因として印刷マスクの開口ピッチ精度が挙げられる。これは、基準座標に対し、０．０１ｍｍ程度の位置ずれが発生していることが通例である。また、バンプ材料の搭載位置に直接的に影響する要因として搭載マスクの開口ピッチ精度が挙げられる。これも基準座標に対し通常０．０１ｍｍ程度の位置ずれを伴っている。こうしたフラックス供給及びバンプ材料配列に直接的に影響する要因の他に、搭載マスクの版離れ時に起こる振動や、搭載マスク裏面に付着したフラックスによる吸着作用で、搭載されたバンプ材料の位置が変動することなどもあり得る。このように、バンプ材料を電極パッド上に供給するには各種の位置ずれ要因が伴い、バンプ形成後の歩留りに大きく影響する。一方、仮に、電極パッドの直上付近に配置されたバンプ材料であったとしても、溶融・接合を行うリフロープロセスの際に、リフロー炉内のコンベアーの振動、リフロー炉内の循環風、あらかじめ塗布されているフラックスが軟化する際の応力等の各種の要因により、バンプの欠落あるいは隣接するバンプとの接触等、各種バンプ形成不良が起こり得る。特に、バンプ材料の直径が０.１ｍｍ程度又はそれ以下の微小バンプを形成し、且つバンプ間ピッチの狭いフリップ実装用エリアパッド等をターゲットとした場合、隣接するバンプ材料同士の吸着（一方のバンプに吸収されてしまう）やブリッジ（複数の電極パッドと接合した複合バンプ）の形成が問題となる。
　このように、バンプ材料を効率的に供給できることで着目されているバンプ材料搭載法には、搭載時及び搭載後からバンプ形成が完了するまでにバンプ形成不良が起こるという問題がある。
　本開示は、上記の問題を解決し、ウェハ上におけるバンプ形成において、バンプ材料の高精度配置はもちろんのこと、その後のプロセスであるリフロー工程において、バンプの欠落あるいは隣接するバンプとの接触等、各種バンプ形成不良を低減することを目的とする。
　例示の半導体装置は、複数の電極パッドを有する基板と、基板上面を覆いかつ電極パッドを露出する第１の開口部を有するパッシベーション膜と、第１の開口部から露出した電極パッド上に形成されたアンダーバリアメタルと、アンダーバリアメタル上に形成されたバンプと、パッシベーション膜上に形成され且つバンプを取り囲む第２の開口部を有する支持層とを備えている。
　例示の半導体装置において、バンプの幅ｗと支持層の高さｈとはｈ＜（ｃ／ａ）ｗ＋（ｄ－ｂ×ｃ／ａ）の関係を満たす範囲内に形成されていてもよい。この場合において、ａ、ｂ、ｃ、ｄは、バンプを形成するためのバンプ材料の体積Ｖ、バンプの幅ｗ及びバンプの高さｔとを関連づけるｗ＝ａ（６Ｖ／π）1/3＋ｂ及びｔ＝ｃ（６Ｖ／π）1/3＋ｄの関係を満たす定数である。
　この場合において、支持層の高さｈは、（ｗ－ｂ）／２ａ＜ｈ＜（ｃ／ａ）ｗ＋（ｄ－ｂ×ｃ／ａ）の関係を満たす範囲内に形成されていてもよい。
　例示の半導体装置は、第２の開口部における開口端の全面が傾斜していても、第２の開口部における開口端の一部が傾斜していてもよい。
　例示の半導体装置において、支持層は複数の層から形成され、下層ほど開口径が小さい構造を有していてもよい。
　例示の半導体装置において、支持層はポリイミド系、ポリベンゾオキサゾール系又はシリコーン系の樹脂材料としてもよい。
　本開示における半導体装置は、電極パッド上に搭載されるバンプ材料が支持層により保持されるため、搭載時及び版離れ時はもちろんのこと、リフロー時の位置ずれを起こすことも無い。また、近接バンプ材料との接触も防ぐことができるため、形状精度の高いバンプの形成が実現できる。
例示の半導体装置を示す断面図である。 例示の半導体装置の製造方法を示す断面図である。 （ａ）及び（ｂ）は支持層の高さとバンプ材料のサイズとの関係を説明するための図である。 （ａ）はバンプ材料径とバンプ幅の関係を示すグラフであり、（ｂ）はバンプ材料径とバンプ高さの関係を示すグラフである。 半導体装置の変形例における電極部周辺の構造を示す断面図である。 半導体装置の変形例における電極部周辺の構造を示す俯瞰図である。 従来の半導体装置を示す断面図である。
　図１及び図２は例示の半導体装置を示している。図１及び図２に示すように例示の半導体装置は、電極部がバンプ材料搭載方式により形成されている。本実施形態においては、バンプ材料支持層を設けることで、バンプ材料の高精度配置及びリフロー工程におけるバンプの欠落あるいは隣接するバンプとの接触等、各種バンプ形成不良を低減することを目的としている。その構成は、半導体回路を形成した半導体基板１と、その上に形成された電極パッド２と、半導体基板１の上面を覆いかつ電極パッド２を露出するように設けられた第１の開口部を有するパッシベーション膜３と、電極パッド２の上に形成されたアンダーバリアメタル（ＵＢＭ）４と、ＵＢＭ４の上に形成されたバンプ５と、バンプ５を取り囲む第２の開口部を有するバンプ材料の支持層６とからなる。
　このような構成をとることで、本実施形態の形成プロセスにおいて、電極パッド２上にバンプ材料８を搭載する際に、バンプ材料８が支持層６により保持されるため、位置ずれを起こすことが無い。また、バンプ材料８を搭載後、搭載マスクが基板から離れる際も、バンプ材料８が支持層６により保持されるため、位置ずれを起こすことが無く、隣接バンプ材料との接触も防ぐことができる。また、リフローの際も、電極パッド２上に搭載されているバンプ材料８が支持層６により保持されているため、位置ずれを起こすことが無い。
　詳細には、第１の開口部は、パッシベーション膜３に対しエッチングを行い、電極パッド２を露出させて形成したものである。ここで通常、電極パッド２はアルミニウム（Ａｌ）で形成され、パッシベーション膜３はＳｉ３Ｎ４で形成される。
　またＵＢＭ４の形成プロセスの一例としては、電極パッド２の表面をソフトエッチングして酸化膜除去した後、ジンケート処理液に浸漬し亜鉛粒子を析出させ、続いて無電解Ｎｉめっき液に浸漬して電極パッド２上に厚さ５×１０－３ｍｍ程度のニッケル（Ｎｉ）膜を形成する。場合によっては、さらに無電解金（Ａｕ）めっき液に浸漬し、Ｎｉ膜上に厚さ５×１０－５ｍｍ程度のフラッシュＡｕめっきを施してもよい。
　次に支持層６の形成プロセスの一例を示す。まず、半導体基板１上にポリイミドをスピンナーで均一に塗布し、プリベーク（７０℃×５０秒、９０℃×５０秒、１０５℃×１１０秒）を行い、次に、電極表面と同程度の開口部ができるようなパターンに露光し、現像前ベーク（８０℃×５０秒）を行った後現像する。その後、キュア（１４０℃×１７０秒、３５０℃×３６００秒）をして支持層６を得る。なお、支持層６の材料としては、ポリイミド系、ポリベンゾオキサゾール系又はシリコーン系等の樹脂材料が好適に用いられるが、この材質に限定されるものではない。
　次に、バンプ材料８の搭載プロセスの一例を示す。まず、印刷マスクを用い、ゴム製スキージでフラックス印刷し、ＵＢＭ４上にフラックス７を印刷する。その後、搭載マスクが用いられ、バンプ形成の元となる球状あるいはそれに近い形状のバンプ材料８が搭載される。この際、電極パッド２上に搭載されるバンプ材料８が支持層６により保持されるため、搭載時に位置ずれを起こすことが無い。またバンプ材料８を搭載後、搭載マスクが基板から離れる際も、バンプ材料８が支持層６により保持されるため、位置ずれを起こすことが無く、隣接バンプ材料との接触も防ぐことができる。ここで、印刷マスク及び搭載マスクは、電極パッド座標と合致するように開口部が設けられたものである。バンプ材料８には例えば、Ｓｎ－Ａｇ－Ｃｕ組成のはんだ材料が好適に用いられるが、この材質に限定されるものではない。また、バンプ材料のサイズはφ０．０７ｍｍからφ０.１２５ｍｍ（バンプ材料が球状でない場合は、長手方向と短手方向の幅の平均値）のものが好適に用いられるが、このサイズに限定されるものではない。
　最後に、バンプ５の形成プロセスの一例を示す。バンプ材料８が搭載された半導体基板１を熱処理すると、バンプ材料８は溶融した上で電極部と接合し、バンプ５が形成される。この際、電極パッド２上に搭載されているバンプ材料８が支持層６により保持されているため、リフロー時に位置ずれを起こすことが無い。
　ここで、図１及び図２に示すように、電極パッド及びＵＢＭ４を取り囲む支持層６の高さｈ（ｍｍ）がバンプの幅ｗ（ｍｍ）に対して式（１）の範囲内である場合、よりバンプ材料の保持効果が高まる。
　ｈ＜（ｃ／ａ）ｗ＋（ｄ－ｂ×ｃ／ａ）　・・・　式（１）
　但し、ａ、ｂ、ｃ及びｄは次のような意味を有する定数である。
　バンプ材料のサイズとリフロー後に形成されるバンプ形状との間には直線的な相関関係が認められる。バンプ材料を体積を維持したまま真球形状とした場合の直径をｚ（ｍｍ）とすると、バンプ幅ｗ（ｍｍ）及びバンプ高さｔ（ｍｍ）との関係はそれぞれ式（２）及び式（３）に示すようになる。なお、バンプ高さｔは、ＵＢＭ４からの高さである。
　ｗ＝ａ×ｚ＋ｂ　・・・　式（２）
　ｔ＝ｃ×ｚ＋ｄ　・・・　式（３）
　バンプ材料の体積Ｖ（ｍｍ３）は、Ｖ＝πｚ３／６となるため、バンプ幅ｗ及びバンプ高さｔは式（２）’及び式（３）’のように表すこともできる。
　ｗ＝ａ（６Ｖ／π）１／３＋ｂ　・・・　式（２）’
　ｔ＝ｃ（６Ｖ／π）１／３＋ｄ　・・・　式（３）’
　式（２）及び式（３）から、バンプ幅ｗとバンプ高さｔとの間には式（４）に示すような関係が成り立つ。
　ｔ＝（ｃ／ａ）ｗ＋（ｄ－ｂ×ｃ／ａ）　・・・　式（４）
　実装時の確実な接合のため、支持層６の高さｈはバンプ高さｔよりも低く設定する必要がある。このため、支持層６の高さｈとバンプ高さｔとの間には、式（５）に示すような関係が必要となる。但し、支持層６の高さｈはＵＢＭ４からの高さである。
　ｈ＜（ｃ／ａ）ｗ＋（ｄ－ｂ×ｃ／ａ）　・・・　式（５）
　従って、支持層５の高さｈとバンプ幅ｗとの間に式（５）に示すような関係が成り立つ場合には、バンプ材料の保持効果が高くなり、且つ、支持層６の高さが形成されたバンプの高さを超えないため、フリップ接合も支障なく行うことができる。
　さらに、図３（ａ）及び図３（ｂ）に示すように、支持層６の高さｈがバンプ材料の重心位置９以上の高さ、すなわちバンプ材料の径の１/２以上の高さとなっていれば、よりバンプ材料の保持効果が高まる。支持層６の高さがバンプ材料の重心位置９よりも上にある場合、電極部にバンプ材料８を搭載した後、搭載マスクの版離れ時に起こる振動や、リフロー炉内のコンベアーの振動、リフロー炉内の循環風等により、バンプ材料に対し横方向への応力がかかったとしても、バンプ材料８が支持層６を乗り越えることは無い。加えて、バンプ材料８の重心位置９は、バンプ材料８の横幅が最も広くなり、最も隣接バンプと接触しやすい部分でもある。すなわち、支持層６をバンプ材料８の重心位置９よりも高くすれば、バンプ同士が接着する可能性は特に低くなり、より狭ピッチ化が可能となる。
　詳細には、バンプ材料８の重心位置９すなわちｚ/２は式（２）より、式（６）のように示される。
　ｚ/２＝（ｗ－ｂ）／２ａ　・・・　式（６）
　これに式（５）を合わせると、式（７）となり、支持層６の高さｈが式（７）を満たす範囲内であるとき、特に高い効果を発揮する。
（ｗ－ｂ）／２ａ≦ｈ＜（ｃ／ａ）ｗ＋（ｄ－ｂ×ｃ／ａ）　・・・　式（７）
　上記の構成の一例として、バンプ材料にＳｎ－Ａｇ－Ｃｕ組成のはんだボールを使用し、直径が０．０８５ｍｍのＵＢＭ層の上にバンプを形成した場合における、バンプ材料の直径ｚとリフロー後に形成されるバンプのバンプ幅ｗ及びバンプ高さｈとの関係をそれぞれ図４（ａ）及び（ｂ）に示す。図４（ａ）及び（ｂ）に示すように、バンプ材料の直径ｚとバンプ幅ｗとの間及びバンプ材料の直径ｚとバンプ高さｈとの間には直線的な相関関係が認められる。ＵＢＭ層の形状又はサイズが異なる場合にもほぼ同様の相関関係が成り立つ。図４（ａ）及び（ｂ）においては、バンプ材料の直径ｚが０．０７ｍｍ～０．１２５ｍｍの範囲について示しているが、少なくともｚが０．０３ｍｍ程度～０．２ｍｍ程度の範囲内であれば相関関係は維持される。図４（ａ）及び（ｂ）に示した場合におけるａ～ｄの数値は、それぞれａ＝０．８３３３、ｂ＝０．０２３２、ｃ＝１．０３５８、ｄ＝－０．０１６６となった。なお、バンプ材料はＳｎ－Ａｇ－Ｃｕ組成に限らず他の金属材料を用いることも可能である。
　図５（ａ）～（ｅ）は例示の半導体装置の変形例を示す図である。いずれも支持層の開口部の開口端に傾斜あるいは段差を設け、電極パッド上へのバンプ材料搭載精度を高めることを主眼においている。
　まず図５（ａ）については、一層の支持層において、支持層開口部の開口端の全面に傾斜を設けている。このような構造をとることで、支持層開口部において開口部下部の開口径よりも開口部上部の開口径の方が大きくなる。その結果、バンプ材料搭載時にバンプ材料が当該傾斜に導かれ、より確実にＵＢＭ上に搭載されるという効果が得られる。
　次に図５（ｂ）については、支持層を２層で構成し、下層すなわち電極パッドの存在する基板側の層ほど開口径を小さくした構造をとっている。本変形例は、支持層開口端の平滑な傾斜形成が困難な場合において、傾斜を設けたときと同様の効果を狙い、擬似的な傾斜の構造をとったものである。
　あるいはこれらの組み合わせとして図５（ｃ）から（ｅ）のような構造も考えられる。これらの構造をとることで、その傾斜角度の自由度を高く設定できる。
　いずれの構造であっても、バンプ材料搭載時に電極部から乖離した場所に供給されたバンプ材料を支持層に設けた傾斜により、スムーズに電極パッド直上に誘導すると共に、単に垂直方法に支持層を設ける場合よりも支持層開口径を広くとることが可能となるため、フラックス供給あるいはバンプ材料供給の際のプロセスマージンも広がるという効果がある。
　なお、こうした支持層構造を備えた電極パッドを上方から見た例を図６（ａ）～（ｃ）に示す。図６（ａ）はパッシベーション膜３及び支持層６の開口部を八角形に形成したものである。図６（ｂ）はパッシベーション膜３及び支持層６の開口部を円形に形成したものである。図６（ｃ）はパッシベーション膜３及び支持層６の開口部を四角形に形成したものである。なお、本発明に該当するものはここに例示する形状に限定されるものではないことは言うまでも無い。
　また例示の半導体装置及びその変形例の半導体装置には、以下に示すような効果もある。通常バンプ形成においては、供給されたウェハを印刷マスクに位置合わせした後、スキージ動作でＵＢＭ上にフラックス印刷を行い、その後搭載マスクにウェハを位置合わせし、フラックスの塗布されたＵＢＭ上にはんだボール等のバンプ材料を搭載していくという製造方法がとられる。しかし、本開示において示した支持層の効果を活用すれば、こうした通常のバンプ材料搭載法よりも、簡便にバンプを形成できる。例えば、搭載マスクを用いてバンプ材料搭載を行った後、印刷マスクを用いずにフラックス印刷を行い、リフローによるバンプ形成に至るプロセスが可能となる。本来バンプ材料搭載法において、供給されるフラックスの役割としては、リフロー前のバンプ材料の保持とリフロー時のバンプ材料表面の酸化膜除去（還元）が挙げられる。しかしながら、本開示における支持層構造の効果を活用すると、バンプ材料を接着する目的でのリフロー前のフラックス塗付は不要となるので、バンプ材料搭載後、バンプ材料上端にフラックスを塗布するプロセスで十分酸化膜除去の目的を達成することができる。この場合、フラックスの塗布はフラックスが付着したブラシ状の治具を支持層上端部とバンプ材料上端部の間の高さで水平移動させることで容易に実現できる。こうしたプロセスを採用することにより、通常フラックス供給時に必要となっていた印刷マスクが不要となる。
　さらに、印刷マスク及びフラックスを用いずにバンプ形成を行うことも可能となる。これは、搭載マスクを用いてバンプ材料を所定のＵＢＭ上に配置した後、蟻酸リフローのようなフラックスレスリフロー装置を用いることで、印刷マスクの使用はもちろんのこと、フラックスの塗布プロセスも省略でき、より簡便にバンプ形成できるものである。
　なお、本開示において示した支持層構造の効果を活用すると、搭載マスクを使用せずバンプ材料搭載を行い、その後リフローによりバンプ形成を行うことも可能である。すなわち、上述したような支持層のバンプ材料保持効果を生かすことで、バンプ材料搭載法における搭載マスクの使用を不要にし、より単純なバンプ材料搭載機構を実現できる。例えば、設けられた電極部の数以上のバンプ材料をウェハ上に供給し、ブラシ状の充填治具をウェハ上でスライドあるいは回転させることで、各電極パッドが位置する空隙部にバンプ材料が一個ずつ搭載される。
　本開示に係る半導体装置は、形状精度の高いバンプの形成が実現でき、バンプ形成をバンプ材料搭載法により行うタイプの半導体装置等として有用である。
１　基板
２　電極パッド
３　パッシベーション膜
４　ＵＢＭ
５　バンプ
６　支持層
７　フラックス
８　バンプ材料
９　バンプ材料の重心位置

Claims (7)

  1. 　半導体装置は、
    　複数の電極パッドを有する基板と、
    　前記基板上面を覆いかつ前記電極パッドを露出する第１の開口部を有するパッシベーション膜と、
    　前記第１の開口部から露出した前記電極パッド上に形成されたアンダーバリアメタルと、
    　前記アンダーバリアメタル上に形成されたバンプと、
    　前記パッシベーション膜上に形成され且つ前記バンプを取り囲む第２の開口部を有する支持層を備えている。
  2. 　請求項１に記載の半導体装置において、
    　前記バンプの幅ｗと前記支持層の高さｈとは下記式に示す範囲内に形成されている。
    　ｈ＜（ｃ／ａ）ｗ＋（ｄ－ｂ×ｃ／ａ）
    　但し、ａ、ｂ、ｃ、ｄは、前記バンプを形成するためのバンプ材料の体積Ｖと、前記バンプの幅ｗ及び前記バンプの高さｔとを関連づける下記式を満たす定数である。
    　ｗ＝ａ（６Ｖ／π）1/3＋ｂ
    　ｔ＝ｃ（６Ｖ／π）1/3＋ｄ
  3. 　請求項２に記載の半導体装置において
    　前記支持層の高さｈは、下記式に示す範囲内に形成されている。
    　（ｗ－ｂ）／２ａ≦ｈ＜（ｃ／ａ）ｗ＋（ｄ－ｂ×ｃ／ａ）
  4. 　請求項１に記載の半導体装置は、
    　前記第２の開口部における開口端の全面が傾斜している。
  5. 　請求項１に記載の半導体装置は、
    　前記第２の開口部における開口端の一部が傾斜している。
  6. 　請求項１に記載の半導体装置において、
    　前記支持層は複数の層から形成され、下層ほど開口径が小さい構造を有する。
  7. 　請求項１に記載の半導体装置において、
    　前記支持層はポリイミド系、ポリベンゾオキサゾール系又はシリコーン系の樹脂材料からなる。
PCT/JP2009/007354 2009-03-05 2009-12-28 半導体装置 WO2010100706A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-052060 2009-03-05
JP2009052060 2009-03-05

Publications (1)

Publication Number Publication Date
WO2010100706A1 true WO2010100706A1 (ja) 2010-09-10

Family

ID=42709284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/007354 WO2010100706A1 (ja) 2009-03-05 2009-12-28 半導体装置

Country Status (1)

Country Link
WO (1) WO2010100706A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014110482A1 (en) * 2013-01-11 2014-07-17 Qualcomm Incorporated Through mold via relief gutter on molded laser package (mlp) packages
CN106257658A (zh) * 2015-06-22 2016-12-28 华亚科技股份有限公司 半导体器件
WO2024066221A1 (zh) * 2022-09-30 2024-04-04 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161850A (ja) * 1987-12-18 1989-06-26 Hitachi Ltd 半導体装置の製造方法
JPH05218039A (ja) * 1992-02-05 1993-08-27 Fujitsu Ltd 半導体装置
JP2002353370A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161850A (ja) * 1987-12-18 1989-06-26 Hitachi Ltd 半導体装置の製造方法
JPH05218039A (ja) * 1992-02-05 1993-08-27 Fujitsu Ltd 半導体装置
JP2002353370A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014110482A1 (en) * 2013-01-11 2014-07-17 Qualcomm Incorporated Through mold via relief gutter on molded laser package (mlp) packages
US9313881B2 (en) 2013-01-11 2016-04-12 Qualcomm Incorporated Through mold via relief gutter on molded laser package (MLP) packages
CN106257658A (zh) * 2015-06-22 2016-12-28 华亚科技股份有限公司 半导体器件
WO2024066221A1 (zh) * 2022-09-30 2024-04-04 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Similar Documents

Publication Publication Date Title
JP4393538B2 (ja) 磁性はんだボールの配列装置および配列方法
TWI495024B (zh) 半導體裝置，其製造方法，以及製造線路板之方法
US8022530B2 (en) Package substrate having electrically connecting structure
TWI518808B (zh) 半導體裝置及半導體裝置之製造方法
US20060038291A1 (en) Electrode structure of a semiconductor device and method of manufacturing the same
US20110285008A1 (en) Semiconductor apparatus and semiconductor apparatus unit
US7694869B2 (en) Universal mold for injection molding of solder
US20120139107A1 (en) Semiconductor chip and semiconductor device using the chip
US11456269B2 (en) Prevention of bridging between solder joints
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP2010165923A (ja) 半導体装置、及びその製造方法
WO2010100706A1 (ja) 半導体装置
TWI427720B (zh) 焊料凸塊形成方法
JP4865913B2 (ja) 半導体基板構造及び半導体装置
JP2010177253A (ja) はんだボール搭載方法
JP2009218233A (ja) 半導体装置及びその製造方法
US9972591B2 (en) Method of manufacturing semiconductor device
WO2011074158A1 (ja) 半導体チップ及び該半導体チップを備えた半導体装置
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
JP2013251350A (ja) 電子部品の実装構造体およびその製造方法
JP2011243746A (ja) 半導体装置の製造方法
KR100790447B1 (ko) 플립 칩 본딩 패키지의 범프 형성방법
JP2008098210A (ja) 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置
JP2009135345A (ja) 半導体装置及びその製造方法
US20190096836A1 (en) Bump structure, semiconductor package including the bump structure, and method of forming the bump structure

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09841072

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09841072

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP