JP2013251350A - 電子部品の実装構造体およびその製造方法 - Google Patents
電子部品の実装構造体およびその製造方法 Download PDFInfo
- Publication number
- JP2013251350A JP2013251350A JP2012123821A JP2012123821A JP2013251350A JP 2013251350 A JP2013251350 A JP 2013251350A JP 2012123821 A JP2012123821 A JP 2012123821A JP 2012123821 A JP2012123821 A JP 2012123821A JP 2013251350 A JP2013251350 A JP 2013251350A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- hole
- electronic component
- solder
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体素子等の電子部品が回路基板等の基板上に実装された実装構造体において、高い接続信頼性を確保することができる電子部品の実装構造体を提供する。
【解決手段】回路基板2(基板の一例)上に、回路基板2の電極端子4に対応する開口部を有する保護膜5が設けられており、その保護膜5の開口部内に、回路基板2の電極端子4に接続する孔状電極7が形成されており、半導体素子1(電子部品の一例)の電極端子3上に形成されている突起状電極6の少なくとも一部が、孔状電極7内に挿入されて、その孔状電極7の内部で、はんだ8によって孔状電極7に接合されている。
【選択図】図1
【解決手段】回路基板2(基板の一例)上に、回路基板2の電極端子4に対応する開口部を有する保護膜5が設けられており、その保護膜5の開口部内に、回路基板2の電極端子4に接続する孔状電極7が形成されており、半導体素子1(電子部品の一例)の電極端子3上に形成されている突起状電極6の少なくとも一部が、孔状電極7内に挿入されて、その孔状電極7の内部で、はんだ8によって孔状電極7に接合されている。
【選択図】図1
Description
本発明は、例えば、半導体素子が回路基板上に実装された実装構造体などの電子部品の実装構造体およびその製造方法に関する。
LSIなどの半導体素子が回路基板上に実装された実装構造体の一種に、フリップチップ実装法によって製造される実装構造体がある。フリップチップ実装法では、半導体素子の電極端子上に、はんだバンプなどの突起状電極を形成した後、その半導体素子をフェイスダウンで回路基板上に実装する。詳しくは、半導体素子と回路基板を加熱した状態で、半導体素子上の突起状電極と回路基板の電極端子とを圧接する。
はんだバンプを形成する方法としては、スクリーン印刷法やディスペンス装置や電解メッキ法などではんだを半導体素子の電極端子上に供給した後、リフロー炉などで半導体素子をはんだ融点以上に加熱する方法が一般的に採用されている。また、はんだバンプを用いる場合には、半導体素子と回路基板との間の空隙に封止樹脂を充填させて、半導体素子上の突起状電極と回路基板の電極端子との接合強度を補強している。
はんだバンプ以外の他の突起状電極としては、金や銅などからなる突起状電極がある。金や銅などからなる突起状電極を形成する方法には、例えば電解メッキ法が採用されている。金や銅などからなる突起状電極を用いる場合には、一般的に、接着剤に金属粒子を混入した異方性導電膜を半導体素子と回路基板との間に介在させた状態で、半導体素子上の突起状電極を回路基板の電極端子に向けて加圧する。
一方、半導体素子の高密度化および電極端子の多ピン化の両立を図るべく、電極端子間ピッチの狭ピッチ化および電極端子の面積縮小化が進められており、特に狭ピッチ化の進展が著しい。このため、従来のように電極端子を半導体素子の外周部に1列に配置したり、2列で千鳥状に配置すると、電極端子間で短絡が発生したり、半導体素子と回路基板との間の熱膨張係数の差に起因する熱応力によって、接続不良が発生することがあった。
具体的には、はんだバンプを用いた場合、いわゆるブリッジ不良が発生して、電極端子間で短絡不良が起こるおそれがある。ブリッジ不良は、フリップチップ実装時に、溶融したはんだが変形して、はんだの表面張力により隣り合うはんだバンプ同士がつながることで起こる。したがって、電極端子間ピッチの狭ピッチ化が進展すると、ブリッジ不良が発生し易くなる。また、半導体素子と回路基板との間の熱膨張係数の差に起因する熱応力によって発生する接続不良は、半導体素子と回路基板との間の空隙に挿入する封止樹脂が、電極端子間ピッチの狭ピッチ化によって、全てのはんだバンプ間に行き渡らなくなることにより起こる。
以上のように、半導体素子の電極端子間ピッチの狭ピッチ化が進展すると、電極端子間で短絡が発生したり、半導体素子と回路基板との間の熱膨張係数の差に起因する熱応力によって接続不良が発生することがあった。このため、電極端子間ピッチを広げるために、電極端子を半導体素子の面(エリア)内にマトリクス状に配置するようになってきた。つまり、電極端子を半導体素子の外周部にのみ1列または2列で配列するよりも、半導体素子の面内にマトリクス状に配置したほうが、電極端子を配置する領域の面積を大きくとることができ、電極端子間ピッチを広げることができる。
しかし、近年では、電極端子をマトリクス状に配置した構成においても、電極端子間ピッチの狭ピッチ化の進展が著しく、そのため、電極端子をマトリクス状に配置した場合でも、電極端子間で短絡不良が起こるようになってきた。
このような問題を解決する手段として、フリップチップ実装時に溶融しない高融点の下層電極の上に、はんだからなる上層電極が形成された構成の突起状電極が提案されている(例えば、特許文献1参照。)。この2層構造の突起状電極によれば、はんだのみからなるはんだバンプよりも、はんだの量を減少させることができるので、フリップチップ実装時におけるはんだのつぶれ量が減る。したがって、平面方向へ飛び出すはんだの量が減り、ブリッジ不良の発生を減少させることができる。
しかしながら、近年、半導体装置の薄化の要求が非常に厳しくなっており、その薄化の要求に対応するために、半導体素子の厚みは50μm以下に、半導体素子と回路基板との間の距離(実装高さ)は25μm以下になってきている。この結果、半導体素子の内部層間の熱膨張係数の差や、半導体素子と回路基板との間の熱膨張係数の差に起因する反りが半導体素子に発生するようになってきた。そして、半導体素子に反りが発生することにより、高融点の下層電極の頂部に、はんだからなる上層電極が設けられた構成の突起状電極を使用した場合であっても、以下のような問題が発生することがわかってきた。
図5および図6は、特許文献1に記載された2層構造の突起状電極を流用した従来の実装構造体を説明するための断面図である。
図5に示すように、半導体素子101の電極端子102上には、フリップチップ実装時に溶融しない高融点の円柱状下層電極103の上に、はんだ104からなる上層電極が形成された構成の突起状電極が設けられている。また、半導体素子101には、突起状電極が設けられている面を保護するための保護膜105が形成されている。半導体素子101上の下層電極103は、保護膜105の開口部から突出している。
一方、半導体素子101が実装される回路基板106の電極端子107上には、フリップチップ実装時に溶融しない高融点の円柱状電極108のみが形成されている。また、回路基板106には、円柱状電極108が設けられている面を保護するための保護膜109が形成されている。回路基板106上の円柱状電極108は、保護膜109の開口部から突出している。
このような2層構造の突起状電極が設けられた半導体素子101を回路基板106上にフリップチップ実装する際には、半導体素子101と回路基板106を加熱しながら、半導体素子101上の突起状電極を回路基板106上の円柱状電極108に向けて加圧して、はんだ104を溶融させる。これにより、溶融したはんだ104が、回路基板106上の円柱状電極108と拡散接合して、回路基板106上に半導体素子101が搭載される。
しかし、半導体素子101に設けられた円柱状の下層電極103の径と、回路基板106に設けられた円柱状電極108の径とが、同一または近似している場合、半導体素子101に反りが発生して、図5に示すように、半導体素子101の面内において半導体素子101と回路基板106との間の距離(実装高さ)が不均一になると、半導体素子101に発生した反りによって半導体素子101と回路基板106との間の距離が減少した箇所では、図6に示すように、半導体素子101と回路基板106との間の距離に対して、はんだ104の量が過剰となる。この結果、半導体素子101と回路基板106との間の距離が減少した箇所では、はんだ104のつぶれ量が増えて、平面方向へ飛び出すはんだ104の量が増加するため、ブリッジ不良が発生する。
本発明は、半導体素子等の電子部品が基板上に実装された実装構造体において、高い接続信頼性を確保することができる電子部品の実装構造体およびその製造方法を提供することを目的とする。
本発明の電子部品の実装構造体の一側面は、第1電極端子を有する電子部品と、前記第1電極端子に対応する第2電極端子を有する基板と、前記基板上に形成され、前記第2電極端子に対応する開口部を有する保護膜と、前記第1電極端子と前記第2電極端子とを接続する接合部と、を備え、前記接合部が、前記第1電極端子上に形成された突起状電極と、前記保護膜の開口部内に形成されて前記第2電極端子に接続し、前記突起状電極の少なくとも一部が挿入されている孔状電極と、前記孔状電極の内部で、前記孔状電極と前記突起状電極とを接合するはんだと、を含むことを特徴とする。
本発明の電子部品の実装構造体の他の側面は、前記電子部品と前記保護膜との間に接着樹脂が設けられていることを特徴とする。
本発明の電子部品の実装構造体の他の側面は、前記接着樹脂の膜厚が前記保護膜の膜厚よりも薄いことを特徴とする。
本発明の電子部品の実装構造体の他の側面は、前記接着樹脂の膜厚が、前記突起状電極の高さよりも小さいことを特徴とする。
本発明の電子部品の実装構造体の他の側面は、前記はんだの量が、下記の式の関係を満たすことを特徴とする。
(前記はんだの溶融体積)≦(前記孔状電極の容積)−(前記突起状電極の体積)
(前記はんだの溶融体積)≦(前記孔状電極の容積)−(前記突起状電極の体積)
本発明の電子部品の実装構造体の他の側面は、前記孔状電極のうちの、前記第2電極端子に接する部分の面積が、前記孔状電極の開口部(開口端面)の面積以下であることを特徴とする。
本発明の電子部品の実装構造体の他の側面は、前記突起状電極が、前記孔状電極の内面(底面を含む)から離れて配置されていることを特徴とする。
本発明の電子部品の実装構造体の他の側面は、前記突起状電極が、銅を含むことを特徴とする。
本発明の電子部品の実装構造体の他の側面は、前記孔状電極が、銅またはニッケルを含むことを特徴とする。
本発明の電子部品の実装構造体の他の側面は、前記孔状電極が、表面に金を含むことを特徴とする。
本発明の電子部品の実装構造体の製造方法の一側面は、電子部品の第1電極端子上に突起状電極を形成する工程と、基板上に保護膜を形成する工程と、前記基板の第2電極端子に対応する開口部を前記保護膜に形成する工程と、前記保護膜に形成された開口部内に、前記第2電極端子に接続する孔状電極を形成する工程と、前記孔状電極内に前記突起状電極を挿入し、前記孔状電極内において、前記突起状電極と前記孔状電極とをはんだによって接合する工程と、を具備することを特徴とする。
本発明の電子部品の実装構造体の製造方法の他の側面は、前記孔状電極内に前記突起状電極を挿入する工程の前に、前記孔状電極内に前記はんだを供給する工程をさらに具備し、前記孔状電極内に前記突起状電極を挿入する際に、前記孔状電極内に供給された前記はんだを溶融させて、その前記孔状電極内の溶融したはんだに、前記突起状電極を挿入することを特徴とする。
本発明の電子部品の実装構造体の製造方法の他の側面は、前記孔状電極内に前記突起状電極を挿入する工程の前に、前記突起状電極上に前記はんだを供給する工程をさらに具備し、前記孔状電極内に前記突起状電極を挿入する際に、前記突起状電極上に供給された前記はんだを溶融させることを特徴とする。
本発明の電子部品の実装構造体の製造方法の他の側面は、前記孔状電極内に前記突起状電極を挿入する工程の前に、前記第1電極端子が配置されている前記電子部品の面または前記保護膜の表面のうちの少なくとも一方に接着樹脂を供給する工程をさらに具備し、前記孔状電極内に前記突起状電極を挿入する際に、前記接着樹脂を軟化させて、前記電子部品と前記保護膜との間に前記接着樹脂を充填させることを特徴とする。
本発明の電子部品の実装構造体の製造方法の他の側面は、前記突起状電極と前記孔状電極とをはんだによって接合する工程の後に、前記電子部品と前記保護膜との間の隙間に接着樹脂を注入する工程をさらに具備することを特徴とする。
本発明によれば、電子部品の電極端子上に設けられた突起状電極が、基板の電極端子上に設けられた孔状電極に、その孔状電極の内部において、はんだによって接合されるので、電子部品に反りやうねりが発生しても、隣接する電極端子間でのブリッジ不良の発生を防ぐことができる。また、電子部品に反りやうねりが発生しても、孔状電極内のはんだから突起状電極が抜けない限り、電子部品の電極端子と基板の電極端子との間の電気的な未接続は発生しない。したがって、高い接続信頼性を確保することができる電子部品の実装構造体を提供することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。但し、同じ構成要素には同じ符号を付与することによって重複する説明を省略する。また、図面は、理解し易くするために、それぞれの構成要素を模式的に図示している。また図示された各構成要素の形状、厚み、長さ、個数等は図面作成の都合上から、実際とは異なる。なお、以下の実施の形態で示す各構成要素の材質や形状、寸法等は一例であって特に限定されるものではなく、本発明の効果から実質的に逸脱しない範囲で種々の変更が可能である。
以下の実施の形態では、電子部品の実装構造体の一例として、電子部品の一例であるSi(シリコン)製の半導体素子やGaAs(ガリウム砒素)製の半導体素子などが、基板の一例である回路基板上に実装された実装構造体について説明する。但し、電子部品と基板はこれらに限定されるものではない。例えば、電子部品が、電極端子間ピッチが狭いコンデンサや、コイル、抵抗などの受動部品である場合も、以下の実施の形態と同様の効果が得られる。
図1は本発明の実施の形態における電子部品の実装構造体を説明するための断面図である。また、図2は本発明の実施の形態における電子部品の実装構造体の接合部を説明するための拡大断面図である。
図1に示すように、半導体素子1の内側の層には、半導体素子1の回路基板2に対向する面から露出する複数の電極端子(第1電極端子)3が、マトリクス状に配置されている。詳しくは、半導体素子1の回路基板2に対向する面の内側には、例えばCu(銅)やAl(アルミニウム)などからなる図示しない微細配線層と、例えばlowk層やUltra low−k層などの図示しない脆弱な低誘電率絶縁層(層間絶縁膜の一例)と、を含む多層配線層(図示せず)が設けられており、その多層配線層の最表面に電極端子3が設けられている。
低誘電率絶縁層の膜厚は、1層あたり数百nmである。半導体素子1の電極端子3は、例えば、Al−Cu系、Al−Si(珪素)−Cu系、Al−Si系のアルミニウム合金や、Cu、Al等からなる。この実施の形態では、半導体素子1の電極端子3の材料としてAlを選択した場合について説明する。
一方、回路基板2は、半導体素子1の電極端子3に対向するように配置された電極端子(第2電極端子)4を有している。回路基板2には、例えばシリコンやポリシリコン、ガラス等からなる回路基板を用いる。回路基板2の電極端子4は、例えば、Al−Cu系、Al−Si−Cu系、Al−Si系のアルミニウム合金や、Cu、Al等からなる。この実施の形態では、回路基板2の電極端子4の材料としてAlを選択した場合について説明する。
また、回路基板2の半導体素子1に対向する面には、その面を保護するための保護膜5が形成されている。その保護膜5には、回路基板2の電極端子4に対応する開口部が、その対応する電極端子4の表面の少なくとも一部をそこから露出させるように形成されている。この実施の形態において、保護膜5の開口部は、回路基板2側の開口端面(底面)を、回路基板2とは反対側の開口端面(上面)へ投影したときに、その投影像が開口部の上面内に納まる形状をしている。保護膜5は、例えばSiN(窒化珪素)やポリイミド等からなる。この実施の形態では、保護膜5の材料としてSiNを選択した場合について説明する。
また図2に示すように、半導体素子1の電極端子3上には、円柱や角柱などの柱状の突起状電極6が設けられている。一方、回路基板2には、保護膜5の開口部に対応する孔状電極7が設けられている。孔状電極7は、保護膜5の開口部の底面から露出する電極端子4の表面から、保護膜5の開口部の内側面にかけて形成されており、保護膜5の開口部を覆っている。したがたって、孔状電極7の孔部は、電極端子4上に底部(閉塞部)を有し、かつその底部が電極端子4に接続する孔形状であって、保護膜5の開口部と同様に、その底面(底部側の閉塞端面)をその上面(底部とは反対側の開口端面)へ投影したときに、その投影像が孔部の上面内に納まる形状をしている。この孔状電極7の孔部内に半導体素子1上の突起状電極6が挿入されている。また、孔状電極7の孔部内には、はんだ8が配置(供給)されている。したがって、半導体素子1上の突起状電極6は、少なくともその一部がはんだ8内に埋設されている。
このように、半導体素子1の電極端子3と回路基板2の電極端子4とは、半導体素子1の電極端子3上に設けられた突起状電極6と、回路基板2の電極端子4上に設けられた孔状電極7と、はんだ8によって、電気的および機械的に接続されている。つまり、半導体素子1の電極端子3と回路基板2の電極端子4とを接続する接合部は、突起状電極6、孔状電極7および、はんだ8からなる。
孔状電極7の孔部内に供給するはんだ8の量は、半導体素子1上の突起状電極6の端面(頭頂面)が孔状電極7の孔部の底面に接触した場合でも、はんだ8が孔状電極7の孔部の上面を超えない量に設定する。例えば、以下の式の関係を満たすように、はんだ8の量を決定する。
(はんだ8の溶融体積)≦(孔状電極7の容積)−(突起状電極6の体積)
(はんだ8の溶融体積)≦(孔状電極7の容積)−(突起状電極6の体積)
このように、はんだ8の量を決定すれば、半導体素子1上の突起状電極6の頭頂面が回路基板2上の孔状電極7の孔部の底面に接触した場合でも、はんだ8が孔状電極7の孔部から溢れ出ないので、隣接する電極端子間でのブリッジ不良を確実に防ぐことができ、より高い接続信頼性を確保できる。
半導体素子1の電極端子3と回路基板2の電極端子4は、互いに対応(対向)して、等間隔でマトリクス状に配置されているので、半導体素子1の電極端子3と回路基板2の電極端子4とを接続する接合部(突起状電極6、孔状電極7および、はんだ8)も同様に、半導体素子1と回路基板2との間に、等間隔でマトリクス状に配置される。
なお、孔状電極7は、保護膜5の開口部から露出する電極端子4の表面から、保護膜5の開口部の内側面を経て、保護膜5の表面にも形成してもよい。この場合、孔状電極7のうち、保護膜5の表面に形成される部分は、孔状電極7を半導体素子1へ投影しときに、その投影像が半導体素子1の電極端子3の面内に納まるように、保護膜5の開口部の周囲に形成するのが好適である。
突起状電極6および孔状電極7は、例えば、Cuからなる。あるいは、突起状電極6および孔状電極7の材料として、Ni(ニッケル)−P(麟)合金やNi−B(ホウ素)合金、Ni等を用いてもよい。また、突起状電極6は、例えば、Ni/Pd(パラジウム)/Au(金)等の3層構造にしてもよい。
はんだ8には、例えば、Sn(錫)−Ag(銀)系はんだ、Sn−Cu系はんだ、Sn−Ag−Cu系はんだ、Sn−Zn(亜鉛)系はんだ、Sn−Zn−Bi(ビスマス)系はんだ、Sn−Pb(鉛)系はんだ、Sn−Bi系はんだ、Sn−Ag−Bi−In(インジウム)系はんだ、Sn−In系はんだ、Inはんだ、Snはんだ等などを用いることができる。
この実施の形態では、半導体素子1上の突起状電極6の主成分がCuであり、回路基板2上の孔状電極7の主成分がCuであり、はんだ8の主成分がSnである場合について説明する。
半導体素子1と保護膜5との間には接着樹脂9が設けられている。接着樹脂9は、例えば、エポキシ樹脂等からなる。この実施の形態では、接着樹脂9の材料としてエポキシ樹脂を選択した場合について説明する。
好適には、接着樹脂9の膜厚は、保護膜5の膜厚よりも薄くする。このようにすれば、接合部の周囲を埋める保護膜5と接着樹脂9のうち、伸縮の少ない保護膜5の方が量が多くなるので、接合部に加わる応力が少なくなり、接合部の信頼性が向上する。
なお、突起状電極6を孔状電極7内に挿入するためには、少なくとも、突起状電極6の頭頂面を孔状電極7へ投影したときに、その投影像が孔状電極7の孔部の上面内に納まるように、保護膜5の開口部の形状や寸法、突起状電極6の形状や寸法、孔状電極7の膜厚等を設定する必要がある。好ましくは、保護膜5の開口部の形状や寸法、突起状電極6の形状や寸法、孔状電極7の膜厚等は、突起状電極6を孔状電極7へ投影したときに、その投影像が孔状電極7の孔部の上面内に納まるように設定する。例えば、突起状電極6が円柱状で、孔状電極7の孔部の上面が円形状である場合には、突起状電極6の直径を孔状電極7の孔部の上面の直径よりも小さくする。さらに好ましくは、保護膜5の開口部の形状や寸法、突起状電極6の形状や寸法、孔状電極7の膜厚等は、突起状電極6を孔状電極7へ投影したときに、その投影像が孔状電極7の孔部の底面内納まるように設定する。例えば、突起状電極6が円柱状で、孔状電極7の孔部の底面が円形状である場合には、突起状電極6の直径を孔状電極7の孔部の底面の直径よりも小さくする。
この実施の形態では、半導体素子1は、外形が8mm×8mmの矩形状で、厚みが0.05mmである。回路基板2は、外形が16mm×16mmの矩形状で、厚みが0.15mmである。半導体素子1の電極端子3と回路基板2の電極端子4は共に、直径25μmの円形状で、厚みは0.5〜2.0μmであり、半導体素子1のエリア内に40μmピッチで等間隔かつマトリクス状に配置されている。また、半導体素子1上の突起状電極6は、直径20μmの円柱状で、高さは10μmであり、半導体素子1のエリア内に40μmピッチで等間隔かつマトリクス状に配置されている。一方、回路基板2上の孔状電極7は、孔部の底面が直径20μmの円形状をしており、孔部の上面が直径25μmの円形状をしており、孔部の深さは10μmであり、半導体素子1上の突起状電極6と対応するように設けられている。また、孔状電極7の膜厚は0.5〜2.0μmである。
続いて、本発明の実施の形態における電子部品の実装構造体の製造方法について説明する。図3は本発明の実施の形態における電子部品の実装構造体の製造方法を示すフローチャートであり、図4は本発明の実施の形態における電子部品の実装構造体の製造方法を説明するための工程断面図である。
この実施の形態では、電解メッキ法によって、ウエハに形成されている複数の半導体素子1の電極端子3上に一括して突起状電極6を形成する。具体的には、まず、図4の(a0)に示すように、Alからなる電極端子3の表面から不純物を除去する。その後、例えばTiW/CuからなるUBM(Under Barrier Metal)をウエハ全面(ウエハの、電極端子3が露出している面の全面)に、スパッタする。次に、フォトレジストを、UBMがスパッタされたウエハの面に塗布し、露光、現像する。これにより、電極端子3上にスパッタされたUBMのうちの少なくとも一部が、現像したフォトレジストのパターンから露出する。次に、図4の(a1)に示すように、フォトレジストのパターンから露出するUBM(図示せず)上にCuをめっきして、突起状電極6を形成した後、フォトレジストを除去し、その後、不要なUBMをエッチング除去する(図3のステップa1)。次に、図4の(a2)に示すように、突起状電極6が形成されたウエハの面に、突起状電極6を除いて、膜厚5μmの接着樹脂9の層を形成する(図3のステップa2)。接着樹脂9の層は、例えば、突起状電極6が形成されたウエハの面に、突起状電極6を除いて、接着樹脂9を塗布することによって形成してもよい。また例えば、接着樹脂のシートに、ウエハ上の突起状電極6に対応する開口を形成した後、その開口が形成された接着樹脂のシートをウエハに貼り付けることによって形成してもよい。
一方、回路基板2に対しては、図4の(b0)及び(b1)に示すように、回路基板2の電極端子4が露出する面上に、例えばスピンコートなどによって、保護膜5を形成する(図3のステップb1)。次に、保護膜5の表面にフォトレジストを塗布し、露光、現像する。これにより、回路基板2の電極端子4に対応する箇所の保護膜5の少なくとも一部が、現像したフォトレジストのパターンから露出する。次に、図4の(b2)に示すように、フォトレジストのパターンから露出する保護膜5をフォトエッチングして、開口部5aを形成した後、フォトレジストを除去する(図3のステップb2)。次に、保護膜5の開口部5aを介して、Alからなる電極端子4の表面から不純物を除去した後、例えばTiW/CuからなるUBMを、開口部5aが形成されている保護膜5の表面にスパッタする。これにより、保護膜5の開口部5aの内壁面および保護膜5の開口部5aから露出する電極端子4の表面にも、UBMがスパッタされる。次に、図4の(b3)に示すように、回路基板2の電極端子4上の保護膜5の開口部5aに対応する孔状電極7を電解メッキ法によって形成した後、孔状電極7の孔部内に、電解メッキ法によってはんだ8を供給する(図3のステップb3)。具体的には、UBM(図示せず)がスパッタされた保護膜5の表面にフォトレジスト(図示せず)を塗布し、露光、現像する。これにより、孔状電極7を形成する予定の箇所のUBMが、現像したフォトレジストのパターンから露出する。次に、フォトレジストのパターンから露出するUBM上にCuをめっきして、孔状電極7を形成した後、その形成された孔状電極7の孔部内に、はんだ8をめっきする。次に、フォトレジストを除去した後に、不要なUBMをエッチング除去する。なお、はんだ8をめっきする前に、孔状電極7の孔部内にAu(金)をフラッシュめっきしてもよい。
次に、図4の(c1)に示すように、半導体素子1上の突起状電極6を回路基板2上の孔状電極7内に挿入できるように、半導体素子1と回路基板2の位置合わせを行った後、半導体素子1と回路基板2を加熱しながら、半導体素子1を回路基板2へ向けて加圧して、半導体素子1を回路基板2上にフリップチップ実装する(図3のステップc1)。
具体的には、まず、半導体素子1および回路基板2を加熱して、回路基板2の電極端子4上の孔状電極7内に設けられたはんだ8を、はんだ融点以上の温度(例えば220〜260°C)に昇温する。この加熱により、はんだ8が溶融する。また、この加熱により、半導体素子1上に設けられた接着樹脂9が軟化する。
次に、はんだ8が溶融し、かつ接着樹脂9が軟化した状態で、半導体素子1を回路基板2に向けて加圧する。これにより、半導体素子1上の突起状電極6が、回路基板2上の孔状電極7の孔部内に設けられた、溶融しているはんだ8に挿入される。また、この加圧により、軟化した接着樹脂9が、半導体素子1と保護膜5との間に充填される。このように半導体素子1が接着樹脂9を介して回路基板2上の保護膜5に加圧されている状態を、一定時間保持する。この過程で、半導体素子1上の突起状電極6に含有されるCu原子および回路基板2上の孔状電極7に含有されるCu原子のはんだ8への拡散が進む。突起状電極6の表面のうち、はんだ8に接触する箇所の全面において、Cu原子をはんだ8へ拡散させる後工程が設けられていない場合には、半導体素子1を回路基板2に向けて加圧したまま一定時間保持する工程を、突起状電極6の表面のうちの、はんだ8に接触する箇所の全面において、Cu原子がはんだ8へ拡散するまで続ける。
なお、この実施の形態では、保護膜5の膜厚、孔状電極7の孔部の深さ、接着樹脂9の膜厚、突起状電極6の高さ等が、回路基板2に向けて半導体素子1を加圧する際に、半導体素子1上の突起状電極6の頭頂面が、回路基板2上の孔状電極7の底面から浮くように(接触しないように)設定されている。保護膜5の膜厚、孔状電極7の孔部の深さ、接着樹脂9の膜厚、突起状電極6の高さ等は、回路基板2に向けて半導体素子1を加圧する際に、突起状電極6の頭頂面が孔状電極7の底面に接触(当接)するように設定してもよいが、この場合には、接着樹脂9と保護膜5との間に隙間が発生しないように設定する必要がある。
このように、この実施の形態における電子部品の実装構造体の製造方法は、半導体素子1の電極端子3上に設けられた突起状電極6と、回路基板2の電極端子4上に設けられた孔状電極7と、を接合するためのはんだ8を溶融させて、突起状電極6および孔状電極7を構成する金属(銅)とはんだ8を構成する金属(スズ)とからなる合金層を成長させ、突起状電極6の頭頂面(頭頂部)および側面ならびに孔状電極7の底面および内壁面からそれぞれ成長した合金層によって、はんだ8が囲まれた断面構造を、半導体素子1の電極端子3と回路基板2の電極端子4とを接続する接合部に形成する工程を具備している。
次に、半導体素子1及び回路基板2をはんだ凝固点以下まで冷却する。これにより、はんだ8が凝固し、図4の(c1)に示すように、半導体素子1の電極端子3と回路基板2の電極端子4とを接続する接合部が形成される(図3のステップc1)。さらに、常温まで冷却することにより、電子部品の実装構造体が得られる。なお、この溶融はんだ8を常温まで冷却する過程で接着樹脂9の硬化も進むが、この過程で接着樹脂9が完全に硬化しない場合には、接着樹脂9をキュアする後工程を設ける。
この実装構造体は、半導体素子1上の突起状電極6の少なくとも一部が、回路基板2上の孔状電極7の孔部の内部に、はんだ8によって固定されている。つまり、はんだ8によって、半導体素子1上の突起状電極6が、回路基板2上の孔状電極7の孔部に接合される。
また、この実装構造体は、回路基板2上の孔状電極7の孔部内に供給するはんだ8の量が、半導体素子1上の突起状電極6の頭頂面が孔状電極7の孔部の底面に接触した場合でも、はんだ8が孔状電極7の孔部の上面を超えない量に設定されている。したがって、半導体素子1と回路基板2との間の弾性率及び線膨張係数が異なるために、フリップチップ実装におけるはんだ溶融後の冷却過程時や、急激な温度差が発生する使用環境下において、半導体素子1に反りが発生して、その結果、突起状電極6の頭頂面が孔状電極7の孔部の底面に接触した場合でも、はんだ8は、孔状電極7の孔部から溢れださない。したがって、隣接する電極端子間でのブリッジ不良の発生を防止することができる。よって、接合部間の独立性を確保することができ、高い接続信頼性を確保できる。
以上のように、この実施の形態によれば、複数の微細はんだ接合体によって、半導体素子1の電極端子3と回路基板2の電極端子4とを電気的および機械的に接合する実装構造体において、半導体素子1や回路基板2が薄化しても、高い接続信頼性を実現することができる。
また、半導体素子1を回路基板2に搭載する際、半導体素子1上の接着樹脂9の表面と回路基板2上の保護膜5の表面とを接触させるように加圧するだけでよいため、半導体素子1の搭載高さを制御する必要がなくなり、その結果、搭載時間を短縮することができる。
また、半導体素子1と回路基板2上の保護膜5との間に接着樹脂9を充填することにより、半導体素子1の電極端子3が受ける応力を低減することができ、信頼性を向上させることができる。
なお、この実施の形態では、半導体素子1上の突起状電極6の高さが、回路基板2上の孔状電極7の深さと等しい場合について説明したが、無論、突起状電極6の高さが孔状電極7の深さよりも大きい場合であっても、あるいは小さい場合であっても、上記した実施の形態と同様の効果を得ることができる。
また、この実施の形態では、回路基板2上に形成した孔状電極7の孔部の内部へはんだ8を供給する場合について説明したが、半導体素子1上の突起状電極6の頭頂部(頭頂面)上にはんだ8を設けてもよい。あるいは、突起状電極6の頭頂部上にはんだ8を設けた上で、さらに、孔状電極7の孔部の内部にはんだ8を供給してもよい。突起状電極6の頭頂部にのみ、はんだ8を設けた場合、はんだ8は、半導体素子1と回路基板2を加熱しながら、半導体素子1を回路基板2へ向けて加圧する際に、溶融し、孔状電極7の孔部に挿入された突起状電極6と孔状電極の孔部の内面(底面を含む)によって押し潰されて、孔状電極7の孔部の内部において、突起状電極6の頭頂面および側面ならびに孔状電極7の内面(底面を含む)に濡れ広がる。
突起状電極6の頭頂面にはんだを設ける場合には、例えば、突起状電極6の頭頂面に、はんだバンプを形成してもよい。具体的には、突起状電極6の頭頂面上にはんだをめっきした後、はんだ融点以上になるようにリフロー炉でウェハを加熱して、はんだを溶融する。これにより、はんだの表面は、曲率を持つ形状、例えば半球状となる。なお、ウェハにフラックスを塗布した後に、例えばN2リフロー炉などを用いて、N2などの不活性ガス雰囲気下でウェハをはんだ融点以上に昇温して、はんだを溶融してもよい。あるいは、還元リフロー炉を用いて、例えばギ酸や水素などの還元雰囲気下においてウェハをはんだ融点以上に昇温して、はんだを溶融してもよい。
また、この実施の形態では、フリップチップ実装工程の前に、半導体素子1上に事前に接着樹脂9を供給する場合について説明したが、回路基板2上に形成した保護膜5上に事前に接着樹脂9を供給してもよいし、半導体素子1および保護膜5の双方の表面に、事前に接着樹脂9を供給してもよい。保護膜5上に接着樹脂9を供給する場合には、保護膜5に開口部5aを形成する前に接着樹脂9を供給してもよいし、保護膜5に開口部5aを形成した後に接着樹脂9を供給してもよい。保護膜5に開口部5aを形成した後に接着樹脂9を供給する場合には、保護膜5の表面のうち、開口部5aを除いた箇所の上に接着樹脂9の層を形成するのが好適である。
また、この実施の形態では、フリップチップ実装工程の前に、事前に接着樹脂9を供給する場合について説明したが、半導体素子1を回路基板2上に搭載した後に、例えばディスペンス装置を用いて、半導体素子1と回路基板2との間の隙間に、半導体素子1の外周面側から、液状の接着樹脂9を注入することにより、半導体素子1と回路基板2との間の隙間に、接着樹脂9を充填させた後、接着樹脂9を硬化させてもよい。この場合、はんだ8が溶融しない温度であって、接着樹脂9の粘度が低下し、かつ接着樹脂9が硬化しない温度に、半導体素子1と回路基板2を加熱した状態で、接着樹脂9を供給する。なお、半導体素子1を回路基板2上に搭載した後に接着樹脂9を供給する場合、回路基板2に向けて半導体素子1を加圧する際に、半導体素子1と保護膜5との間に隙間を発生させる必要がある。したがって、保護膜5の膜厚、孔状電極7の孔部の深さ、突起状電極6の高さ等は、回路基板2に向けて半導体素子1を加圧する際に、突起状電極6の頭頂面が孔状電極7の底面に接触(当接)することにより、半導体素子1と保護膜5との間に隙間が発生するように設定するのが好適である。このようにすれば、半導体素子1を回路基板2に搭載する際に、半導体素子1の搭載高さを制御する必要がなくなり、搭載時間を短縮することができる。
また、この実施の形態では、半導体素子1と回路基板2との間の隙間に接着樹脂9を設ける場合について説明したが、接着樹脂9は省略してもよい。接着樹脂9を設けない場合には、回路基板2に向けて半導体素子1を加圧する際に、半導体素子1と回路基板2上の保護膜5とが接触するように、保護膜5の膜厚、孔状電極7の孔部の深さ、突起状電極6の高さ等を設定するのが好適である。このようにすれば、半導体素子1を回路基板2に搭載する際に、半導体素子1の表面と保護膜5の表面とを接触させるように加圧するだけでよいため、半導体素子1の搭載高さを制御する必要がなくなり、搭載時間を短縮することができる。あるいは、保護膜5の膜厚、孔状電極7の孔部の深さ、突起状電極6の高さ等は、回路基板2に向けて半導体素子1を加圧する際に、半導体素子1と回路基板2上の保護膜5とが接触し、かつ、突起状電極6の頭頂面が孔状電極7の底面に接触(当接)するように設定してもよい。あるいは、半導体素子1と保護膜5との間に隙間が発生しても構わない場合には、回路基板2に向けて半導体素子1を加圧する際に、突起状電極6の頭頂面が孔状電極7の底面に接触(当接)することにより、半導体素子1と保護膜5との間に隙間が発生するように、保護膜5の膜厚、孔状電極7の孔部の深さ、突起状電極6の高さ等を設定してもよい。
なお、搭載時間を短縮化できるように保護膜5の膜厚等を設定する場合について説明したが、保護膜5の膜厚等の自由度を高める場合には、半導体素子1を回路基板2に搭載する際に、半導体素子1の搭載高さを制御するようにすればよい。
本発明にかかる電子部品の実装構造体およびその製造方法は、半導体素子等の電子部品が基板に実装された実装構造体において、高い接続信頼性を確保することができ、特に薄化が進展する半導体素子を回路基板に実装する実装分野において有用である。
1 半導体素子
2 回路基板
3 電極端子
4 電極端子
5 保護膜
5a 開口部
6 突起状電極
7 孔状電極
8 はんだ
9 接着樹脂
101 半導体素子
102 電極端子
103 下層電極
104 はんだ
105 保護膜
106 回路基板
107 電極端子
108 円柱状電極
109 保護膜
2 回路基板
3 電極端子
4 電極端子
5 保護膜
5a 開口部
6 突起状電極
7 孔状電極
8 はんだ
9 接着樹脂
101 半導体素子
102 電極端子
103 下層電極
104 はんだ
105 保護膜
106 回路基板
107 電極端子
108 円柱状電極
109 保護膜
Claims (15)
- 第1電極端子を有する電子部品と、
前記第1電極端子に対応する第2電極端子を有する基板と、
前記基板上に形成され、前記第2電極端子に対応する開口部を有する保護膜と、
前記第1電極端子と前記第2電極端子とを接続する接合部と、
を備え、前記接合部が、前記第1電極端子上に形成された突起状電極と、前記保護膜の開口部内に形成されて前記第2電極端子に接続し、前記突起状電極の少なくとも一部が挿入されている孔状電極と、前記孔状電極の内部で、前記孔状電極と前記突起状電極とを接合するはんだと、を含むことを特徴とする電子部品の実装構造体。 - 前記電子部品と前記保護膜との間に接着樹脂が設けられていることを特徴とする請求項1記載の電子部品の実装構造体。
- 前記接着樹脂の膜厚が前記保護膜の膜厚よりも薄いことを特徴とする請求項2記載の電子部品の実装構造体。
- 前記接着樹脂の膜厚が、前記突起状電極の高さよりも小さいことを特徴とする請求項2または3に記載の電子部品の実装構造体。
- 前記はんだの量が、下記の式の関係を満たすことを特徴とする請求項1から4のいずれかに記載の電子部品の実装構造体。
(前記はんだの溶融体積)≦(前記孔状電極の容積)−(前記突起状電極の体積) - 前記孔状電極のうちの、前記第2電極端子に接する部分の面積が、前記孔状電極の開口部の面積以下であることを特徴とする請求項1から5のいずれかに記載の電子部品の実装構造体。
- 前記突起状電極が、前記孔状電極の内面から離れて配置されていることを特徴とする請求項1から6のいずれかに記載の電子部品の実装構造体。
- 前記突起状電極が銅を含むことを特徴とする請求項1から7のいずれかに記載の電子部品の実装構造体。
- 前記孔状電極が銅またはニッケルを含むことを特徴とする請求項1から8のいずれかに記載の電子部品の実装構造体。
- 前記孔状電極が、表面に金を含むことを特徴とする請求項1から9のいずれかに記載の電子部品の実装構造体。
- 電子部品の第1電極端子上に突起状電極を形成する工程と、
基板上に保護膜を形成する工程と、
前記基板の第2電極端子に対応する開口部を前記保護膜に形成する工程と、
前記保護膜に形成された開口部内に、前記第2電極端子に接続する孔状電極を形成する工程と、
前記孔状電極内に前記突起状電極を挿入し、前記孔状電極内において、前記突起状電極と前記孔状電極とをはんだによって接合する工程と、
を具備することを特徴とする電子部品の実装構造体の製造方法。 - 前記孔状電極内に前記突起状電極を挿入する工程の前に、前記孔状電極内に前記はんだを供給する工程をさらに具備し、
前記孔状電極内に前記突起状電極を挿入する際に、前記孔状電極内に供給された前記はんだを溶融させて、その前記孔状電極内の溶融したはんだに、前記突起状電極を挿入する
ことを特徴とする請求項11記載の電子部品の実装構造体の製造方法。 - 前記孔状電極内に前記突起状電極を挿入する工程の前に、前記突起状電極上に前記はんだを供給する工程をさらに具備し、
前記孔状電極内に前記突起状電極を挿入する際に、前記突起状電極上に供給された前記はんだを溶融させる
ことを特徴とする請求項11または12に記載の電子部品の実装構造体の製造方法。 - 前記孔状電極内に前記突起状電極を挿入する工程の前に、前記第1電極端子が配置されている前記電子部品の面または前記保護膜の表面のうちの少なくとも一方に接着樹脂を供給する工程をさらに具備し、
前記孔状電極内に前記突起状電極を挿入する際に、前記接着樹脂を軟化させて、前記電子部品と前記保護膜との間に前記接着樹脂を充填させる
ことを特徴とする請求項11から13のいずれかに記載の電子部品の実装構造体の製造方法。 - 前記突起状電極と前記孔状電極とをはんだによって接合する工程の後に、前記電子部品と前記保護膜との間の隙間に接着樹脂を注入する工程をさらに具備することを特徴とする請求項11から13のいずれかに記載の電子部品の実装構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012123821A JP2013251350A (ja) | 2012-05-31 | 2012-05-31 | 電子部品の実装構造体およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012123821A JP2013251350A (ja) | 2012-05-31 | 2012-05-31 | 電子部品の実装構造体およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013251350A true JP2013251350A (ja) | 2013-12-12 |
Family
ID=49849765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012123821A Pending JP2013251350A (ja) | 2012-05-31 | 2012-05-31 | 電子部品の実装構造体およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013251350A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101527433B1 (ko) * | 2014-08-04 | 2015-06-10 | (주)에너브레인 | 손떨림보정용 ois 및 자동초점 기능을 구비하는 카메라 모듈 구동부를 위한 코일부 제조 방법 |
CN109509569A (zh) * | 2017-09-14 | 2019-03-22 | 株式会社田村制作所 | 电极的连接方法及电子基板的制造方法 |
-
2012
- 2012-05-31 JP JP2012123821A patent/JP2013251350A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101527433B1 (ko) * | 2014-08-04 | 2015-06-10 | (주)에너브레인 | 손떨림보정용 ois 및 자동초점 기능을 구비하는 카메라 모듈 구동부를 위한 코일부 제조 방법 |
CN109509569A (zh) * | 2017-09-14 | 2019-03-22 | 株式会社田村制作所 | 电极的连接方法及电子基板的制造方法 |
JP2019054105A (ja) * | 2017-09-14 | 2019-04-04 | 株式会社タムラ製作所 | 電極の接続方法および電子基板の製造方法 |
CN109509569B (zh) * | 2017-09-14 | 2022-03-15 | 株式会社田村制作所 | 电极的连接方法及电子基板的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5923725B2 (ja) | 電子部品の実装構造体 | |
JP5629580B2 (ja) | 二重ポスト付きフリップチップ相互接続 | |
US8198140B2 (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
US8120166B2 (en) | Semiconductor package and method of manufacturing the same, and semiconductor device and method of manufacturing the same | |
KR101655926B1 (ko) | 반도체장치 및 반도체장치의 제조방법 | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
US8119451B2 (en) | Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package | |
TW200525666A (en) | Bump-on-lead flip chip interconnection | |
US20060186519A1 (en) | Semiconductor device and unit equipped with the same | |
US20200150362A1 (en) | Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump | |
WO2008095405A1 (fr) | Élément microélectronique et procédé de fabrication correspondant | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
CN106463427B (zh) | 半导体装置及其制造方法 | |
KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
US20100167466A1 (en) | Semiconductor package substrate with metal bumps | |
WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
JP2013251350A (ja) | 電子部品の実装構造体およびその製造方法 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP6394021B2 (ja) | 電子装置、電子装置の製造方法及び電子部品の製造方法 | |
WO2020122014A1 (ja) | 半導体装置用配線基板とその製造方法、及び半導体装置 | |
JP5685807B2 (ja) | 電子装置 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP2013243318A (ja) | 電子部品の実装構造体およびその製造方法 |