KR20180063887A - 실드된 모듈들의 제조에 관한 디바이스들 및 방법들 - Google Patents

실드된 모듈들의 제조에 관한 디바이스들 및 방법들 Download PDF

Info

Publication number
KR20180063887A
KR20180063887A KR1020187012340A KR20187012340A KR20180063887A KR 20180063887 A KR20180063887 A KR 20180063887A KR 1020187012340 A KR1020187012340 A KR 1020187012340A KR 20187012340 A KR20187012340 A KR 20187012340A KR 20180063887 A KR20180063887 A KR 20180063887A
Authority
KR
South Korea
Prior art keywords
plate
package
adhesive layer
opening
apertures
Prior art date
Application number
KR1020187012340A
Other languages
English (en)
Other versions
KR102647496B1 (ko
Inventor
이 리우
안쏘니 제임스 로비안코
매튜 션 리드
호앙 몽 응우옌
호워드 이. 첸
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20180063887A publication Critical patent/KR20180063887A/ko
Application granted granted Critical
Publication of KR102647496B1 publication Critical patent/KR102647496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

실드된 모듈들의 제조에 관한 디바이스들 및 방법들이 개시된다. 일부 실시예들에서, 캐리어 어셈블리가 패키징된 모듈들의 프로세싱을 위해 제공될 수 있다. 캐리어 어셈블리는 복수의 개구들을 정의하는 제1 측면을 갖는 플레이트, 및 플레이트의 제1 측면상에 구현된 접착층을 포함한다. 접착층은 플레이트의 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의할 수 있고, 접착층의 각각의 개구는, 접착층이 패키지의 밑면 주변부와 플레이트의 제1 측면의 대응하는 개구 주위의 주변부 사이에 접착 결합을 제공할 수 있도록 치수화된다.

Description

실드된 모듈들의 제조에 관한 디바이스들 및 방법들
관련 출원(들)에 대한 상호참조
본 출원은 DEVICES AND METHODS RELATED TO SHIELDED BALL GRID ARRAY PACKAGES 라는 명칭으로 2015년 9월 30일 출원된 미국 가출원 제62/235,437호에 대한 우선권을 주장하고, 그 개시내용이 참조로 본 명세서에 전체적으로 명백하게 통합된다.
본 개시내용은 실드된(shielded) 무선-주파수(RF) 모듈들과 같은 패키징된 전자 모듈들의 제조에 관한 것이다.
무선-주파수(RF) 애플리케이션들에서, RF 회로들 및 관련 디바이스들은 패키징된 모듈로 구현될 수 있다. 이러한 패키징된 모듈은 이러한 RF 회로들 중 일부 또는 모두와 연관된 전자기 간섭을 억제하거나 감소시키기 위한 실딩(shielding) 기능을 포함할 수 있다.
다수의 구현들에 따르면, 본 개시내용은 패키징된 모듈들을 프로세싱하는 캐리어 어셈블리에 관한 것이다. 캐리어 어셈블리는 복수의 개구들을 정의하는 제1 측면을 갖는 플레이트, 및 플레이트의 제1 측면상에 구현된 접착층을 포함한다. 접착층은 플레이트의 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의한다. 접착층의 각각의 개구는, 접착층이 패키지의 밑면 주변부(underside perimeter portion)와 플레이트의 제1 측면의 대응하는 개구 주위의 주변부 사이에 접착 결합을 제공할 수 있도록 치수화된다.
일부 실시예들에서, 플레이트는 제1 측면에 대향하는 제2 측면을 포함할 수 있다. 플레이트의 각각의 개구는 제1 측면과 제2 측면 사이의 플레이트를 통해 연장할 수 있다.
일부 실시예들에서, 플레이트의 각각의 개구 및 접착층의 대응하는 개구는 패키지의 풋프린트 형상과 유사한 단면 형상을 가질 수 있다. 패키지의 풋프린트 형상은 예를 들어, 직사각형을 포함할 수 있다. 플레이트의 개구 및 접착층의 개구 각각의 직사각형 형상은, 접착 결합 능력을 촉진하기 위해 패키지의 직사각형 풋프린트 형상과 연관된 대응하는 길이 및 폭보다 각각 작은 길이 및 폭을 갖는다.
일부 실시예들에서, 플레이트의 각각의 개구는, 패키지가 플레이트의 제1 측면과 접착 결합될 때, 패키지의 밑면 피처를 받아들이거나 수용하도록 치수화될 수 있다. 패키지의 밑면 피처는 복수의 솔더 볼들을 갖는 볼 그리드 어레이를 포함할 수 있다. 일부 실시예들에서, 플레이트는, 패키지가 플레이트의 제1 측면과 접착 결합될 때 패키지의 솔더 볼들이 플레이트의 개구내에 실질적으로 완벽하게 있도록 선택된 두께를 가질 수 있다. 일부 실시예들에서, 플레이트는, 패키지가 플레이트의 제1 측면과 접착 결합될 때 패키지의 각각의 솔더 볼의 일부가 플레이트의 제2 측면을 넘어 연장하도록 선택된 두께를 가질 수 있다.
일부 실시예들에서, 패키지와 플레이트의 제1 측면 사이의 접착 결합은, 패키지가 플레이트의 제1 측면상에 유지되는 동안 각각의 패키지의 전체 밑면이 플레이트의 제1 측면으로부터의 노출로부터 보호되는 것을 실질적으로 초래할 수 있다. 패키지와 플레이트의 제1 측면 사이의 접착 결합은, 플레이트의 제1 측면으로부터의 노출에 각각의 패키지의 전체 상부 표면 및 측벽들이 개방되는 것을 실질적으로 초래할 수 있다.
일부 실시예들에서, 각각의 패키지는 무선-주파수 기능을 제공하도록 구성된 언-실드된(un-shielded) 패키지일 수 있다. 일부 실시예들에서, 각각의 언-실드된 패키지는 싱귤레이팅된(singulated) 언-실드된 패키지일 수 있다.
일부 실시예들에서, 노출은 퇴적 재료가 패키지의 상부 표면 및 측벽들에 도입되는 것을 포함할 수 있다. 퇴적 재료는 스퍼터링된 금속을 포함할 수 있다.
일부 실시예들에서, 플레이트는 직사각형 형상을 가질 수 있다. 일부 실시예들에서, 플레이트는 웨이퍼형 형상을 가질 수 있다. 웨이퍼형 형상은 웨이퍼들을 프로세싱하도록 구성된 퇴적 장치에서 캐리어 어셈블리의 사용을 허용하도록 치수화될 수 있다.
일부 실시예들에서, 접착층은 양면 테이프를 포함할 수 있다. 양면 테이프는 실리콘 접착 재료와 같은 고온 접착 재료를 포함할 수 있다. 양면 테이프는 폴리이미드 필름에 기초할 수 있다.
일부 실시예들에서, 접착층의 개구들은 플레이트의 제1 측면상에 구현 이전에 형성된 프리-컷팅(pre-cut)된 개구들일 수 있다. 일부 실시예들에서, 접착층의 개구들은 플레이트의 제1 측면상에 구현 이후에 형성된 개구들일 수 있다.
일부 교시들에서, 본 개시내용은 패키징된 모듈들의 프로세싱을 위해 캐리어 어셈블리를 준비하는 방법에 관한 것이다. 방법은 복수의 개구들을 정의하는 제1 측면을 갖는 플레이트를 제공하는 단계, 및 접착층이 플레이트의 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의하도록 플레이트의 제1 측면상에 접착층을 구현하는 단계를 포함한다. 접착층의 각각의 개구는, 접착층이 패키지의 밑면 주변부와 플레이트의 제1 측면의 대응하는 개구 주위의 주변부 사이에 접착 결합을 제공할 수 있도록 치수화된다.
일부 실시예들에서, 플레이트는 제1 측면에 대향하는 제2 측면을 포함할 수 있으며, 플레이트의 각각의 개구는 제1 측면과 제2 측면 사이의 플레이트를 통해 연장할 수 있다. 플레이트를 제공하는 단계는 플레이트의 제1 측면이 일반적으로 위를 향하도록 플레이트를 위치시키는 단계를 포함할 수 있다.
일부 실시예들에서, 접착층을 구현하는 단계는 플레이트의 제1 측면상에 양면 테이프를 부착하는 단계를 포함할 수 있다. 접착층을 구현하는 단계는, 양면 테이프가 플레이트의 제1 측면에 부착된 이후에 접착층의 각각의 개구를 형성하는 단계를 더 포함할 수 있다.
일부 실시예들에서, 접착층의 각각의 개구를 형성하는 단계는 레이저 컷팅 동작을 포함할 수 있다. 레이저 컷팅 동작은, 플레이트의 대응하는 개구가 레이저 컷팅 동작을 위한 마스킹 기능을 제공하도록 플레이트의 제2 측면으로부터 레이저 빔을 전달하는 것을 포함할 수 있다.
일부 실시예들에서, 접착층의 각각의 개구를 형성하는 단계는 절단부가 접착층으로부터 분리되는 것을 초래할 수 있다. 접착층의 각각의 개구를 형성하는 단계는, 접착층으로부터 분리된 절단부가 플레이트의 대응하는 개구를 통해 제거되도록 플레이트의 제2 측면으로부터 진공을 적용하는 단계를 포함할 수 있다.
일부 구현들에 따르면, 본 개시내용은 패키징된 모듈들의 배치(batch) 프로세싱을 위한 방법에 관한 것이다. 방법은 복수의 개구들을 정의하는 제1 측면을 갖는 플레이트, 및 접착층이 플레이트의 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의하도록 플레이트의 제1 측면상에 구현된 접착층을 포함하는 캐리어 어셈블리를 준비하거나 제공하는 단계를 포함한다. 방법은 접착층이 패키지의 밑면 주변부와 플레이트의 제1 측면의 개구 주위의 주변부 사이에 접착 결합을 제공하도록 플레이트의 각각의 개구 위에 패키지를 배치하는 단계를 더 포함한다. 방법은 플레이트의 제1 측면의 각각의 개구들 위에 유지된 복수의 패키지들상에 플레이트의 제1 측면으로부터 프로세싱 동작을 수행하는 단계를 더 포함한다.
일부 실시예들에서, 패키지와 플레이트의 제1 측면 사이의 접착 결합은 프로세싱 동작 동안 각각의 패키지의 전체 밑면이 노출로부터 보호되는 것을 실질적으로 발생시킬 수 있다. 패키지와 플레이트의 제1 측면 사이의 접착 결합은, 프로세싱 동작 동안 각각의 패키지의 전체 상부 표면 및 측벽들이 노출에 개방되는 것을 실질적으로 초래할 수 있다.
일부 실시예들에서, 각각의 패키지는 무선-주파수 기능을 제공하도록 구성되고 그 밑면상에 볼 그리드 어레이를 갖는 언-실드된 패키지일 수 있으며, 볼 그리드 어레이는 패키지에 대응하는 플레이트의 개구에 의해 수용된다. 일부 실시예들에서, 각각의 언-실드된 패키지는 싱귤레이팅된 언-실드된 패키지일 수 있다.
일부 실시예들에서, 프로세싱 동작은 패키지의 상부 표면 및 측벽들에 등각(conformal) 실딩 층의 도포를 포함할 수 있다. 등각 실딩 층은 예를 들어, 스퍼터링 동작에 의해 도포될 수 있다.
일부 실시예들에서, 방법은 등각 실딩 층을 갖는 각각의 패키지를 플레이트로부터 제거하는 단계를 더 포함할 수 있다.
일부 구현들에서, 본 개시내용은 패키징된 모듈들의 배치 프로세싱을 위한 시스템에 관한 것이다. 시스템은 복수의 개구들을 정의하는 제1 측면을 갖는 플레이트, 및 접착층이 플레이트의 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의하도록 플레이트의 제1 측면상에 구현된 접착층을 포함하는 캐리어 어셈블리를 준비하거나 제공하도록 구성된 제1 서브-시스템을 포함한다. 시스템은, 패키지가 플레이트의 각각의 개구 위에 위치되어 접착층이 패키지의 밑면 주변부와 플레이트의 제1 측면의 개구 주위의 주변부 사이에 접착 결합을 제공하도록 복수의 패키지들을 처리하도록 구성된 제2 서브-시스템을 더 포함한다.
일부 실시예들에서, 시스템은 플레이트의 제1 측면의 각각의 개구들 위에 유지된 복수의 패키지들상에 플레이트의 제1 측면으로부터 프로세싱 동작을 수행하도록 구성된 제3 서브-시스템을 더 포함할 수 있다. 패키지와 플레이트의 제1 측면 사이의 접착 결합은 프로세싱 동작 동안 각각의 패키지의 전체 밑면이 노출로부터 보호되는 것을 실질적으로 초래할 수 있다. 패키지와 플레이트의 제1 측면 사이의 접착 결합은, 프로세싱 동작 동안 각각의 패키지의 전체 상부 표면 및 측벽들이 노출에 개방되는 것을 실질적으로 초래할 수 있다.
일부 실시예들에서, 각각의 패키지는 무선-주파수 기능을 제공하도록 구성되고 그것의 밑면상에 볼 그리드 어레이를 갖는 언-실드된 패키지일 수 있다. 볼 그리드 어레이는 패키지에 대응하는 플레이트의 개구에 의해 수용될 수 있다. 일부 실시예들에서, 제3 서브-시스템은 등각 실딩 층을 패키지의 상부 표면 및 측벽들에 도포하도록 구성된 스퍼터 퇴적 장치를 포함할 수 있다.
개시내용을 요약하기 위해, 본 발명의 특정한 양태들, 이점들, 및 신규한 특징들이 본 명세서에 설명되었다. 모든 이러한 이점들이 본 발명의 임의의 특정한 실시예에 따라 반드시 달성될 수 있는 것은 아니라는 것을 이해해야 한다. 따라서, 본 발명은 본 명세서에 교시되거나 제시될 수 있는 바와 같은 다른 이점들을 반드시 달성하지 않고, 본 명세서에 교시된 바와 같은 하나의 이점 또는 이점들의 그룹을 달성하거나 최적화하는 방식으로 실시되거나 수행될 수 있다.
도 1은 개별 유닛들의 어레이의 프로세싱을 용이하게 하도록 구성된 플레이트 및 어퍼처(aperture)들의 어레이를 갖는 프레임 캐리어의 예를 도시한다.
도 2는 일부 애플리케이션들에서, 테이프의 접착 측면이 플레이트와 결합되고 어퍼처들이 접착 측면의 대응하는 부분들을 노출시키도록, 테이프가 프레임 캐리어의 플레이트의 밑면상에 제공될 수 있다는 것을 도시한다.
도 3a 내지 도 3d는 도 1 및 도 2의 프레임 캐리어를 갖는 개별 유닛들을 프로세싱하도록 구현될 수 있는 예시적인 프로세스의 다양한 상태들을 도시한다.
도 4a 내지 도 4d는 개별 유닛들을 프로세싱하도록 구현될 수 있는 다른 예시적인 프로세스의 다양한 상태들을 도시한다.
도 5는 일부 실시예들에서, 캐리어 어셈블리가 복수의 개구들을 갖는 플레이트 및 플레이트의 제1 측면상에 구현된 접착층을 포함할 수 있다는 것을 도시한다.
도 6은 일부 애플리케이션들에서, 도 5의 캐리어 어셈블리에 실장가능한 언-실드된 패키지와 같은 패키지가 그것의 밑면상에 임의의 피처들 또는 구조물들을 반드시 가질 필요가 없다는 것을 도시한다.
도 7은 일부 애플리케이션들에서, 도 5의 캐리어 어셈블리에 실장가능한 언-실드된 패키지와 같은 패키지가 메인 구조물 및 그것의 밑면상의 하나 이상의 피처들 및/또는 구조물들을 포함할 수 있다는 것을 도시한다.
도 8은 볼 그리드 어레이(BGA)를 갖는 언-실드된 양면 패키지의 예를 도시한다.
도 9a 및 도 9b는 캐리어 어셈블리의 접착 측면상에 실장된 복수의 언-실드된 양면 패키지들의 측면도 및 평면도를 도시한다.
도 10a 내지 도 10c는 양면 패키지들의 밑면 주변부들과 결합되도록 구성된 캐리어 어셈블리가 이러한 패키지들이 캐리어 어셈블리상에 어떻게 실장되는지에 영향을 미치지 않으면서 플레이트가 상이한 두께들을 갖게 할 수 있다는 것을 도시한다.
도 11a 내지 도 11c는 본 명세서에 설명한 바와 같은 하나 이상의 피처들을 갖는 캐리어 어셈블리가 그 위에 실장된 양면 패키지의 측방 위치에서 공차(tolerance)를 유리하게 제공할 수 있다는 것을 도시한다.
도 12a 내지 도 12d는 접착층의 개구 및 플레이트의 개구가 상이한 치수들 및/또는 상이한 상대적 측방 위치들을 가질 수 있다는 것을 도시한다.
도 13a 및 도 13b는 프리-컷팅된 접착층을 대응하는 개구들을 갖는 플레이트의 제1 측면상에 정렬하고 부착함으로써 캐리어 어셈블리가 어셈블링될 수 있다는 것을 도시한다.
도 14a 내지 도 14d는 접착층이 플레이트의 제1 측면에 부착된 이후에 접착층상에 개구들을 형성함으로써 캐리어 어셈블리가 제조될 수 있다는 것을 도시한다.
도 15a 내지 도 15d는 레이저 컷팅이 복수의 개구들을 갖는 플레이트의 제1 측면상에 실장된 고체 접착층의 부분들을 제거하기 위해 활용될 수 있는 예를 도시한다.
도 16a 내지 도 16c는 도 15a의 예시적인 레이저 컷팅 구성의 일부의 확대도들을 도시한다.
도 17a 및 도 17b는 일부 실시예들에서, 접착층에서 이루어진 레이저 컷팅이 플레이트의 대응하는 개구의 측방 형상을 따르는 일반적으로 연속적이고 완벽한 컷팅을 초래할 수 있다는 것을 도시한다.
도 18은 접착층에서 이루어진 레이저 컷팅이 연속적인 컷팅이 아닌 예를 도시한다.
도 19는 접착층에서 이루어진 레이저 컷팅이 연속적인 컷팅이 아닌 다른 예를 도시한다.
도 20a는 도 18 및 도 19를 참조하여 설명한 부분 컷팅 패턴 예들로부터 비롯한 부분적으로 완성된 어셈블리의 측면도를 도시한다.
도 20b는 도 20a의 예에서의 내부 컷팅 부분들이 접착층으로부터 제거되는 예를 도시한다.
도 20c는 도 20b의 프로세스 단계로부터 비롯하는 캐리어 어셈블리를 도시한다.
도 21은 프레임 캐리어의 플레이트가 웨이퍼 형상과 유사한 형상을 가질 수 있는 예를 도시한다.
도 22는 프레임 캐리어의 플레이트가 웨이퍼 형상과 유사한 형상을 가질 수 있는 다른 예를 도시한다.
도 23은 본 명세서에 설명한 바와 같은 하나 이상의 피처들을 갖는 캐리어 어셈블리를 활용하여 복수의 실드된 모듈들을 형성하기 위해 구현될 수 있는 프로세스를 도시한다.
도 24a 내지 도 24d는 도 23의 프로세스에 대응하는 다양한 스테이지들의 예들을 도시한다.
도 25는 하나 이상의 캐리어 어셈블리들을 준비 및/또는 활용할 수 있는 모듈 패키징 시스템을 도시한다.
본 명세서에 제공된 표제들은, 만약 있다면, 단지 편의를 위한 것이며, 청구하는 발명의 범위 또는 의미에 반드시 영향을 미치지 않는다.
무선-주파수(RF) 모듈들과 같은 패키징된 모듈들의 제조를 수반하는 다수의 제조 애플리케이션들에서, 싱귤레이팅된 유닛들에 대해 적어도 일부의 프로세스 단계들을 수행하는 것이 필요하거나 바람직하다. 싱귤레이팅된 유닛들에 대한 이러한 프로세스 단계들에 관한 다양한 예들이 본 명세서에 더욱 상세하게 설명된다. 다양한 예들이 RF 모듈들의 맥락에서 설명되지만, 본 개시내용의 하나 이상의 특징들이 다른 타입들의 패키징된 전자 모듈들의 프로세싱을 위해 또한 구현될 수 있다는 것이 이해될 것이다.
일부 실시예들에서, 싱귤레이팅된 유닛들을 수반하는 전술한 프로세스 단계들 중 일부 또는 모두가 본 명세서에 설명하는 바와 같은 하나 이상의 피처들을 갖는 프레임 캐리어에 의해 제조될 수 있다. 본 명세서에 또한 설명하는 바와 같이, 이러한 프레임 캐리어 및 관련 기법들은 예를 들어, 바람직한 정밀도로 싱귤레이팅된 유닛들의 고-체적 프로세싱을 허용할 수 있다.
도 1은 프레임 캐리어(100)의 예를 도시한다. 본 명세서에서 설명을 위해, 이러한 프레임 캐리어가 제1 측면을 포함할 수 있으며, 이 제1 측면을 통해 개별 유닛들(예를 들어, 싱귤레이팅된 유닛들)이 프레임 캐리어(100)에 도입될 수 있고 프레임 캐리어(100)로부터 제거될 수 있다는 것이 이해될 것이다. 프레임 캐리어의 제2 측면은 제1 측면에 대향하는 측면일 수 있다. 예를 들어, 프레임 캐리어의 상부 측면에서 개별 유닛들이 프레임 캐리어(100)에 도입되고 프레임 캐리어(100)로부터 제거되도록 프레임 캐리어(100)가 활용되는 경우에, 프레임 캐리어의 상부 측면은 그것의 제1 측면일 수 있으며, 밑면은 그것의 제2 측면일 수 있다. 유사하게, 프레임 캐리어의 하부 측면에서 개별 유닛들이 프레임 캐리어(100)에 도입되고 프레임 캐리어(100)로부터 제거되도록 프레임 캐리어(100)가 활용되는 경우에, 프레임 캐리어의 밑면은 그것의 제1 측면일 수 있으며, 상부 측면은 그것의 제2 측면일 수 있다. 프레임 캐리어의 다른 배향들이 또한 활용될 수 있다. 그에 따라, 다양한 예들이 프레임 캐리어의 특정한 측면에 대해 개별 유닛들을 도입하고 제거하는 맥락에서 설명되지만, 본 개시내용의 하나 이상의 특징들이 다른 동작 배향들에서 또한 구현될 수 있다는 것이 이해될 것이다.
도 1의 예에서, 프레임 캐리어(100)는 어퍼처들(102)의 어레이를 갖는 플레이트(104)를 포함하는 것으로 도시되어 있다. 이러한 어퍼처들 각각은 개별 유닛을 수용하도록 치수화될 수 있어서, 복수의 이러한 개별 유닛들이 추가의 프로세싱을 위해 어레이로 배열될 수 있다.
도 2는 일부 애플리케이션들에서, 테이프(110)와 같은 접착 시트가 플레이트(104)의 밑면상에 제공될 수 있어서, 테이프(110)의 접착 측면이 플레이트(104)와 결합되고 어퍼처(102)가 접착 측면의 대응하는 부분들을 노출시킨다는 것을 도시한다. 따라서, 플레이트의 상부 측면으로부터 대응하는 어퍼처(102)에 위치된 개별 유닛(112)이 테이프(110)에 의해 제자리에 일시적으로 유지될 수 있다.
일부 실시예들에서, 그리고 도 1 및 도 2를 참조하면, 프레임 캐리어(100)는 개별 유닛들의 어레이로 전술한 동작들을 용이하게 하기 위해 하나 이상의 피처들을 포함할 수 있다. 예를 들어, 프레임 캐리어(100)의 플레이트(104)는 인덱싱 및/또는 정렬 기능을 제공하도록 구성된 하나 이상의 피처들(106)을 정의할 수 있다. 이러한 피처들은 예를 들어, 개별 유닛들의 로딩 및 언로딩, 및 어퍼처들(102)에 배치된 개별 유닛들의 프로세싱 동안 활용될 수 있다. 다른 예에서, 프레임 캐리어(100)의 플레이트(104)는 하나 이상의 에지들에 따라 하나 이상의 테이프-제거 노치들(108)을 포함할 수 있다. 이러한 피처들은 테이프-제거 프로세스를 용이하게 하기 위해 활용될 수 있다.
도 1 및 도 2의 프레임 캐리어(100)의 추가의 세부사항들 및 예들이 미국 특허 출원 공개 제2015/0325548호에서 발견될 수 있으며, 이 개시내용은 그 전체가 참조로 본 명세서에 명백하게 통합된다.
일부 구현들에서, 도 1 및 도 2의 프레임 캐리어(100)는 볼 그리드 어레이(BGA)를 갖는 언-실드된 양면 패키지들과 같은 개별 유닛들의 어레이를 프로세싱하기 위해 활용될 수 있다. 도 3a 내지 도 3d는 프레임 캐리어(100)로 (120으로 표시된) 이러한 개별 유닛들을 프로세싱하기 위해 구현될 수 있는 예시적인 프로세스의 다양한 상태들을 도시한다. 도 3a를 참조하면, 복수의 언-실드된 양면 패키지들(120)은 플레이트(104)에 정의된 각각의 어퍼처들(102)에 부분적으로 위치될 수 있고(화살표(122)) 테이프(110)에 의해 제자리에 일시적으로 유지된다.
도 3b를 참조하면, 언-실드된 양면 패키지들(120)은 그들의 각각의 어퍼처들(102)에 부분적으로 위치되도록 도시된다. 각각의 어퍼처(102)는 대응하는 언-실드된 양면 패키지(120)의 솔더 볼들(126)이 일반적으로 어퍼처(102)내에 있게 하지만, 패키징 기판의 밑면 주변이 플레이트(104)의 상부 표면과 결합되도록 측방 치수들을 갖는 것으로 도시되어 있다. 패키징 기판의 밑면과 플레이트(104) 사이의 이러한 결합이 124로 표시되어 있다.
일부 실시예들에서, 플레이트(104)의 두께는 도 3b에 도시되어 있는 바와 같이 언-실드된 양면 패키지들(120)이 위치될 때, 솔더 볼들(126)의 표면들이 테이프(110)와 결합되도록 선택될 수 있다. 솔더 볼들(126)과 테이프(110) 사이의 그러한 결합은 128로 표시된다.
개별 언-실드된 양면 패키지들(120)이 이러한 방식으로 배열되면, 후속 단계들 중 일부 또는 모두는 유닛들이 패널 포맷인 경우와 같은 방식으로 수행될 수 있다. 이러한 단계들은 각각의 언-실드된 양면 패키지(120)의 상부 표면 및 측벽들(130)상에 등각 실딩 층의 형성을 포함할 수 있다. 더욱 구체적으로, 플레이트(104)에 대한 언-실드된 양면 패키지(120)의 위치는 측벽들(130)이 스퍼터 퇴적과 같은 기법들에 의해 금속 퇴적에 대해 실질적으로 완전하게 노출되게 한다. 도 3b에 더 도시되어 있는 바와 같이, 플레이트(104)의 어퍼처들(102)은, 그 안에 위치된 언-실드된 양면 패키지들(120)이 측벽들(130)상에 금속의 효과적인 스퍼터 퇴적을 용이하게 하기 위해 충분하게 이격되도록 배열될 수 있다.
도 3c는 등각 도전층(140)이 형성된 제조 상태를 도시한다. 이러한 등각 도전층(140)은 각각의 양면 패키지의 상부 표면 및 측벽들(130)을 커버하는 것으로 도시되어 있다. 등각 도전층(140)의 측벽 부분은 (접지 평면(미도시)에 차례로 연결되는) 도전 피처들(132)과 전기적으로 접촉하여 양면 패키지에 대한 RF 실드를 형성하는 것으로 더 도시되어 있다.
스퍼터 퇴적이 활용되는 애플리케이션들에서, 도전층(140)은 (예를 들어, 양면 패키지들 사이의) 플레이트(104)의 노출된 표면상에 또한 형성될 수 있다. 플레이트(104)상에 이러한 층의 구축을 회피하거나 제한하기 위해, 다양한 기법들이 활용될 수 있다. 예를 들어, 어퍼처들(102)에 대한 적절한 절단부들을 갖는 희생 필름이 플레이트(104)의 수용 표면상에 제공될 수 있다. 충분한 양의 금속이 필름상에 퇴적되었으면, 이 필름은 폐기될 수 있으며, 새로운 필름이 사용될 수 있다. 다른 예에서, 플레이트(304)의 수용 표면상에 금속층의 구축이 주기적으로 또는 필요한 경우에 제거될 수 있다.
도 3d는 실드된 양면 패키지들(150)이 프레임 캐리어로부터 제거된(화살표(142)) 제조 상태를 도시한다. 그 후, 이러한 실드된 양면 패키지들은 그대로 활용될 수 있거나, 테스팅과 같은 추가의 단계들을 거칠 수 있다.
도 4a 내지 도 4d는 언-실드된 양면 패키지들(120)과 같은 개별 유닛들을 프로세싱하도록 구현될 수 있는 다른 예시적인 프로세스의 다양한 상태들을 도시한다. 도 4a를 참조하면, 제조 상태는, 복수의 언-실드된 양면 패키지들(120)이 접착층(162) 위에 위치되는 것(화살표(166))을 포함할 수 있다. 접착층(162)의 예들은 접착제의 층, 페이스트의 층, 에폭시/에폭시 수지의 층 등을 포함할 수 있다. 접착층(162)은 캐리어 어셈블리(160)의 표면(164) 위에 퇴적될 수 있다.
도 4b를 참조하면, 제조 상태는, 솔더 볼들(126)이 표면(164)과 결합되도록(예를 들어, 접촉하도록) 위치된 언-실드된 양면 패키지들(120)을 포함할 수 있다. 일부 실시예들에서, 접착층(162)의 두께는, 언-실드된 양면 패키지들(120)이 도 4b에 도시되어 있는 바와 같이 위치될 때, 솔더 볼들(126)의 저면들이 표면(164)과 결합되도록 선택될 수 있다. 솔더 볼들(126)과 표면(164) 사이의 이러한 결합은 168로 표시된다. 도 4b에 도시되어 있는 바와 같이, 패키징 기판의 밑면 주변은 접착층(162)과 결합될 수 있다(예를 들어, 접착층(162)과 접촉할 수 있다). 패키징 기판의 밑면과 접착층(162) 사이의 이러한 결합은 124로 표시된다.
개별 언-실드된 양면 패키지들(120)이 이러한 방식으로 배열되면, 후속 단계들 중 일부 또는 모두는 유닛들이 패널 포맷인 경우와 같은 방식으로 수행될 수 있다. 이러한 단계들은 각각의 언-실드된 양면 패키지(120)의 상부 표면 및 측벽들(130)상에 등각 실딩 층의 형성을 포함할 수 있다. 더욱 구체적으로, 그리고 본 명세서 설명하는 바와 같이, 캐리어 어셈블리(160)에 대한 언-실드된 양면 패키지(120)의 위치는 측벽들(130)이 스퍼터 퇴적과 같은 기법들에 의해 금속 퇴적에 대해 실질적으로 완전하게 노출되게 한다. 도 4b에 더 도시되어 있는 바와 같이, 언-실드된 양면 패키지들(120)은, 그 안에 위치된 언-실드된 양면 패키지들(120)이 측벽들(130)상에 금속의 효과적인 스퍼터 퇴적을 용이하게 하기 위해 충분하게 이격되도록 배열될 수 있다.
도 4c는 등각 도전층(140)이 형성된 제조 상태를 도시한다. 이러한 등각 도전층(140)은 각각의 양면 패키지의 상부 표면 및 측벽들(130)을 커버하는 것으로 도시되어 있다. 등각 도전층(140)의 측벽 부분은 (접지 평면(미도시)에 차례로 연결되는) 도전 피처들(132)과 전기적으로 접촉하여 양면 패키지에 대한 RF 실드를 형성하는 것으로 더 도시되어 있다.
도 4d는 실드된 양면 패키지들(150)이 캐리어 어셈블리로부터 제거된(화살표(170)) 제조 상태를 도시한다. 그 후, 이러한 실드된 양면 패키지들은 그대로 활용될 수 있거나, 테스팅과 같은 추가의 단계들을 거칠 수 있다.
도 4d에 도시되어 있는 바와 같이, 실드된 양면 패키지들(150)이 접착층(162)으로부터 제거된 이후에, 접착층(162)에 압흔들(172)(indentations)(예를 들어, 반원 압흔들 및/또는 직사각형 압흔들)이 존재한다. 압흔들(172)은 솔더 볼들(126), 실드된 양면 패키지들(150)의 밑면, 및/또는 실드된 양면 패키지들(150)의 밑면상에 실장된 컴포넌트(들)에 의해 형성, 초래, 및/또는 생성될 수 있다. 일부 상황들에서, 접착층(162)의 부분들은, 실드된 양면 패키지들(150)이 제거될 때 실드된 양면 패키지들(150)에 부착되어 유지될 수 있다(예를 들어, 고정될 수 있다). 실드된 양면 패키지들(150)에 부착되어 유지되는 접착층(162)의 부분들은 추후 프로세스에서 제거될 수 있다. 예를 들어, 실드된 양면 패키지들(150)에 부착되어 유지되는 접착층(162)의 부분들은 세정 프로세스 동안 제거될 수 있다.
도 5는 일부 실시예들에서, 캐리어 어셈블리(200)가 복수의 개구들(202)을 갖는 플레이트(204), 및 플레이트(204)의 제1 측면상에 구현된 접착층(206)을 포함할 수 있다는 것을 도시한다. 설명을 위해, 플레이트(204)의 제1 측면은 플레이트(204)의 상부 측면인 것으로 도시되어 있다. 그러나, 본 개시내용의 하나 이상의 특징들이 플레이트의 제1 측면이 상이한 방향들로 배향될 때 또한 구현될 수 있다는 것이 이해될 것이다.
일부 실시예들에서, 접착층(206)은 플레이트(204)의 개구들(202)에 일반적으로 매칭하기 위해 패터닝될 수 있다. 예를 들어, 접착층(206)은 각각의 개구(202)를 둘러싸는 플레이트(204)의 영역들을 일반적으로 커버할 수 있다. 이러한 개구는 패키지의 내부 하부 부분이 개구로 연장하게 하면서, 패키지의 주변부를 지지하도록 치수화될 수 있다. 그에 따라, 접착층(206)은 대응하는 개구(202)를 정의하는 플레이트의 에지 부분 중 일부 또는 모두에서 패키지의 주변부를 플레이트(204)에 고정할 수 있다.
일부 실시예들에서, 접착층(206)은 예를 들어, 양면 테이프, 접착제의 층 등을 포함할 수 있다. 일부 실시예들에서, 플레이트(204)는 도 3a 내지 도 3d를 참조하여 설명된 예와 같은 프레임 캐리어와 유사할 수 있다. 본 명세서에 설명하는 바와 같이, 플레이트(204)의 수용 측면(제1 측면)상에 패터닝된 접착층(206)을 갖는 것은, 다수의 유리한 특징들을 제공할 수 있다. 이러한 유리한 특징들의 예들이 본 명세서에 더욱 상세히 설명된다.
이러한 패터닝된 접착층의 사용은 패키지의 어레이를 캐리어 어셈블리(200)에 고정하는 것을 허용할 수 있다. 다양한 예들이 볼 그리드 어레이(BGA)를 갖는 양면 패키지들인 패키지들의 맥락에서 본 명세서에 설명되지만, 다른 타입의 패키지들의 프로세싱이 캐리어 어셈블리(200)의 사용으로부터 이익을 얻을 수 있다는 것이 이해될 것이다.
도 6 내지 도 8은 본 명세서에 설명하는 바와 같은 하나 이상의 특징들을 갖는 (도 5의 캐리어 어셈블리(200)와 같은) 캐리어 어셈블리로 프로세싱될 수 있는 패키지들의 비제한적인 예들을 도시한다. 도 6은 일부 애플리케이션들에서, 도 5의 캐리어 어셈블리(200)에 실장가능한 (언-실드된 패키지(120)와 같은) 패키지가 그것의 밑면상에 임의의 피처들 또는 구조물들을 반드시 가질 필요가 없다는 것을 도시한다. 이러한 패키지는 측방 치수(d2)를 가질 수 있으며, 캐리어 어셈블리(200)의 대응하는 개구는 패키지(120)의 주변부(208) 중 일부 또는 모두에 대한 서포트를 제공하도록 치수화될 수 있다. 이러한 방식으로 캐리어 어셈블리(200)상에 지지될 때, 패키지(120)의 높이(d3) 모두는 캐리어 어셈블리 상에 실질적으로 노출될 수 있다.
도 7은 일부 애플리케이션들에서, 도 5의 캐리어 어셈블리(200)에 실장가능한 (언-실드된 패키지(120)와 같은) 패키지가 메인 구조물(210) 및 그것의 밑면상의 하나 이상의 피처들 및/또는 구조물들(일괄적으로 212로 표시됨)을 포함할 수 있다는 것을 도시한다. 이러한 패키지는 측방 치수(d4)를 가질 수 있으며, 캐리어 어셈블리(200)의 대응하는 개구는 패키지(120)의 주변부(208) 중 일부 또는 모두에 대한 서포트를 제공하도록 치수화될 수 있다. 이러한 방식으로 캐리어 어셈블리(200)상에 지지될 때, (d7의 전체 높이를 갖는) 패키지(120)의 높이(d5) 모두는 캐리어 어셈블리 상에 실질적으로 노출될 수 있으며, (d6의 전체 높이를 갖는) 밑면 피처/구조물(212)은 개구내에 위치될 수 있다. 본 명세서에 설명하는 바와 같이, 개구내에 있는 이러한 밑면 피처/구조물(212)은 등각 실드된 층의 형성과 같은 프로세스 단계(들)로부터 보호될 수 있다.
도 8은 볼 그리드 어레이(BGA)를 갖는 언-실드된 양면 패키지(120)의 예를 도시한다. 일부 실시예들에서, 이러한 양면 패키지는 도 7의 예시적인 패키지(120)의 더욱 특정한 예 또는 변형일 수 있다. 그에 따라, 솔더 볼들(126)은 도 7의 밑면 피처/구조물(212)의 일부인 것으로 고려될 수 있다.
본 명세서에 설명하는 다양한 예들에서, 양면 패키지들의 BGA들은 실장/연결 기능을 제공할 수 있다. 다른 타입의 실장/연결 구조물들이 양면 패키지들을 위해 또한 활용될 수 있으며, 이러한 패키지들의 프로세싱은 본 명세서에 설명하는 바와 같은 하나 이상의 피처들을 갖는 캐리어 어셈블리의 사용으로부터 또한 이익을 얻을 수 있다.
도 8의 예에서, 언-실드된 양면 패키지(120)가 d8의 측방 치수, 및 d11의 전체 높이를 갖는 것으로 도시되어 있다. 전체 높이(d11)는 패키징 기판(220)(예를 들어, 라미네이트 기판 또는 세라믹 기판) 및 오버몰드(overmold) 구조체(224)를 갖는 언-실드된 패키지와 일반적으로 연관된 d9의 높이를 포함할 수 있다. 전체 높이(d11)는 솔더 볼들(126)과 연관된 높이(d10)를 또한 포함할 수 있다.
도 8의 예에서, 다이(224)와 같은 밑면-실장부가 패키징 기판(220)의 밑면 및 솔더 볼들(126)에 의해 정의된 밑면 공간내에 구현될 수 있다. 패키징 기판(220)은 패키징 기판(220)의 하나 이상의 측벽들상에 노출된 부분들을 갖는 도전 피처들(132)을 포함하는 것으로 도시되어 있다. 도전 피처들(132)은 패키징 기판(220)과 연관된 접지 평면에 전기적으로 연결될 수 있다. 그에 따라, 도전 실딩 층이 (오버몰드 구조체(224)의 측벽들 및 상부 표면에 따라) 이러한 측벽들에 도포될 때, 도전 피처들(132)은 도전 실딩 층과 접지 평면 사이에 전기 연결을 제공할 수 있다.
도 8의 예에서, 하나 이상의 컴포넌트들(222로 일괄적으로 표시됨)은 패키징 기판(220)의 상부 측면상에 실장될 수 있다. 이러한 컴포넌트(들)는 예를 들어, 집적 회로, 표면 실장 기술(SMT) 디바이스, 필터, 및/또는 필터 기반 디바이스를 갖는 반도체 다이를 포함할 수 있다. 양면 패키지(120)에 관한 추가의 세부사항들 및 예들이 미국 특허 출원 공개 제2016/0099192호에서 발견될 수 있으며, 이 개시내용은 그 전체가 참조로 본 명세서에 명백하게 통합된다.
도 8은 언-실드된 양면 패키지(120)가 그것의 주변 중 일부 또는 모두를 따라 실장가능한 영역을 수득하도록 그것의 밑면상에 배열된 솔더 볼들(126)을 가질 수 있다는 것을 도시한다. 이러한 실장가능한 영역은 예를 들어, d12의 폭을 갖는 주변 스트립일 수 있다. 본 명세서에 설명하는 바와 같이, 실장가능한 영역은 본 명세서에 설명하는 바와 같이 하나 이상의 피처들을 갖는 캐리어 어셈블리상에 언-실드된 양면 패키지(120)를 실장하기 위해 활용될 수 있다.
도 9a는 캐리어 어셈블리(200)의 접착 측면상에 실장된 복수의 언-실드된 양면 패키지들(120)의 측면도를 도시한다. 도 9b는 도 9a와 동일한 배열의 평면도를 도시한다. 각각의 언-실드된 양면 패키지(120)는 예를 들어, 도 8의 양면 패키지일 수 있다. 캐리어 어셈블리(200)는 예를 들어, 도 5의 캐리어 어셈블리(200)일 수 있다.
도 9a 및 도 9b를 참조하면, 각각의 양면 패키지(120)는 그것의 주변 실장가능한 영역 중 일부 또는 모두가 개구(202) 주위의 접착층(206)의 대응하는 부분들과 결합되도록 실장되는 것으로 도시되어 있다. 도 9b의 평면도에서, 양면 패키지(120)와 접착층(206) 사이의 이러한 접착 결합은 대응하는 개구(202) 주위에서 실질적으로 완벽하게 연장하는 것으로 도시되어 있다. 일부 실시예들에서, 이러한 접착 결합은 주어진 개구 주위에서 반드시 완벽하게 연장할 필요가 없다는 것이 이해될 것이다. 예를 들어, 개구의 주어진 측면에 대한 접착층이 없는 하나 이상의 갭들이 있을 수 있다. 다른 예들에서, 개구의 하나 이상의 측면들은 접착층을 가질 수 있거나 갖지 않을 수 있다.
도 9a에 도시된 예에서, 플레이트(204)는 패키징 기판의 밑면으로부터 각각의 솔더 볼(126)의 연장부와 연관된 전체 수직 치수보다 큰 두께를 갖는 것으로 도시되어 있다. 그에 따라, 밑면 컴포넌트(124) 뿐만 아니라 솔더 볼들(126)은 개구(202) 및 캐리어 어셈블리(200)의 상부 및 하부 측면들과 연관된 상부 및 하부 평면들에 의해 정의된 공간내에 실질적으로 유지될 수 있다.
도 10a 내지 도 10c는 양면 패키지들(120)의 밑면 주변부들과 결합되도록 구성된 캐리어 어셈블리(200)가 이러한 패키지들이 캐리어 어셈블리상에 어떻게 실장되는지에 영향을 미치지 않으면서 플레이트(204)가 상이한 두께들을 갖게 할 수 있다는 것을 도시한다. 예를 들어, 도 10a는 일부 실시예들에서, 캐리어 어셈블리(200)의 플레이트(204)가 상대적으로 얇을 수 있다는 것(두께(t1))을 도시한다. 그에 따라, 그 위에 실장된 양면 패키지들(120)의 솔더 볼들(126)은 플레이트(204)의 하부 평면을 넘어 연장하는 하부 부분들을 가질 수 있다. 바람직하게는, 이러한 얇은 플레이트는 양면 패키지들(120)을 지지하는데 충분히 강하다. 그렇게 가정하면, 접착 결합이 캐리어 어셈블리(200)의 상부 표면에서 발생하기 때문에, 박형의 플레이트(204)는 실장 구성에 일반적으로 영향을 미치지 않는다.
도 10b는 일부 실시예들에서, 캐리어 어셈블리(200)의 플레이트(204)가 두께(t2)를 가질 수 있어서, 양면 패키지들(120)이 그 위에 실장될 때, 솔더 볼들(126)의 하부 부분들이 플레이트(204)의 하부 평면과 유사한 레벨에 있다는 것을 도시한다. 이러한 구성은 예를 들어, 도 3a 내지 도 3d의 예에 대해 설계되는 프레임 캐리어의 사용을 허용할 수 있다. 다시, 접착 결합이 캐리어 어셈블리(200)의 상부 표면에서 발생하기 때문에, 플레이트(204)의 얇음 또는 두꺼움이 실장 구성에 일반적으로 영향을 미치지 않는다는 것에 유의한다.
도 10c는 일부 실시예들에서, 캐리어 어셈블리(200)의 플레이트(204)가 두께(t3)를 가질 수 있어서, 양면 패키지들(120)이 그 위에 실장될 때, 솔더 볼들(126)의 하부 부분들이 플레이트(204)의 하부 평면 이상의 레벨에 있다는 것을 도시한다. 이러한 구성은 예를 들어, 대응하는 개구 및 캐리어 어셈블리(200)의 상부 및 하부 평면들에 의해 정의된 공간내에 솔더 볼들(126)이 실질적으로 유지되게 할 수 있다.
일부 실시예들에서, 주어진 접착층(206)의 두께는 대응하는 플레이트(204)의 두께보다 훨씬 작을 수 있다. 이러한 구성에서, 캐리어 어셈블리(200)의 전체 두께는 플레이트(204)의 두께에 대부분 의존할 수 있다. 그러나, 접착층(206) 자체의 두께는 캐리어 어셈블리(200)에 대한 상이한 전체 두께들을 제공하기 위해 상이한 값들을 가질 수 있다는 것이 이해될 것이다.
도 11a 내지 도 11c는 본 명세서에 설명한 바와 같은 하나 이상의 피처들을 갖는 캐리어 어셈블리(200)가 그 위에 실장된 양면 패키지(120)의 측방 위치에서 공차를 유리하게 제공할 수 있다는 것을 도시한다. 도 11a는 양면 패키지(120)가 대응하는 개구에 관하여 일반적으로 중심에 있도록 양면 패키지(120)가 캐리어 어셈블리(200)상에 실장되는 예를 도시한다. 그에 따라, 개구의 양 측면들상의 접착 결합 영역들(230)은 대략 동일한 측방 치수들을 가질 수 있다.
도 11b는 일부 프로세싱 상황들에서, 양면 패키지(120)가 편심(off-center)되도록 캐리어 어셈블리(200)상에 실장될 수 있다는 것을 도시한다. 이러한 편심 포지셔닝은 예를 들어, 픽 앤 플레이스(pick-and-place) 정확도에서의 변동들로부터 비롯할 수 있다. 도 11b에 도시된 예에서, 양면 패키지(120)의 편심 위치는 양면 패키지(120)가 중심 위치로부터 좌측으로 시프트되게 초래한다. 이러한 좌측을 향한 시프트로도, 양면 패키지(120)의 좌우측면들 각각은 적절한 실장 및 후속 프로세싱 단계(들)을 위해 충분한 접착 결합 영역(230)을 가질 수 있다.
도 11a 및 도 11b의 예들에서, 접착층(206)의 패터닝된 개구들은 플레이트(204)의 대응하는 개구들과 실질적으로 매칭하는 것으로 가정된다. 도 11c는 일부 프로세싱 상황들에서, 접착층(206) 및 플레이트(204)의 개구들 중에 변동들이 있을 수 있다는 것을 도시한다. 예를 들어, 접착층(206)은, 접착층(206)의 개구가 플레이트(204)의 개구에 관하여 측방향으로(예를 들어, 우측으로) 시프트되도록 플레이트(204)상에 구현되는 것으로 도시되어 있다. 도 11c는, 접착층(206)과 플레이트(204) 사이의 이러한 오정렬로도, 양면 패키지(120)가 양면 패키지(120)의 좌우측면들 각각에 대한 충분한 접착 결합 영역(230)을 수득하도록 캐리어 어셈블리(200)상에 여전히 실장될 수 있다는 것을 더 도시한다.
도 11a 내지 도 11c의 예들에서, 접착층(206)의 개구는 플레이트(204)의 개구와 대략 동일하게 치수화된다는 것이 가정된다. 접착층(206)과 플레이트(204) 사이의 이러한 구성들이 도 12a 및 도 12b에 도시되어 있다. 더욱 구체적으로, 도 12a의 예에서, 접착층(206)의 개구는 플레이트(204)의 개구와 실질적으로 동일하게 치수화되는 것으로 도시되어 있으며, 2개의 개구들은 그들의 측방 위치들에서 실질적으로 매칭하는 것으로 도시되어 있다. 도 12b의 예에서, 접착층(206)의 개구는 플레이트(204)의 개구와 실질적으로 동일하게 또한 치수화되는 것으로 도시되지만; 접착층(206)의 개구는 플레이트(204)의 개구에 관하여 측방향으로(예를 들어, 우측으로) 시프트되는 것으로 도시되어 있다.
도 12c 및 도 12d는, 접착층(206)의 개구와 플레이트(204)의 개구 사이에 다른 타입의 미스매치들(mismatches)이 있을 수 있다는 것을 도시한다. 예를 들어, 도 12c는 접착층(206)의 개구가 플레이트(204)의 대응하는 개구보다 일반적으로 작을 수 있다는 것을 도시한다. 그에 따라, 플레이트(204)의 개구의 하나 이상의 에지들에서 접착층(206)의 오버행(overhang)이 있을 수 있다.
예를 들어, 도 12c에 도시된 예에서, 접착층(206)의 개구는 도 12a의 중심에 있는 예와 유사하게, 플레이트(204)의 개구에 관하여 일반적으로 중심에 있다. 도 12b의 편심된 예와 유사하게, 접착층(206)의 개구는 플레이트(204)의 개구에 관하여 측방향으로 시프트될 수 있다. 이러한 편심 상황에서, 플레이트(204)의 개구의 좌우측면들 모두상에 접착층(206)의 오버행(하나의 오버행이 다른 오버행보다 길다), 플레이트(204)의 개구의 일 측면상의 접착층(206)의 오버행 및 플레이트(204)의 개구의 반대 측면상의 접착층(206) 및 플레이트(204)의 에지들의 일반적인 매칭, 또는 플레이트(204)의 개구의 일 측면상의 접착층(206)의 오버행 및 플레이트(204)의 개구의 반대 측면상의 접착층(206)의 개구의 함몰(receded) 에지가 있을 수 있다.
다른 예에서, 도 12d는 접착층(206)의 개구가 플레이트(204)의 대응하는 개구보다 일반적으로 클 수 있다는 것을 도시한다. 그에 따라, 플레이트(204)의 개구의 하나 이상의 주변부들은 그 위에 접착층을 갖지 않을 수 있다.
도 12d에 도시된 예에서, 접착층(206)의 개구는 도 12a의 중심에 있는 예와 유사하게, 플레이트(204)의 개구에 관하여 일반적으로 중심에 있어서, 플레이트(204)의 개구의 좌우측면들 모두는 함몰된 접착층 에지들을 갖는다. 도 12b의 편심된 예와 유사하게, 접착층(206)의 개구는 플레이트(204)의 개구에 관하여 측면방항으로 시프트될 수 있다. 이러한 편심 상황에서, 플레이트(204)의 개구의 2개의 측면들상에 접착층 에지들의 상이한 양의 함몰이 있을 수 있거나, 플레이트(204)의 개구의 하나의 측면만이 접착층(206)의 함몰된 에지를 가질 수 있다. 후자의 경우에서, 플레이트(204)의 개구의 타측면은, 접착층(206)의 개구의 대응하는 에지를 가질 수 있거나, 플레이트(204)의 개구의 에지에 일반적으로 매칭할 수 있거나, 플레이트(204)의 개구의 에지를 넘는 오버행을 형성할 수 있다.
본 명세서에 설명하는 바와 같이, 도 12a 내지 도 12d의 예들과 같이 캐리어 어셈블리에서의 변동들은, 양면 패키지들과 같은 디바이스들이 캐리어 어셈블리상에 실장될 때 허용될 수 있다.
도 13 내지 도 20은 본 명세서에 설명하는 바와 같이 하나 이상의 피처들을 갖는 캐리어 어셈블리(200)가 사용을 위해 어떻게 제조될 수 있거나 준비될 수 있는지의 다양한 예들을 도시한다. 예를 들어, 도 13a 및 도 13b는 캐리어 어셈블리(200)가 프리-컷팅된 접착층(206)(예를 들어, 프리-컷팅된 양면 테이프)을 대응하는 개구들을 갖는 플레이트(204)의 제1 측면상에 정렬하고 부착함으로써 어셈블링될 수 있다는 것을 도시한다. 더욱 구체적으로, 도 13a는 플레이트(204)의 제1 측면상에 도입되는(화살표(240)) 프리-컷팅된 접착층(206)을 도시한다. 도 13b는 캐리어 어셈블리(200)를 수득하도록 플레이트(204)의 제1 측면에 부착된 접착층(206)을 도시한다.
일부 실시예들에서, 프리-컷팅된 테이프(206)는 예를 들어, 그것의 상부 측면(예를 들어, 도 13b에 도시되어 있는 바와 같이 캐리어 어셈블리(200)의 상부 측면)상에 착탈가능한 라이너(liner)를 포함할 수 있다. 이러한 라이너는, 캐리어 어셈블리(200)가 디바이스들(예를 들어, 언-실드된 양면 패키지들)을 수용할 준비가 될 때까지 테이프(206)의 접착 표면을 보호하도록 구성될 수 있다.
다른 예에서, 도 14a 내지 도 14d는 캐리어 어셈블리(200)가 접착층이 플레이트의 제1 측면에 부착된 이후에 접착층(예를 들어, 양면 테이프)상에 개구들을 형성함으로써 사용을 위해 준비될 수 있거나 제조될 수 있다는 것을 도시한다. 더욱 구체적으로, 도 14a는 복수의 개구들을 갖는 플레이트(204)의 제1 측면상에 도입되는(화살표(242)) 고체 접착층(206)을 도시한다. 도 14b는 부분적으로 완성된 캐리어 어셈블리를 수득하도록 플레이트(204)의 제1 측면에 부착된 고체 접착층(206)을 도시한다. 이러한 스테이지에서 고체 접착층(206)에 개구들이 없기 때문에, 접착층(206)과 플레이트(204) 사이의 정렬은 도 13a 및 도 13b의 예에서만큼 중요하지 않을 수 있다는 것에 유의한다.
도 14c는 플레이트(204)의 개구들에 대응하는 접착층(206)의 개구들을 수득하도록 제거되는(화살표(244)) 고체 접착층(206)의 부분들(246)을 도시한다. 도 14d는 플레이트(204)의 제1 측면상에 접착층(206)을 갖는 캐리어 어셈블리(200)를 수득하도록 제거된 접착층의 부분들(도 14c에서 246)을 도시한다.
일부 실시예들에서, 도 14a 및 도 14b의 고체 접착층(206)은 예를 들어, 그것의 상부 측면(예를 들어, 도 14b에 도시되어 있는 바와 같이 부분적으로 완성된 캐리어 어셈블리의 상부 측면)상에 착탈가능한 라이너를 포함할 수 있다. 이러한 라이너는 부분들(246)이 제거된 이후에 고체 접착층의 나머지 부분상에 유지될 수 있다. 이러한 라이너는, 캐리어 어셈블리(200)가 디바이스들(예를 들어, 언-실드된 양면 패키지들)을 수용할 준비가 될 때까지 테이프 고체 접착층의 접착 표면을 보호하도록 구성될 수 있다.
도 14a 내지 도 14d의 예에서, 고체 접착층(206)으로부터 부분들(246)의 제거가 예를 들어, 기계적 컷팅, 기계적 펀칭, 레이저 컷팅 등을 포함하는 다수의 방식들로 달성될 수 있다는 것이 이해될 것이다. 도 15a 내지 도 15d는 레이저 컷팅이 복수의 개구들을 갖는 플레이트의 제1 측면상에 실장된 고체 접착층의 부분들을 제거하기 위해 활용될 수 있는 예를 도시한다. 설명을 위해, 고체 접착층 및 플레이트의 이러한 어셈블리가 도 14b의 부분적으로 완성된 어셈블리와 유사할 수 있다는 것이 가정될 것이다.
도 15a는 레이저 빔(250)이 동일한 제1 에지를 따라 고체 접착층(206)에서 컷팅을 초래하도록 플레이트(204)의 개구의 제1 에지를 따라 적용되는 예시적인 스테이지를 도시한다. 일부 실시예들에서, 이러한 레이저 빔은 접착층(206)을 갖는 제1 측면에 대향하는 플레이트(204)의 제2 측면(예를 들어, 도 15a에 도시되어 있는 바와 같이 하부 측면)으로부터 적용될 수 있다. 이러한 구성에서, 접착층(206)의 밑면에 입사되는 레이저 빔(250)의 일부(252)가 플레이트(204)의 개구의 제1 에지에 의해(예를 들어, 개구의 외부에 입사되는 레이저 빔(250)의 일부를 마스킹함으로써) 정의될 수 있다. 그에 따라, 상대적으로 넓은 레이저 빔이 활용되더라도, 접착층(206)에서의 결과적인 컷팅은 제1 에지와 실질적으로 매칭할 수 있다. 이러한 레이저 컷팅들은 개구의 측방 프로파일(예를 들어, 직사각형)과 실질적으로 매칭하는 컷팅 패턴을 수득하도록 플레이트(204)의 개구의 다른 부분들을 따라 이루어질 수 있다.
도 15a의 예에서, 레이저 컷팅이 이루어지는 영역이 254로 표시된다. 이러한 영역에 관한 추가의 세부사항들은 도 16a 내지 도 16c를 참조하여 본 명세서에 설명된다.
도 15b는 레이저 빔(250)이 도 15a에서와 동일한 플레이트(204)의 개구의 제2 에지를 따라 적용되는 예시적인 스테이지를 도시한다.
도 15c는 레이저 컷팅이 플레이트(204)의 제1 개구에 대한 접착층(206)의 부분에 대해 완료되고, 레이저 컷팅이 플레이트(204)의 제2 개구에 대한 접착층의 부분에 대해 반복되는 예시적인 스테이지를 도시한다. 도 15c는 제1 레이저 컷팅으로부터 남아 있는 부분(246)이 접착층(206)으로부터 탈착되고 제거될 수 있다는 것을 더 도시한다.
도 15d는 레이저 컷팅이 플레이트(204)의 복수의 개구들에 대한 접착층(206)의 부분들에 대해 완료된 예시적인 스테이지를 도시한다. 완료된 컷팅 부분들의 나머지 부분들은 제거되는 것으로 또는 제거되는 프로세스에 있는 것으로 도시된다. 이러한 레이저 컷팅들은 모든 개구들이 접착층(206)상에 형성될 수 있을 때까지 반복될 수 있다.
일부 실시예들에서, 플레이트(204)의 개구들에 대응하는 접착층(206)에서의 전술한 레이저 컷팅들은, 나머지 부분들(246)이 하나 이상의 힘들의 인가에 의해 제거가능하도록 접착층(206)으로부터 실질적으로 탈착되게 초래할 수 있다. 예를 들어, 도 15a 내지 도 15d에 도시된 바와 같이 배열될 때, 완전하게 탈착된 나머지 부분들이 중력으로 인해 플레이트(204)의 대응하는 개구들을 통해 아래로 떨어질 수 있다. 다른 예에서, 진공의 인가는 나머지 부분들(246)이 진공의 흡입력에 의해 제거되게 초래할 수 있다. 이러한 구성에서, 제거는 반드시 플레이트의 하부 측면을 통할 필요가 없다. 하나 이상의 제거력이 나머지 부분들(246)을 제거하기 위해 활용될 수 있다는 것이 이해될 것이다.
도 15a 내지 도 15d는 일부 실시예들에서, 플레이트(204)가 접착층(206)이 그것의 상부 측면상에 있도록 대략 수평으로 위치될 수 있다는 것을 도시한다. 레이저 빔(250)이 플레이트 자체에 의해 제공된 전술한 마스킹 기능으로부터 이익을 얻기 위해 플레이트(204)의 밑면으로부터 인가될 수 있다. 이러한 배향에서, 레이저 컷팅들로부터 비롯하는 나머지 부분들(246)은, 실질적으로 자유롭고 달리 방해받지 않으면, 플레이트(204)의 개구들을 통해 떨어질 수 있다. 일부 실시예들에서, 진공이 나머지 부분들(246)의 이러한 제거(화살표(256)로 도시됨)를 보조하기 위해 플레이트(204)의 밑면상에 인가될 수 있다.
도 16a 내지 도 16c는 도 15a에서 254로 표시된 부분의 확대도를 도시한다. 도 16a는 레이저 빔(250)이 플레이트(204)의 평면에 실질적으로 직각인 입사각으로 인가될 수 있다는 것을 도시한다. 이러한 구성에서, 플레이트(204)의 개구의 하부 에지(260)가 마스킹 기능을 제공할 수 있으며, 플레이트(204)의 개구의 벽이 레이저 빔 축과 실질적으로 평행하다는 것을 가정하면, 음영 효과(shadowing effect)는 마스킹 피처(260)로부터 거의 비롯하지 않거나 전혀 비롯하지 않는다. 그에 따라, 마스킹된 레이저(252)에 의해 절단된 접착층(206)에서의 결과적인 개구는 플레이트(204)의 개구와 정확하게 매칭할 수 있다.
도 16b 및 도 16c는 일부 상황들에서, 레이저 빔(250)이 직각 입사 배향을 갖지 않을 수 있다는 것을 도시한다. 예를 들어, 도 16b는 레이저 빔(250)이 플레이트(204)의 개구의 좌측면을 따라 컷팅할 때 좌측면으로 기울어질 수 있다는 것을 도시한다. 이러한 상황에서, 플레이트(204)의 개구의 상부 에지(260)가 마스킹 기능을 제공할 수 있다. 이러한 마스킹 피처(260)가 접착층(206)에 근접하기 때문에, 음영 효과가 좌측으로 기울어진 레이저 빔(250)으로부터 도 16b의 좌측 컷팅에 대해 거의 비롯하지 않거나 전혀 비롯하지 않는다.
다른 예에서, 도 16c는 레이저 빔(250)이 플레이트(204)의 개구의 좌측면을 따라 컷팅할 때 우측면으로 기울어질 수 있다는 것을 도시한다. 이러한 상황에서, 플레이트(204)의 개구의 하부 에지(260)가 마스킹 기능을 제공할 수 있다. 이러한 마스킹 피처(260)가 (도 16b의 예와 비교할 때) 접착층(206)으로부터 더 멀리 떨어져 있기 때문에, 음영 효과가 우측으로 기울어진 레이저 빔(250)으로부터 도 16c의 좌측 컷팅에 대해 발생할 수 있다.
레이저 빔 배향이 도 16b 및 도 16c의 각각의 예에서 유지된다는 것을 가정하면, 플레이트(204)의 도시된 개구에 대한 결과적인 컷팅은 개구의 일 측면상에서 (접착층과 플레이트 사이의) 일반적으로 매칭하는 에지들, 및 개구의 타측면상에서 접착층의 오버행을 수득할 수 있다. 본 명세서에 설명하는 바와 같이, 접착층(206) 및 플레이트(204)의 개구들에서의 이러한 변동들은 결과적인 캐리어 어셈블리에 의해 허용될 수 있다.
도 17a 및 도 17b는 일부 실시예들에서, 본 명세서에 설명하는 바와 같이 접착층(206)에서 이루어진 레이저 컷팅이 플레이트의 개구(예를 들어, 직사각형 형상의 개구)의 측방 형상을 따르는 일반적으로 연속적이고 완벽한 컷팅(268)을 초래할 수 있다는 것을 도시한다. 이러한 연속적인 컷팅은 예를 들어, 개구 주위의 단일 컷팅 패턴(266)(도 17a), 또는 복수의 컷팅 패턴들을 포함하는, 다수의 방식들로 구현될 수 있다. 도 17b는 이러한 연속적인 컷팅으로부터 비롯하는 접착층(206)에서의 결과적인 개구(270)를 도시한다.
도 18 및 도 19는 일부 실시예들에서, 접착층(206)에서 이루어진 레이저 컷팅들이 도 17a 및 도 17b의 예에서와 같이 반드시 연속적이고 완벽한 컷팅들일 필요가 없다는 것을 도시한다. 레이저 컷팅 동작의 완료 직후에 떨어지지 않는 컷팅 패턴의 내부의 부분(272)을 갖는 것이 바람직한 애플리케이션들이 있을 수 있다.
도 18은 컷팅 패턴이 코너들에서 언-컷팅 부분들(276)을 갖는, 직사각형의 각각의 에지를 따라 연속적인 컷팅(274)을 포함하는 예를 도시한다. 이러한 예시적인 컷팅 패턴은 접착층(206)의 내부 부분(272) 및 외부 부분(270)이 부분적으로 부착되어 유지되게 할 수 있다.
도 19는 컷팅 패턴이 직사각형의 각각의 에지에 따라 언-컷팅 부분들(276) 중 하나 이상에 의해 차단된 복수의 연속적인 컷팅(274)을 포함하는 예를 도시한다. 이러한 예시적인 컷팅 패턴은 접착층(206)의 내부 부분(272) 및 외부 부분(270)이 또한 부분적으로 부착되어 유지되게 할 수 있다.
도 20a는 도 18 및 도 19를 참조하여 설명한 부분 컷팅 패턴 예들로부터 비롯한 부분적으로 완성된 어셈블리의 측면도를 도시한다. 도 20a에서, 접착층(206)에서의 언-컷팅 부분들은 276으로 도시된다. 그에 따라, (대응하는 컷팅 패턴에 대한) 각각의 내부 부분(272)이 접착층(206)에 부분적으로 부착되는 것으로 도시되어 있다.
도 20b는 내부 부분들(272)이 접착층(206)으로부터 제거되는(화살표(278)) 예를 도시한다. 내부 부분들이 접착층(206)에 부분적으로 부착되기 때문에, 이러한 제거는 제거력의 상대적으로 가벼운 인가에 의해 달성될 수 있다. 이러한 제거력은 예를 들어, 기계적 펀칭, 진공, 공기 압력, 또는 이들의 임의의 조합을 포함할 수 있다.
도 20c는 내부 부분들(272)이 제거된 이후의, 본 명세서에 설명한 바와 같은 하나 이상의 피처들을 갖는 결과적인 캐리어 어셈블리(200)를 도시한다.
본 명세서에 설명한 바와 같이, 캐리어 어셈블리(200)에 활용된 접착층은 양면 테이프일 수 있다. 일부 실시예들에서, 이러한 테이프는 예를 들어, 필름의 양측면상에 고온 실리콘 접착제가 코팅된 폴리머 필름에 기초한 양면 테이프일 수 있다. 이러한 고온 특성은 디바이스들(예를 들어 양면 패키지들)이 그 위에 실장되는 하나 이상의 프로세스들(예를 들어, 등각 실딩 층의 퇴적) 동안 접착 특성이 유지되게 할 수 있다. 이러한 접착 재료는 디바이스들이 하나 이상의 프로세스들의 완료 이후에 또한 제거되게 하도록 구성될 수 있다.
일부 실시예들에서, 전술한 예시적인 접착층은 본 명세서에 설명한 바와 같이 레이저로 컷팅될 수 있다. 이러한 레이저는 폴리이미드 필름 기반 테이프와 같은 접착층을 통해 효과적으로 연소되도록 구성될 수 있다. 일부 실시예들에서, 본 명세서에 설명한 바와 같은 레이저 컷팅은 예를 들어, 프로세서에 의해 제어된 작동 시스템에 의해 촉진될 수 있다. 본 명세서에 설명한 바와 같은 레이저 컷팅 예들은 단일 레이저 또는 복수의 레이저들로 달성될 수 있다는 것이 이해될 것이다.
일부 실시예들에서, 캐리어 어셈블리(200)에서 활용된 플레이트는 예를 들어, 금속 플레이트 또는 본 명세서에 설명한 바와 같은 컷팅 레이저에 대한 반복된 노출들을 처리할 수 있는 조성을 갖는 플레이트일 수 있다. 일부 실시예들에서, 이러한 플레이트는 직사각형 형상의 패널 포맷에 있을 수 있다. 일부 실시예들에서, 이러한 플레이트는 직사각형 형상 이외의 형상들을 또한 가질 수 있다.
도 21 및 도 22는 플레이트(204)가 웨이퍼 형상과 유사한 형상을 가질 수 있는 예를 도시한다. 일부 애플리케이션들에서, 이러한 플레이트 형상은, 웨이퍼들을 프로세싱하기 위해 설계되는 퇴적 장치(예를 들어, 스퍼터 퇴적 장치)와 같은 프로세싱 장치에서, 플레이트(204)가 프레임 캐리어(100)로서, 따라서, 캐리어 어셈블리로서 사용되게 할 수 있다. 이러한 웨이퍼 형상의 프레임 캐리어들에 관한 추가의 세부사항들 및 예들을 미국 특허 출원 제2015/0325548호에서 발견할 수 있다.
도 21의 예에서, 프레임 캐리어(100)는 본 명세서에 설명한 바와 같이 개구들(202)의 어레이를 정의하는 웨이퍼 형상의 플레이트(204)를 포함하는 것으로 도시되어 있다. 일부 실시예들에서, 플레이트(204)는 플레이트(204)의 상부 측면상에 제공될 수 있는 테이프(미도시)의 더 용이한 제거를 촉진하도록 구성된 노치들(108)과 같은 하나 이상의 테이프 제거 피처들을 또한 포함할 수 있다. 일부 실시예들에서, 이러한 테이프는 도 13a 및 도 13b의 예와 유사한 프리-컷팅 개구들을 가질 수 있거나, 고체 테이프로서 시작하며 도 14a 내지 도 14d의 예와 유사하게 형성된 개구들을 가질 수 있다. 일부 실시예들에서, 플레이트(204)는 하나 이상의 인덱싱 및/또는 정렬 피처들을 또한 포함할 수 있다. 일부 실시예들에서, 테이프 제거 피처들 중 일부 또는 모두는 이러한 인덱싱 및/또는 정렬 기능들을 제공하기 위해 활용될 수 있다.
도 21의 예에서, 개구들(202)은 플레이트(204)의 전체 영역 전반적으로 배열되는 것으로 도시되어 있다. 일부 퇴적 애플리케이션들에서, 예를 들어, 중심축에 대한 각도의 함수로서 퇴적률에서의 분포가 있을 수 있다. 이러한 상황에서, 선택된 환형 영역에 개구들(202)을 위치시키는 것이 바람직할 수 있다.
도 22는 선택된 환형 영역(203)은 퇴적 프로세스(예를 들어, 스퍼터 퇴적 프로세스) 동안 싱귤레이팅된 디바이스들을 수용하는 복수의 개구들(202)을 정의하는 예시적인 구성을 도시한다. 따라서, 프레임 캐리어(100)가 퇴적 프로세스 동안 중심축을 중심으로 회전할 때, 등각 실딩 층들의 형성이 원하는 퇴적률 및 원하는 균일도로 달성될 수 있다.
도 22의 예에서, 개구들(202)은 환형 영역(203)내에 존재하는 것으로 도시되어 있다. 도 21의 예에서와 같이, 동일한 플레이트(204)상에 다른 개구들이 있을 수 있다는 것이 이해될 것이다. 이러한 예에서, 선택된 어퍼처들(예를 들어, 환형 영역에서의 어퍼처들)만이 유사한 기능을 달성하기 위해 싱귤레이팅된 디바이스들을 실장하기 위해 활용될 수 있다.
도 21의 예와 유사하게, 도 22의 프레임 캐리어(100)는 본 명세서에 설명한 바와 같이 개구들(202)의 어레이를 정의하는 웨이퍼 형상의 플레이트(204)를 포함할 수 있다. 일부 실시예들에서, 플레이트(204)는 플레이트(204)의 상부 측면상에 제공될 수 있는 테이프(미도시)의 더 용이한 제거를 촉진하도록 구성된 노치들(108)과 같은 하나 이상의 테이프 제거 피처들을 또한 포함할 수 있다. 일부 실시예들에서, 이러한 테이프는 도 13a 및 도 13b의 예와 유사한 프리-컷팅 개구들을 가질 수 있거나, 고체 테이프로서 시작하며 도 14a 내지 도 14d의 예와 유사하게 형성된 개구들을 가질 수 있다. 일부 실시예들에서, 플레이트(204)는 하나 이상의 인덱싱 및/또는 정렬 피처들을 또한 포함할 수 있다. 일부 실시예들에서, 테이프 제거 피처들 중 일부 또는 모두는 이러한 인덱싱 및/또는 정렬 기능들을 제공하기 위해 활용될 수 있다.
도 21 및 도 22의 플레이트들(204)에서의 개구들이 어퍼처들의 이웃하는 측면들이 평행한 직사각형 배열로 반드시 배열될 필요가 없다는 것이 이해될 것이다. 일부 실시예들에서, 어퍼처들은 비-직사각형 배열로 배열될 수 있다. 예를 들어, 어퍼처들은 중심축을 중심으로 원형 대칭으로 배열될 수 있다.
도 23은 본 명세서에 설명한 바와 같은 하나 이상의 피처들을 갖는 캐리어 어셈블리를 활용하여 복수의 실드된 모듈들을 형성하기 위해 구현될 수 있는 프로세스(300)를 도시한다. 도 24a 내지 도 24d는 도 23의 프로세스(300)에 대응하는 다양한 스테이지들의 예들을 도시한다.
도 23의 블록(302)에서, 제1 측면상에 패터닝된 접착층을 갖는 프레임 캐리어가 형성되거나 제공될 수 있다. 도 24a에서, 캐리어 어셈블리(200)는 (플레이트(204)를 갖는) 이러한 프레임 캐리어에 기초할 수 있으며, 패터닝된 접착층(206)은 플레이트(204)의 제1 측면(예를 들어, 상부 측면)상에 구현될 수 있다.
도 23의 블록(304)에서, 복수의 언-실드된 패키지들이 프레임 캐리어의 제1 측면상에 위치될 수 있다. 본 명세서에 설명한 바와 같이, 각각의 언-실드된 패키지는 프레임 캐리어에 의해 정의된 대응하는 개구내에 부분적으로 있을 수 있다. 도 24b에서, BGA 및 밑면 컴포넌트를 각각 갖는 복수의 언-실드된 패키지들(120)은 접착층(206)에 실장되고 대응하는 개구들(202)에 상대적인 것으로 도시되어 있다. 이러한 실장된 위치에서, 각각의 언-실드된 패키지(120)의 (BGA 및 밑면 컴포넌트를 포함하는) 밑면 부분은 일반적으로 대응하는 개구(202)내에 있을 것으로 도시되어 있다.
도 23의 블록(306)에서, 등각 실딩 재료가 프레임 캐리어의 제1 측면상에 실장된 언-실드된 패키지들의 노출된 부분들상에 도포될 수 있다. 도 24c에서, 이러한 등각 실딩 재료는 접착층(206)상에 실장된 각각의 패키지의 상부 표면 및 노출된 측벽들상에 등각 실드된 층(280)을 형성하는 것으로 도시되어 있다. 이러한 재료는 접착층(206)의 노출된 부분들상에 퇴적되는 것으로 도시되어 있다. 일반적으로, 패키지의 밑면은 실장 구성에 의해 이러한 퇴적으로부터 보호되는 것으로 도시되어 있다.
도 23의 블록(308)에서, 결과적인 실드된 모듈이 프레임 캐리어로부터 제거될 수 있다. 도 24d에서, 등각 실드된 층(280)을 갖는 이러한 실드된 모듈들(290)은 캐리어 어셈블리(204)의 상부 표면으로부터 제거되는 것으로 도시되어 있다. 일부 실시예들에서, 실드된 모듈들(290)의 이러한 제거는 예를 들어, 픽 앤 플레이스 장치에 의해 달성될 수 있다. 본 명세서에 설명한 바와 같이, 등각 실드된 층(280)은 패키지들의 대응하는 측벽(들)상에 노출된 하나 이상의 도전 피처들(132)을 통해 접지 평면과 전기적으로 접촉할 수 있다.
도 24d의 예에서, 접착층(206)의 부분들이 그 위에 퇴적된 등각 실딩 재료를 갖는 것으로 도시되어 있다. 그에 따라 그리고 이러한 퇴적의 정도에 따라, 접착층은 하나 이상의 사용들 이후에 교체될 수 있다.
본 명세서에 설명한 다양한 예들에서, 프레임 캐리어 또는 캐리어 어셈블리에서 활용된 플레이트는 개구들의 어레이를 갖는 것으로 도시되고, 각각의 개구는 플레이트의 전체 두께를 통해 연장된다. 개구들의 주변부들상의 일 측면상에 실장되는 디바이스들로 인해, 효과적인 실장이 플레이트의 두께와는 일반적으로 관계없이 달성될 수 있다는 것에 유의한다. 그에 따라, 일부 실시예들에서, 주어진 플레이트상의 개구들이 플레이트의 양측면상에서 반드시 개방될 필요가 없다는 것에 더 유의해야 한다. 예를 들어, 적절하게 치수화된 리세스들이 상대적으로 두꺼운 플레이트 또는 구조체의 일 측면상에 형성될 수 있으며, 이러한 리세스들 각각은 그 동일한 측면상에서만 개방될 수 있으며, 본 명세서에 설명한 바와 같은 실장 및 캐리어 기능들 중 일부 또는 모두를 역시 제공할 수 있다.
도 25는 일부 실시예들에서, 하나 이상의 캐리어 어셈블리들(200)이 어셈블리 시스템(410)에 의해 제조되거나 준비될 수 있다는 것을 도시한다. 이러한 어셈블리 시스템은 예를 들어, 그 위에 패터닝된 접착층의 형성 동안 프레임 캐리어를 홀딩하도록 구성된 프레임 캐리어 홀더(412)를 포함할 수 있다. 어셈블리 시스템(410)은 본 명세서에 설명한 바와 같이 접착층에서 개구들의 패턴을 컷팅하도록 구성된 레이저 디바이스(414)를 더 포함할 수 있다. 어셈블리 시스템(410)은 레이저 디바이스(414)에 의해 컷팅된 접착층의 부분들의 효과적인 제거를 허용하기 위해 진공 컴포넌트(416)를 더 포함할 수 있다. 어셈블리 시스템(410)은 하나 이상의 캐리어 어셈블리들의 형성과 연관된 하나 이상의 기능들(예를 들어, 레이저 모션 제어)을 제어하도록 구성된 제어 컴포넌트(418)를 더 포함할 수 있다.
일부 실시예들에서, 전술한 어셈블리 시스템(410)은 모듈 패키징 시스템(400)의 일부일 수 있거나 일부가 아닐 수 있다. 이러한 모듈 패키징 시스템은 예를 들어, 픽 앤 플레이스 장치(422) 및 이러한 픽 앤 플레이스 장치를 제어하는 제어 컴포넌트(424)를 갖는 핸들링 시스템(420)을 포함할 수 있다.
일부 실시예들에서, 모듈 패키징 시스템(400)은 등각 실드된 애플리케이션 시스템(430)을 더 포함할 수 있다. 이러한 등각 실드된 애플리케이션 시스템은 예를 들어, 퇴적 장치(432), 및 이러한 퇴적 장치를 제어하는 제어 컴포넌트(434)를 포함할 수 있다.
맥락이 명백하게 다르게 요구하지 않으면, 설명 및 청구항들 전반적으로, 단어들 "포함한다", "포함하는" 등은, 배타적 또는 철저한 관점과는 반대로 포괄적인 관점으로; 즉, "포함하지만 제한되지 않는" 관점으로 해석되어야 한다. 본 명세서에 일반적으로 사용된 바와 같이, 단어 "커플링된"은, 직접적으로 연결될 수 있거나, 하나 이상의 중간 엘리먼트들을 통해 연결될 수 있는 2개 이상의 엘리먼트들을 지칭한다. 추가로, 단어들 "본 명세서에서", "위", "아래", 및 유사한 의미의 단어들은, 본 출원에서 사용될 때, 본 출원의 임의의 특정한 부분들이 아니라, 본 출원을 전체적으로 지칭해야 한다. 맥락이 허용하는 경우에, 단수 또는 복수를 사용하는 상기 설명에서의 단어들은 복수 또는 단수를 각각 또한 포함할 수 있다. 2개 이상의 아이템들의 목록에 관한 단어 "또는"은, 단어의 아래의 해석들: 목록에서 아이템들 중 임의의 아이템, 목록에서 아이템들 모두, 및 목록에서 아이템들의 임의의 조합을 커버한다.
본 발명의 실시예들의 상기 상세한 설명은 철저한 것으로 또는 본 발명을 상기 개시된 정밀한 형태에 제한하는 것으로 의도되지 않는다. 본 발명의 특정한 실시예들 및 본 발명에 대한 예들이 예시를 위해 상술되었지만, 관련 기술분야의 통상의 기술자가 인식하는 바와 같이, 다양한 등가의 변형들이 본 발명의 범위내에서 가능하다. 예를 들어, 프로세스들 또는 블록들이 소정의 순서로 제공되었지만, 대안의 실시예들은 상이한 순서로, 단계들을 갖는 루틴들을 수행할 수 있거나 블록들을 갖는 시스템들을 채용할 수 있으며, 일부 프로세스들 또는 블록들은 삭제, 이동, 추가, 세분, 조합, 및/또는 변경될 수 있다. 이들 프로세스들 또는 블록들 각각은 각종의 상이한 방식들로 구현될 수 있다. 또한, 프로세스들 또는 블록들이 직렬로 수행되는 것으로 종종 도시되지만, 이들 프로세스들 또는 블록들은 병렬로 대신 수행될 수 있거나, 상이한 시간들에 수행될 수 있다.
본 명세서에 제공된 본 발명의 교시들은 반드시 상술한 시스템이 아닌, 다른 시스템들에 적용될 수 있다. 상술한 다양한 실시예들의 엘리먼트들 및 작용들은 다른 실시예들을 제공하도록 조합될 수 있다. 본 발명의 일부 실시예들을 설명하였지만, 이들 실시예들은 단지 예로서 제시되었고, 본 개시내용의 범위를 제한하려 의도되지 않는다. 실제로, 본 명세서에 설명한 신규한 방법들 및 시스템들이 각종 다른 형태들로 실시될 수 있고; 또한, 본 명세서에 설명한 방법들 및 시스템들의 형태에서 다양한 생략들, 대체들 및 변화들이 본 개시내용의 사상을 벗어나지 않고 이루어질 수 있다. 첨부한 청구항들 및 그들의 등가물들이 본 개시내용의 범위 및 사상내에 있는 것으로 이러한 형태들 또는 변경들을 커버하도록 의도된다.

Claims (48)

  1. 패키징된 모듈들을 프로세싱하는 캐리어 어셈블리로서,
    복수의 개구들을 정의하는 제1 측면을 갖는 플레이트; 및
    상기 플레이트의 상기 제1 측면상에 구현된 접착층을 포함하고, 상기 접착층은 상기 플레이트의 상기 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의하고, 상기 접착층의 각각의 개구는 상기 접착층이 패키지의 밑면 주변부와 상기 플레이트의 상기 제1 측면의 대응하는 개구 주위의 주변부 사이의 접착 결합(adhesive engagement)을 제공할 수 있도록 치수화되는, 캐리어 어셈블리.
  2. 제1항에 있어서,
    상기 플레이트는 상기 제1 측면에 대향하는 제2 측면을 포함하는, 캐리어 어셈블리.
  3. 제2항에 있어서,
    상기 플레이트의 각각의 개구는 상기 제1 측면과 상기 제2 측면 사이의 상기 플레이트를 통해 연장되는, 캐리어 어셈블리.
  4. 제3항에 있어서,
    상기 플레이트의 각각의 개구 및 상기 접착층의 상기 대응하는 개구는 상기 패키지의 풋프린트 형상과 유사한 단면 형상을 갖는, 캐리어 어셈블리.
  5. 제4항에 있어서,
    상기 패키지의 상기 풋프린트 형상은 직사각형을 포함하는, 캐리어 어셈블리.
  6. 제5항에 있어서,
    상기 플레이트의 상기 개구 및 상기 접착층의 상기 개구 각각의 상기 직사각형 형상은, 접착 결합 능력을 촉진하기 위해 상기 패키지의 상기 직사각형 풋프린트 형상과 연관된 대응하는 길이 및 폭보다 각각 작은 길이 및 폭을 갖는, 캐리어 어셈블리.
  7. 제3항에 있어서,
    상기 플레이트의 각각의 개구는, 상기 패키지가 상기 플레이트의 상기 제1 측면과 접착 결합될 때, 상기 패키지의 밑면 피처를 받아들이거나 수용하도록 치수화되는, 캐리어 어셈블리.
  8. 제7항에 있어서,
    상기 패키지의 상기 밑면 피처는 복수의 솔더 볼들을 갖는 볼 그리드 어레이를 포함하는, 캐리어 어셈블리.
  9. 제8항에 있어서,
    상기 플레이트는, 상기 패키지가 상기 플레이트의 상기 제1 측면과 접착 결합될 때 상기 패키지의 상기 솔더 볼들이 상기 플레이트의 상기 개구내에 실질적으로 완벽하게 있도록 선택된 두께를 갖는, 캐리어 어셈블리.
  10. 제8항에 있어서,
    상기 플레이트는, 상기 패키지가 상기 플레이트의 상기 제1 측면과 접착 결합될 때 상기 패키지의 각각의 솔더 볼의 일부가 상기 플레이트의 상기 제2 측면을 넘어 연장하도록 선택된 두께를 갖는, 캐리어 어셈블리.
  11. 제3항에 있어서,
    상기 패키지와 상기 플레이트의 상기 제1 측면 사이의 상기 접착 결합은, 상기 패키지가 상기 플레이트의 상기 제1 측면상에 유지되는 동안 각각의 패키지의 전체 밑면이 상기 플레이트의 상기 제1 측면으로부터의 노출로부터 보호되는 것을 실질적으로 초래하는, 캐리어 어셈블리.
  12. 제11항에 있어서,
    상기 패키지와 상기 플레이트의 상기 제1 측면 사이의 상기 접착 결합은, 상기 플레이트의 상기 제1 측면으로부터의 노출에 각각의 패키지의 전체 상부 표면 및 측벽들이 개방되는 것을 실질적으로 초래하는, 캐리어 어셈블리.
  13. 제12항에 있어서,
    각각의 패키지는 무선-주파수 기능을 제공하도록 구성된 언-실드된(un-shielded) 패키지인, 캐리어 어셈블리.
  14. 제13항에 있어서,
    각각의 언-실드된 패키지는 싱귤레이팅된(singulated) 언-실드된 패키지인, 캐리어 어셈블리.
  15. 제13항에 있어서,
    상기 노출은 상기 패키지의 상기 상부 표면 및 측벽들에 퇴적 재료가 도입되는 것을 포함하는, 캐리어 어셈블리.
  16. 제15항에 있어서,
    상기 퇴적 재료는 스퍼터링된 금속을 포함하는, 캐리어 어셈블리.
  17. 제3항에 있어서,
    상기 플레이트는 직사각형 형상을 갖는, 캐리어 어셈블리.
  18. 제3항에 있어서,
    상기 플레이트는 웨이퍼형 형상을 갖는, 캐리어 어셈블리.
  19. 제18항에 있어서,
    상기 웨이퍼형 형상은 웨이퍼들을 프로세싱하도록 구성된 퇴적 장치에서 상기 캐리어 어셈블리의 사용을 허용하도록 치수화되는, 캐리어 어셈블리.
  20. 제3항에 있어서,
    상기 접착층은 양면 테이프를 포함하는, 캐리어 어셈블리.
  21. 제20항에 있어서,
    상기 양면 테이프는 고온 접착 재료를 포함하는, 캐리어 어셈블리.
  22. 제21항에 있어서,
    상기 고온 접착 재료는 실리콘 접착 재료를 포함하는, 캐리어 어셈블리.
  23. 제21항에 있어서,
    상기 양면 테이프는 폴리이미드 필름에 기초하는, 캐리어 어셈블리.
  24. 제3항에 있어서,
    상기 접착층의 개구들은 상기 플레이트의 상기 제1 측면상에 구현 이전에 형성된 프리-컷팅(pre-cut)된 개구들인, 캐리어 어셈블리.
  25. 제3항에 있어서,
    상기 접착층의 개구들은 상기 플레이트의 상기 제1 측면상에 구현 이후에 형성된 개구들인, 캐리어 어셈블리.
  26. 패키징된 모듈들의 프로세싱을 위해 캐리어 어셈블리를 준비하는 방법으로서,
    복수의 개구들을 정의하는 제1 측면을 갖는 플레이트를 제공하는 단계; 및
    접착층이 상기 플레이트의 상기 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의하도록 상기 플레이트의 상기 제1 측면상에 상기 접착층을 구현하는 단계를 포함하고, 상기 접착층의 각각의 개구는 상기 접착층이 패키지의 밑면 주변부와 상기 플레이트의 상기 제1 측면의 대응하는 개구 주위의 주변부 사이의 접착 결합을 제공할 수 있도록 치수화되는, 방법.
  27. 제26항에 있어서,
    상기 플레이트는 상기 제1 측면에 대향하는 제2 측면을 포함하며, 상기 플레이트의 각각의 개구는 상기 제1 측면과 상기 제2 측면 사이의 상기 플레이트를 통해 연장되는, 방법.
  28. 제27항에 있어서,
    상기 플레이트를 제공하는 단계는, 상기 플레이트의 제1 측면이 상향 대면하도록 상기 플레이트를 위치시키는 단계를 포함하는, 방법.
  29. 제28항에 있어서,
    상기 접착층을 구현하는 단계는 상기 플레이트의 상기 제1 측면상에 양면 테이프를 부착하는 단계를 포함하는, 방법.
  30. 제29항에 있어서,
    상기 접착층을 구현하는 단계는, 상기 양면 테이프가 상기 플레이트의 상기 제1 측면에 부착된 이후에 상기 접착층의 각각의 개구를 형성하는 단계를 더 포함하는, 방법.
  31. 제30항에 있어서,
    상기 접착층의 각각의 개구를 형성하는 단계는 레이저 컷팅 동작을 포함하는, 방법.
  32. 제31항에 있어서,
    상기 레이저 컷팅 동작은, 상기 플레이트의 상기 대응하는 개구가 상기 레이저 컷팅 동작을 위한 마스킹 기능을 제공하도록 상기 플레이트의 상기 제2 측면으로부터 레이저 빔을 전달하는 것을 포함하는, 방법.
  33. 제30항에 있어서,
    상기 접착층의 각각의 개구를 형성하는 단계는 절단부가 상기 접착층으로부터 분리되는 것을 초래하는, 방법.
  34. 제33항에 있어서,
    상기 접착층의 각각의 개구를 형성하는 단계는, 상기 접착층으로부터 분리된 상기 절단부가 상기 플레이트의 상기 대응하는 개구를 통해 제거되도록 상기 플레이트의 상기 제2 측면으로부터 진공을 인가하는 단계를 포함하는, 방법.
  35. 패키징된 모듈들의 배치(batch) 프로세싱을 위한 방법으로서,
    복수의 개구들을 정의하는 제1 측면을 갖는 플레이트, 및 접착층이 상기 플레이트의 상기 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의하도록 상기 플레이트의 상기 제1 측면상에 구현된 상기 접착층을 포함하는 캐리어 어셈블리를 준비하거나 제공하는 단계;
    상기 접착층이 패키지의 밑면 주변부와 상기 플레이트의 상기 제1 측면의 상기 개구 주위의 주변부 사이에 접착 결합을 제공하도록 상기 플레이트의 각각의 개구 위에 상기 패키지를 배치하는 단계; 및
    상기 플레이트의 상기 제1 측면의 각각의 개구들 위에 유지된 복수의 패키지들상에 상기 플레이트의 상기 제1 측면으로부터 프로세싱 동작을 수행하는 단계
    를 포함하는, 방법.
  36. 제35항에 있어서,
    상기 패키지와 상기 플레이트의 상기 제1 측면 사이의 상기 접착 결합은 상기 프로세싱 동작 동안 각각의 패키지의 전체 밑면이 노출로부터 보호되는 것을 실질적으로 초래하는, 방법.
  37. 제36항에 있어서,
    상기 패키지와 상기 플레이트의 상기 제1 측면 사이의 상기 접착 결합은 상기 프로세싱 동작 동안 각각의 패키지의 전체 상부 표면 및 측벽들이 노출에 개방되는 것을 실질적으로 초래하는, 방법.
  38. 제37항에 있어서,
    각각의 패키지는 무선-주파수 기능을 제공하도록 구성되고 그 밑면상에 볼 그리드 어레이를 갖는 언-실드된 패키지이고, 상기 볼 그리드 어레이는 상기 패키지에 대응하는 상기 플레이트의 상기 개구에 의해 수용되는, 방법.
  39. 제38항에 있어서,
    각각의 언-실드된 패키지는 싱귤레이팅된 언-실드된 패키지인, 방법.
  40. 제38항에 있어서,
    상기 프로세싱 동작은 상기 패키지의 상기 상부 표면 및 측벽들에 등각(conformal) 실딩 층의 도포를 포함하는, 방법.
  41. 제40항에 있어서,
    상기 등각 실딩 층은 스퍼터링 동작에 의해 도포되는, 방법.
  42. 제40항에 있어서,
    상기 플레이트로부터 상기 등각 실딩 층을 갖는 각각의 패키지를 제거하는 단계를 더 포함하는, 방법.
  43. 패키징된 모듈들의 배치 프로세싱을 위한 시스템으로서,
    복수의 개구들을 정의하는 제1 측면을 갖는 플레이트, 및 접착층이 상기 플레이트의 상기 개구들과 실질적으로 매칭하도록 배열된 복수의 개구들을 정의하도록 상기 플레이트의 상기 제1 측면상에 구현된 상기 접착층을 포함하는 캐리어 어셈블리를 준비하거나 제공하도록 구성된 제1 서브-시스템; 및
    상기 패키지가 상기 플레이트의 각각의 개구 위에 위치되어, 상기 접착층이 상기 패키지의 밑면 주변부와 상기 플레이트의 상기 제1 측면의 상기 개구 주위의 주변부 사이에 접착 결합을 제공하도록 복수의 패키지들을 처리하도록 구성된 제2 서브-시스템
    을 포함하는, 시스템.
  44. 제43항에 있어서,
    상기 플레이트의 상기 제1 측면의 각각의 개구들 위에 유지된 상기 복수의 패키지들상에 상기 플레이트의 상기 제1 측면으로부터 프로세싱 동작을 수행하도록 구성된 제3 서브-시스템을 더 포함하는, 시스템.
  45. 제44항에 있어서,
    상기 패키지와 상기 플레이트의 상기 제1 측면 사이의 상기 접착 결합은 상기 프로세싱 동작 동안 각각의 패키지의 전체 밑면이 노출로부터 보호되는 것을 실질적으로 초래하는, 시스템.
  46. 제45항에 있어서,
    상기 패키지와 상기 플레이트의 상기 제1 측면 사이의 상기 접착 결합은 상기 프로세싱 동작 동안 각각의 패키지의 전체 상부 표면 및 측벽들이 노출에 개방되는 것을 실질적으로 초래하는, 시스템.
  47. 제46항에 있어서,
    각각의 패키지는 무선-주파수 기능을 제공하도록 구성되고 그 밑면상에 볼 그리드 어레이를 갖는 언-실드된 패키지이고, 상기 볼 그리드 어레이는 상기 패키지에 대응하는 상기 플레이트의 상기 개구에 의해 수용되는, 시스템.
  48. 제47항에 있어서,
    상기 제3 서브-시스템은 등각 실딩 층을 상기 패키지의 상기 상부 표면 및 측벽들에 도포하도록 구성된 스퍼터 퇴적 장치를 포함하는, 시스템.
KR1020187012340A 2015-09-30 2016-09-30 실드된 모듈들의 제조에 관한 디바이스들 및 방법들 KR102647496B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562235437P 2015-09-30 2015-09-30
US62/235,437 2015-09-30
PCT/US2016/054652 WO2017059189A1 (en) 2015-09-30 2016-09-30 Devices and methods related to fabrication of shielded modules

Publications (2)

Publication Number Publication Date
KR20180063887A true KR20180063887A (ko) 2018-06-12
KR102647496B1 KR102647496B1 (ko) 2024-03-15

Family

ID=58427974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187012340A KR102647496B1 (ko) 2015-09-30 2016-09-30 실드된 모듈들의 제조에 관한 디바이스들 및 방법들

Country Status (6)

Country Link
US (3) US10192785B2 (ko)
KR (1) KR102647496B1 (ko)
CN (1) CN108292647B (ko)
HK (1) HK1253218A1 (ko)
TW (1) TWI720028B (ko)
WO (1) WO2017059189A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463474A (zh) * 2014-05-12 2017-02-22 天工方案公司 用于处理单片化射频单元的设备和方法
TWI720028B (zh) * 2015-09-30 2021-03-01 美商西凱渥資訊處理科技公司 關於屏蔽模組之製造的裝置及方法
SG10201509996UA (en) * 2015-12-04 2017-07-28 Rokko Systems Pte Ltd Improved substrate processing and apparatus
JP2017200183A (ja) 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
WO2018045570A1 (zh) * 2016-09-09 2018-03-15 华为技术有限公司 一种封装方法、封装装置及终端
KR20190067839A (ko) * 2016-10-04 2019-06-17 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조를 갖는 양면 라디오-주파수 패키지
TWI712104B (zh) 2020-01-10 2020-12-01 力成科技股份有限公司 晶片固定裝置
CN113903831B (zh) * 2021-09-29 2023-07-25 德鸿半导体设备(浙江)有限公司 基片处理装置及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261292A (ja) * 1998-03-11 1999-09-24 Matsushita Electric Ind Co Ltd Ｉｃチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体
KR20130041427A (ko) * 2011-10-17 2013-04-25 디테크 테크놀로지 주식회사 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632871A (en) * 1984-02-16 1986-12-30 Varian Associates, Inc. Anodic bonding method and apparatus for X-ray masks
JPH08186191A (ja) 1994-12-28 1996-07-16 Matsushita Electric Works Ltd チップキャリア
JPH0992602A (ja) * 1995-09-26 1997-04-04 Canon Inc マスク構造体及びその製造方法
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
JP2002198635A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 配線板及びその製造方法
US20030034557A1 (en) 2001-08-16 2003-02-20 Gupta Prem Swarup Chip carrier for a semiconductor chip module
US6521479B1 (en) * 2001-12-28 2003-02-18 Texas Instruments Incorporated Repackaging semiconductor IC devices for failure analysis
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
JP4547377B2 (ja) 2004-05-11 2010-09-22 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
TWI326475B (en) 2007-03-03 2010-06-21 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor device and carrier applied therein
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
JP5565068B2 (ja) * 2010-04-22 2014-08-06 セイコーエプソン株式会社 電気泳動表示装置及び電子機器
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US20120037935A1 (en) * 2010-08-13 2012-02-16 Wen-Kun Yang Substrate Structure of LED (light emitting diode) Packaging and Method of the same
TWI452665B (zh) 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
DE102012205230A1 (de) * 2012-03-30 2013-10-02 Sennheiser Electronic Gmbh & Co. Kg Mikrofon mit einer Mikrofonkapsel, dynamischer Schallgeber für Kopfhörer, Ohrhörer oder Headsets und Verfahren zum Herstellen einer Mikrofonkapsel oder eines Schallgebers
JP5874546B2 (ja) * 2012-06-21 2016-03-02 富士通株式会社 半導体装置の実装構造
CN106463474A (zh) * 2014-05-12 2017-02-22 天工方案公司 用于处理单片化射频单元的设备和方法
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
US10354958B2 (en) * 2014-10-01 2019-07-16 Nxp Usa, Inc. Through package circuit in fan-out wafer level package
US20160111375A1 (en) * 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
TWI720028B (zh) * 2015-09-30 2021-03-01 美商西凱渥資訊處理科技公司 關於屏蔽模組之製造的裝置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261292A (ja) * 1998-03-11 1999-09-24 Matsushita Electric Ind Co Ltd Ｉｃチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体
KR20130041427A (ko) * 2011-10-17 2013-04-25 디테크 테크놀로지 주식회사 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법

Also Published As

Publication number Publication date
US20170117184A1 (en) 2017-04-27
US20190214300A1 (en) 2019-07-11
TW201724292A (zh) 2017-07-01
TWI720028B (zh) 2021-03-01
WO2017059189A1 (en) 2017-04-06
US10192785B2 (en) 2019-01-29
HK1253218A1 (zh) 2019-06-14
US20230420301A1 (en) 2023-12-28
CN108292647A (zh) 2018-07-17
KR102647496B1 (ko) 2024-03-15
CN108292647B (zh) 2022-09-30
US11682585B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
KR102647496B1 (ko) 실드된 모듈들의 제조에 관한 디바이스들 및 방법들
US10211181B2 (en) Devices and methods related to singulated radio-frequency devices
KR102566839B1 (ko) 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
US11961805B2 (en) Devices and methods related to dual-sided radio-frequency package with overmold structure
JP6527640B2 (ja) キャリア超薄型基板
US9349694B2 (en) Method of manufacturing a semiconductor device
US20100110656A1 (en) Chip package and manufacturing method thereof
CN108735668B (zh) 半导体封装的制造方法
KR102334782B1 (ko) 반도체 패키지의 제조 방법
US20200075504A1 (en) Systems, devices and methods related to shielded modules
US11387190B2 (en) Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
KR20180042800A (ko) 회로모듈의 제조 방법 및 성막 장치
KR102035145B1 (ko) 패키지 커팅 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant