TWI720028B - 關於屏蔽模組之製造的裝置及方法 - Google Patents

關於屏蔽模組之製造的裝置及方法 Download PDF

Info

Publication number
TWI720028B
TWI720028B TW105131780A TW105131780A TWI720028B TW I720028 B TWI720028 B TW I720028B TW 105131780 A TW105131780 A TW 105131780A TW 105131780 A TW105131780 A TW 105131780A TW I720028 B TWI720028 B TW I720028B
Authority
TW
Taiwan
Prior art keywords
board
package
adhesive layer
carrier assembly
openings
Prior art date
Application number
TW105131780A
Other languages
English (en)
Other versions
TW201724292A (zh
Inventor
劉奕
安東尼 詹姆斯 洛彼安可
麥修 尚 瑞德
阮紅孟
Ｅ 陳霍華
Original Assignee
美商西凱渥資訊處理科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商西凱渥資訊處理科技公司 filed Critical 美商西凱渥資訊處理科技公司
Publication of TW201724292A publication Critical patent/TW201724292A/zh
Application granted granted Critical
Publication of TWI720028B publication Critical patent/TWI720028B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

裝置及方法係關於屏蔽模組之製造。在一些實施例中，可提供一種用於封裝模組之處理之載體總成。該載體總成可包含：一板，其具有界定複數個開口之一第一側；及一黏著層，其實施在該板之該第一側上。該黏著層可界定經配置以實質上匹配該板之該等開口之複數個開口，其中該黏著層之各開口經定尺寸使得該黏著層能夠在一封裝之一底側周長部分與圍繞該板之該第一側之該對應開口之一周長部分之間提供一黏著劑接合。

Description

關於屏蔽模組之製造的裝置及方法
本發明係關於封裝電子模組(諸如屏蔽射頻(RF)模組)之製造。
在射頻(RF)應用中，可在一封裝模組中實施RF電路及相關裝置。此一封裝模組可包含用來抑制或減小與一些或全部此等RF電路相關聯之電磁干擾。
根據數個實施方案，本發明係關於一種用於處理封裝模組之載體總成。該載體總成包含：一板，其具有界定複數個開口之一第一側；及一黏著層，其在該板之該第一側上實施。該黏著層界定經配置以實質上匹配該板之該等開口之複數個開口。該黏著層之各開口經定尺寸使得該黏著層能夠在一封裝之一底側周長部分與圍繞該板之該第一側之該對應開口之一周長部分之間提供一黏著劑接合。 在一些實施例中，該板可包含與該第一側相對之一第二側。該板之各開口可在該第一側與該第二側之間延伸通過該板。 在一些實施例中，該板之各開口及該黏著層之該對應開口可具有類似於該封裝之一覆蓋區形狀之一截面形狀。例如，該封裝之該覆蓋區形狀可包含一矩形。該板之該開口及該黏著層之該開口之各者之該矩形形狀具有各小於與該封裝之該矩形覆蓋區形狀相關聯的一對應長度及一寬度之一長度及一寬度以促進黏著劑接合能力。 在一些實施例中，該板之各開口可經定尺寸以在該封裝與該板之該第一側黏著性地接合時收納及容納該封裝之一底側特徵。該封裝之該底側特徵可包含具有複數個焊球之一球柵陣列。在一些實施例中，該板可具有一選定厚度使得在該封裝與該板之該第一側黏著性地接合時該封裝之該等焊球實質上完全處在該板之該開口內。在一些實施例中，該板可具有一選定厚度使得在該封裝與該板之該第一側黏著性地接合時該封裝之各焊球之一部分延伸超出該板之該第二側。 在一些實施例中，該封裝與該板之該第一側之間的該黏著劑接合可實質上導致在將該封裝固持於該板之該第一側上時保護各封裝之整個底側免於從該板之該第一側暴露。該封裝與該板之該第一側之間的該黏著劑接合可實質上導致各封裝之整個上表面及側壁敞開以從該板之該第一側暴露。 在一些實施例中，各封裝可係經組態以提供射頻功能性之一未屏蔽封裝。在一些實施例中，各未屏蔽封裝可係一單一化未屏蔽封裝。 在一些實施例中，該暴露可包含將沈積材料引入至該封裝之該等上表面及側壁。該沈積材料可包含濺鍍金屬。 在一些實施例中，該板可具有一矩形形狀。在一些實施例中，該板可具有一類晶圓形狀。該類晶圓形狀可經定尺寸以允許在經組態以處理晶圓之一沈積設備中使用該載體總成。 在一些實施例中，該黏著層可包含一雙面膠帶。該雙面膠帶可包含一高溫黏著劑材料，諸如聚矽氧黏著劑材料。該雙面膠帶可基於聚醯亞胺膜。 在一些實施例中，該黏著層之該等開口可係在該板之該第一側上實施之前形成的預切割開口。在一些實施例中，該黏著層之該等開口可係在該板之該第一側上實施之後形成的開口。 在一些教示中，本發明係關於一種用於製備一載體總成以用於封裝模組之處理之方法。該方法包含：提供具有界定複數個開口之一第一側之一板；及在該板之該第一側上實施一黏著層，使得該黏著層界定經配置以實質上匹配該板之該等開口之複數個開口。該黏著層之各開口經定尺寸使得該黏著層能夠在一封裝之一底側周長部分與圍繞該板之該第一側之該對應開口之一周長部分之間提供一黏著劑接合。 在一些實施例中，該板可包含與該第一側相對之一第二側，且該板之各開口可在該第一側與該第二側之間延伸通過該板。提供該板可包含定位該板使得其第一側大致面向上。 在一些實施例中，實施該黏著層可包含將一雙面膠帶附接於該板之該第一側上。實施該黏著層可進一步包含在將該雙面膠帶附接至該板之該第一側之後形成該黏著層之各開口。 在一些實施例中，形成該黏著層之各開口可包含一雷射切割操作。該雷射切割操作可包含從該板之該第二側遞送一雷射束使得該板之該對應開口針對該雷射切割操作提供一遮罩功能性。 在一些實施例中，形成該黏著層之各開口可導致一切口部分與該黏著層分離。形成該黏著層之各開口可包含從該板之該第二側施加一真空使得透過該板之該對應開口移除與該黏著層分離之該切口部分。 根據一些實施方案，本發明係關於一種用於批次處理封裝模組之方法。該方法包含製備或提供一載體總成，該載體總成包含：一板，其具有界定複數個開口之一第一側；及一黏著層，其實施在該板之該第一側上，使得該黏著層界定經配置以實質上匹配該板之該等開口之複數個開口。該方法進一步包含將一封裝放置於該板之各開口上方使得該黏著層在該封裝之一底側周長部分與圍繞該板之該第一側之該開口之一周長部分之間提供一黏著劑接合。該方法進一步包含從該板之該第一側對固持於該板之該第一側之其等各自開口上方的該複數個封裝執行一處理操作。 在一些實施例中，該封裝與該板之該第一側之間的該黏著劑接合可實質上導致在該處理操作期間保護各封裝之整個底側免於暴露。該封裝與該板之該第一側之間的該黏著劑接合可實質上導致各封裝之整個上表面及側壁敞開以在該處理操作期間暴露。 在一些實施例中，各封裝可係經組態以提供射頻功能性且在其底側上具有一球柵陣列之一未屏蔽封裝，由對應於該封裝之該板之該開口容納該球柵陣列。在一些實施例中，各未屏蔽封裝可係一單一化未屏蔽封裝。 在一些實施例中，該處理操作可包含將一保形屏蔽層施加於該封裝之該等上表面及側壁。例如，可藉由一濺鍍操作施加該保形屏蔽層。 在一些實施例中，該方法可進一步包含從該板移除具有該保形屏蔽層之各封裝。 在一些實施方案中，本發明係關於一種用於批次處理封裝模組之系統。該系統包含一第一子系統，其經組態以製備或提供一載體總成，該載體總成包含：一板，其具有界定複數個開口之一第一側；及一黏著層，其實施在該板之該第一側上，使得該黏著層界定經配置以實質上匹配該板之該等開口之複數個開口。該系統進一步包含一第二子系統，其經組態以處置複數個封裝，使得一封裝定位於該板之各開口上方使得該黏著層在該封裝之一底側周長部分與圍繞該板之該第一側之該開口之一周長部分之間提供一黏著劑接合。 在一些實施例中，該系統可進一步包含一第三子系統，其經組態以從該板之該第一側對固持於該板之該第一側之其等各自開口上方的該複數個封裝執行一處理操作。該封裝與該板之該第一側之間的該黏著劑接合可實質上導致在該處理操作期間保護各封裝之整個底側免於暴露。該封裝與該板之該第一側之間的該黏著劑接合可實質上導致各封裝之整個上表面及側壁敞開以在該處理操作期間暴露。 在一些實施例中，各封裝可係經組態以提供射頻功能性且在其底側上具有一球柵陣列之一未屏蔽封裝。可由對應於該封裝之該板之該開口容納該球柵陣列。在一些實施例中，該第三子系統可包含一濺鍍沈積設備，其經組態以將一保形屏蔽層施加於該封裝之該等上表面及側壁。 出於概述本發明之目的，本文中已描述本發明之特定態樣、優點及新穎特徵。應理解，根據本發明之任何特定實施例未必可達成所有此等優點。因此，可以達成或最佳化如本文中教示之一個優點或優點群組而未必達成如可在本文中教示或建議之其他優點之一方式體現或實行本發明。
相關申請案之交叉參考 本申請案主張2015年9月30日申請之標題為DEVICES AND METHODS RELATED TO SHIELDED BALL GRID ARRAY PACKAGES之美國臨時申請案第62/235,437號之優先權，該案之揭示內容之全文以引用的方式明確地併入本文中。 本文中提供之標題(若有)僅為了方便起見且未必影響本發明之範疇或意義。 在涉及封裝模組(諸如射頻(RF)模組)之製造之諸多製造應用中，需要或期望對單一化單元執行至少一些程序步驟。本文中更詳細地描述關於對單一化單元之此等程序步驟之各個實例。儘管本文中在RF模組之內容脈絡中描述各個實例，但將理解，本發明之一或多個特徵亦可經實施用於處理其他類型之封裝電子模組。 在一些實施例中，可藉由具有如本文中描述之一或多個特徵之一框架載體促進涉及單一化單元之一些或全部前述程序步驟。亦如本文中描述，此一框架載體及相關技術可允許例如以所要精確度大量處理單一化單元。 圖1展示一框架載體100之一實例。出於本文中之描述之目的，將理解，此一框架載體可包含一第一側，個別單元(例如，單一化單元)可透過第一側引入至框架載體100及從框架載體100移除。框架載體之第二側可係與第一側相對之側。例如，若利用框架載體100使得個別單元在框架載體之上側引入至框架載體100及從框架載體100移除，則框架載體之上側可係其第一側，且底側可係其第二側。類似地，若利用框架載體100使得個別單元在框架載體之底側引入至框架載體100及從框架載體100移除，則框架載體之底側可係其第一側，且上側可係其第二側。亦可利用框架載體之其他定向。因此，儘管在一框架載體之一特定側上引入及移除個別單元之內容脈絡中描述各個實例，但將理解，亦可在其他操作定向中實施本發明之一或多個特徵。 在圖1之實例中，框架載體100被展示為包含具有孔隙102之一陣列之一板104。此等孔隙之各者可經定尺寸以收納一個別單元，使得複數個此等個別單元可配置成一陣列用於進一步處理。 圖2展示在一些應用中，一黏著片(諸如一膠帶110)可提供於板104之底側上，使得膠帶110之一黏著側接合板104且孔隙102暴露黏著側之對應部分。因此，從板之上側定位於一對應孔隙102中之一個別單元112可藉由膠帶110暫時固持於適當位置中。 在一些實施例中且參考圖1及圖2，一框架載體100可包含用來促進與一個別單元陣列之前述操作之一或多個特徵。例如，框架載體100之板104可界定經組態以提供編索引及/或對準功能性之一或多個特徵106。可例如在個別單元之裝載及卸載以及放置於孔隙102中之個別單元之處理期間利用此等特徵。在另一實例中，框架載體100之板104可包含沿一或多個邊緣之一或多個膠帶移除凹口108。可利用此等特徵來促進膠帶移除程序。 可在美國專利申請公開案第2015/0325548號中發現關於圖1及圖2之框架載體100之額外細節及實例，該案之揭示內容之全文以引用方式明確地併入本文中。 在一些實施方案中，可利用圖1及圖2之框架載體100來處理一個別單元陣列，諸如具有一球柵陣列(BGA)之未屏蔽雙面封裝。圖3A至圖3D展示可經實施以使用一框架載體100處理此等個別單元(被指示為120)之一例示性程序之各種狀態。參考圖3A，複數個未屏蔽雙面封裝120可部分定位(箭頭122)於其等各自孔隙102 (其等界定於一板104中)中且藉由一膠帶110暫時固持於適當位置中。 參考圖3B，未屏蔽雙面封裝120被展示為部分定位於其等各自孔隙102中。各孔隙102被展示為具有橫向尺寸以允許對應未屏蔽雙面封裝120之焊球126大致在孔隙102內，但使封裝基板之底側周邊接合板104之上表面。封裝基板之底側與板104之間的此一接合被指示為124。 在一些實施例中，板104之厚度可經選擇使得在如圖3B中展示般定位未屏蔽雙面封裝120時，焊球126之底部表面接合膠帶110。焊球126與膠帶110之間的此一接合被指示為128。 一旦以此一方式配置個別未屏蔽雙面封裝120，便可以如同單元呈一面板格式之方式執行一些或全部後續步驟。此等步驟可包含將一保形屏蔽層形成於各未屏蔽雙面封裝120之上表面及側壁(130)上。更特定言之，未屏蔽雙面封裝120相對於板104之位置允許實質上完全暴露側壁130用於藉由諸如濺鍍沈積之技術之金屬沈積。如圖3B中進一步展示，板104之孔隙102可經配置使得定位於孔隙102中之未屏蔽雙面封裝120充分隔開以促進側壁130上之金屬之有效濺鍍沈積。 圖3C展示其中已形成一保形導電層140之一製造狀態。此一保形導電層(140)被展示為覆蓋各雙面封裝之上表面及側壁(130)。保形導電層140之側壁部分進一步被展示為與導電特徵132 (其等繼而連接至一接地平面(未展示))電接觸以藉此形成用於雙面封裝之一RF屏蔽。 在其中利用濺鍍沈積之應用中，導電層140亦可形成於板104之暴露表面上(例如，於雙面封裝之間)。可利用各種技術，以避免或限制板104上之此一層之堆積。例如，具有用於孔隙102之適當切口之一犧牲膜可提供於板104之收納表面上。一旦足量金屬已沈積於膜上，可捨棄膜，且可使用一新膜。在另一實例中，可週期性地或根據需要移除板304之收納表面上之金屬層之堆積。 圖3D展示其中從框架載體移除(箭頭142)屏蔽雙面封裝150之一製造狀態。此等屏蔽雙面封裝接著可照原來的樣子加以利用或經歷額外步驟，諸如測試。 圖4A至圖4D展示可經實施以處理個別單元(諸如未屏蔽雙面封裝120)之另一例示性程序之各種狀態。參考圖4A，一製造狀態可包含複數個未屏蔽雙面封裝120定位(箭頭166)於一黏著層162上方。黏著層162之實例可包含膠層、漿料層、環氧樹脂(epoxy/epoxy resin)層等。黏著層162可沈積於一載體總成160之一表面164上方。 參考圖4B，一製造狀態可包含未屏蔽雙面封裝120經定位使得焊球126接合(例如，接觸)表面164。在一些實施例中，黏著層162之厚度可經選擇使得在如圖4B中展示般定位未屏蔽雙面封裝120時，焊球126之底部表面接合表面164。焊球126與表面164之間的此一接合被指示為168。如圖4B中展示，封裝基板之底側周邊可接合黏著層162 (例如，可接觸黏著層162)。封裝基板之底側與黏著層162之間的此一接合被指示為124。 一旦以此一方式配置個別未屏蔽雙面封裝120，便可以如同單元呈一面板格式之方式執行一些或全部後續步驟。此等步驟可包含將一保形屏蔽層形成於各未屏蔽雙面封裝120之上表面及側壁(130)上。更特定言之且如本文中描述，未屏蔽雙面封裝120相對於載體總成160之位置允許實質上完全暴露側壁130用於藉由諸如濺鍍沈積之技術之金屬沈積。如圖4B中進一步展示，未屏蔽雙面封裝120可經配置使得定位於其中之未屏蔽雙面封裝120充分隔開以促進側壁130上之金屬之有效濺鍍沈積。 圖4C展示其中已形成一保形導電層140之一製造狀態。此一保形導電層(140)被展示為覆蓋各雙面封裝之上表面及側壁(130)。保形導電層140之側壁部分進一步被展示為與導電特徵132 (其等繼而連接至一接地平面(未展示))電接觸以藉此形成用於雙面封裝之一RF屏蔽。 圖4D展示其中從載體總成移除(箭頭170)屏蔽雙面封裝150之一製造狀態。此等屏蔽雙面封裝接著可照原來的樣子加以利用或經歷額外步驟，諸如測試。 如圖4D中展示，在從黏著層162移除屏蔽雙面封裝150之後，壓痕172可存在於黏著層162中(例如，半圓形壓痕及/或矩形壓痕)。壓痕172可由焊球126、屏蔽雙面封裝150之底側及/或安裝於屏蔽雙面封裝150之底側上之(若干)組件形成、引起及/或產生。在一些情境中，在移除屏蔽雙面封裝150時，黏著層162之部分可保持附接(例如，可黏著)至屏蔽雙面封裝150。可在一隨後程序中移除黏著層162中保持附接至屏蔽雙面封裝150之部分。例如，可在一清洗程序中移除黏著層162中保持附接至屏蔽雙面封裝150之部分。 圖5展示在一些實施例中，一載體總成200可包含具有複數個開口202之一板204及實施在板204之一第一側上之一黏著層206。出於描述之目的，板204之第一側被描繪為板204之上側。然而，將理解，亦可在板之第一側被定向在不同方向上時實施本發明之一或多個特徵。 在一些實施例中，黏著層206可經圖案化以大致匹配板204之開口202。例如，黏著層206通常可覆蓋板204中包圍各開口202之區域。此一開口可經定尺寸以支撐一封裝之一周長部分，同時允許封裝之一內下部分延伸至開口中。因此，黏著層206可在界定對應開口202之一些或全部板的邊緣部分處將封裝之周長部分固定至板204。 在一些實施例中，黏著層206可包含例如一雙面膠帶、一膠層等。在一些實施例中，板204可類似於一框架載體，諸如參考圖3A至圖3D描述之實例。如本文中描述，在板204之收納側(第一側)上具有圖案化黏著層206可提供數個有利特徵。本文中更詳細地描述此等有利特徵之實例。 使用此圖案化黏著層可允許將一封裝陣列固定至載體總成200。雖然本文中在封裝係具有一球柵陣列(BGA)之雙面封裝之內容脈絡中描述各個實例，但將理解，其他類型之封裝之處理可受益於載體總成200之使用。 圖6至圖8展示可使用具有如本文中描述之一或多個特徵之一載體總成(諸如圖5之載體總成200)處理的封裝之非限制性實例。圖6展示在一些應用中，可安裝至圖5之一載體總成200之一封裝(諸如一未屏蔽封裝120)未必需要在其底側上具有任何特徵或結構。此一封裝可具有一橫向尺寸d2，且載體總成200之對應開口可經定尺寸以提供對封裝120之一些或全部周長部分208之支撐。在以此一方式支撐於載體總成200上時，封裝120之實質上全部高度d3可暴露於載體總成上方。 圖7展示在一些應用中，可安裝至圖5之一載體總成200之一封裝(諸如一未屏蔽封裝120)可包含一主要結構210及其底側上之一或多個特徵及/或結構(共同被指示為212)。此一封裝可具有一橫向尺寸d4，且載體總成200之對應開口可經定尺寸以提供對封裝120之一些或全部周長部分208之支撐。在以此一方式支撐於載體總成200上時，封裝120 (具有d7之一總高度)之實質上全部高度d5可暴露於載體總成上方，且底側特徵/結構212 (具有d6之一總高度)可定位於開口內。如本文中描述，此一底側特徵/結構212在開口內可保護其免於(若干)程序步驟(諸如形成一保形屏蔽層)之影響。 圖8展示具有一球柵陣列(BGA)之一未屏蔽雙面封裝120之一實例。在一些實施例中，此一雙面封裝可係圖7之例示性封裝120之一更特定實例或一變動。因此，焊球126可被視為圖7之底側特徵/結構212之部件。 在本文中描述之各個實例中，雙面封裝之BGA可提供安裝/連接功能性。將理解，其他類型之安裝/連接結構亦可用於雙面封裝，且此等封裝之處理亦可受益於具有如本文中描述之一或多個特徵之一載體總成之使用。 在圖8之實例中，未屏蔽雙面封裝120被展示為具有d8之一橫向尺寸及d11之一總高度。總高度d11可包含大致與一未屏蔽封裝相關聯之d9之一高度，該未屏蔽封裝具有一封裝基板220 (例如，一層壓基板或一陶瓷基板)及一包覆模製結構224。總高度d11亦可包含與焊球126相關聯之一高度d10。 在圖8之實例中，可在由封裝基板220之底側及焊球126界定的一底側空間內實施一底側安裝部件，諸如一晶粒224。封裝基板220被展示為包含具有暴露於封裝基板220之一或多個側壁上之部分的導電特徵132。導電特徵132可電連接至與封裝基板220相關聯之一接地平面。因此，在將一導電屏蔽層施加於此等側壁(連同包覆模製結構224之側壁及上表面)時，導電特徵132可在導電屏蔽層與接地平面之間提供一電連接。 在圖8之實例中，一或多個組件(共同被指示為222)可安裝於封裝基板220之上側上。此(等)組件可包含例如具有一積體電路之一半導體晶粒、一表面安裝技術(SMT)裝置、一濾波器及/或一基於濾波器之裝置。可在美國專利申請公開案第2016/0099192號中發現關於雙面封裝120之額外細節及實例，該案之揭示內容之全文以引用方式明確地併入本文中。 圖8展示一未屏蔽雙面封裝120可具有配置於其底側上之焊球126以便沿一些或全部其周長產生一可安裝區域。此一可安裝區域可係例如具有d12之一寬度之一周長條帶。如本文中描述，此一可安裝區域可用來將未屏蔽雙面封裝120安裝於具有如本文中描述之一或多個特徵之一載體總成上。 圖9A展示安裝於一載體總成200之黏著側上之複數個未屏蔽雙面封裝120之一側視圖。圖9B展示相同於圖9A中之配置之一平面視圖。各未屏蔽雙面封裝120可係例如圖8之雙面封裝。載體總成200可係例如圖5之載體總成200。 參考圖9A及圖9B，各雙面封裝120被展示為經安裝使得一些或全部其周長可安裝區域圍繞開口202接合黏著層206之對應部分。在圖9B之平面視圖中，雙面封裝120與黏著層206之間的此一黏著劑接合被展示為實質上完全圍繞對應開口202延伸。將理解，在一些實施例中，此一黏著劑接合未必需要完全圍繞一給定開口延伸。例如，可存在無用於開口之一給定側之黏著層之一或多個間隙。在另一實例中，開口之一或多個側可或可不具有一黏著層。 在圖9A中展示之實例中，板204被展示為具有大於與各焊球126從封裝基板之底側延伸相關聯的總垂直尺寸之一厚度。因此，焊球126以及底側組件124可保持實質上在由開口202以及與載體總成200之上側及底側相關聯的上平面及下平面界定的一空間內。 圖10A至圖10C展示載體總成200經組態以接合雙面封裝120之底側周長部分可允許一板204具有不同厚度而不影響此等封裝如何安裝於載體總成200上。例如，圖10A展示在一些實施例中，一載體總成200之一板204可相對薄(厚度t1)。因此，安裝於載體總成200上之雙面封裝120之焊球126可使其等下部分延伸超出板204之下平面。較佳地，此一薄板可足夠剛性以支撐雙面封裝120。假定如此，則應注意，板204之薄度通常不影響安裝組態，此係因為黏著劑接合出現於載體總成200之上表面處。 圖10B展示在一些實施例中，一載體總成200之一板204可具有一厚度(t2)，使得在雙面封裝120安裝於載體總成200上時，焊球126之下部分處於類似於板204之下平面之一位準。此一組態可允許例如使用經設計用於圖3A至圖3D之實例之一框架載體。又，應注意，板204之薄度或厚度通常不影響安裝組態，此係因為黏著劑接合出現於載體總成200之上表面處。 圖10C展示在一些實施例中，一載體總成200之一板204可具有一厚度(t3)，使得在雙面封裝120安裝於載體總成200上時，焊球126之下部分處於高於板204之下平面之一位準。此一組態可允許例如焊球126實質上保持於由對應開口以及載體總成200之上平面及下平面界定的空間內。 在一些實施例中，一給定黏著層206之厚度可遠小於對應板204之厚度。在此一組態中，載體總成200之總厚度可主要取決於板204之厚度。然而，將理解，黏著層206自身之厚度可具有不同值以提供載體總成200之不同總厚度。 圖11A至圖11C展示具有如本文中描述之一或多個特徵之一載體總成200可有利地提供在安裝於載體總成200上之一雙面封裝120之橫向位置中容限。圖11A展示其中一雙面封裝120安裝於一載體總成200上以便大致相對於對應開口居中之一實例。因此，開口之兩側上之黏著劑接合區域230可具有近似相同橫向尺寸。 圖11B展示在一些處理情境中，一雙面封裝120可安裝於一載體總成200上以便偏心。此一偏心定位可起因於例如取放準確度之變動。在圖11B中展示之實例中，雙面封裝120之偏心位置導致雙面封裝120從中心位置偏移至左側。甚至在此一向左偏移之情況下，雙面封裝120之左側及右側之各者可具有一足夠黏著劑接合區域230用於正確安裝及(若干)後續處理步驟。 在圖11A及圖11B之實例中，假定黏著層206之圖案化開口實質上匹配板204之對應開口。圖11C展示在一些處理情境中，在黏著層206及板204之開口當中存在變動。例如，一黏著層206被展示為實施在一板204上使得黏著層206之開口相對於板204之開口橫向偏移(例如，至右側)。圖11C進一步展示甚至在黏著層206與板204之間的此一未對準之情況下，一雙面封裝120仍可安裝於載體總成200上以便針對雙面封裝120之左側及右側之各者產生一足夠黏著劑接合區域230。 在圖11A至圖11C之實例中，假定黏著層206之開口經定尺寸近似相同於板204之開口。在圖12A及圖12B中描繪黏著層206與板204之間的此等組態。更特定言之，在圖12A之實例中，黏著層206之開口被展示為經定尺寸實質上相同於板204之開口之尺寸，且兩個開口被展示為其等橫向位置實質上匹配。在圖12B之實例中，黏著層206之開口亦被展示為亦經定尺寸實質上相同於板204之開口之尺寸；然而，黏著層206之開口被展示為相對於板204之開口橫向偏移(例如，至右側)。 圖12C及圖12D展示在黏著層206之一開口與板204之一開口之間存在其他類型之失配。例如，圖12C展示黏著層206之一開口大致可小於板204之對應開口。因此，可在板204之開口之一或多個邊緣處存在黏著層206之一懸垂物。 例如，在圖12C中描繪之實例中，黏著層206之開口大致相對於板204之開口居中，其類似於圖12A之居中實例。類似於圖12B之偏心實例，黏著層206之開口可相對於板204之開口橫向偏移。在此一偏心情境中，可在板204之開口之左側及右側兩者上存在黏著層206之一懸垂物(其中一個懸垂物長於另一懸垂物)，在板204之開口之一個側上存在黏著層206之一懸垂物且在板204之開口之相對側上存在黏著層206及板204之邊緣之大致匹配，或在板204之開口之一個側上存在黏著層206之一懸垂物且在板204之開口之相對側上存在黏著層206之開口之一回縮邊緣。 在另一實例中，圖12D展示黏著層206之一開口大致可大於板204之對應開口。因此，板204之開口之一或多個周長部分在其上可不具有一黏著層。 在圖12D中描繪之實例中，黏著層206之開口相對於板204之開口大致居中(其類似於圖12A之居中實例)，使得板204之開口之左側及右側兩者具有回縮黏著層邊緣。類似於圖12B之偏心實例，黏著層206之開口可相對於板204之開口橫向偏移。在此一偏心情境中，可在板204之開口之兩側上存在黏著層邊緣之不同量之回縮，或板204之開口之僅一個側可具有黏著層206之一回縮邊緣。在後一情況下，板204之開口之另一側可具有大致匹配板204之開口之邊緣之黏著層206之開口之對應邊緣，或形成超出板204之開口之邊緣之一懸垂物。 如本文中描述，在諸如雙面封裝之裝置安裝於一載體總成上時，可容忍載體總成之變動，諸如圖12A至圖12D之實例。 圖13至圖20展示可如何製造或製備具有如本文中描述之一或多個特徵之一載體總成200以供使用之各個實例。例如，圖13A及圖13B展示可藉由將一預切割黏著層206 (例如，一預切割雙面膠帶)對準並附接於具有對應開口之一板204之一第一側上來組裝一載體總成200。更特定言之，圖13A描繪將預切割黏著層206引入(箭頭240)至板204之第一側上。圖13B展示將黏著層206附接至板204之第一側以便產生載體總成200。 在一些實施例中，預切割膠帶206可例如在其上側(例如，載體總成200之上側，如圖13B中展示)上包含一可移除襯層。此一襯層可經組態以保護膠帶206之黏著表面直至載體總成200製備好收納裝置(例如，未屏蔽雙面封裝)。 在另一實例中，圖14A至圖14D展示可藉由在將一黏著層附接至一板之一第一側之後於該黏著層上形成開口來製造或製備一載體總成200以供使用。更特定言之，圖14A展示將一固體黏著層206引入(箭頭242)至具有複數個開口之一板204之一第一側上。圖14B展示將固體黏著層206附接至板204之第一側以便產生一部分完整載體總成。應注意，由於在此階段固體黏著層206中不存在開口，故黏著層206與板204之間的對準可不如圖13A及圖13B之實例中般重要。 圖14C展示固體黏著層206之部分246經移除(箭頭244)以便產生黏著層206中對應於板204之開口之開口。圖14D展示黏著層之部分(圖14C中之246)經移除以便產生在板204之第一側上具有黏著層206之載體總成200。 在一些實施例中，圖14A及圖14B之固體黏著層206可例如在其上側(部分完整載體總成之上側，如圖14B中展示)上包含一可移除襯層。此一襯層可在移除部分246之後保留於固體黏著層之剩餘部分上。此一襯層可經組態以保護膠帶固體黏著層之黏著表面直至載體總成200製備好收納裝置(例如，未屏蔽雙面封裝)。 在圖14A至圖14D之實例中，將理解，可以數種方式達成從固體黏著層206移除部分246，包含例如機械切割、機械穿孔、雷射切割等。圖15A至圖15D展示其中可利用雷射切割來移除安裝於具有複數個開口之一板之一第一側上之一固體黏著層之部分之一實例。出於描述之目的，將假定固體黏著層及板之此一總成可類似於圖14B之部分完整總成。 圖15A展示其中沿板204之一開口之一第一邊緣施加一雷射束250以便導致在固體黏著層206中沿相同第一邊緣進行一切割之一例示性階段。在一些實施例中，可從與具有黏著層206之第一側相對之板204之第二側(例如，底側，如圖15A中展示)施加此一雷射束。在此一組態中，可由板204之開口之第一邊緣(例如，藉由遮罩入射於開口外部之雷射束250之一部分)界定入射於黏著層206之底側上之雷射光束250之一部分252。因此，即使利用一相對寬雷射束，黏著層206中之所得切割可實質上匹配第一邊緣。此等雷射切割可沿板204之開口之其他部分進行以便產生實質上匹配開口之橫向輪廓(例如，一矩形)之一切割圖案。 在圖15A之實例中，其中進行雷射切割之一區域被指示為254。本文中參考圖16A至圖16C描述關於此一區域之額外細節。 圖15B展示其中沿相同於圖15A中之板204之開口之一第二邊緣施加雷射束250之一例示性階段。 圖15C展示其中已針對板204之第一開口完成黏著層206之部分之雷射切割且針對板204之第二開口重複黏著層之部分之雷射切割的一例示性階段。圖15C進一步展示由第一雷射切割留下之一部分246可自黏著層206脫離且予以移除。 圖15D展示其中已針對板204之複數個開口完成黏著層206之部分之雷射切割之一例示性階段。完成切割部分之剩餘部分被描繪為已被移除或在移除程序中。可重複此等雷射切割直至所有開口可形成於黏著層206上。 在一些實施例中，黏著層206中對應於板204之開口之前述雷射切割可導致剩餘部分246實質上自黏著層206脫離以可藉由施加一或多個力而移除。例如，在如圖15A至圖15D中展示般配置時，完全脫離剩餘部分可歸因於重力而下落通過板204之對應開口。在另一實例中，施加真空可導致藉由真空之一吸力移除剩餘部分246。在此一組態中，未必需要透過板之底側進行移除。將明白，可利用一或多個其他移除力來移除剩餘部分246。 圖15A至圖15D展示在一些實施例中，板204可近似水平定位使得黏著層206在其上側上。雷射束250可從板204之底側施加以受益於由板自身提供之前述遮罩功能。在此一定向中，起因於雷射切割之剩餘部分246可下落通過板204之開口(若實質上空且以其他方式暢通)。在一些實施例中，可將真空施加於板204之底側上以協助剩餘部分246之此移除(被描繪為箭頭256)。 圖16A至圖16C展示被指示為圖15A中之254之部分之放大視圖。圖16A展示可以實質上法向於板204之平面之一入射角施加雷射束250。在此一組態中，板204之開口之一下邊緣(260)可提供遮罩功能性；且假定板204之開口之壁實質上與雷射束軸平行，遮蔽效應極少或並非起因於遮罩特徵260。因此，由遮罩雷射252切出之黏著層206中之所得開口可準確地匹配板204之開口。 圖16B及圖16C展示在一些情境中，雷射束250可不具有一法線入射定向。例如，圖16B展示雷射束250可在沿板204之開口之左側切割時傾斜至左側。在此一情境中，板204之開口之一上邊緣(260)可提供遮罩功能性。由於遮罩特徵260接近於黏著層206，故針對圖16B之左側切割，遮蔽效應極少或並非起因於左傾斜雷射束250。 在另一實例中，圖16C展示雷射束250可在沿板204之開口之左側切割時傾斜至右側。在此一情境中，板204之開口之一下邊緣(260)可提供遮罩功能性。由於遮罩特徵260更遠離黏著層206 (當與圖16B之實例相比時)，故針對圖16C之左側切割，遮蔽效應可起因於右傾斜雷射束250。 假定雷射束定向保持於圖16B及圖16C之各實例中，板204之所展示開口之所得切割可在開口之一個側上產生一大致匹配邊緣(在黏著層與板之間)，且在開口之另一側上產生黏著層之一懸垂物。如本文中描述，可藉由所得載體總成容忍黏著層206及板204之開口之此等變動。 圖17A及圖17B展示在一些實施例中，如本文中描述之在一黏著層206中進行之一雷射切割可導致遵循一板之開口之橫向形狀(例如，一矩形形狀開口)的一大致連續且完整切割268。可以數種方式實施此一連續切割，包含例如圍繞開口之單個切割圖案266 (在圖17A中)或複數個切割圖案。圖17B展示黏著層206中起因於此一連續切割之所得開口270。 圖18及圖19展示在一些實施例中，在黏著層206中進行之雷射切割未必需要係如圖17A及圖17B之實例中之連續且完整切割。可存在其中期望一切割圖案內部之一部分272在雷射切割操作完成之後不立即掉落之應用。 圖18展示其中一切割圖案包含沿矩形之各邊緣之一連續切割274之一實例，在角隅處具有未切割部分276。此一例示性切割圖案可使黏著層206之內部分(272)及外部分(270)保持部分附接。 圖19展示其中一切割圖案包含沿矩形之各邊緣由未切割部分276之一或多者中斷之複數個連續切割274之一實例。此一例示性切割圖案亦可使黏著層206之內部分(272)及外部分(270)保持部分附接。 圖20A展示起因於參考圖18及圖19描述之部分切割圖案實例之一部分完整總成之一側視圖。在圖20A中，黏著層206中之未切割部分被描繪為276。因此，各內部分272 (相對於對應切割圖案)被展示為部分地附接至黏著層206。 圖20B展示其中從黏著層206移除(箭頭278)內部分272之一實例。由於內部分部分地附接至黏著層206，故可藉由一移除力之相對輕施加達成此一移除。此一移除力可包含例如機械穿孔、真空、氣壓或其任何組合。 圖20C展示在移除內部分272之後具有如本文中描述之一或多個特徵之一所得載體總成200。 如本文中描述，一載體總成200中利用之一黏著層可係一雙面膠帶。在一些實施例中，此一膠帶可係例如基於聚醯亞胺膜之一雙面膠帶，其在膜之兩側上塗佈有高溫聚矽氧黏著劑。在裝置(例如，雙面封裝)安裝於載體總成200上之情況下，此一高溫性質可允許在一或多個程序(例如，保形屏蔽層之沈積)期間維持黏著性質。此一黏著劑材料可經組態以亦允許在一或多個程序完成之後移除裝置。 在一些實施例中，可使用如本文中描述之一雷射切割前述例示性黏著層。此一雷射可經組態以有效地燒穿黏著層，諸如基於聚醯亞胺膜之膠帶。在一些實施例中，可由受例如一處理器控制之一致動系統促進如本文中描述之雷射切割。將理解，可使用單個雷射或複數個雷射達成如本文中描述之雷射切割實例。 在一些實施例中，一載體總成200中利用之一板可係例如一金屬板或具有可處置至如本文中描述之一切割雷射之重複暴露之組合物之一板。在一些實施例中，此一板可呈一矩形形狀面板格式。在一些實施例中，此一板亦可具有除矩形形狀外之形狀。 圖21及圖22展示其中一板204可具有類似於一晶圓形狀之一形狀之實例。在一些應用中，此一板形狀可允許板204用作一框架載體100，且因此在處理經設計以處理晶圓之設備(諸如一沈積設備(例如，濺鍍沈積設備))中用作一載體總成。可在美國專利申請公開案第2015/0325548號中發現關於此等晶圓形框架載體之額外細節及實例。 在圖21之實例中，框架載體100被展示為包含界定如本文中描述之開口202之一陣列之一晶圓形板204。在一些實施例中，板204亦可包含經組態以促進可提供於板204之上側上的一膠帶(未展示)之更容易移除之一或多個膠帶移除特徵，諸如凹口108。在一些實施例中，此一膠帶可具有類似於圖13A及圖13B之實例之預切割開口，或作為一固體膠帶開始且具有類似於圖14A至圖14D之實例而形成之開口。在一些實施例中，板204亦可包含一或多個編索引及/或對準特徵。在一些實施例中，可利用一些或全部膠帶移除特徵以提供此等編索引及/或對準功能性。 在圖21之實例中，開口202被描繪為貫穿板204之整個區域配置。在一些沈積應用中，存在根據例如相對於一中心軸之角度而變化之沈積速率之一分佈。在此一情境中，可期望將開口202定位於一選定環形區域中。 圖22展示其中一選定環形區域203界定複數個開口202用於在一沈積程序(例如，一濺鍍沈積程序)期間容納單一化裝置之一例示性組態。因此，當框架載體100在沈積程序期間圍繞中心軸旋轉時，可以一所要沈積速率及所要均勻度達成保形屏蔽層之形成。 在圖22之實例中，開口202被描繪為存在於環形區域203內。將理解，在相同板204上可存在其他開口，諸如在圖21之實例中。在此一實例中，僅選定孔隙(例如，環形區域中之孔隙)可用於安裝單一化裝置以達成類似功能性。 類似於圖21之實例，圖22之框架載體100可包含界定如本文中描述之開口202之一陣列之一晶圓形板204。在一些實施例中，板204亦可包含經組態以促進可提供於板204之上側上的一膠帶(未展示)之更容易移除之一或多個膠帶移除特徵，諸如凹口108。在一些實施例中，此一膠帶可具有類似於圖13A及圖13B之實例之預切割開口，或作為一固體膠帶開始且具有類似於圖14A至圖14D之實例而形成之開口。在一些實施例中，板204亦可包含一或多個編索引及/或對準特徵。在一些實施例中，可利用一些或全部膠帶移除特徵以提供此等編索引及/或對準功能性。 亦將理解，圖21及圖22中之板204中之開口未必需要配置成一矩形配置，其中孔隙之鄰近側係平行的。在一些實施例中，孔隙可經配置以呈一非矩形配置。例如，此等孔隙可經配置具有圍繞中心軸之圓形對稱。 圖23展示可經實施以利用具有如本文中描述之一或多個特徵之一載體總成形成複數個屏蔽模組之一程序300。圖24A至圖24D展示對應於圖23之程序300之各個階段之實例。 在圖23之方塊302中，可形成或提供在一第一側上具有一圖案化黏著層之一框架載體。在圖24A中，一載體總成200可基於此一框架載體(具有一板204)且可在板204之第一側(例如，上側)上實施圖案化黏著層206。 在圖23之方塊304中，可將複數個未屏蔽封裝定位於框架載體之第一側上。如本文中描述，各未屏蔽封裝可部分在由框架載體界定之一對應開口內。在圖24B中，各具有一BGA及一底側組件之複數個未屏蔽封裝120被展示為安裝於黏著層206上且相對於對應開口202。在此一安裝位置中，各未屏蔽封裝120之底側部分(包含BGA及底側組件)被展示為大致在對應開口202內。 在圖23之方塊306中，可將保形屏蔽材料施加於安裝於框架載體之第一側上之未屏蔽封裝之暴露部分上。在圖24C中，此一保形屏蔽材料經展示以在安裝於黏著層206之各封裝之上表面及暴露側壁上形成一保形屏蔽層280。此材料被展示為沈積於黏著層206之暴露部分上。通常，封裝之底側被展示為受安裝組態保護而免遭此沈積。 在圖23之區塊308中，可從框架載體移除所得屏蔽模組。在圖24D中，具有保形屏蔽層280之此等屏蔽模組(290)被展示為從載體總成204之上表面移除。在一些實施例中，可例如藉由一取放設備達成屏蔽模組290之此移除。如本文中描述，保形屏蔽層280可透過暴露於封裝之(若干)對應側壁上之一或多個導電特徵132與一接地平面電接觸。 在圖24D之實例中，黏著層206之部分被展示為在其上沈積有保形屏蔽材料。因此且取決於此一沈積之程度，可在一或多次使用之後更換黏著層。 在本文中描述之各個實例中，一框架載體或一載體總成中利用之一板被描繪為具有一開口陣列，其中各開口延伸通過板之整個厚度。應注意，由於裝置安裝於開口之周長部分上之一個側上，故通常可獨立於板之厚度達成有效安裝。因此，應進一步注意，在一些實施例中，一給定板上之開口未必需要在板之兩側上敞開。例如，適當尺寸凹槽可形成於一相對厚板或結構之一個側上，且此等凹槽之各者可僅在該相同側上敞開，且又提供如本文中描述之一些或全部安裝及載體功能性。 圖25展示在一些實施例中，可藉由一總成系統410製造或製備一或多個載體總成200。此一總成系統可包含例如一框架載體支架412，其經組態以在其上形成一圖案化黏著層期間固持一框架載體。總成系統410可進一步包含一雷射裝置414，其經組態以在如本文中描述之黏著層中切割開口之一圖案。總成系統410可進一步包含一真空組件416，其用來允許由雷射裝置414切割之黏著層之部分之有效移除。總成系統410可進一步包含一控制組件418，其經組態以控制與一或多個載體總成之形成相關聯之一或多個功能性(例如，雷射運動控制)。 在一些實施例中，前述總成系統410可或可不是一模組封裝系統400之部件。此一模組封裝系統可包含一處置系統420，其具有例如一取放設備422及用於控制此一取放設備之一控制組件424。 在一些實施例中，模組封裝系統400可進一步包含一保形屏蔽應用系統430。此一保形屏蔽應用系統可包含例如一沈積設備432及用於控制此一沈積設備之一控制組件434。 除非內容脈絡另有清楚要求，否則貫穿[實施方式]及[發明申請專利範圍]，應在一包含意義(與一排斥性或詳盡性意義相反)上；即，在「包含但不限於」之意義上，解釋字詞「包括」及類似者。如本文中通常使用，字詞「耦合」係指可直接連接或藉由一或多個中間元件連接之兩個或更多個元件。另外，字詞「本文中」、「上文」、「下文」及類似含義的字詞在用於本申請案中時應係指本申請案整體且並非係指本申請案之任何特定部分。在內容脈絡允許之情況下，上文詳細描述中使用單數或複數之字詞亦可分別包含複數或單數。對兩個或更多個項目之一清單之參考中之字詞「或」涵蓋該字詞之所有下列解釋：清單中之任何項目、清單中之所有項目及清單中之項目之任何組合。 本發明之實施例之上文詳細描述並非旨在詳盡性或將本發明限於上文揭示之精確形式。雖然上文出於闡釋性目的描述本發明之特定實施例及實例，但各種等效修改在本發明之範疇內係可行的，如熟習相關技術者將認知。例如，雖然依一給定次序呈現程序或方塊，但替代實施例可依一不同次序執行具有步驟之常式或採用具有方塊之系統，且可刪除、移動、添加、細分、組合及/或修改一些程序或方塊。可依各種不同方式實施此等程序或方塊之各者。此外，雖然程序或方塊有時被展示為串列執行，但此等程序或方塊可替代地並行執行，或可在不同時間執行。 本文中所提供之本發明之教示可應用於其他系統，未必係上文描述之系統。上文描述之各項實施例之元件及動作可經組合以提供進一步實施例。 雖然已描述本發明之一些實施例，但此等實施例僅藉由實例予以呈現，且並非旨在限制本發明之範疇。事實上，可依各種其他形式體現本文中描述之新穎方法及系統；此外，在不背離本發明之精神之情況下，可對本文中描述之方法及系統之形式作出各種省略、置換及變更。隨附發明申請專利範圍及其等效物旨在涵蓋如將落於本發明之範疇及精神內之此等形式或修改。
100‧‧‧框架載體 102‧‧‧孔隙 104‧‧‧板 106‧‧‧特徵 108‧‧‧膠帶移除凹口 110‧‧‧膠帶 112‧‧‧個別單元 120‧‧‧未遮罩雙面封裝 122‧‧‧定位 124‧‧‧接合/底側組件 126‧‧‧焊球 128‧‧‧接合 130‧‧‧側壁 132‧‧‧導電特徵 140‧‧‧保形導電層 142‧‧‧移除 150‧‧‧屏蔽雙面封裝 160‧‧‧載體總成 162‧‧‧黏著層 164‧‧‧表面 166‧‧‧定位 168‧‧‧接合 170‧‧‧移除 172‧‧‧壓痕 200‧‧‧載體總成 202‧‧‧開口 203‧‧‧選定環形區域 204‧‧‧板/晶圓形板 206‧‧‧黏著層/預切割膠帶 208‧‧‧周長部分 210‧‧‧主要結構 212‧‧‧底側特徵/結構 220‧‧‧封裝基板 222‧‧‧組件 224‧‧‧包覆模製結構/晶粒 230‧‧‧黏著劑接合區域 240‧‧‧引入 242‧‧‧引入 244‧‧‧移除 246‧‧‧部分 250‧‧‧雷射束 252‧‧‧雷射之部分/遮罩雷射 254‧‧‧區域 256‧‧‧移除 260‧‧‧下邊緣/遮罩特徵/上邊緣 266‧‧‧切割圖案 268‧‧‧切割 270‧‧‧開口/外部分 272‧‧‧部分/內部分 274‧‧‧連續切割 276‧‧‧未切割部分 278‧‧‧移除 280‧‧‧保形屏蔽層 290‧‧‧屏蔽模組 300‧‧‧程序 302‧‧‧方塊 304‧‧‧方塊 306‧‧‧方塊 308‧‧‧方塊 400‧‧‧模組封裝系統 410‧‧‧總成系統 412‧‧‧框架載體支架 414‧‧‧雷射裝置 416‧‧‧真空組件 418‧‧‧控制組件 420‧‧‧處置系統 422‧‧‧取放設備 424‧‧‧控制組件 430‧‧‧保形屏蔽應用系統 432‧‧‧沈積設備 434‧‧‧控制組件 d2‧‧‧橫向尺寸 d3‧‧‧高度 d4‧‧‧橫向尺寸 d5‧‧‧總高度 d6‧‧‧總高度 d7‧‧‧高度 d8‧‧‧橫向尺寸 d9‧‧‧高度 d10‧‧‧高度 d11‧‧‧總高度 d12‧‧‧寬度 t1‧‧‧厚度 t2‧‧‧厚度 t3‧‧‧厚度
圖1展示一框架載體之一實例，其具有一板及經組態以促進一個別單元陣列之處理之一孔隙陣列。 圖2展示在一些應用中，一膠帶可提供於框架載體之板之底側上，使得膠帶之一黏著側接合板且孔隙暴露黏著側之對應部分。 圖3A至圖3D展示可經實施以使用圖1及圖2之框架載體處理個別單元之一例示性程序之各種狀態。 圖4A至圖4D展示可經實施以處理個別單元之另一例示性程序之各種狀態。 圖5展示在一些實施例中，一載體總成可包含具有複數個開口之一板及實施在板之一第一側上之一黏著層。 圖6展示在一些應用中，可安裝至圖5之載體總成之一封裝(諸如一未屏蔽封裝)未必需要在其底側上具有任何特徵或結構。 圖7展示在一些應用中，可安裝至圖5之載體總成之一封裝(諸如一未屏蔽封裝)可包含一主要結構及其底側上之一或多個特徵及/或結構。 圖8展示具有一球柵陣列(BGA)之一未屏蔽雙面封裝之一實例。 圖9A及圖9B展示安裝於一載體總成之黏著側上之複數個未屏蔽雙面封裝之側視圖及平面視圖。 圖10A至圖10C展示經組態以接合雙面封裝之底側周長部分之一載體總成可允許一板具有不同厚度而不影響此等封裝如何安裝於載體總成上。 圖11A至圖11C展示具有如本文中描述之一或多個特徵之一載體總成可有利地提供安裝於載體總成上之一雙面封裝之橫向位置中之容限。 圖12A至圖12D展示黏著層之一開口及板之一開口可具有不同尺寸及/或不同相對橫向位置。 圖13A及圖13B展示可藉由將一預切割黏著層對準並附接於具有對應開口之一板之一第一側上來組裝一載體總成。 圖14A至圖14D展示可藉由在一黏著層附接至一板之一第一側之後於一黏著層上形成開口來製造一載體總成。 圖15A至圖15D展示其中可利用雷射切割來移除安裝於具有複數個開口之一板之一第一側上之一固體黏著層之部分之一實例。 圖16A至圖16C展示圖15A之一例示性雷射切割組態之一部分之放大視圖。 圖17A及圖17B展示在一些實施例中，在一黏著層中進行之一雷射切割可導致遵循一板之一對應開口之橫向形狀的一大致連續且完整的切割。 圖18展示其中在一黏著層中進行之一雷射切割並非一連續切割之一實例。 圖19展示其中在一黏著層中進行之一雷射切割並非一連續切割之另一實例。 圖20A展示起因於參考圖18及圖19描述之部分切割圖案實例之一部分完整總成之一側視圖。 圖20B展示其中從黏著層移除圖20A之實例中之內切割部分之一實例。 圖20C展示起因於圖20B之程序步驟之一載體總成。 圖21展示其中一框架載體之一板可具有類似於一晶圓形狀之一形狀之一實例。 圖22展示其中一框架載體之一板可具有類似於一晶圓形狀之一形狀之另一實例。 圖23展示可經實施以利用具有如本文中描述之一或多個特徵之一載體總成形成複數個屏蔽模組之一程序。 圖24A至圖24D展示對應於圖23之程序之各個階段之實例。 圖25描繪可製備及/或利用一或多個載體總成之一模組封裝系統。
120‧‧‧未遮罩雙面封裝
124‧‧‧接合/底側組件
126‧‧‧焊球
200‧‧‧載體總成
202‧‧‧開口
204‧‧‧板/晶圓形板
206‧‧‧黏著層/預切割膠帶

Claims (48)

  1. 一種用於處理封裝模組之載體總成，其包括： 一板，其具有界定複數個開口之一第一側；及 一黏著層，其實施在該板之該第一側上，該黏著層界定經配置以實質上匹配該板之該等開口之複數個開口，該黏著層之各開口經定尺寸使得該黏著層能夠在一封裝之一底側周長部分與圍繞該板之該第一側之該對應開口之一周長部分之間提供一黏著劑接合。
  2. 如請求項1之載體總成，其中該板包含與該第一側相對之一第二側。
  3. 如請求項2之載體總成，其中該板之各開口在該第一側與該第二側之間延伸通過該板。
  4. 如請求項3之載體總成，其中該板之各開口及該黏著層之該對應開口具有類似於該封裝之一覆蓋區形狀之一截面形狀。
  5. 如請求項4之載體總成，其中該封裝之該覆蓋區形狀包含一矩形。
  6. 如請求項5之載體總成，其中該板之該開口及該黏著層之該開口之各者之該矩形形狀具有各小於與該封裝之該矩形覆蓋區形狀相關聯的一對應長度及一寬度之一長度及一寬度以促進該黏著劑接合能力。
  7. 如請求項3之載體總成，其中該板之各開口經定尺寸以在該封裝與該板之該第一側黏著性地接合時收納及容納該封裝之一底側特徵。
  8. 如請求項7之載體總成，其中該封裝之該底側特徵包含具有複數個焊球之一球柵陣列。
  9. 如請求項8之載體總成，其中該板具有一選定厚度使得在該封裝與該板之該第一側黏著性地接合時該封裝之該等焊球實質上完全在該板之該開口內。
  10. 如請求項8之載體總成，其中該板具有一選定厚度使得在該封裝與該板之該第一側黏著性地接合時該封裝之各焊球之一部分延伸超出該板之該第二側。
  11. 如請求項3之載體總成，其中該封裝與該板之該第一側之間的該黏著劑接合導致在該封裝固持於該板之該第一側上時保護各封裝之實質上整個底側免於從該板之該第一側暴露。
  12. 如請求項11之載體總成，其中該封裝與該板之該第一側之間的該黏著劑接合導致各封裝之實質上整個上表面及側壁敞開以從該板之該第一側暴露。
  13. 如請求項12之載體總成，其中各封裝係經組態以提供射頻功能性之一未屏蔽封裝。
  14. 如請求項13之載體總成，其中各未屏蔽封裝係一單一化未屏蔽封裝。
  15. 如請求項13之載體總成，其中該暴露包含：將沈積材料引入至該封裝之該等上表面及側壁。
  16. 如請求項15之載體總成，其中該沈積材料包含：濺鍍金屬。
  17. 如請求項3之載體總成，其中該板具有一矩形形狀。
  18. 如請求項3之載體總成，其中該板具有一類晶圓形狀。
  19. 如請求項18之載體總成，其中該類晶圓形狀經定尺寸以允許在經組態以處理晶圓之一沈積設備中使用該載體總成。
  20. 如請求項3之載體總成，其中該黏著層包含一雙面膠帶。
  21. 如請求項20之載體總成，其中該雙面膠帶包含一高溫黏著劑材料。
  22. 如請求項21之載體總成，其中該高溫黏著劑材料包含一聚矽氧黏著劑材料。
  23. 如請求項21之載體總成，其中該雙面膠帶基於一聚醯亞胺膜。
  24. 如請求項3之載體總成，其中該黏著層之該等開口係在該板之該第一側上之該實施之前形成的預切割開口。
  25. 如請求項3之載體總成，其中該黏著層之該等開口係在該板之該第一側上之該實施之後形成的開口。
  26. 一種用於製備一載體總成用於處理封裝模組之方法，該方法包括： 提供具有界定複數個開口之一第一側之一板；及 在該板之該第一側上實施一黏著層，使得該黏著層界定經配置以實質上匹配該板之該等開口之複數個開口，該黏著層之各開口經定尺寸使得該黏著層能夠在一封裝之一底側周長部分與圍繞該板之該第一側之該對應開口之一周長部分之間提供一黏著劑接合。
  27. 如請求項26之方法，其中該板包含與該第一側相對之一第二側，且該板之各開口在該第一側與該第二側之間延伸通過該板。
  28. 如請求項27之方法，其中該提供該板包含定位該板使得其第一側大致面向上。
  29. 如請求項28之方法，其中該實施該黏著層包含：將一雙面膠帶附接於該板之該第一側上。
  30. 如請求項29之方法，其中該實施該黏著層進一步包含：在將該雙面膠帶附接至該板之該第一側之後形成該黏著層之各開口。
  31. 如請求項30之方法，其中該形成該黏著層之各開口包含：一雷射切割操作。
  32. 如請求項31之方法，其中該雷射切割操作包含：從該板之該第二側遞送一雷射束使得該板之該對應開口針對該雷射切割操作提供一遮罩功能性。
  33. 如請求項30之方法，其中該形成該黏著層之各開口導致一切口部分與該黏著層分離。
  34. 如請求項33之方法，其中該形成該黏著層之各開口包含：從該板之該第二側施加一真空使得透過該板之該對應開口移除與該黏著層分離之該切口部分。
  35. 一種用於批次處理封裝模組之方法，該方法包括： 製備或提供一載體總成，該載體總成包含：一板，其具有界定複數個開口之一第一側；及一黏著層，其實施在該板之該第一側上，使得該黏著層界定經配置以實質上匹配該板之該等開口之複數個開口； 將一封裝放置於該板之各開口上方使得該黏著層在該封裝之一底側周長部分與圍繞該板之該第一側之該開口之一周長部分之間提供一黏著劑接合；及 從該板之該第一側對固持於該板之該第一側之其等各自開口上方的該複數個封裝執行一處理操作。
  36. 如請求項35之方法，其中該封裝與該板之該第一側之間的該黏著劑接合導致在該處理操作期間保護各封裝之實質上整個底側免於暴露。
  37. 如請求項36之方法，其中該封裝與該板之該第一側之間的該黏著劑接合導致各封裝之實質上整個上表面及側壁敞開以在該處理操作期間暴露。
  38. 如請求項37之方法，其中各封裝係經組態以提供射頻功能性且在其底側上具有一球柵陣列之一未屏蔽封裝，由對應於該封裝之該板之該開口容納該球柵陣列。
  39. 如請求項38之方法，其中各未屏蔽封裝係一單一化未屏蔽封裝。
  40. 如請求項38之方法，其中該處理操作包含：將一保形屏蔽層施加於該封裝之該等上表面及側壁。
  41. 如請求項40之方法，其中藉由一濺鍍操作施加該保形屏蔽層。
  42. 如請求項40之方法，其進一步包括從該板移除具有該保形屏蔽層之各封裝。
  43. 一種用於批次處理封裝模組之系統，該系統包括： 一第一子系統，其經組態以製備或提供一載體總成，該載體總成包含：一板，其具有界定複數個開口之一第一側；及一黏著層，其實施在該板之該第一側上，使得該黏著層界定經配置以實質上匹配該板之該等開口之複數個開口；及 一第二子系統，其經組態以處置複數個封裝，使得一封裝定位於該板之各開口上方使得該黏著層在該封裝之一底側周長部分與圍繞該板之該第一側之該開口之一周長部分之間提供一黏著劑接合。
  44. 如請求項43之系統，其進一步包括一第三子系統，該第三子系統經組態以從該板之該第一側對固持於該板之該第一側之其等各自開口上方的該複數個封裝執行一處理操作。
  45. 如請求項44之系統，其中該封裝與該板之該第一側之間的該黏著劑接合導致在該處理操作期間保護各封裝之實質上整個底側免於暴露。
  46. 如請求項45之系統，其中該封裝與該板之該第一側之間的該黏著劑接合導致各封裝之實質上整個上表面及側壁敞開以在該處理操作期間暴露。
  47. 如請求項46之系統，其中各封裝係經組態以提供射頻功能性且在其底側上具有一球柵陣列之一未屏蔽封裝，由對應於該封裝之該板之該開口容納該球柵陣列。
  48. 如請求項47之系統，其中該第三子系統包含一濺鍍沈積設備，其經組態以將一保形屏蔽層施加於該封裝之該等上表面及側壁。
TW105131780A 2015-09-30 2016-09-30 關於屏蔽模組之製造的裝置及方法 TWI720028B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562235437P 2015-09-30 2015-09-30
US62/235,437 2015-09-30

Publications (2)

Publication Number Publication Date
TW201724292A TW201724292A (zh) 2017-07-01
TWI720028B true TWI720028B (zh) 2021-03-01

Family

ID=58427974

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131780A TWI720028B (zh) 2015-09-30 2016-09-30 關於屏蔽模組之製造的裝置及方法

Country Status (6)

Country Link
US (3) US10192785B2 (zh)
KR (1) KR102647496B1 (zh)
CN (1) CN108292647B (zh)
HK (1) HK1253218A1 (zh)
TW (1) TWI720028B (zh)
WO (1) WO2017059189A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015175517A1 (en) * 2014-05-12 2015-11-19 Skyworks Solutions, Inc. Devices and methods for processing singulated radio-frequency units
WO2017059189A1 (en) * 2015-09-30 2017-04-06 Skyworks Solutions, Inc. Devices and methods related to fabrication of shielded modules
SG10201509996UA (en) * 2015-12-04 2017-07-28 Rokko Systems Pte Ltd Improved substrate processing and apparatus
JP2017200183A (ja) 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
KR102208888B1 (ko) * 2016-09-09 2021-01-27 후아웨이 테크놀러지 컴퍼니 리미티드 패키징 방법, 패키징 장치, 및 단말
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
TWI712104B (zh) * 2020-01-10 2020-12-01 力成科技股份有限公司 晶片固定裝置
CN113903831B (zh) * 2021-09-29 2023-07-25 德鸿半导体设备(浙江)有限公司 基片处理装置及其方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186191A (ja) * 1994-12-28 1996-07-16 Matsushita Electric Works Ltd チップキャリア
US20050269682A1 (en) * 2004-05-11 2005-12-08 Masanori Onodera Carrier for stacked type semiconductor device and method of fabricating the same
US20080213942A1 (en) * 2007-03-03 2008-09-04 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor device and carrier applied therein
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
TWI472006B (zh) * 2007-09-24 2015-02-01 Stats Chippac Ltd 半導體封裝及減少在元件間電磁干擾的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632871A (en) * 1984-02-16 1986-12-30 Varian Associates, Inc. Anodic bonding method and apparatus for X-ray masks
JPH0992602A (ja) * 1995-09-26 1997-04-04 Canon Inc マスク構造体及びその製造方法
JP3592924B2 (ja) * 1998-03-11 2004-11-24 松下電器産業株式会社 Ｉｃチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
JP2002198635A (ja) * 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 配線板及びその製造方法
US20030034557A1 (en) 2001-08-16 2003-02-20 Gupta Prem Swarup Chip carrier for a semiconductor chip module
US6521479B1 (en) * 2001-12-28 2003-02-18 Texas Instruments Incorporated Repackaging semiconductor IC devices for failure analysis
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
JP5565068B2 (ja) * 2010-04-22 2014-08-06 セイコーエプソン株式会社 電気泳動表示装置及び電子機器
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US20120037935A1 (en) * 2010-08-13 2012-02-16 Wen-Kun Yang Substrate Structure of LED (light emitting diode) Packaging and Method of the same
KR101385370B1 (ko) * 2011-10-17 2014-04-14 디테크 테크놀로지 주식회사 플립 칩 기판을 탑재하는 캐리어 및 플립 칩 방법
DE102012205230A1 (de) * 2012-03-30 2013-10-02 Sennheiser Electronic Gmbh & Co. Kg Mikrofon mit einer Mikrofonkapsel, dynamischer Schallgeber für Kopfhörer, Ohrhörer oder Headsets und Verfahren zum Herstellen einer Mikrofonkapsel oder eines Schallgebers
JP5874546B2 (ja) * 2012-06-21 2016-03-02 富士通株式会社 半導体装置の実装構造
WO2015175517A1 (en) * 2014-05-12 2015-11-19 Skyworks Solutions, Inc. Devices and methods for processing singulated radio-frequency units
KR101479248B1 (ko) * 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법
US10354958B2 (en) * 2014-10-01 2019-07-16 Nxp Usa, Inc. Through package circuit in fan-out wafer level package
US20160111375A1 (en) * 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
WO2017059189A1 (en) * 2015-09-30 2017-04-06 Skyworks Solutions, Inc. Devices and methods related to fabrication of shielded modules

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186191A (ja) * 1994-12-28 1996-07-16 Matsushita Electric Works Ltd チップキャリア
US20050269682A1 (en) * 2004-05-11 2005-12-08 Masanori Onodera Carrier for stacked type semiconductor device and method of fabricating the same
US20080213942A1 (en) * 2007-03-03 2008-09-04 Siliconware Precision Industries Co., Ltd. Method for fabricating semiconductor device and carrier applied therein
TWI472006B (zh) * 2007-09-24 2015-02-01 Stats Chippac Ltd 半導體封裝及減少在元件間電磁干擾的方法
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法

Also Published As

Publication number Publication date
KR102647496B1 (ko) 2024-03-15
US11682585B2 (en) 2023-06-20
US20230420301A1 (en) 2023-12-28
HK1253218A1 (zh) 2019-06-14
CN108292647B (zh) 2022-09-30
US20190214300A1 (en) 2019-07-11
CN108292647A (zh) 2018-07-17
WO2017059189A1 (en) 2017-04-06
US10192785B2 (en) 2019-01-29
US20170117184A1 (en) 2017-04-27
TW201724292A (zh) 2017-07-01
KR20180063887A (ko) 2018-06-12

Similar Documents

Publication Publication Date Title
TWI720028B (zh) 關於屏蔽模組之製造的裝置及方法
JP6527640B2 (ja) キャリア超薄型基板
US10211181B2 (en) Devices and methods related to singulated radio-frequency devices
US20150016066A1 (en) Circuit module and method of producing the same
US9595504B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
TWI524404B (zh) Packaging substrate processing methods
CN108735668B (zh) 半导体封装的制造方法
JP2007036153A (ja) ウエーハの保護テープ貼着方法および貼着装置
CN107836040B (zh) 电子部件的制造方法以及处理系统
KR101590593B1 (ko) 반도체패키지의 스퍼터링 방법
US20200075504A1 (en) Systems, devices and methods related to shielded modules
JP6745136B2 (ja) 電子部品の製造方法および処理システム
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
TW201545220A (zh) 半導體結構的製造方法
KR20180042800A (ko) 회로모듈의 제조 방법 및 성막 장치
KR102035145B1 (ko) 패키지 커팅 방법