WO2017196110A1 - 반도체소자 캐리어 및 이를 포함하는 소자핸들러 - Google Patents

반도체소자 캐리어 및 이를 포함하는 소자핸들러 Download PDF

Info

Publication number
WO2017196110A1
WO2017196110A1 PCT/KR2017/004899 KR2017004899W WO2017196110A1 WO 2017196110 A1 WO2017196110 A1 WO 2017196110A1 KR 2017004899 W KR2017004899 W KR 2017004899W WO 2017196110 A1 WO2017196110 A1 WO 2017196110A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
carrier
semiconductor
base portion
emi shield
Prior art date
Application number
PCT/KR2017/004899
Other languages
English (en)
French (fr)
Inventor
유홍준
Original Assignee
(주)제이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)제이티 filed Critical (주)제이티
Publication of WO2017196110A1 publication Critical patent/WO2017196110A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67379—Closed carriers characterised by coupling elements, kinematic members, handles or elements to be externally gripped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Definitions

  • the present invention relates to an EMI shielding process, and more particularly, to an EMI shielding process of forming an EMI shielding layer on the top and side surfaces of a semiconductor device having a plurality of projecting terminals formed on a bottom thereof.
  • noise electromagnetic noise
  • the device Because of the circuitry to block noise, the device becomes thicker and smaller, and it becomes a barrier to thin film, so it is necessary to develop EMI shielding technology to solve this problem.
  • semiconductor chip EMI shielding is achieved by adding an ultra thin metal coating process on the packaging surface.
  • the semiconductor chip according to a surface mounter technology (SMT) method, that is, a method mounted on a printed circuit board (PCB), a flat flat package (QFP), a land grid array (LGA), a ball grid array (BGA) and the like.
  • SMT surface mounter technology
  • PCB printed circuit board
  • QFP flat flat package
  • LGA land grid array
  • BGA ball grid array
  • SOP Small out-line package
  • a BGA chip in which a ball-shaped electrode is formed at a lower portion thereof has a lot of gaps in a lower portion thereof, and thus a gap is formed in a lower empty space, thereby making it difficult to completely shield EMI.
  • the groove is formed in a size corresponding to the terminal region formed on the bottom surface of the semiconductor device to form a shield layer in the terminal or the like during the EMI shielding process It is to provide a semiconductor device carrier that can be prevented.
  • Another object of the present invention in the stacking of a plurality of semiconductor devices to form an EMI shield, the semiconductor device by communicating with the suction flow passage connected to the vacuum pressure forming portion formed in the groove corresponding to the terminal area formed on the bottom surface of the semiconductor device It is to provide a semiconductor device carrier that allows the bottom surface to be in close contact with the carrier.
  • Another object of the present invention is to provide an element handler for loading elements from a tray on which a plurality of elements are loaded to an EMI shield tray for forming an EMI shield.
  • the present invention was created in order to achieve the object of the present invention as described above , the present invention is an EMI shield layer forming process of forming an EMI shield layer on the upper and side surfaces of a semiconductor device formed with a plurality of protruding terminals 12 on the bottom surface
  • a plurality of recesses 103 are formed to have a predetermined rigidity and have a size corresponding to a terminal area in which the protruding terminal 12 of each semiconductor device is formed.
  • the suction passage 102 is formed in communication with the recess 103 and connected to the vacuum pressure supply device to maintain the state in which the semiconductor device is adsorbed to the base unit 100. Discloses a semiconductor device carrier.
  • the base part 100 may include an elastic layer 111 capable of elastic deformation when the bottom surface of the semiconductor device is maintained at the vacuum pressure by the suction flow path 102 in order to increase the adhesion state of the base part 100. It may be formed further.
  • the base part 100 may have various shapes such as a disk shape wafer shape or a polygonal shape such as an octagon or a rectangle.
  • the tray 20 is loaded with a plurality of semiconductor devices
  • An element handler for loading a semiconductor device carrier comprising: a loading unit (100) loaded with trays (20) on which a plurality of semiconductor elements are loaded; At least one carrier table 700 positioned on at least one side of the loading unit 100 based on a transport direction of the tray 20 and horizontally moving the carrier for loading of semiconductor devices; The semiconductor device is picked up from the tray 20 in the loading unit 100, and the terminal area is positioned in the recess 103 on the carriers loaded on the carrier tables 700, and the edge of the terminal area is positioned on the carrier.
  • a device handler comprising one or more transfer tools attached to a semiconductor device carrier.
  • the carrier table 700 may be installed in pairs on both sides of the loading unit 100 based on the transport direction of the tray 20.
  • the transfer tool 400 may be installed in pairs corresponding to each of the pair of carrier tables 700.
  • the device handler may further include an image acquisition unit 30 installed on the transfer path of the semiconductor device by the transfer tool 400 and photographing the bottom surface of the semiconductor device picked up by the transfer tool 400.
  • the device handler analyzes an image of the bottom surface obtained by the image acquisition unit 30 to move at least one of XY movement and horizontal rotation movement so that the semiconductor device is positioned at a preset loading position on the semiconductor device carrier.
  • the carrier table 700 may be moved by.
  • the semiconductor device carrier according to the present invention has an advantage of preventing the formation of a shield layer on a terminal or the like when the EMI shielding process is performed by forming a recessed portion having a size corresponding to a terminal area formed on a bottom surface of the semiconductor device in forming an EMI shield. There is this.
  • the semiconductor device carrier according to the present invention in order to form a plurality of semiconductor devices in order to form an EMI shield, the suction passage connected to the vacuum pressure forming portion in the recess formed in the size corresponding to the terminal area formed on the bottom surface of the semiconductor device In communication with the bottom surface of the semiconductor element is in close contact with the carrier there is an advantage to enable a stable loading and transport for the semiconductor elements.
  • the device carrier according to the present invention has an advantage of being easy to handle, such as loading and transporting a semiconductor device by being made of a base portion made of a material having a large rigidity, for example, a metal material, a synthetic resin material, or the like.
  • the device handler in loading the semiconductor device in the EMI shield semiconductor device carrier having the above configuration from the tray on which the plurality of semiconductor devices are loaded, the carrier table on both sides based on the transfer direction of the tray
  • the carrier table By installing a pair and installing a pair of transfer tools corresponding to each of the pair of carrier tables, it is possible to greatly improve the transfer efficiency of semiconductor elements that pick up the semiconductor elements from the tray and attach them to the carriers loaded on the carrier table. have.
  • FIG. 1 is a plan view showing a semiconductor device carrier according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along the line II ′ of the semiconductor device carrier of FIG. 1.
  • 3A is an enlarged view illustrating an enlarged portion A of FIG. 2.
  • 3B is an enlarged view of a semiconductor device carrier according to another embodiment of the present invention.
  • FIG. 4 is a plan view showing a device handler according to the present invention.
  • FIG. 5 is a sectional view taken along the line II-II 'of the device handler of FIG.
  • FIG. 6 is a cross-sectional view illustrating a vertical section of the device handler of FIG. 4.
  • FIG. 7 is a bottom view showing an example of a device seated on a semiconductor device carrier according to the present invention.
  • the semiconductor device carrier according to the present invention is configured to be loaded for performing an EMI shield process for forming an EMI shield for shielding electromagnetic waves on a surface of a semiconductor device such as a system semiconductor.
  • the EMI shielding process includes loading a semiconductor device into a semiconductor device carrier for EMI shielding, and forming an EMI shield layer to form an EMI shield layer on upper and side surfaces of the semiconductor devices loaded on the semiconductor device carrier. It includes.
  • the loading step may be performed by various methods as the step of loading the semiconductor device in the semiconductor device carrier for EMI shield.
  • the semiconductor device carrier for device loading before the loading step is supplied to the device handler for device loading through a semiconductor device carrier manufacturing method to be described later.
  • the EMI shield layer forming step may be performed by various methods as a step of forming an EMI shield layer on the upper and side surfaces of the semiconductor devices loaded on the semiconductor device carrier through a deposition process such as sputtering or spraying.
  • the EMI shielding process is completed after a dry process and the like, and a process of unloading from the semiconductor device carrier may be performed for performing or shipping the subsequent process.
  • the semiconductor device carrier for the EMI shield needs to have a semiconductor device loaded so that the EMI shield layer can be formed on the top and side surfaces of the semiconductor devices except for the bottom surface on which the terminals are formed.
  • the semiconductor device 10 is an element forming an IC chip such as a display drive IC (DDI) such as a chip on glass (COG) or a chip on film (COF), an LED element, or the like, and a wafer is a so-called semiconductor. It may correspond to a device that has completed a process and a cutting process (also a test process and a classification process).
  • a display drive IC such as a chip on glass (COG) or a chip on film (COF), an LED element, or the like
  • a wafer is a so-called semiconductor. It may correspond to a device that has completed a process and a cutting process (also a test process and a classification process).
  • the semiconductor device 10 may be a ball grid array package device.
  • the semiconductor device 10 may correspond to a semiconductor package in which a hemispherical solder terminal is arranged in a two-dimensional array on a rear surface of a PCB. Can be.
  • the semiconductor device 10 may have a plurality of hemispherical protrusion terminals 12 formed on a bottom surface thereof.
  • the semiconductor device 10 may be loaded on the tray 20 and transported, as shown in FIGS. 4 to 5.
  • the process of forming the EMI shield layer 13 is a process of forming the EMI shield layer 13 on the top and side surfaces of the semiconductor device 10 having the plurality of protruding terminals 12 formed on the bottom thereof.
  • the EMI shield layer 13 may be formed by spraying or depositing a metal material on the top and side surfaces of the semiconductor device 10.
  • the device handler is configured to load the semiconductor device 10 from the tray 20 on which the plurality of semiconductor devices 10 are loaded to the semiconductor device carrier.
  • the device handler is configured to load the semiconductor device 10 from the tray 20 on which the plurality of semiconductor devices 10 are loaded to the semiconductor device carrier.
  • Various configurations are possible.
  • the device handler may include: a loading unit in which trays 20 in which a plurality of semiconductor devices are loaded are loaded, as shown in FIGS. 4 to 5; At least one carrier table 700 positioned on at least one side of the loading unit based on a transport direction of the tray 20 and horizontally moving a carrier for loading of semiconductor devices; At least one pick-up of the semiconductor element from the tray 20 in the loading section to position the terminal area in the recess 103 on the carrier loaded in each carrier table 700 and attach the edge of the terminal area to the semiconductor device carrier. It may include a transfer tool 400.
  • the loading unit may be configured in a variety of configurations in which the trays 20 in which the plurality of semiconductor devices are loaded are loaded to the device withdrawal positions.
  • the loading unit transfers the tray 20 loaded with the semiconductor elements 10 to be loaded from the loading position to the extraction position, and transfers the tray 20 from which the device is completed to the unloading position. It may include a tray transfer unit 600 to.
  • the loading unit may include a tray loading part 630 in which a tray on which the element 10 is seated in an unloading position is loaded.
  • the tray transfer part 600 may include a guide rail 610 which is installed to face each other around the element extraction position so that the tray 20 drawn out of the tray loading part 630 moves horizontally. .
  • the loading unit may be driven in the vertical direction to recover the tray 20, the device withdrawal is completed.
  • the carrier table 700 is located on at least one side of the loading unit with respect to the conveying direction of the tray 20 and has various configurations in which the semiconductor device carrier is horizontally moved to load the semiconductor devices 10 in the semiconductor device carrier. Configuration is possible.
  • the carrier table 700 receives the semiconductor device carrier from the semiconductor device carrier loading unit 800 so that the transfer tool 400 can load the device 10 picked up from the tray 20.
  • the configuration for moving the carrier in the horizontal direction various configurations such as an XY table and an XY- ⁇ table are possible.
  • the carrier loading unit 900 is configured to move the semiconductor device carrier to the carrier table 700 in sequence and can be configured in various ways.
  • the carrier loading unit 900 may include a carrier loading unit in which a plurality of carriers are loaded.
  • the carrier table 700 may be moved in the vertical direction, that is, the Z axis direction.
  • the carrier table 700 may be installed in pairs on both sides of the loading unit based on the transport direction of the tray 20.
  • the carrier table 700 may include a carrier transfer unit (not shown) which transfers the semiconductor device carrier from which the device 10 is loaded from the tray 20 to the carrier unloading unit 800 by the transfer tool 400. Can be.
  • the semiconductor device carrier may be transported to an EMI shield forming apparatus (not shown) for forming the EMI shield layer 13 after the semiconductor device 10 is loaded.
  • the transfer tool 400 may be installed in pairs corresponding to each of the pair of carrier tables 700.
  • the transfer tool 400 may be combined with a guide 500 for linear movement of the transfer tool 400.
  • the transfer tool 400 may be coupled to both sides of the guide 500 or to the same side.
  • the transfer tool 400 may include a first transfer tool 410 corresponding to the first semiconductor device carrier table 700 located on one side of the loading unit and a second semiconductor device carrier table 700 located on the other side of the loading unit.
  • the second transfer tool 420 corresponding to and may be installed in pairs.
  • the first transfer tool 410 transfers the semiconductor device 10 to the first semiconductor device carrier along the first path
  • the second transfer tool 420 may be formed of the first transfer tool 420.
  • Various configurations are possible by transferring the semiconductor device 10 to the second semiconductor device carrier along the two paths ().
  • first transfer tool 410 and the second transfer tool 420 may be configured to alternately transfer the elements so as not to interfere with each other when the semiconductor element 10 is drawn out from the withdrawal position.
  • the transfer tool 400 is a configuration for transferring the element 10 from the tray 20 to the semiconductor element carrier, and can be configured in various ways according to the pick-up method. It may be configured to include an adsorption head (not shown) for generating the adsorption to pick up the element 10.
  • the device handler may further include an image acquisition unit 30 installed on the transfer path of the semiconductor device by the transfer tool 400 and photographing the bottom surface of the semiconductor device picked up by the transfer tool 400. .
  • the image acquisition unit 30 may perform a vision inspection on the bottom surface of the semiconductor device 10 adsorbed on the adsorption pad of the transfer tool 400.
  • the image obtained by the image acquisition unit 30, the semiconductor device (suitable for a suitable mounting position on the semiconductor device carrier on the carrier table 700, that is, the first through hole 101 and the second through hole 201) It can be utilized to check the horizontal state of the semiconductor device 10 picked up by the transfer tool 400 so that 10) can be loaded.
  • the device handler analyzes an image of the bottom surface obtained by the image acquisition unit 30 to move the semiconductor device to at least one of an XY movement and a horizontal rotational movement so that the semiconductor device is positioned at a preset loading position on the semiconductor device carrier.
  • the carrier table 700 may be moved.
  • the transfer tool 400 picking up the semiconductor element 10 is rotated so as to be suitable for the proper seating position on the semiconductor element carrier on the carrier table 700, that is, the first through hole 101 and the second through hole 201.
  • the semiconductor device 10 can be loaded.
  • the semiconductor device carrier on which the semiconductor device is loaded by the device handler may move to the carrier unloading unit 900 and be transferred to an EMI shield forming apparatus (not shown) for the EMI shield layer 13 forming process.
  • the device handler having the above configuration may be configured as part of an inline system that is inlined from the above-described device loading to the unloading after EMI shielding.
  • the bottom surface of the semiconductor device 10 is not closely adhered to the semiconductor device carrier due to the influence of the protruding terminal 12 formed on the bottom surface of the semiconductor device 10. There is a problem that the formation of the EMI shield layer 13 is not made completely.
  • the conventional semiconductor device carrier has a problem in that the shape of the support surface is not stably maintained during the carrier transfer process by attaching the semiconductor device 10 to a support surface formed of a thin and flexible material such as a tape.
  • the semiconductor device carrier to perform the EMI shield layer forming process for forming an EMI shield layer on the top and side surfaces of the semiconductor device having a plurality of projecting terminals 12 formed on the bottom surface
  • a semiconductor device carrier having a plurality of semiconductor devices attached thereto, the base part 100 having a predetermined rigidity and having a plurality of recesses 103 formed in a size corresponding to a terminal region in which the protruding terminal 12 of each semiconductor device is formed. It includes.
  • the base portion 100 is a plate-shaped member having a predetermined rigidity, the plurality of grooves 103 having a size corresponding to the terminal area in which the protruding terminal 12 of each semiconductor element 10 is formed. ) May be formed.
  • the base portion 100 is preferably made of a material having a large rigidity, for example, a metal material, a synthetic resin material, or the like.
  • the recess 103 may have a size smaller than that of the semiconductor device 10 and larger than a terminal region in which the protruding terminal 12 is formed.
  • the recess 103 may have various shapes in such a shape as to support an edge at which the protruding terminal 12 of the bottom surface of the semiconductor device 10 is not formed.
  • the recess 103 may have a shape corresponding to a planar shape of the semiconductor device 10, for example, a rectangular shape, the terminal area of which the boundary is formed with the protruding terminal 12 on the bottom surface of the semiconductor device 10. It may be formed so as to be located between and the edge.
  • the recess 103 may have a rectangular shape, and a boundary thereof may be formed between a terminal region and an edge where the protruding terminal 12 of the bottom surface of the semiconductor device 10 is formed.
  • the recess 103 is larger in size than the terminal region w in which the protruding terminal 12 is formed and smaller in size than the bottom surface of the semiconductor device 10. Therefore, the semiconductor device 10 may be formed to be in contact with an edge outside the terminal area w of the semiconductor device 10.
  • the recess 103 is preferably positioned at the circumferential region d1 + d2 excluding the terminal region of the semiconductor device 10.
  • the base portion 100, the base portion 100 may have a variety of shapes, such as a disk-shaped wafer shape or polygonal shape such as octagonal, rectangular shape, but is not limited thereto.
  • the base unit 100 may have various materials as long as it is a material capable of supporting the semiconductor device 10 loaded with predetermined rigidity without shaking.
  • the base unit 100 may correspond to a plate member made of metal.
  • the base portion 100 is in communication with the groove portion 103 so that the terminal area is located in the groove portion 103 and the edge of the terminal area is attached to the base portion 100 and the vacuum pressure supply device (A suction flow path 102 may be formed in connection with the 200 to maintain a state in which the semiconductor device is adsorbed to the base part 100.
  • the suction passage 102 is connected to the vacuum pressure supply device 200 so that the edge of the terminal region is attached to the base portion 100 so that the semiconductor element is adsorbed to the base portion 100.
  • Various configurations are possible with the configuration.
  • the suction passage 102 is connected to the bottom of each of the recesses 103, and is disposed below each suction passage 102 to connect the suction passages 102 and 104 to each other. It may be connected to the vacuum pressure supply device 200 through.
  • the base part 100 may further include an elastic layer 111 capable of elastic deformation when the vacuum pressure is maintained by the suction flow path 102 in order to increase the adhesion state to the base part 100 of the bottom surface of the semiconductor device. Can be formed.
  • the elastic layer 111 is a protective film that can prevent damage such as cracks and deformation that may occur on the bottom surface of the semiconductor element adsorbed to the base portion 100 by the suction flow path 102, and the elastic material surface Various materials are possible.
  • the elastic layer 111 may be formed of a synthetic resin film, urethane or teflon, but is not limited thereto.
  • the elastic layer 111 is formed in the upper surface of the base portion 100 so that the terminal region is exposed to the lower side of the groove portion 103 and the edge of the terminal region can be attached to the base portion 100 in various shapes This is possible.
  • the elastic layer 111 may be formed on the upper surface of the base portion 100 except for the recess portion 103 or on the upper surface of the base portion 100 including the recess portion 103.
  • the elastic layer 111 may be formed of an adhesive material.
  • the elastic layer 111 there is an advantage that can provide an additional adhesion to the semiconductor device.
  • the elastic layer 111 may be formed by an adhesive tape having an adhesive adhered to an upper surface of the base part 100.
  • the adhesive tape may correspond to a double-sided tape.
  • a through hole (not shown) may be formed in the same position as the groove portion 103 in the same position as the groove portion 103.
  • the elastic layer 111, the film formed on the upper surface of the base portion 100; It may include an adhesive material bonded to the bottom or top of the film.
  • the elastic layer 111 after being attached to the base portion 100 may be formed through holes (not shown) in the same position as the groove portion 103 in the same position as the groove portion 103.
  • the base part 100 is disposed on a plate-shaped first base member 114 having a predetermined rigidity and an upper surface of the first base member 114.
  • the second base member 112 may be formed together with the first base member 114 to form the recess 103.
  • the base part 100 may form a concave space such as the recess 103 of FIG. 3A by the first base member 114 and the second base member 112. Can be.
  • the first base member 114 a portion of the upper surface is exposed by the first through hole 101 of the second base member 112 to be described later, a portion of the exposed upper surface and the first An inner circumference of the through hole 101 may form a concave groove having the same shape as the recess 103 shown in FIG. 3A.
  • the first base member 114, the suction passage 102 is formed to form a vacuum pressure in the groove 103 formed by the first base member 114 and the second base member 112. Can be.
  • the second base member 112 is configured to form the recess 103 together with the first base member 114 is possible in a variety of configurations.
  • the second base member 112 may include a first base member 114 formed with a first through hole 101 having a size corresponding to a terminal region in which the protruding terminals 12 of the semiconductor devices 10 are formed.
  • the groove 103 may be formed.
  • the second base member 112 is detachably coupled to the first base member 114 so that only the second base member 112 is replaced when the shape, size, size, etc. of the semiconductor element 10 are changed. It is possible to easily cope with changes in the shape, size, standard, etc. of the element 10.
  • the second base member 112 when the vacuum pressure is maintained by the suction flow path 102 in order to increase the adhesion state to the base portion 100 of the bottom surface of the semiconductor device 10
  • An elastic layer 111 capable of elastic deformation may be further formed.
  • the second base member 112 and the elastic layer 111 may prevent damages such as cracks and deformations that may occur on the bottom surface of the semiconductor device adsorbed to the base part 100 by the suction flow path 102.
  • the protective film various materials can be used as long as the elastic material.
  • the second base member 112 and the elastic layer 111 may be formed of a synthetic resin film, urethane or Teflon, but is not limited thereto.
  • the second base member 112 and the elastic layer 111, the adhesive tape having an adhesive attached to the upper surface of the base member 100 in order to add additional adhesion to the bottom edge of the semiconductor element 10 Can be formed by
  • the adhesive tape may correspond to a double-sided tape.
  • unloading of the semiconductor device 10 on which the EMI shielding process is to be performed that is, loading of the semiconductor device carrier to the semi-elementary device carrier after the EMI shielding process is performed is inline. Can be mad.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 EMI 실드 공정에 관한 것으로서, 보다 상세하게는 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드 공정에 관한 것이다. 본 발명은, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드층 형성 공정을 수행하기 위하여 복수의 상기 반도체소자들이 부착되는 반도체소자 캐리어에 있어서, 미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 요홈부(103)들이 형성된 베이스부(100)를 포함하며, 상기 베이스부(100)는, 상기 단자영역이 상기 요홈부(103)에 위치되고 상기 단자영역의 가장자리가 상기 베이스부(100)에 부착된 상태를 유지할 수 있도록 상기 요홈부(103)와 연통되고 진공압공급장치와 연결되어 반도체소자가 상기 베이스부(100)에 흡착된 상태를 유지하는 흡입유로(102)가 형성된 것을 특징으로 하는 반도체소자 캐리어를 개시한다.

Description

반도체소자 캐리어 및 이를 포함하는 소자핸들러
본 발명은 EMI 실드 공정에 관한 것으로서, 보다 상세하게는 저면에 복수의 돌출단자들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드 공정에 관한 것이다.
최근의 휴대전화와 스마트폰은 국제화 시대에 대응하고 기능을 향상하기 위해서 기기에 탑재하는 무선시스템의 수가 늘고 있다.
한편 내장회로의 클럭(clock) 주파수와 데이터 전송속도는 빨라져서 무선시스템에서 사용하는 전자기 잡음(이하 잡음으로 약기)이 발생하기 쉽다. 이 잡음이 무선시스템에 간섭하여 수신감도가 나빠지는데 이 현상을 "자가중독" 현상이라고 부른다.
잡음을 차단하기 위한 회로 때문에 기기가 두꺼워져서 소형화하고, 박형화(thin film)하는데 장애가 되므로, 이것을 해결하기 위한 EMI 차폐기술 개발이 필요하게 되었다.
일반적으로, 반도체 칩 EMI 차폐는 패키징 표면에 초박 금속을 씌우는 공정을 추가함으로써 이뤄진다.
한편, 반도체 칩은, SMT(Surface mounter technology) 방식, 즉, PCB(Printed circuit board)에 실장되는 방식에 따라, QFP(Quard flat package), LGA(Land grid array), BGA(Ball grid array) 및 SOP(Small out-line package) 등으로 분류될 수 있다.
이 중 하부에 볼 형태 전극이 형성되는 BGA 칩은, 아래쪽에 빈틈이 많아 하부 빈 공간에 틈이 형성되어 완벽한 EMI 차폐가 어렵다는 문제점이 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, EMI 실드를 형성함에 있어서, 반도체소자의 저면에 형성된 단자영역 대응되는 크기로 요홈부가 형성됨으로써 EMI 실드 공정 수행시 단자 등에 실드층이 형성되는 것을 방지할 수 있는 반도체소자 캐리어를 제공하는 데 있다.
본 발명의 다른 목적은, EMI 실드를 형성하기 위하여 복수의 반도체소자들을 적재함에 있어서 반도체소자의 저면에 형성된 단자영역에 대응되는 크기로 형성된 요홈부에 진공압형성부와 연결된 흡입유로를 연통하여 반도체소자 저면이 캐리어에 밀착될 수 있도록 하는 반도체소자 캐리어를 제공하는 데 있다.
본 발명의 또 다른 목적은, EMI 실드를 형성하기 위하여 다수의 소자들이 적재된 트레이로부터 EMI 실드용 트레이로 소자들을 적재하는 소자핸들러를 제공하는 데 있다.
본 발명은 상기와 같은 본 발명의 목적을 달성하기 위하여 창출된 것으로서 , 본 발명은 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드층 형성 공정을 수행하기 위하여 복수의 상기 반도체소자들이 부착되는 반도체소자 캐리어에 있어서, 미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 요홈부(103)들이 형성된 베이스부(100)를 포함하며, 상기 베이스부(100)는, 상기 단자영역이 상기 요홈부(103)에 위치되고 상기 단자영역의 가장자리가 상기 베이스부(100)에 부착된 상태를 유지할 수 있도록 상기 요홈부(103)와 연통되고 진공압공급장치와 연결되어 반도체소자가 상기 베이스부(100)에 흡착된 상태를 유지하는 흡입유로(102)가 형성된 것을 특징으로 하는 반도체소자 캐리어를 개시한다.
상기 베이스부(100)는, 상기 반도체소자의 저면이 상기 베이스부(100)의 밀착상태를 높이기 위하여 상기 흡입유로(102)에 의하여 진공압이 유지될 때 탄성변형이 가능한 탄성층(111)이 추가로 형성될 수 있다.
상기 베이스부(100)는, 원판 형상의 웨이퍼 형상 또는 팔각형, 직사각형 등의 다각형 형상 등 다양한 형상을 가질 수 있다.
또한 본 발명은, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드층 형성 공정을 수행하기 위하여, 다수의 반도체소자들이 적재된 트레이(20)로부터 청구항 제1항에 따른 반도체소자 캐리어에 적재하는 소자핸들러로서, 다수의 반도체소자들이 적재된 트레이(20)들이 로딩되는 로딩부(100)와; 상기 로딩부(100)에서 트레이(20)의 이송방향을 기준으로 적어도 일측에 위치되며 반도체소자들의 적재를 위하여 상기 캐리어를 수평이동시키는 하나 이상의 캐리어테이블(700)과; 상기 로딩부(100)에서의 트레이(20)로부터 반도체소자를 픽업하여 각 캐리어테이블(700)에 적재된 캐리어 상에 상기 단자영역을 상기 요홈부(103)에 위치시키고 상기 단자영역의 가장자리를 상기 반도체소자 캐리어에 부착시키는 하나 이상의 이송툴을 포함하는 소자핸들러를 개시한다.
상기 캐리어테이블(700)은, 상기 로딩부(100)에서 트레이(20)의 이송방향을 기준으로 양측에 한 쌍으로 설치될 수 있다.
상기 이송툴(400)은, 상기 한 쌍의 캐리어테이블(700) 각각에 대응되어 한 쌍으로 설치될 수 있다.
상기 소자핸들러는, 상기 이송툴(400)에 의한 반도체소자의 이송경로에 설치되며 이송툴(400)에 픽업된 반도체소자의 저면을 촬영하는 이미지획득부(30)를 추가로 포함할 수 있다.
상기 소자핸들러는, 상기 이미지획득부(30)에 의하여 획득된 저면의 이미지를 분석하여 반도체소자가 상기 반도체소자 캐리어 상에 미리 설정된 적재위치에 위치되도록 X-Y 이동 및 수평회전이동 중 적어도 어느 하나의 이동에 의하여 상기 캐리어테이블(700)을 이동시킬 수 있다.
본 발명에 따른 반도체소자 캐리어는, EMI 실드를 형성함에 있어서, 반도체소자의 저면에 형성된 단자영역 대응되는 크기로 요홈부가 형성됨으로써 EMI 실드 공정 수행시 단자 등에 실드층이 형성되는 것을 방지할 수 있는 이점이 있다.
또한, 본 발명에 따른 반도체소자 캐리어는, EMI 실드를 형성하기 위하여 복수의 반도체소자들을 적재함에 있어서 반도체소자의 저면에 형성된 단자영역에 대응되는 크기로 형성된 요홈부에 진공압형성부와 연결된 흡입유로를 연통하여 반도체소자 저면이 캐리어에 밀착시킴으로써 반도체소자들에 대한 안정적인 적재 및 이송을 가능하게 하는 이점이 있다.
구체적으로, 본 발명에 따른 소자 캐리어는, 강성이 큰 재질, 예를 들면 금속재질, 합성수지재질 등으로 이루어진 베이스부로 이루어짐으로써 반도체소자의 적재 및 이송 등 핸들링이 용이한데 이점이 있다.
또한, 본 발명에 따른 소자 핸들러는, 다수의 반도체소자들이 적재된 트레이로부터 상기와 같은 구성을 가지는 EMI 실드용 반도체소자 캐리어에 반도체소자를 적재함에 있어서 트레이의 이송방향을 기준으로 캐리어테이블을 양측에 쌍으로 설치하고 한 쌍의 캐리어테이블 각각에 대응되는 한 쌍의 이송툴을 설치함으로써, 트레이로부터 반도체소자를 픽업하여 캐리어테이블에 적재된 캐리어에 부착시키는 반도체소자 이송 효율을 크게 향상시킬 수 있는 이점이 있다.
도 1은, 본 발명의 일 실시예에 따른 반도체소자 캐리어를 보여주는 평면도이다.
도 2는, 도 1의 반도체소자 캐리어의 Ⅰ-Ⅰ' 방향 단면도이다.
도 3a은, 도 2의 A부분을 확대하여 보여주는 확대도이다.
도 3b는, 본 발명의 다른 실시예에 따른 반도체소자 캐리어의 확대도이다.
도 4는, 본 발명에 따른 소자핸들러를 보여주는 평면도이다.
도 5은, 도 4의 소자핸들러의 Ⅱ-Ⅱ'방향 단면도이다.
도 6은, 도 4의 소자핸들러의 수직단면을 보여주는 단면도이다.
도 7은, 본 발명에 따른 반도체소자 캐리어에 안착되는 소자의 일 예를 보여주는 저면도이다.
이하 본 발명에 따른 반도체소자 캐리어 및 소자핸들러에 관하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저 본 발명에 따른 반도체소자 캐리어는, 시스템 반도체 등 반도체소자의 표면에 전자파 차폐를 위한 EMI 실드를 형성하는 EMI 실드 공정 수행을 위하여 적재되는 구성이다.
여기서 EMI 실드 공정은, 반도체소자를 EMI 실드용 반도체소자 캐리어에 반도체소자를 적재하는 적재단계와, 반도체소자 캐리어에 적재된 반도체소자들의 상면 및 측면들에 EMI 실드층을 형성하는 EMI실드층 형성단계를 포함한다.
상기 적재단계는, 반도체 소자를 EMI 실드용 반도체 소자 캐리어에 반도체소자를 적재하는 단계로서 다양한 방법에 의하여 수행될 수 있다.
여기서 상기 적재단계 전에 소자 적재를 위한 반도체 소자 캐리어는 후술하는 반도체소자 캐리어 제조방법을 거쳐 소자 적재를 위한 소자핸들러로 공급된다.
상기 EMI실드층 형성단계는, 반도체 소자 캐리어에 적재된 반도체소자들의 상면 및 측면들에 스퍼터링, 스프레이 등의 증착공정 등을 통하여 EMI 실드층을 형성하는 단계로서 다양한 방법에 의하여 수행될 수 있다.
그리고 상기 EMI실드층 형성단계 후에는 드라이 공정 등을 거친 후에 EMI실드공정이 완료되며 후속공정의 수행 또는 출하 등을 위하여 반도체 소자 캐리어로부터 언로딩하는 공정이 수행될 수 있다.
한편 상기 EMI 실드용 반도체소자 캐리어는, 단자들이 형성된 저면을 제외, 즉 반도체소자들의 상면 및 측면들에 EMI 실드층가 형성될 수 있도록 반도체소자가 적재될 필요가 있다.
먼저 반도체소자를 EMI 실드용 반도체소자 캐리어에 반도체소자를 적재하는 적재단계를 수행하는 소자핸들러에 관하여 설명한다.
상기 반도체소자(10)는, COG(Chip On Glass), COF(Chip On Film)와 같은 디스플레이 구동칩인 DDI(Display Drive IC) 등의 IC칩, LED 소자 등을 이루는 소자로서, 웨이퍼가 소위 반도체 공정 및 절단 공정(또한 테스트공정 및 분류공정)을 마친 소자에 해당될 수 있다.
예로서, 상기 반도체소자(10)는, 볼 그리드 어레이 패키지 소자로, 인쇄 회로 기판(PCB)의 뒷면에 반구형의 납땜 단자를 2차원 어레이상으로 줄지어 배열해 리드를 대신하는 반도체 패키지에 해당될 수 있다.
이때, 상기 반도체소자(10)는, 저면에 반구형의 복수의 돌출단자(12)들이 형성될 수 있다.
그리고 상기 반도체소자(10)는, 도 4 내지 도 5에 도시된 바와 같이, 트레이(20)에 적재되어 이송될 수 있다.
본 발명에서 EMI 실드층(13) 형성 공정은, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자(10)의 상면 및 측면에 EMI 실드층(13)을 형성하는 공정이다.
상기 EMI 실드층(13)은, 반도체소자(10)의 상면 및 측면에 금속물질이 스프레이 되거나 증착되어 형성될 수 있다.
상기 소자핸들러는, 반도체소자(10)에 EMI 실드층(13)을 형성하기 위하여, 반도체소자(10)를 다수의 반도체소자(10)들이 적재된 트레이(20)로부터 반도체소자 캐리어에 적재하는 구성으로 다양한 구성이 가능하다.
예로서, 상기 소자핸들러는, 도 4 내지 도 5에 도시된 바와 같이, 다수의 반도체소자들이 적재된 트레이(20)들이 로딩되는 로딩부와; 로딩부에서 트레이(20)의 이송방향을 기준으로 적어도 일측에 위치되며 반도체소자들의 적재를 위하여 캐리어를 수평이동시키는 하나 이상의 캐리어테이블(700)과; 로딩부에서의 트레이(20)로부터 반도체소자를 픽업하여 각 캐리어테이블(700)에 적재된 캐리어 상에 단자영역을 요홈부(103)에 위치시키고 단자영역의 가장자리를 반도체소자 캐리어에 부착시키는 하나 이상의 이송툴(400)를 포함할 수 있다.
상기 로딩부는, 다수의 반도체소자들이 적재된 트레이(20)들이 소자 인출위치로 로딩되는 구성으로 다양한 구성이 가능하다.
예로서, 상기 로딩부는, 로딩위치에서 로딩된 인출될 반도체소자(10)들이 적재된 트레이(20)를 인출위치까지 이송하고, 소자 인출이 완료된 트레이(20)를 인출위치에서 언로딩위치까지 이송하는 트레이이송부(600)를 포함할 수 있다.
이때, 상기 로딩부는, 도 6에 도시된 바와 같이, 언로딩위치에서 소자(10)가 안착된 트레이가 적재되는 트레이적재부(630)를 포함할 수 있다.
또한, 상기 트레이이송부(600)는, 상기 트레이적재부(630)에서 인출된 트레이(20)가 수평으로 이동하도록 소자 인출위치를 중심으로 서로 대향되게 설치되는 가이드레일(610)을 포함할 수 있다.
이때, 상기 로딩부는, 도 7에 도시된 바와 같이, 소자 인출이 완료된 트레이(20)를 회수하기 위하여 상하방향으로 구동될 수 있다.
상기 캐리어테이블(700)은, 로딩부에서 트레이(20)의 이송방향을 기준으로 적어도 일측에 위치되며 반도체소자 캐리어에 반도체소자(10)들을 적재하기 위하여 상기 반도체소자 캐리어를 수평이동시키는 구성으로 다양한 구성이 가능하다.
예로서, 상기 캐리어테이블(700)은, 반도체소자 캐리어 로딩부(800)로부터 반도체소자 캐리어를 전달받아 이송툴(400)이 트레이(20)에서 픽업한 소자(10)를 적재할 수 있도록 반도체소자 캐리어를 수평방향으로 이동시키는 구성으로서, X-Y테이블, X-Y-Θ테이블 등 다양한 구성이 가능하다.
여기서, 상기 캐리어로딩부(900)는, 반도체 소자 캐리어를 순차적으로 캐리어테이블(700)로 이동시키는 구성으로 다양한 구성이 가능하다. 예로서, 상기 캐리어로딩부(900)는, 복수의 캐리어들이 적재되는 캐리어적재부를 포함할 수 있다.
또한 상기 캐리어테이블(700)은, 상하방향 즉, Z축방향으로 이동될 수도 있다.
상기 캐리어테이블(700)은, 로딩부에서 트레이(20)의 이송방향을 기준으로 양측에 한 쌍으로 설치될 수 있다.
상기 캐리어테이블(700)은, 이송툴(400)에 의해 트레이(20)로부터 소자(10) 적재가 완료된 반도체 소자 캐리어를 캐리어언로딩부(800)로 전달하는 캐리어이송부(미도시)를 포함할 수 있다.
이때, 상기 반도체 소자 캐리어는, 도 7에 도시된 바와 같이, 반도체 소자(10) 적재 완료 후 EMI 실드층(13) 형성 공정을 위한 EMI 실드 형성장치(미도시)로 반송될 수 있다.
상기 이송툴(400)은, 한 쌍의 캐리어테이블(700) 각각에 대응되어 한 쌍으로 설치될 수 있다.
상기 이송툴(400)은, 도 6에 도시된 바와 같이, 이송툴(400)을 직선운동 시키는 가이드(500)와 결합될 수 있다.
이때, 상기 이송툴(400)은, 가이드(500)의 양 측에 결합되거나 또는 같은 측에 결합될 수 있다.
예로서, 상기 이송툴(400)은, 로딩부의 일측에 위치한 제1반도체소자 캐리어테이블(700)과 대응되는 제1이송툴(410) 및 로딩부의 타측에 위치한 제2반도체소자 캐리어테이블(700)과 대응되는 제2이송툴(420)로 한 쌍으로 설치될 수 있다.
상기 제1이송툴(410)은, 도 6에 도시된 바와 같이, 제1경로()를 따라 반도체소자(10)를 제1반도체소자 캐리어로 이송하고, 제2이송툴(420)은, 제2경로()를 따라 반도체소자(10)를 제2반도체소자 캐리어로 이송하는 구성으로 다양한 구성이 가능하다.
예로서, 상기 제1이송툴(410) 및 제2이송툴(420)은, 인출위치에서 반도체소자(10) 인출시 상호 방해되지 않도록 교대로 소자를 이송하도록 구성될 수 있다.
한편 상기 이송툴(400)은, 소자(10)를 트레이(20)로부터 반도체소자 캐리어까지 이송하기 위한 구성으로서, 픽업방식에 따라서 다양한 구성이 가능하며, 상하이동(Z방향 이동)과 함께 진공압을 발생시켜 소자(10)를 흡착하여 픽업하는 흡착헤드(미도시)를 포함하여 구성될 수 있다.
한편, 상기 소자핸들러는, 이송툴(400)에 의한 반도체소자의 이송경로에 설치되며 이송툴(400)에 픽업된 반도체소자의 저면을 촬영하는 이미지획득부(30)를 추가로 포함할 수 있다.
여기서, 상기 이미지획득부(30)는, 이송툴(400)의 흡착패드에 흡착된 반도체소자(10)의 저면에 대한 비전검사를 수행할 수 있다.
또한 상기 이미지획득부(30)에 의하여 획득된 이미지는, 캐리어테이블(700) 상의 반도체 소자 캐리어 상의 적절한 안착위치, 즉 제1관통구(101) 및 제2관통구(201)에 알맞게 반도체소자(10)가 적재될 수 있도록 이송툴(400)에 의하여 픽업된 반도체소자(10)의 수평상태를 확인하는데 활용될 수 있다.
상기 소자핸들러는, 이미지획득부(30)에 의하여 획득된 저면의 이미지를 분석하여 반도체소자가 반도체소자 캐리어 상에 미리 설정된 적재위치에 위치되도록 X-Y 이동 및 수평회전이동 중 적어도 어느 하나의 이동에 의하여 캐리어테이블(700)을 이동시킬 수 있다.
여기서 물론 반도체소자(10)를 픽업하는 이송툴(400)을 회전시켜 캐리어테이블(700) 상의 반도체 소자 캐리어 상의 적절한 안착위치, 즉 제1관통구(101) 및 제2관통구(201)에 알맞게 반도체소자(10)가 적재되도록 할 수 있음은 물론이다.
상기 소자핸들러에 의해 반도체소자가 적재된 반도체소자 캐리어는, 캐리어언로딩부(900)로 이동하여 EMI 실드층(13) 형성 공정을 위한 EMI 실드 형성장치(미도시)로 반송될 수 있다.
한편 상기와 같은 구성을 가지는 소자핸들러는, 앞서 설명한 소자의 로딩부터 EMI실드 후의 언로딩까지 인라인으로 이루어지는 인라인시스템의 일부로서 구성될 수 있다.
한편 종래의 반도체소자 캐리어는, 반도체소자(10)의 저면에 형성된 돌출단자(12)의 영향으로, 반도체소자(10)의 저면이 반도체소자 캐리어에 빈틈없이 밀착되지 않아 저면을 제외한 상면 및 측면에 대한 EMI 실드층(13) 형성이 완전히 이루어지지 않는 문제점이 있다.
또한, 종래의 반도체소자 캐리어는, 테이프 등과 같은 얇고 플렉서블한 소재로 형성된 지지면에 반도체소자(10)를 부착시킴으로써 캐리어 이송 과정에서 지지면의 형상이 안정적으로 유지되지 않는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명에 따른 반도체소자 캐리어는, 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드층 형성 공정을 수행하기 위하여 복수의 반도체소자들이 부착되는 반도체소자 캐리어로서, 미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 요홈부(103)들이 형성된 베이스부(100)를 포함한다.
일 실시예에서, 상기 베이스부(100)는, 미리 설정된 강성을 가지는 판상형의 부재로, 각 반도체소자(10)의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 요홈부(103)들이 형성될 수 있다. 이때, 상기 베이스부(100)는, 강성이 큰 재질, 예를 들면 금속재질, 합성수지재질 등으로 이루어지는 것이 바람직하다.
상기 요홈부(103)는, 도 1 내지 도 3a에 도시된 바와 같이, 그 크기가 반도체소자(10)의 크기보다는 작고 돌출단자(12)가 형성된 단자영역보다는 크게 형성됨이 바람직하다.
상기 요홈부(103)는, 반도체소자(10) 저면의 돌출단자(12)가 형성되지 않은 가장자리를 지지하는 형상으로 다양한 형상이 가능하다.
예로서, 상기 요홈부(103)는, 반도체소자(10)의 평면형상에 대응되는 형상, 예를 들면 직사각형 형상으로, 그 경계가 반도체소자(10) 저면의 돌출단자(12)가 형성된 단자영역과 가장자리 사이에 위치하도록 형성될 수 있다.
예로서, 상기 요홈부(103)는, 직사각형 형상으로, 그 경계가 반도체소자(10) 저면의 돌출단자(12)가 형성된 단자영역과 가장자리 사이에 위치하도록 형성될 수 있다.
보다 구체적으로, 상기 요홈부(103)는, 도 3a에 도시된 바와 같이, 돌출단자(12)가 형성된 단자영역(w) 보다는 그 크기가 크고, 반도체 소자(10) 저면 보다는 그 크기가 작게 형성되어 반도체 소자(10)의 단자영역(w) 밖의 가장자리와 접하도록 형성될 수 있다.
즉, 상기 요홈부(103)는, 도 3a에 도시된 바와 같이, 그 경계가 반도체소자(10) 단자영역을 제외한 둘레영역(d1+d2)에 위치함이 바람직하다.
상기 베이스부(100)는, 베이스부(100)는, 원판 형상의 웨이퍼 형상 또는 팔각형, 직사각형 형상 등 다각형상 등 다양한 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
상기 베이스부(100)는, 기 설정된 강성을 가져 적재된 반도체소자(10)를 흔들림 없이 지지할 수 있는 재질이면 다양한 재질을 가질 수 있다.
예로서, 상기 베이스부(100)는, 금속재질의 판상부재에 해당할 수 있다.
상기 베이스부(100)는, 단자영역이 요홈부(103)에 위치되고 단자영역의 가장자리가 베이스부(100)에 부착된 상태를 유지할 수 있도록 요홈부(103)와 연통되고 진공압공급장치(200)와 연결되어 반도체소자가 베이스부(100)에 흡착된 상태를 유지하는 흡입유로(102)가 형성될 수 있다.
상기 흡입유로(102)는, 단자영역의 가장자리가 베이스부(100)에 부착된 상태를 유지할 수 있도록 진공압공급장치(200)와 연결되어 반도체소자가 베이스부(100)에 흡착된 상태를 유지하는 구성으로 다양한 구성이 가능하다.
예로서, 상기 흡입유로(102)는, 요홈부(103) 각각의 저면과 연결되고, 각각의 흡입유로(102) 하부에 배치되어 흡입유로(102)를 상호 연결하는 연결유로(104, 106)를 통해 진공압공급장치(200)와 연결될 수 있다.
상기 베이스부(100)는, 반도체소자의 저면의 베이스부(100)에 대한 밀착상태를 높이기 위하여 흡입유로(102)에 의하여 진공압이 유지될 때 탄성변형이 가능한 탄성층(111)이 추가로 형성될 수 있다.
상기 탄성층(111)은, 흡입유로(102)에 의해 베이스부(100)에 흡착된 반도체소자의 저면에 발생할 수 있는 크랙 및 변형 등의 손상을 방지할 수 있는 보호막으로, 탄성이 있는 소재면 다양한 소재가 가능하다.
예로서, 상기 탄성층(111)은, 합성수지 필름, 우레탄 또는 테플론으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 탄성층(111)은, 단자영역이 요홈부(103)의 하측으로 노출되고 단자영역의 가장자리가 베이스부(100)에 부착될 수 있도록 베이스부(100)의 상면에 형성되는 구성으로 다양한 형상이 가능하다.
상기 탄성층(111)은, 요홈부(103)를 제외한 베이스부(100)의 상면에 형성되거나 또는 요홈부(103)를 포함한 베이스부(100)의 상면에 전체적으로 형성될 수 있다.
또한, 상기 탄성층(111)은, 접착성을 갖는 소재로 형성될 수 있다.
이러한 경우, 상기 탄성층(111)은, 반도체소자에 대한 추가적인 밀착력을 제공할 수 있는 이점이 있다.
예로서, 상기 탄성층(111)은, 베이스부(100)의 상면에 부착되는 접착성을 가지는 접착테이프에 의하여 형성될 수 있다, 예로서, 접착테이프는, 양면테이프에 해당할 수 있다.
이때, 상기 양면테이프는, 베이스부(100)에 부착된 후 요홈부(103)와 동일한 위치에 요홈부(103)와 동일한 크기로 관통구(미도시)가 형성될 수 있다.
다른 일 실시예에서, 상기 탄성층(111)은, 상기 베이스부(100)의 상면에 형성되는 필름과; 필름의 저면 또는 상면에 접합되는 접착물질을 포함할 수 있다.
이때, 상기 탄성층(111)은, 베이스부(100)에 부착된 후 요홈부(103)와 동일한 위치에 상기 요홈부(103)와 동일한 크기로 관통구(미도시)가 형성될 수 있다.
다른 일 실시예에서, 상기 베이스부(100)는, 도 3b에 도시된 바와 같이, 미리 설정된 강성을 가지는 판상형의 제1베이스부재(114)와, 제1베이스부재(114)의 상면에 배치되며 제1베이스부재(114)와 함께 요홈부(103)을 형성하는 제2베이스부재(112)를 포함할 수 있다.
도 3b에서, 상기 베이스부(100)는, 도 3a와 달리, 제1베이스부재(114) 및 제2베이스부재(112)에 의하여, 도 3a의 요홈부(103)와 같은 오목한 공간을 형성할 수 있다.
보다 구체적으로, 상기 제1베이스부재(114)는, 후술하는 제2베이스부재(112)의 제1관통구(101)에 의해 상면의 일부가 노출되며, 상기 노출된 상면의 일부와 상기 제1관통구(101)의 내측 둘레가 도 3a에 도시된 요홈부(103)와 동일한 형태의 오목한 홈을 형성할 수 있다.
그리고 상기 제1베이스부재(114)는, 제1베이스부재(114) 및 제2베이스부재(112)에 의하여 형성된 요홈부(103)에 진공압을 형성할 수 있도록 흡입유로(102)가 형성될 수 있다.
상기 제2베이스부재(112)는, 제1베이스부재(114)와 함께 요홈부(103)를 형성하는 구성으로 다양한 구성이 가능하다.
예로서, 상기 제2베이스부재(112)는, 각 반도체소자(10)의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 제1관통구(101)가 형성됨으로써 제1베이스부재(114)와 함께 요홈부(103)를 형성할 수 있다.
특히 상기 제2베이스부재(112)는, 제1베이스부재(114)와 탈착가능하게 결합됨으로써 반도체 소자(10)의 형상, 크기, 규격 등이 바뀔때 제2베이스부재(112) 만이 교체됨으로써 반도체 소자(10)의 형상, 크기, 규격 등의 변경에 용이하게 대응할 수 있다.
한편 상기 제2베이스부재(112)는, 도 3a과 동일하게, 반도체 소자(10)의 저면의 베이스부(100)에 대한 밀착상태를 높이기 위하여 흡입유로(102)에 의하여 진공압이 유지될 때 탄성변형이 가능한 탄성층(111)이 추가로 형성될 수 있다.
상기 제2베이스부재(112) 및 탄성층(111)은, 흡입유로(102)에 의해 베이스부(100)에 흡착된 반도체소자의 저면에 발생할 수 있는 크랙 및 변형 등의 손상을 방지할 수 있는 보호막으로, 탄성이 있는 소재면 다양한 소재가 가능하다.
예로서, 제2베이스부재(112) 및 탄성층(111)은, 합성수지 필름, 우레탄 또는 테플론으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 제2베이스부재(112) 및 탄성층(111)은, 반도체 소자(10)의 저면 가장자리에 대한 추가적인 접착력을 부가하기 위하여 베이스부재(100)의 상면에 부착되는 접착성을 가지는 접착테이프에 의하여 형성될 수 있다,
일 실시예에서, 상기 접착테이프는, 양면테이프에 해당할 수 있다. 다른 일 실시예에서, 상기 제2베이스부재(112) 및 탄성층(111)은, 베이스부재(100)의 상면에 형성되는 필름과; 필름의 상면에 접합되는 접착물질을 포함할 수 있다
한편 상기와 같은 구성을 가지는 반도체 소자 캐리어는, EMI실드 공정이 수행될 반도체 소자(10)의 로딩, 즉 반소체 소자 캐리어로의 적재로부터 EMI실드 공정 수행 후 반소체 소자 캐리어로의 언로딩이 인라인화 할 수 있다.
이상은 본 발명에 의해 구현될 수 있는 바람직한 실시예의 일부에 관하여 설명한 것에 불과하므로, 주지된 바와 같이 본 발명의 범위는 위의 실시예에 한정되어 해석되어서는 안 될 것이며, 위에서 설명된 본 발명의 기술적 사상과 그 근본을 함께하는 기술적 사상은 모두 본 발명의 범위에 포함된다고 할 것이다.

Claims (6)

  1. 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드층 형성 공정을 수행하기 위하여 복수의 상기 반도체소자들이 부착되는 반도체소자 캐리어에 있어서,
    미리 설정된 강성을 가지며 각 반도체소자의 돌출단자(12)가 형성된 단자영역에 대응되는 크기로 복수의 요홈부(103)들이 형성된 베이스부(100)를 포함하며,
    상기 베이스부(100)는,
    상기 단자영역이 상기 요홈부(103)에 위치되고 상기 단자영역의 가장자리가 상기 베이스부(100)에 부착된 상태를 유지할 수 있도록 상기 요홈부(103)와 연통되고 진공압공급장치와 연결되어 반도체소자가 상기 베이스부(100)에 흡착된 상태를 유지하는 흡입유로(102)가 형성된 것을 특징으로 하는 반도체소자 캐리어.
  2. 청구항 1에 있어서,
    상기 베이스부(100)는 상기 반도체소자의 저면이 상기 베이스부(100)의 밀착상태를 높이기 위하여 상기 흡입유로(102)에 의하여 진공압이 유지될 때 탄성변형이 가능한 탄성층(111)이 추가로 형성된 것을 특징으로 하는 반도체소자 캐리어.
  3. 청구항 1에 있어서,
    상기 베이스부(100)는,
    원판 형상의 웨이퍼 형상 또는 다각형 형상을 가지는 것을 특징으로 하는 반도체소자 캐리어.
  4. 저면에 복수의 돌출단자(12)들이 형성된 반도체소자의 상면 및 측면에 EMI 실드층을 형성하는 EMI 실드층 형성 공정을 수행하기 위하여, 다수의 반도체소자들이 적재된 트레이(20)로부터 청구항 제1항에 따른 반도체소자 캐리어에 적재하는 소자핸들러로서,
    다수의 반도체소자들이 적재된 트레이(20)들이 로딩되는 로딩부(100)와;
    상기 로딩부(100)에서 트레이(20)의 이송방향을 기준으로 적어도 일측에 위치되며 반도체소자들의 적재를 위하여 상기 캐리어를 수평이동시키는 하나 이상의 캐리어테이블(700)과;
    상기 로딩부(100)에서의 트레이(20)로부터 반도체소자를 픽업하여 각 캐리어테이블(700)에 적재된 캐리어 상에 상기 단자영역을 상기 요홈부(103)에 위치시키고 상기 단자영역의 가장자리를 상기 반도체소자 캐리어에 부착시키는 하나 이상의 이송툴을 포함하는 소자핸들러.
  5. 청구항 4에 있어서,
    상기 캐리어테이블(700)은,
    상기 로딩부(100)에서 트레이(20)의 이송방향을 기준으로 양측에 한 쌍으로 설치되고,
    상기 이송툴(400)은,
    상기 한 쌍의 캐리어테이블(700) 각각에 대응되어 한 쌍으로 설치된 것을 특징으로 하는 소자핸들러.
  6. 청구항 5에 있어서,
    상기 이송툴(400)에 의한 반도체소자의 이송경로에 설치되며 이송툴(400)에 픽업된 반도체소자의 저면을 촬영하는 이미지획득부(30)를 추가로 포함하며,
    상기 이미지획득부(30)에 의하여 획득된 저면의 이미지를 분석하여 반도체소자가 상기 반도체소자 캐리어 상에 미리 설정된 적재위치에 위치되도록 X-Y 이동 및 수평회전이동 중 적어도 어느 하나의 이동에 의하여 상기 캐리어테이블(700)을 이동시키는 것을 특징으로 하는 소자핸들러.
PCT/KR2017/004899 2016-05-11 2017-05-11 반도체소자 캐리어 및 이를 포함하는 소자핸들러 WO2017196110A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0057834 2016-05-11
KR1020160057834A KR20170127325A (ko) 2016-05-11 2016-05-11 반도체소자 캐리어 및 이를 포함하는 소자핸들러

Publications (1)

Publication Number Publication Date
WO2017196110A1 true WO2017196110A1 (ko) 2017-11-16

Family

ID=60266690

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/004899 WO2017196110A1 (ko) 2016-05-11 2017-05-11 반도체소자 캐리어 및 이를 포함하는 소자핸들러

Country Status (3)

Country Link
KR (1) KR20170127325A (ko)
TW (1) TW201742231A (ko)
WO (1) WO2017196110A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213923A1 (ko) * 2019-04-17 2020-10-22 주식회사 쎄믹스 반도체 소자 검사 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780474B (zh) * 2019-11-07 2022-11-18 京东方科技集团股份有限公司 一种导电胶贴附载台、贴附装置及贴附方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189226A (ja) * 2006-01-10 2007-07-26 Hanmi Semiconductor Co Ltd 半導体製造工程用テーブル
KR100748482B1 (ko) * 2006-01-23 2007-08-10 미래산업 주식회사 반도체 소자 테스트 핸들러
KR20110024967A (ko) * 2009-09-03 2011-03-09 (주)제이티 다이본더 및 그에 사용되는 이송툴
KR20130000464U (ko) * 2011-07-11 2013-01-21 세크론 주식회사 반도체 소자들을 지지하기 위한 테이블 조립체
KR101604582B1 (ko) * 2015-08-24 2016-03-17 (주) 에스에스피 반도체 패키지 코팅 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189226A (ja) * 2006-01-10 2007-07-26 Hanmi Semiconductor Co Ltd 半導体製造工程用テーブル
KR100748482B1 (ko) * 2006-01-23 2007-08-10 미래산업 주식회사 반도체 소자 테스트 핸들러
KR20110024967A (ko) * 2009-09-03 2011-03-09 (주)제이티 다이본더 및 그에 사용되는 이송툴
KR20130000464U (ko) * 2011-07-11 2013-01-21 세크론 주식회사 반도체 소자들을 지지하기 위한 테이블 조립체
KR101604582B1 (ko) * 2015-08-24 2016-03-17 (주) 에스에스피 반도체 패키지 코팅 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213923A1 (ko) * 2019-04-17 2020-10-22 주식회사 쎄믹스 반도체 소자 검사 장치

Also Published As

Publication number Publication date
KR20170127325A (ko) 2017-11-21
TW201742231A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
WO2019160307A1 (ko) 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
WO2019017670A1 (en) APPARATUS AND METHOD FOR MANUFACTURING LED MODULE
WO2017196110A1 (ko) 반도체소자 캐리어 및 이를 포함하는 소자핸들러
WO2019190031A1 (ko) 마이크로 소자 전사장치 및 마이크로 소자 전사방법
WO2018131921A1 (ko) 소자핸들러
WO2017196109A1 (ko) 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
TW202114048A (zh) 黏晶裝置及半導體裝置的製造方法
WO2017052090A1 (ko) 소자핸들러
TW202106155A (zh) 電子組件安裝裝置、電子裝置之製造方法及條帶之製造方法
KR102122042B1 (ko) 칩 본더 및 이를 갖는 기판 처리 장치
KR20100077523A (ko) 웨이퍼 이송 아암
WO2019035557A1 (ko) 전기 소자 이송 장치
WO2021201038A1 (ja) スタンプツール保持装置、スタンプツール位置決め装置、マルチ要素移送装置および素子アレイの製造方法
WO2019190058A1 (en) Chip transfer device and chip transferring method using the same
JP2021158329A (ja) スタンプツール保持装置および素子アレイの製造方法
US9575117B2 (en) Testing stacked devices
KR101013027B1 (ko) 표면실장장치
JP3410050B2 (ja) 電子部品搬送装置
WO2020251137A1 (ko) 자동 패드 교체 장치
JP3879469B2 (ja) 電子部品実装装置
WO2019088323A1 (ko) 전사 부재를 이용한 전자 소자의 적층 구조, 상기 전자 소자의 제작을 위한 전사 장비 및 상기 전자 소자의 제조 방법
WO2021246567A1 (ko) 듀얼형 솔더볼 플레이스먼트 시스템
JP3497545B2 (ja) 部品保持装置
TW202416393A (zh) 晶粒接合裝置
WO2022092386A1 (ko) 반도체 공정 진단 센서 장치

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17796410

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17796410

Country of ref document: EP

Kind code of ref document: A1