WO2019160307A1 - 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어 - Google Patents

엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어 Download PDF

Info

Publication number
WO2019160307A1
WO2019160307A1 PCT/KR2019/001719 KR2019001719W WO2019160307A1 WO 2019160307 A1 WO2019160307 A1 WO 2019160307A1 KR 2019001719 W KR2019001719 W KR 2019001719W WO 2019160307 A1 WO2019160307 A1 WO 2019160307A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
micro led
pockets
led chips
substrate
Prior art date
Application number
PCT/KR2019/001719
Other languages
English (en)
French (fr)
Inventor
유태경
서주옥
김보균
김근하
문주경
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180018125A external-priority patent/KR20190098329A/ko
Priority claimed from KR1020180123402A external-priority patent/KR102646798B1/ko
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Publication of WO2019160307A1 publication Critical patent/WO2019160307A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Definitions

  • the present invention relates to an LED display panel manufacturing technology, and more particularly, to a micro LED chip array method for manufacturing a micro LED and a multi-chip carrier used therein.
  • a vertical or flip chip type micro LED chips are bonded to a substrate such as a printed circuit board (PCB) and arrayed.
  • PCB printed circuit board
  • each solder position on the substrate is checked one by one, and then the micro LED chips are attached to the corresponding solder on the substrate using a die bonder. Bonding methods have been proposed. However, this method requires a large number of micro LED chips to be moved one by one and bonded on a substrate, which requires an excessively long process time.
  • the chip-to-chip spacing of the micro LED chips must be precisely within a few um and be fast. Even in the mass production of a mini LED display panel using LED chips having a larger size than a micro LED chip, the chip-to-chip spacing precision between LED chips must satisfy within ⁇ 10 um, but this was also difficult to achieve.
  • the adhesive sheet in the case of transferring the LED chips, such as the roll roll method or the electrostatic adhesive method, in general, the adhesive sheet must be attached to the upper portion of the rearranged LED chips (ie, the LED emitting surface) to transfer the adhesive sheet. There is a problem in that the luminous efficiency is lowered even though a little adhesive remains on the LED chip.
  • the present invention solves the problem of inaccurate arrangement of LED chips in moving and arranging micro sized LED chips such as micro LED chips from an arbitrary position to a substrate, and provides a method of arranging a large number of LED chips on a substrate at one time.
  • the purpose is to provide.
  • Micro LED chip array method comprises the steps of preparing a chip carrier formed with a plurality of chip pockets to be decompressed through the suction hole; Capturing the micro LED chips in the chip pockets, wherein each of the micro LED chips is in close contact with a bottom of each of the chip pockets; And placing the microLED chips captured in the chip pockets on a substrate, each of the chip pockets comprising a slope extending from an inlet having a width greater than the bottom to the bottom. And the spacing between the centers of the micro LED chips placed on the substrate by the slope and the spacing between the centers of the chip pockets.
  • the slope regulates the movement of each of the micro LED chips aligned in the chip pockets.
  • the depth of each of the chip pockets is less than the thickness of each of the microLED chips.
  • the suction hole is connected to each of the chip pockets at the bottom of the chip carrier.
  • the number of suction holes for each of the chip pockets is plural.
  • the chip carrier forms the chip pockets on one surface of the suction plate, and suction holes connected to the chip pockets at the bottom of the chip pockets on the other surface of the suction plate.
  • the placing comprises increasing the pressure inside the chip pockets with the micro LED chips lying on the substrate.
  • the electrode pad of the micro LED chip in the capturing step is located above the chip pockets in the chip carrier, the electrode pad of the micro LED chip in the placing step is the chip It is located below the chip pockets in the carrier.
  • the method comprises, after the capturing, rotating the chip carrier with the micro LED chip aligned to each of the chip pockets by 180 degrees.
  • the capturing may include the step of capturing the micro LED chips so that the light emitting surface of each of the micro LED chips contacts the bottom and the electrode pad of each of the micro LED chips comes out of the chip pockets. To the field.
  • the substrate is a mount substrate having an electrode
  • the placing step places the micro LED chips on the mount substrate such that the electrode pad is in proximity to the electrode.
  • the substrate is an adhesive film
  • the placing includes placing the microLED chips on the adhesive film such that the electrode pad is attached to the adhesive film.
  • the chamber further comprises transferring the micro LED chips attached on the adhesive film onto the mount substrate.
  • the capturing may include the step of capturing the micro LED chips such that an electrode pad side of each of the micro LED chips contacts the bottom and a light emitting surface of each of the micro LED chips comes out of the chip pockets. Capturing in chip pockets.
  • a multi-chip carrier for arranging a plurality of micros in a predetermined arrangement, for placing the aligned micro LED chips on a substrate, wherein the chip carriers are configured to store the plurality of micro LED chips. And a plurality of chip pockets formed in a predetermined arrangement on one surface of the suction plate, and the bottom shape and size of each of the chip pockets is determined to regulate the movement of each of the micro LED chips sucked in the chip pocket.
  • Each of the chip pockets includes a slope extending from the inlet having a width greater than the bottom to the bottom.
  • the depth of each of the chip pockets is less than the thickness of each of the microLED chips.
  • the chip carrier further comprises a plurality of suction holes connected to each of the chip pockets at the bottom of each of the chip pockets.
  • the number of suction holes for each of the chip pockets is plural.
  • the suction holes are connected with an external vacuum source.
  • the multi-chip carrier is formed of Si, GaAs, sapphire or AlN material.
  • FIG. 1 is a plan view illustrating a multi-chip carrier according to an embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view of a portion of a multi-chip carrier in an embodiment of the present invention.
  • FIGS. 3 and 4 are diagrams for describing an embodiment of an LED chip array method using the multi-chip carriers illustrated in FIGS. 1 and 2.
  • FIGS 5 and 6 are views for explaining another embodiment of the LED chip array method using the multi-chip carrier shown in Figures 1 and 2.
  • FIG. 7 and 8 are views for explaining the LED chip array method using the multi-chip carrier shown in Figs.
  • FIG. 9 is a flowchart illustrating an overall method of an LED chip array according to another embodiment of the present invention.
  • 10A and 10B are diagrams for describing a chip holding film on which micro LED chips are held and a substrate on which solders are formed in the chip array method of FIG. 9.
  • 11 to 18 are diagrams for describing respective steps of the LED chip array method illustrated in FIG. 9.
  • An LED chip array method includes a chip carrier preparation step, a chip capturing step, and a chip placing step.
  • a chip carrier 60 for capturing a plurality of micro LED chips and placing the captured plurality of micro LED chips on a mount substrate is illustrated in FIGS. 1 and 2. Is prepared as.
  • the outer shape of the chip carrier 60 may be approximately circular as shown, or may be rectangular or other shapes.
  • the chip carrier 60 includes a suction plate 61 in which a plurality of chip pockets 612 are formed in a predetermined arrangement on one surface thereof.
  • the suction plate 61 includes suction holes 614 formed to correspond to the chip pockets 612, respectively.
  • the suction holes 614 are connected to the chip pockets 612 at the bottom surface of each of the chip pockets 612 while being formed on the opposite surface of the suction plate 61 on which the chip pockets 612 are formed. It is.
  • Each of the suction holes 614 is for reducing the internal pressure of the corresponding chip pocket 612 to suck the micro LED chip 30 into the chip pocket 612 and is connected to an external vacuum source.
  • the micro LED chip accommodated in the chip pocket 612 is in a state where it can be separated from the chip pocket 612 when the pressure in the chip pocket 612 is increased.
  • the number of suction holes 614 for one chip pocket 612 is plural.
  • the suction plate 61 of the chip carrier 60 is made of a material such as Si GaAs, sapphire or AlN.
  • the chip pockets 612 have a predetermined depth H, and the depth of the chip pockets 612 is set smaller than the thickness of the micro LED chip to be sucked.
  • the thickness of the micro LED chip means the distance between the light emitting surface of the micro LED chip and the surface of the electrode pad.
  • the chip pocket 612 is formed such that the width W1 of the inlet is larger than the width W2 of the bottom, and has a slope 6121 extending from the inlet having the width W1 to the floor having the width W2.
  • the inlet width W1 of the chip pocket 612 is larger than the width of the micro LED chip and the bottom width W2 of the chip pocket 612 is equal to the width of the micro LED chip.
  • the meaning of "equal” means equal within a negligible error range.
  • the inlet longitudinal width of the chip pocket is larger than the bottom longitudinal width of the chip pocket, and the longitudinal width of the micro LED chip is larger than the inlet vertical width of the chip pocket and is approximately equal to the bottom longitudinal width of the chip pocket.
  • the chip capturing step may be performed by an external vacuum source connected to the suction hole 614, whereby the inside of the suction hole 614 may be decompressed, thereby allowing the chip pocket 612 to enter the chip pocket 612. At least a portion of the micro LED chip 30 is dropped into the chip pocket 612 and seated at the bottom of the chip pocket 612.
  • the vacuum suction force F through the suction hole 614 is adsorbed to the bottom of the chip pocket 612 of the micro LED chip 30 to be in a state of not being separated.
  • the slope 6121 extending from the inlet to the bottom of the chip pocket 612 allows the micro LED chip 30 to be smoothly inserted into the chip pocket 612 and at the same time the chip pocket 612.
  • the bottom width of the chip pocket 612 and the width of the micro LED chip are almost coincident with the bottom of the chip, it may be fixed in the correct position without flowing in the chip pocket 612. Accordingly, the micro LED chips 30 that are entered and held one by one in the chip pockets 612 may be arranged at the same center-to-center spacing as the center-to-center spacing of the chip pockets 612, and the vacuum decompression state in the chip pocket 612. As long as is not released, the arrangement of the micro LED chips 30 accommodated in the chip pockets 612 and the spacing therebetween may be constant without change.
  • the spacing between the centers of the micro LED chips 30 after being arranged and the spacing between the centers of the chip pockets 612 are substantially the same even if they are not completely identical. Therefore, in the present specification, the distance between the centers of the micro LED chips 30 and the center distance between the chip pockets 612 are defined to be the same within a deviation range within 5 ⁇ m.
  • the micro LED chip 30 Since the base body or base plate on which the micro LED chips 30 are placed is on a mount substrate 40 (see FIG. 4) having electrodes 45a and 45b (see FIG. 4), the micro LED chip 30 ) Has electrode pads 32a and 32b corresponding to the electrodes 45a and 45b (see FIG. 4) on the opposite side of the surface adsorbed to the bottom surface of the chip pocket 612.
  • the chip carrier 60 sucks the micro LED chip 30 into its chip pocket 612, such that the light emitting surface of the micro LED chip 30 is in contact with the bottom surface of the chip pocket 612.
  • the micro LED chip 30 is received and held so that the electrode pads 32a and 32b extend out of the chip pocket 612.
  • the chip pocket 612 faces upwards, and gravity, together with the vacuum suction force, acts on the micro LED chip 30, so that the micro LED chip 30 is better in the chip pocket ( 612).
  • the chip carrier 60 is rotated 180 degrees, ie upside down, so that the chip pockets 612 and the micro LED chips 30 sucked in the chip pockets 612 are underneath.
  • the chip carrier 60 is lowered or the mount substrate 40 is raised until the micro LED chips 30 are placed on the mount substrate 40.
  • the depth of the chip pocket 612 is smaller than the thickness of the micro LED chip 30, so that when the chip carrier 60 descends to the maximum or the mount substrate 40 rises to the maximum, the micro The electrode pads 32a and 32b of the LED chip 30 come into contact with or close to the electrodes 45a and 45b of the mount substrate 40.
  • the bonding material p may be previously coated on the electrodes 45a and 45b.
  • FIGS. 1 and 2 Another embodiment of the LED chip array method using the multi-chip carrier illustrated in FIGS. 1 and 2 will be described with reference to FIGS. 5 and 6.
  • the LED chip array method according to the present embodiment also includes a chip carrier preparation step, a chip capturing step, and a chip placing step as in the previous embodiment.
  • the chip array method further includes a chip transfer step.
  • the chip carrier 60 is prepared in substantially the same manner as in the previous embodiment.
  • the micro LED chips 30 were picked up and placed by the chip carrier 60 was a mount substrate including electrodes, but in this embodiment, on the surface of the adhesive film 7 rather than the mount substrate. to be.
  • the micro LED chips 30 may be aligned at predetermined intervals as they are sucked into the chip pocket 612 of the chip carrier 60. This is possible because the bottom of the chip pocket 612 has a shape that can regulate the front, rear, left and right movement of the micro LED chip 30 in close contact with the bottom, that is, the shape corresponding to the shape of the micro LED chip 30. .
  • the micro LED chip 30 includes electrode pads 32a and 32b corresponding to the electrodes 45a and 45b on the opposite side of the surface adsorbed to the bottom surface of the chip pocket 612.
  • the chip carrier 60 sucks the micro LED chip 30 into its chip pocket 612, such that the light emitting surface of the micro LED chip 30 is in contact with the bottom surface of the chip pocket 612.
  • the micro LED chip 30 is received and held so that the electrode pads 32a and 32b extend out of the chip pocket 612.
  • the slope 6121 extending from the inlet to the bottom of the chip pocket 612 allows the micro LED chip to be smoothly inserted into the chip pocket 612.
  • the micro LED chips held and held in the chip pockets 612 one by one may be arranged at the same center-to-center spacing of the chip pockets 612, and within the chip pocket 612. As long as the vacuum decompression state is not released, the arrangement of the micro LED chips accommodated in the chip pockets 612 and the spacing therebetween may be constant without change.
  • the chip carrier 60 may, in the previous embodiment, adhere the micro LED chips 30 suction-held to the chip pockets 612 in an adhesive film (similar to placing micro LED chips on a mount substrate). 7) Place on. In the state where the micro LED chips 30 are bonded to the adhesive film 7, more specifically, in the state in which the electrode pads 32a and 32b of the micro LED chips 30 are bonded to the adhesive film 7, The pressure in the chip pocket 612 holding the micro LED chips 30 is reduced, so that the suction force on the micro LED chips 30 is removed, whereby the micro LED chips 30 are the chip carrier 60. It is adhered to the adhesive film 7 in a state separated from).
  • a chip transfer step is further performed. As shown in FIG. 6, in this chip transfer step, the micro LED chips 30 on the adhesive film 7 are attached to the transfer film 8 having an adhesive in the original arrangement, and the next transfer film 8 ) And transferring the micro LED chip 30 attached to the array) on the mount substrate 40 in its arrangement. At this time, the pressing roller 9 may be used to press the micro LED chip 30 against the transfer film 8 and the mounting substrate 40.
  • the light emitting surface side of the micro LED chip 30 is adhered to the transfer film 8, and the opposite side thereof faces the mount substrate 40 side.
  • the mount substrate 40 includes electrodes 45a and 45b on the top surface corresponding to the electrode pads 32a and 32b of the micro LED chips 30.
  • the micro LED chips 30 aligned with the transfer film 8 are transferred onto the mount substrate 40 as they are, wherein the electrode pads 32a and 32b of the micro LED chip 30 are mounted on the mount substrate 40.
  • Solder or conductive bonding materials may be used for the bonding.
  • FIGS. 7 and 8 Another embodiment of the LED chip array method using the multi-chip carrier illustrated in FIGS. 1 and 2 will be described with reference to FIGS. 7 and 8.
  • the LED chip array method according to the present embodiment also includes a chip carrier preparation step, a chip capturing step, and a chip placing step as in the previous embodiment.
  • the chip array method further includes a chip transfer step.
  • the chip carrier 60 is prepared in substantially the same manner as in the previous embodiment.
  • micro LED chips 30 are picked up and placed by the chip carrier 60 is on the surface of the adhesive film 7.
  • the micro LED chips 30 may be aligned at predetermined intervals as they are sucked into the chip pocket 612 of the chip carrier 60. This is possible because the bottom of the chip pocket 612 has a shape that can regulate the front, rear, left and right movement of the micro LED chip 30 in close contact with the bottom, that is, the shape corresponding to the shape of the micro LED chip 30. . Unlike the previous embodiments, the chip carrier 60 sucks the micro LED chip 30 into its chip pocket 612, but the chip pads of the electrode pads 32a and 32b of the micro LED chip 30 are on the chip pocket. The micro LED chip 30 is received and held so as to be in contact with the bottom of 612 and the light emitting surface opposite the electrode pad of the micro LED chip 30 extends out of the chip pocket 612.
  • the chip carrier 60 places the micro LED chips 30 sucked in the chip pockets 612 on the adhesive film 7.
  • the micro LEDs are attached.
  • the pressure in the chip pocket 612 that was holding the chips 30 is reduced, so that the suction force on the micro LED chips 30 is removed, so that the micro LED chips 30 are removed from the chip carrier 60. It is adhered to the adhesive film 7 in a separated state.
  • a chip transfer step is further performed. As shown in FIG. 8, in this chip transfer step, the micro LED chips 30 on the adhesive film 7 are directly placed on the mount substrate 40 without using a separate transfer film as in the previous embodiment. Move the array as is. In this case, the electrode pads 32a and 32b of the micro LED chip 30 are bonded to each of the electrodes 45a and 45b of the mount substrate 40. Solder or conductive bonding materials may be used for the bonding.
  • FIG. 9 is a flowchart illustrating an LED chip array method according to another embodiment of the present invention.
  • FIGS. 10A and 10B illustrate micro LED chips in the chip array method shown in FIG. 9.
  • FIGS. 11 to 18 are diagrams for explaining respective steps of the LED chip array method illustrated in FIG. 9.
  • an LED chip array method is an LED chip array method in which micro LED chips held on an upper surface of a chip holding film are arrayed on a substrate in a predetermiend arrangement.
  • S1 preparing a multi-chip carrier formed with chip pockets in an array matching the predetermined arrangement; and decompressing the inside of the chip pockets to capture each of the micro LED chips in each of the chip pockets.
  • Step (s2) placing the micro LED chips on the substrate as the array of chip pockets (s3), and heating the solders to bond the micro LED chips onto the substrate (s4). It includes.
  • the chip holding film 20 in which the micro LED chips 30 are held and the substrate 40 in which the solders 50 are formed can be seen.
  • the micro LED chip 30 may be a flip chip type micro LED chip having two electrodes having different polarities on the bottom, or a vertical micro LED chip having one electrode on the bottom.
  • the micro LED chips 30 are separated from the chip retaining film 20 and bonded to a substrate 40 such as a PCB.
  • the gap or arrangement of the micro LED chip 30 on the chip retaining film 20 and the gap or arrangement of the micro LED chip 30 to be mounted on the substrate 40 is bound to be different, the present invention is a micro When picking up the LED chips 30 from the chip retaining film 20, the positions of the micro LED chips 30 are adjusted in an arrangement consistent with the desired constant arrangement on the substrate 40.
  • the step s1 may include preparing a multi-chip carrier 60 having chip pockets 612 in an arrangement that matches a predetermined arrangement in which a micro LED chip 30 is to be arrayed on a substrate.
  • the multi-chip carrier 60 prepared by the step (s1) picks up the micro LED chip 30 (see FIG. 10) on the chip retaining film 20 (see FIG. 10) and simultaneously shows the micro LED chip 30 (see FIG. 10). ) Are used to place on the substrate 40 (see FIG. 10) after adjusting them to match the predetermined arrangement.
  • the same arrangement of chip pockets 612 and the microcrystalline chips on the substrate is equivalent to the pitch between the two neighboring micro LED chips (the spacing between the center and the center) and the neighboring chip pockets 612 and 612. This means that the pitch between them (the distance between the center and the center) coincides.
  • the suction plate 61 in which the chip pockets 612 are formed and the chuck 62 in which the vacuum and air pressurization passages 622 are formed are formed by the vacuum and air pressurization passages 622. And engage in communication with the chip pockets 612.
  • the vacuum and air pressurizing passage 622 may be connected to a vacuum source to generate a vacuum by reducing the pressure inside the chip pocket 612 to suck the micro LED chip 30 into the chip pocket 612. to be.
  • Increasing the pressure in the chip pocket 612 may push the micro LED chip 30 (see FIG. 10) to a greater pressure, for which the vacuum and air pressurization passage 622 increases the pressure in the chip pocket 612. It can be used to
  • the vacuum and air pressurization passage in the claims may be a vacuum passage 622 which also serves as an air pressurization passage, and may be passages including both the air pressurization passage and the vacuum passage.
  • the suction plate 61 has a connection hole 613 in which the chip pockets 612 are formed to a first depth in a plate made of a material such as Si GaAs, sapphire or AlN, and is connected to the chip pockets 612. Are formed to a second depth smaller than the first depth.
  • the cross-sectional area of the chip pocket 612 is preferably formed to be slightly larger than the cross-sectional area of the micro LED chip 30.
  • the connection hole 613 is formed on the upper surface of the chip pocket 612 smaller than the cross-sectional size of the micro LED chip 30, when the suction is generated in the chip pocket 612, the chip pocket ( The top surface of 612 restricts the micro LED chip 30 from further rising.
  • the chip pocket 612 and the connection hole 613 may be formed by etching. It is preferable that the said 1st depth is 10-2000 micrometers, and the said 2nd depth is 1-100 micrometers.
  • the chuck 62 is made to include a vacuum and air pressurization passage 622 which is in communication with the chip pocket 612 of the suction plate 61 through the connection hole 613 of the suction plate 61. More specifically, the internal pressure in the chip pocket 612 is reduced to a vacuum pressure state by the generation of a vacuum through the vacuum and air pressurizing passage 622, so that the micro LED chip 30 (see FIG. 10) is removed from the chip pocket 612. It is possible to pressurize the micro LED chip to air pressure when bonding the micro LED chip to the substrate 40 (see FIG. 10) by increasing the internal pressure in the chip pocket 612 through the vacuum pick-up structure and the vacuum and air pressurization passage.
  • the chuck 62 is fabricated to include a structure that is present.
  • the material of the chuck 62 may be processed using a material of iron and ceramic, or a material of Teflon or plastic.
  • the multichip carrier 60 fabricated as described above is used in subsequent steps described below.
  • a step (s2) of capturing each of the micro LED chips 30 one by one in each of the chip pockets 612 is performed.
  • the capturing step (S2) first, as shown in FIGS. 12 and 13, wherein each of the chip pockets 612 at least partially faces the corresponding micro LED chip 30. This is performed after aligning the chip carrier 60. At this time, the arrangement and the pitch of the chip pockets 612 and the micro LED chip 30 are different, but if each of the chip pockets 612 partially faces the micro LED chip 30, the chip pocket as described below. As the micro LED chip 30 enters the chip pocket 612 upon decompression in 612, the arrangement and pitch of the micro LED chips 30 coincide with the arrangement and pitch of the chip pockets 612.
  • the capturing (s2) includes driving a vacuum source to decompress the inside of the chip pockets 612 so that each of the chip pockets 612 is a micro LED chip. Suction 30 to accommodate.
  • the micro LED chip 30 sucked into the chip pocket 612 rises to the top surface of the chip pocket 612 in which the connection hole 613 is formed and is further raised by the top surface of the chip pocket 612. Not regulated.
  • the connection hole 613 is blocked by the micro LED chip 30 and the suction by the vacuum is still occurring, the micro LED chip 30 is stopped and fixed in contact with the upper surface of the chip pocket 612. .
  • the micro LED chip 30 is the chip pocket 612 in the step of placing the micro LED chip 30 on the substrate afterwards. Sufficient distance can be ensured to descend with sufficient force along.
  • the micro LED chips 30 are disposed on the chip pockets 612 at the bottom of the chip retaining film 20 in addition to the suction action through the vacuum generation in the chip pocket 612. Pushing is involved.
  • Multi-pin structure comprising pins 71 corresponding to the chip pockets 612 to push the micro LED chips 30 against the chip pockets 612 at the bottom of the chip retaining film 20. 70 is used.
  • the chip pockets 612 are suctioned and the pins 71 each of the micro LED chips 30 are separated from each other.
  • the micro LED chip 30 can easily enter and accommodate the chip pockets (612). It is assumed that the chip retaining film 20 is flexible in using the pins 71 that push the micro LED chips 30 against the chip pockets 612 at the bottom of the chip retaining film 20.
  • the step (s3) of placing the LED chips 30 on the substrate 40 in the arrangement of the chip pockets 612 is performed.
  • the placing step s3 may correspond to the substrate 40 and the multi-chip so as to correspond the solders 50 on the substrate 40 and the LED chips 30 captured in the chip pocket 612. This is performed after aligning the carrier 60.
  • an LED chip including two electrodes having two polarities at the bottom such as a flip chip type LED chip
  • two solder portions bonded to two electrodes of the LED chip are regarded as one solder.
  • the corresponding solder 50 corresponding to one micro LED chip 30 in FIGS. 15 and 16 actually includes two solder portions bonded to two electrode pads formed on the bottom surface of the LED chip 30. .
  • the decompression state inside the chip pockets 612 may be released, thereby providing a micro LED chip. Allow 30 to be placed on substrate 40 apart.
  • the micro LED chip 30 is strongly pressed onto the substrate 40 by the air pressing force, and in a subsequent step, bonding or temporary bonding force is applied. Can contribute to augmentation.
  • the depth of the chip pockets 612 is placed on the substrate 40 by the micro LED chip 30 is lowered by a predetermined distance in the direction of the arrow shown in FIG. At this time, the inner surface of the chip pockets 612 may serve to guide the lowering of the micro LED chip 30, which enables a more precise array of micro LED chips.
  • the solder 50 on the substrate 40 is heated in succession to, or substantially simultaneously with, the placement step s3 to allow the micro LED chips 30 to be transferred to the substrate ( Bonding on 40) is performed (s4).
  • the bonding step (s4) is performed by heating the solder 50 on the substrate using the heating block 90 in contact with the substrate 40.
  • the heating block 90 is used as described above, the pressing force for mounting the micro LED chip 30 may be used as the downward pressing force applied to the micro LED chip 30 in the placing step S3.
  • the bonding may be performed after attaching the micro LED chips 30 to the substrate 40 at room temperature. In this case, the bonding may be performed through a reflow process without using a heating block. have.
  • FIG. 18 shows a state in which the substrate 40 and the micro LED chips 30 arrayed on the substrate 40 are separated from the heating block 90 (see FIG. 17).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

마이크로 엘이디 칩 어레이 방법이 개시된다. 상기 마이크로 엘이디 칩 어레이 방법은 석션 홀을 통해 감압되는 복수개의 칩 포켓들이 형성된 칩 캐리어를 준비하는 단계; 상기 마이크로 엘이디 칩들 각각이 상기 칩 포켓들 각각의 바닥에 밀착되어 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡쳐링하는 단계; 및 상기 칩 포켓들에 캡쳐링된 상기 마이크로 엘이디 칩들을 기재 상에 플레이싱 하는 단계를 포함하며, 상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프(slope)를 포함하며, 상기 슬로프에 의해 상기 기재상에 플레이싱 된 마이크로 엘이디 칩들의 중심간 간격과 상기 칩 포켓들의 중심간 간격이 동일하다.

Description

엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
본 발명은 엘이디 디스플레이 패널 제조 기술에 관한 것으로서, 더 상세하게는, 마이크로 엘이디 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어에 관한 것이다.
마이크로 엘이디 디스플레이 패널 구현을 위한 마이크로 엘이디 모듈을 만들기 위해, 수직형 또는 플립칩형의 마이크로 엘이디 칩들을 PCB(Printed Circuit Board)와 같은 기판에 본딩하여 어레이 한다. 이를 위해서는, 칩 유지 필름 상에 소팅(sorting)되어 있는 마이크로 엘이디 칩들을 기판 상의 솔더들 위치로 정확히 옮겨 본딩하는 것이 요구된다.
이때, 칩 유지 필름 상에 소트되어 있는 마이크로 엘이디 칩들의 간격은 기판 상의 솔더들 간격과 다르므로, 기판 상의 각 솔더 위치를 하나씩 확인 한 후, 다이 본더를 이용하여 마이크로 엘이디 칩을 기판 상의 해당 솔더에 본딩하는 방법이 제안된 바 있다. 그러나 이 방법은 많은 수의 마이크로 엘이디 칩을 하나씩 옮겨 기판 상에 본딩해야 하므로, 과도하게 많은 공정 시간이 요구되는 단점이 있다.
대안적으로, 소팅된 칩 유지 필름 상의 마이크로 엘이디 칩을 픽셀 사이즈에 맞게 재배열한 후 전체 마이크로 엘이디 칩들을 예컨대 롤투롤(roll to roll) 방식으로 또는 정전기 접착 방식 등으로 전사하는 방법이 있다. 이러한 방법을 이용할 경우, 마이크로 엘이디 디스플레이 패널의 양산을 위해서는, 재배열시 마이크로 엘이디 칩들의 칩간 간격의 정밀도가 수 um 이내로 정밀해야하고 속도 또한 빨라야 하는데 이를 만족시키기 어려웠다. 심지어, 마이크로 엘이디 칩보다 더 큰 크기를 갖는 엘이디 칩들을 이용하는 미니 엘이디 디스플레이 패널의 양산에 있어서도, 엘이디 칩들간의 칩간 간격 정밀도가 ±10um 이내를 만족시켜야 하지만 이 또한 달성하기 어려웠다.
또한, 롤루롤 방식 또는 정전기 접착 방식 등 일반적으로 엘이디 칩들을 전사 할 경우, 재배열한 엘이디 칩들의 상부(즉 엘이디 발광면)에 접착시트를 부착하여 전사를 진행해야 하고, 추후에 접착시트를 제거 하면, 엘이디 칩 상부에 접착제가 조금이라도 남아 있어 발광 효율이 떨어지는 문제점이 있다.
또한, 기판에 엘이디 칩들을 전사하기 위해 검토되어 왔던 여러 가지 방법들은 디스플레이를 구현하기에 충분한 엘이디 칩들의 X/Y/Z 정배열 수준을 맞추지 못하고 있고, 엘이디 칩들을 본딩을 위한 리플로우 공정에 있어서도 엘이디 칩들의 원치 않는 회전이나 틀어짐 등의 현상이 발생할 우려가 컸다.
본 발명은, 마이크로 엘이디 칩들과 같은 미세 크기의 엘이디 칩들을 임의의 위치에서 기판으로 옮겨 어레이 함에 있어서, 엘이디 칩들의 부정밀한 배열 문제점을 해결하고, 다량의 엘이디 칩을 한꺼번에 기재 상에 어레이하는 방법을 제공하는 것에 그 목적이 있다.
본 발명의 다른 목적은, 마이크로 엘이디 칩들과 같은 미세 크기의 엘이디 칩들을 흐트러짐 없이 쉽게 모아서 기재 상에 정확히 옮기는데 이용되는 멀티 칩 캐리어를 제공하는 것이다.
본 발명의 일측면에 따른 마이크로 엘이디 칩 어레이 방법은, 석션 홀을 통해 감압되는 복수개의 칩 포켓들이 형성된 칩 캐리어를 준비하는 단계; 상기 마이크로 엘이디 칩들 각각이 상기 칩 포켓들 각각의 바닥에 밀착되어 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡쳐링하는 단계; 및 상기 칩 포켓들에 캡쳐링된 상기 마이크로 엘이디 칩들을 기재 상에 플레이싱 하는 단계를 포함하며, 상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프(slope)를 포함하며, 상기 슬로프에 의해 상기 기재상에 플레이싱 된 마이크로 엘이디 칩들의 중심간 간격과 상기 칩 포켓들의 중심간 간격이 동일하다.
일 실시예에 따라, 상기 슬로프에 의해 상기 칩 포켓들 내에 정렬된 상기 마이크로 엘이디 칩들 각각의 움직임을 규제한다.
일 실시예예 따라, 상기 칩 포켓들 각각의 깊이는 상기 마이크로 엘이디 칩들 각각의 두께보다 작다.
일 실시예에 따라. 상기 석션 홀은 상기 칩 캐리어의 상기 바닥에서 상기 칩 포켓들 각각에 연결되어 형성된다.
일 실시예에 따라, 상기 칩 포켓들 각각에 대한 석션 홀들의 개수는 복수개이다.
일 실시예예 따라, 상기 칩 캐리어는 석션 플레이트의 일면에 상기 칩 포켓들을 형성하고, 상기 석션 플레이트의 타면에 상기 칩 포켓들의 바닥에서 상기 칩 포켓들과 연결되는 석션 홀들을 형성된다.
일 실시예에 따라, 상기 플레이싱 하는 단계는 상기 마이크로 엘이디 칩들이 상기 기재 상에 놓인 상태에서 상기 칩 포켓들 내부의 압력을 증가시키는 것을 포함한다.
일 실시예에 따라, 상기 캡처링하는 단계에서 상기 마이크로 엘이디 칩의 전극패드는 상기 칩 캐리어에서 상기 칩 포켓들을 기준으로 상측에 위치하고, 상기 플레이싱하는 단계에서 상기 마이크로 엘이디 칩의 전극패드는 상기 칩 캐리어에서 상기 칩 포켓들을 기준으로 하측에 위치한다.
일 실시예에 따라, 상기 방법은 상기 캡처링하는 단계 이후에, 상기 칩 포켓들 각각에 상기 마이크로 엘이디 칩이 정렬된 상기 칩 캐리어를 180도 회전시키는 것을 포함한다.
일 실시예예 따라, 상기 캡쳐링하는 단계는, 상기 마이크로 엘이디 칩들 각각의 발광면이 상기 바닥과 접하고 상기 마이크로 엘이디 칩들 각각의 전극 패드가 상기 칩 포켓들 밖으로 나와 있도록, 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡쳐링한다.
일 실시예에 따라, 상기 기재는 전극을 갖는 마운트 기판이고, 상기 플레이싱하는 단계는 상기 전극패드가 상기 전극에 근접하도록 상기 마이크로 엘이디 칩들을 상기 마운트 기판 상에 플레이싱한다.
일 실시예에 따라, 상기 기재는 접착 필름이고, 상기 플레이싱하는 단계는 상기 전극패드가 상기 접착 필름에 부착되도록 상기 마이크로 엘이디 칩들을 상기 접착 필름 상에 플레이싱하는 것을 포함한다.
일 실시예예 따라, 상기 방버은 상기 접착 필름 상에 부착된 마이크로 엘이디 칩들을 마운트 기판 상에 전사하는 단계를 더 포함한다.
일 실시예에 따라, 상기 캡쳐링하는 단계는, 상기 마이크로 엘이디 칩들 각각의 전극 패드 측이 상기 바닥과 접하고 상기 마이크로 엘이디 칩들 각각의 발광면이 상기 칩 포켓들 밖으로 나와 있도록, 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡쳐링하는 것을 포함한다.
본 발명의 일측면에 따라, 복수개의 마이크로들을 일정 배열로 정렬하여, 그 정렬된 마이크로 엘이디 칩들을 기재 상에 플레이싱하기 위한 멀티 칩 캐리어가 제공되며, 상기 칩 캐리어는 상기 복수개의 마이크로 엘이디 칩들을 흡입하도록, 석션 플레이트의 일면에 일정 배열로 형성된 복수개의 칩 포켓들을 포함하며, 상기 칩 포켓들 각각의 바닥 형상 및 크기는 해당 칩 포켓에 흡입된 마이크로 엘이디 칩들 각각의 움직임을 규제하도록 정해지며, 상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프를 포함한다.
일 실시예에 따라, 상기 칩 포켓들 각각의 깊이는 상기 마이크로 엘이디 칩들 각각의 두께보다 작다.
일 실시예에 따라, 상기 칩 캐리어는 상기 칩 포켓들 각각의 바닥에서 상기 칩 포켓들 각각에 연결되는 복수개의 석션 홀들을 더 포함한다.
일 실시에에 따라, 상기 칩 포켓들 각각에 대한 석션 홀들의 개수는 복수개이다.
일 실시예에 따라, 상기 석션 홀들은 외부 진공원과 연결된다.
일 실시예에 따라, 상기 멀티 칩 캐리어는 Si, GaAs, 사파이어 또는 AlN 재료로 형성된다.
본 발명의 효과들은 이하 실시예의 설명으로부터 보다 더 잘 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 멀티 칩 캐리어를 설명하기 위한 평면도이다.
도 2는 본 발명의 일 실시예에 멀티 칩 캐리어의 일부를 확대 도시한 단면도이다.
도 3 및 도 4는 도 1 및 도 2에 도시된 멀티 칩 캐리어를 이용한 엘이디 칩 어레이 방법의 일 실시예를 설명하기 위한 도면들이다.
도 5 및 도 6은 도 1 및 도 2에 도시된 멀티 칩 캐리어를 이용한 엘이디 칩 어레이 방법의 다른 실시예를 설명하기 위한 도면들이다.
도 7 및 도 8은 도 1 및 도 2에 도시된 멀티 칩 캐리어를 이용한 엘이디 칩 어레이 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 엘이디 칩 어레이 방법을 전반적으로 설명하기 위한 순서도이다.
도 10의 (a) 및 (b)는 도 9에 도시된 칩 어레이 방법에 있어서 마이크로 엘이디 칩들이 유지되어 있는 칩 유지 필름과 솔더들이 형성되어 있는 기판을 설명하기 위한 도면들이다.
도 11 내지 도 18은 도 9에 도시된 엘이디 칩 어레이 방법의 각 단계들을 설명하기 위한 도면들이다.
이하, 본 발명의 바람직한 실시예들을 도면들을 참조하여 상세히 설명한다.
도 1 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 멀티 칩 캐리어를 이용한 엘이디 칩 어레이 방법을 설명한다.
본 발명의 일 실시예에 따른 엘이디 칩 어레이 방법은, 칩 캐리어 준비 단계와, 칩 캡쳐링 단계와, 칩 플레이싱 단계를 포함한다.
멀티 칩 캐리어 준비 단계에서는 마이크로 엘이디 칩들을 복수개의 마이크로 엘이디 칩들을 캡쳐링하여, 그 캡쳐링된 복수개의 마이크로 엘이디 칩들을 마운트 기판에 플레이싱하는 칩 캐리어(60)가 도 1 및 도 2에 도시된 것과 같이 준비된다. 칩 캐리어(60)의 외부 형상은 도시된 것과 같이 대략 원형일 수도 있고, 사각형 또는 그 외의 다른 형상일 수 있다.
상기 칩 캐리어(60)는 일면에 복수개의 칩 포켓(612)들이 일정 배열로 형성된 석션 플레이트(61)를 포함한다. 또한, 상기 석션 플레이트(61)는 상기 칩 포켓(612)들 각각에 대응되게 형성된 석션 홀(614)들을 포함한다. 상기 석션 홀(614)들은, 상기 칩 포켓(612)들이 형성된 석션 플레이트(61)의 일면 반대면에 형성된 채, 상기 칩 포켓(612)들 각각의 바닥면에서 상기 칩 포켓(612)들과 연결되어 있다. 상기 석션 홀(614)들 각각은 대응 칩 포켓(612)의 내부 압력을 감압하여, 마이크로 엘이디 칩(30)을 칩 포켓(612) 내로 흡입하기 위한 것으로서, 외부 진공원과 연결된다. 칩 포켓(612) 내에 흡입된 채 수용되어 있는 마이크로 엘이디 칩은, 칩 포켓(612) 내 압력을 증가시키면, 상기 칩 포켓(612)으로부터 분리되어 나올 수 있는 상태가 된다. 하나의 칩 포켓(612)에 대한 석션 홀(614)의 개수는 복수개인 것이 바람직하다.
상기 칩 캐리어(60)의 석션 플레이트(61)는, Si GaAs, 사파이어 또는 AlN 등과 같은 재료로 이루어진다. 또한, 상기 칩 포켓(612)들은 일정 깊이 H를 가지며, 칩 포켓(612)의 깊이는 석션될 마이크로 엘이디 칩의 두께보다 작게 정해진다. 여기에서 마이크로 엘이디 칩의 두께는 마이크로 엘이디 칩의 광 방출면과 전극패드의 표면까지의 거리를 의미한다. 또한, 상기 칩 포켓(612)은 입구의 횡폭(W1)이 바닥의 횡폭(W2)보다 크도록 형성되어 있으며, 횡폭 W1을 갖는 입구로부터 횡폭 W2를 갖는 바닥까지 이어진 슬로프(6121)를 갖는다. 칩 포켓(612)의 입구 횡폭 W1은 마이크로 엘이디 칩의 횡폭보다 크고 칩 포켓(612)의 바닥 횡폭 W2는 마이크로 엘이디 칩의 횡폭과 같다. 여기에서, "같다"의 의미는 무시할 수 있는 정도의 오차 범위 내에서 같음을 의미한다. 도시하지는 않았지만, 칩 포켓의 입구 종폭은 칩 포켓의 바닥 종폭보다 크고, 마이크로 엘이디 칩의 종폭은 칩 포켓의 입구 종폭보다 크고 칩 포켓의 바닥 종폭과 거의 같다.
도 3을 참조하면, 상기 칩 캡쳐링 단계는 상기 석션 홀(614)과 접속된 외부 진공원이 작동함으로써, 상기 석션 홀(614) 내부가 감압되고, 이에 의해, 칩 포켓(612)의 입구에 적어도 일부가 걸쳐 있던 마이크로 엘이디 칩(30)이 칩 포켓(612) 내로 떨어져 칩 포켓(612)의 바닥에 안착된다. 그리고 석션 홀(614)을 통한 진공 흡입력(F)에 의해, 마이크로 엘이디 칩(30)의 칩 포켓(612)의 바닥에 흡착되어 분리되지 않는 상태가 된다. 앞에서 언급한 바와 같이, 칩 포켓(612)의 입구로부터 바닥까지 이어진 슬로프(6121)에 의해, 마이크로 엘이디 칩(30)은 칩 포켓(612) 내로 원활하게 삽입될 수 있음과 동시에 상기 칩 포켓(612)의 바닥에 안착되었을 때에는 칩 포켓(612)의 바닥폭과 마이크로 엘이디 칩의 폭이 거의 일치함으로 인해, 칩 포켓(612) 내에서 유동되지 않고 정확한 위치에 고정되어 있을 수 있다. 따라서, 칩 포켓(612)들에 하나씩 들어가 유지된 마이크로 엘이디 칩(30)들은 칩 포켓(612)들의 중심간 간격과 동일한 중심간 간격으로 배열되어 있을 수 있고, 칩 포켓(612) 내 진공 감압 상태가 해제되지 않는 이상, 칩 포켓(612)들에 수용되어 있는 마이크로 엘이디 칩(30)들의 배열과 그들 사이의 간격은 변화됨 없이 일정할 수 있다. 예컨대, 칩 포켓들에 흡입되어 있는 마이크로 엘이디 칩들을 임의의 위치에 내려 놓을 때 그 내려 놓는 힘에 의해 미세한 오차가 발생할 수 있으며, 이와 같은 이유 또는 그 밖의 다른 이유로 배열된 후의 마이크로 엘이디 칩들의 중심간 간격과 칩 포켓들 중심간 간격이 완전히 동일한 것은 실질적으로 불가능하다. 따라서, 배열된 후의 마이크로 엘이디 칩(30)들의 중심간 간격과 칩 포켓(612)들의 중심간 간격이 완전히 동일하지 않더라도 실질적으로 동일한 것으로 족하다. 따라서, 본 명세서에서는 마이크로 엘이디 칩(30)들의 중심간 간격과 칩 포켓(612)들의 중심간 간격이 동일하다는 것이 5 ㎛ 이내의 편차 범위 내에서 동일하다는 것으로 정의한다.
마이크로 엘이디 칩(30)들이 플레이싱 되는 기재(base body or base plate)가 전극들(45a, 45b; 도 4 참조)을 구비한 마운트 기판(40; 도 4 참조) 상이므로, 마이크로 엘이디 칩(30)은 칩 포켓(612)의 바닥면에 흡착되는 면 반대측 면에 상기 전극들(45a, 45b; 도 4 참조)에 대응되는 전극 패드(32a, 32b)를 구비한다. 다시 말해, 칩 캐리어(60)는, 자신의 칩 포켓(612) 내로 마이크로 엘이디 칩(30)을 흡입하되, 마이크로 엘이디 칩(30)의 발광면이 칩 포켓(612)의 바닥면과 접해 있도록 그리고 전극 패드(32a, 32b)가 칩 포켓(612) 밖으로 나와 있도록 마이크로 엘이디 칩(30)을 수용, 유지한다. 본 실시예에서는, 칩 캡처링 단계에서, 칩 포켓(612)이 상측을 향해 있는데, 진공 흡입력과 더불어 중력이 마이크로 엘이디 칩(30)에 작용하여, 마이크로 엘이디 칩(30)이 더 잘 칩 포켓(612)에 들어갈 수 있도록 해준다.
도 4를 참조하면, 칩 캐리어(60)가 180도 회전하여, 즉, 거꾸로 뒤집어져, 칩 포켓(612)들 및 그 칩 포켓(612)들에 흡입된 마이크로 엘이디 칩(30)들이 그 아래에 위치한 마운트 기판(40)을 향하게 되며, 다음, 마이크로 엘이디 칩(30)들이 마운트 기판(40)에 플레이싱될 때까지 칩 캐리어(60)가 하강하거나 또는 마운트 기판(40)이 상승한다. 앞에서 언급한 바와 같이, 칩 포켓(612)의 깊이가 마이크로 엘이디 칩(30)의 두께보다 작으므로, 칩 캐리어(60)가 최대로 하강하거나 또는 마운트 기판(40)이 최대로 상승할 때, 마이크로 엘이디 칩(30)에 구비된 전극패드들(32a, 32b)들이 마운트 기판(40)의 전극(45a, 45b)들과 접하거나 또는 근접하게 된다. 전극(45a, 45b) 상에는 본딩 물질(p)가 미리 도포되어 있을 수 있다. 마이크로 엘이디 칩(30)이 마운트 기판(40) 상에 플레이싱된 상태에서, 예컨대, 석션 홀(614)과 연결된 외부 진공원이 작동이 멈추거나 또는 다른 방식으로, 칩 포켓(612) 내 압력이 감소되고, 이에 따라, 마이크로 엘이디 칩(30)들은 칩 포켓(612)들로부터 분리될 수 있다.
도 5 및 도 6을 참조하여 도 1 및 도 2에 도시된 멀티 칩 캐리어를 이용한 엘이디 칩 어레이 방법의 다른 실시예를 설명한다.
본 실시예에 따른 엘이디 칩 어레이 방법 또한 앞선 실시예와 마찬가지로 칩 캐리어 준비 단계와, 칩 캡쳐링 단계와, 칩 플레이싱 단계를 포함한다. 이에 더하여, 상기 칩 어레이 방법은 칩 전사 단계를 더 포함한다.
칩 캐리어 준비 단계는 앞선 실시예와 실질적으로 동일한 방식으로 칩 캐리어(60)이 준비된다.
앞선 실시예에서, 마이크로 엘이디 칩(30)들이 칩 캐리어(60)에 의해 픽업되어 플레이싱 되는 곳이 전극들을 포함하는 마운트 기판이었지만, 본 실시예에서는, 마운트 기판이 아닌 접착 필름(7) 표면 상이다.
도 5를 참조하면, 마이크로 엘이디 칩(30)들이 칩 캐리어(60)의 칩 포켓(612)에 흡입되는 그 자체로 마이크로 엘이디 칩(30)들은 기설정된 간격으로 정렬될 수 있다. 이는 칩 포켓(612)의 바닥이 그 바닥에 밀착된 마이크로 엘이디 칩(30)의 전후좌우 움직임을 규제할 수 있는 형상, 즉, 마이크로 엘이디 칩(30)의 형상에 대응되는 형상을 가짐으로써 가능하다. 이때, 마이크로 엘이디 칩(30)은 칩 포켓(612)의 바닥면에 흡착되는 면 반대측 면에 상기 전극들(45a, 45b)에 대응되는 전극 패드(32a, 32b)를 구비한다. 다시 말해, 칩 캐리어(60)는, 자신의 칩 포켓(612) 내로 마이크로 엘이디 칩(30)을 흡입하되, 마이크로 엘이디 칩(30)의 발광면이 칩 포켓(612)의 바닥면과 접해 있도록 그리고 전극 패드(32a, 32b)가 칩 포켓(612) 밖으로 나와 있도록 마이크로 엘이디 칩(30)을 수용, 유지한다.
앞선 실시예와 마찬가지로, 칩 포켓(612)의 입구로부터 바닥까지 이어진 슬로프(6121)에 의해, 마이크로 엘이디 칩은 칩 포켓(612) 내로 원활하게 삽입될 수 있다. 앞선 실시예에서 설명한 바와 같이, 칩 포켓(612)들에 하나씩 들어가 유지된 마이크로 엘이디 칩들은 칩 포켓(612)들의 중심간 간격과 동일한 중심간 간격으로 배열되어 있을 수 있고, 칩 포켓(612) 내 진공 감압 상태가 해제되지 않는 이상, 칩 포켓(612)들에 수용되어 있는 마이크로 엘이디 칩들의 배열과 그들 사이의 간격은 변화됨 없이 일정할 수 있다.
또한, 칩 캐리어(60)는, 앞선 실시예에서, 마이크로 엘이디 칩들을 마운트 기판 상에 플레이싱하는 것과 유사한 방식으로, 칩 포켓(612)들에 흡입 유지된 마이크로 엘이디 칩(30)들을 접착 필름(7)상에 플레이싱한다. 마이크로 엘이디 칩(30)들이 접착 필름(7) 상에 접착된 상태에서, 더 구체적으로는, 마이크로 엘이디 칩(30)들의 전극 패드(32a, 32b)들이 접착 필름(7)에 접착된 상태에서, 마이크로 엘이디 칩(30)들을 흡입 유지하고 있던 칩 포켓(612) 내 압력이 감소되어, 마이크로 엘이디 칩(30)들에 대한 흡입력이 제거되며, 이에 따라, 마이크로 엘이디 칩(30)들은 칩 캐리어(60)에서 분리된 상태로 접착 필름(7)에 접착된다.
본 실시예에서는, 접착 필름(7) 상에 원하는 간격 및 배열로 마이크로 엘이디 칩(30)들이 정렬된 후, 칩 전사 단계가 추가로 수행된다. 도 6에 도시된 바와 같이, 이 칩 전사 단계에서는, 접착 필름(7) 상의 마이크로 엘이디 칩(30)들을 접착성을 갖는 트랜스퍼 필름(8)에 원래 배열 그대로 부착시키는 단계와, 다음 트랜스퍼 필름(8)에 부착된 마이크로 엘이디 칩(30)을 마운트 기판(40) 상에 그 배열 그대로 옮기는 단계를 포함한다. 이때, 마이크로 엘이디 칩(30)을 트랜스퍼 필름(8) 및 마운트 기판(40)에 대해 가압하기 위해 가압 롤러(9)가 이용될 수 있다.
마이크로 엘이디 칩(30)들의 발광면 측이 트랜스퍼 필름(8)에 접착되며, 그 반대 측이 마운트 기판(40) 측을 향하게 된다. 앞선 실시예와 마찬가지로, 마운트 기판(40)은 마이크로 엘이디 칩(30)들의 전극 패드(32a, 32b)들에 대응되는 전극(45a, 45b)을 상면에 구비한다. 트랜스퍼 필름(8)에 정렬된 마이크로 엘이디 칩(30)들은 그 정렬 그대로 마운트 기판(40) 상에 전사되는데, 이때, 마이크로 엘이디 칩(30)의 전극 패드(32a, 32b)들은 마운트 기판(40)의 전극(45a, 45b)들 각각에 본딩된다. 본딩에는 솔더 또는 도전성 본딩 재료가 이용될 수 있다.
도 7 및 도 8을 참조하여 도 1 및 도 2에 도시된 멀티 칩 캐리어를 이용한 엘이디 칩 어레이 방법의 또 다른 실시예를 설명한다.
본 실시예에 따른 엘이디 칩 어레이 방법 또한 앞선 실시예와 마찬가지로 칩 캐리어 준비 단계와, 칩 캡쳐링 단계와, 칩 플레이싱 단계를 포함한다. 이에 더하여, 상기 칩 어레이 방법은 칩 전사 단계를 더 포함한다.
칩 캐리어 준비 단계는 앞선 실시예와 실질적으로 동일한 방식으로 칩 캐리어(60)가 준비된다.
마이크로 엘이디 칩(30)들이 칩 캐리어(60)에 의해 픽업되어 플레이싱 되는 곳은 접착 필름(7) 표면 상이다.
도 7을 참조하면, 마이크로 엘이디 칩(30)들이 칩 캐리어(60)의 칩 포켓(612)에 흡입되는 그 자체로 마이크로 엘이디 칩(30)들은 기설정된 간격으로 정렬될 수 있다. 이는 칩 포켓(612)의 바닥이 그 바닥에 밀착된 마이크로 엘이디 칩(30)의 전후좌우 움직임을 규제할 수 있는 형상, 즉, 마이크로 엘이디 칩(30)의 형상에 대응되는 형상을 가짐으로써 가능하다. 앞선 실시예들과 달리, 칩 캐리어(60)는, 자신의 칩 포켓(612) 내로 마이크로 엘이디 칩(30)을 흡입하되, 마이크로 엘이디 칩(30)의 전극 패드(32a, 32b) 측이 칩 포켓(612)의 바닥과 접해 있도록 그리고 마이크로 엘이디 칩(30)의 전극 패드 반대측 발광면이 칩 포켓(612) 밖으로 나와 있도록 마이크로 엘이디 칩(30)을 수용, 유지한다.
상기 칩 캐리어(60)는 칩 포켓(612)들에 흡입 유지된 마이크로 엘이디 칩(30)들을 접착 필름(7)상에 플레이싱한다. 마이크로 엘이디 칩(30)들이 접착 필름(7) 상에 접착된 상태에서, 더 구체적으로는, 마이크로 엘이디 칩(30)들의 전극패드 반대측 발광면이 접착 필름(7)에 접착된 상태에서, 마이크로 엘이디 칩(30)들을 흡입 유지하고 있던 칩 포켓(612) 내 압력이 감소되어, 마이크로 엘이디 칩(30)들에 대한 흡입력이 제거되며, 이에 따라, 마이크로 엘이디 칩(30)들은 칩 캐리어(60)에서 분리된 상태로 접착 필름(7)에 접착된다.
본 실시예에서는, 접착 필름(7) 상에 원하는 간격 및 배열로 마이크로 엘이디 칩(30)들이 정렬된 후, 칩 전사 단계가 추가로 수행된다. 도 8에 도시된 바와 같이, 이 칩 전사 단계에서는, 앞선 실시예에서와 같은 별도의 트랜스퍼 필름을 이용하지 않고, 접착 필름(7) 상의 마이크로 엘이디 칩(30)들을 직접 마운트 기판(40) 상에 그 배열 그대로 옮긴다. 이때, 마이크로 엘이디 칩(30)의 전극 패드(32a, 32b)들은 마운트 기판(40)의 전극(45a, 45b)들 각각에 본딩된다. 본딩에는 솔더 또는 도전성 본딩 재료가 이용될 수 있다.
다음, 접착 필름(7)이 제거된다.
도 9는 본 발명의 또 다른 실시예에 따른 엘이디 칩 어레이 방법을 전반적으로 설명하기 위한 순서도이고, 도 10의 (a) 및 (b)는 도 9에 도시된 칩 어레이 방법에 있어서 마이크로 엘이디 칩들이 유지되어 있는 칩 유지 필름과 솔더들이 형성되어 있는 기판을 설명하기 위한 도면들이고, 도 11 내지 도 18은 도 9에 도시된 엘이디 칩 어레이 방법의 각 단계들을 설명하기 위한 도면들이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 엘이디 칩 어레이 방법은, 칩 유지 필름의 상면에 유지된 마이크로 엘이디 칩들을 기결정(predetermiend) 배열로 기판 상에 어레이하는, 엘이디 칩 어레이 방법으로서, 상기 기결정 배열과 일치하는 배열의 칩 포켓들이 형성된 멀티 칩 캐리어를 준비하는 단계(s1)와, 상기 칩 포켓들 내부를 감압하여, 상기 칩 포켓들 각각에 상기 마이크로 엘이디 칩들 각각을 캡처링하는 단계(s2)와, 상기 칩 포켓들의 배열 그대로 상기 마이크로 엘이디 칩들을 상기 기판 상에 플레이싱하는 단계(s3)와, 상기 솔더들을 가열하여 상기 마이크로 엘이디 칩들을 상기 기판 상에 본딩하는 단계(s4)를 포함한다.
도 10의 (a) 및 (b)를 참조하면, 마이크로 엘이디 칩(30)들이 유지되어 있는 칩 유지 필름(20)과, 솔더(50)들이 형성되어 있는 기판(40)을 볼 수 있다.
상기 마이크로 엘이디 칩(30)들은 저면에 극성이 다른 두 개의 전극을 갖는 플립칩형 마이크로 엘이디 칩이거나 또는 저면에 하나의 전극을 갖는 수직형 마이크로 엘이디 칩일 수 있다. 이하 설명되는 단계들에 의해, 상기 마이크로 엘이디 칩(30)들은 상기 칩 유지 필름(20)으로부터 분리되어 PCB와 같은 기판(40)에 본딩된다. 이때, 칩 유지 필름(20) 상의 마이크로 엘이디 칩(30)들의 간격 또는 배열과 기판(40) 상에 실장되어야 할 마이크로 엘이디 칩(30)들의 간격 또는 배열과 차이가 있을 수밖에 없는데, 본 발명은 마이크로 엘이디 칩(30)들을 칩 유지 필름(20)으로부터 픽업할 때 기판(40) 상의 목표로 하는 일정 배열과 일치되는 배열로 마이크로 엘이디 칩(30)들의 위치를 조정한다.
도 11를 참조하면, 상기 단계(s1)는, 기판 상에 마이크로 엘이디 칩(30)들을 어레이 하고자 하는 기결정 배열과 일치하는 배열의 칩 포켓(612)들이 형성된 멀티 칩 캐리어(60)를 준비하는 단계이다. 상기 단계(s1)에 의해 준비된 멀티 칩 캐리어(60)는 칩 유지 필름(20; 도 10 참조) 상의 마이크로 엘이디 칩(30; 도 10 참조)들을 픽업함과 동시에 마이크로 엘이디 칩(30; 도 10 참조)들을 상기 기결정 배열과 일치하게 조정한 후 기판(40; 도 10 참조)상에 플레이싱하는데 이용된다. 기판 상으로의 마이크로 엘이디 칩들의 기결정 배열과 칩 포켓(612)들의 배열이 같다는 것은 이웃하는 두 마이크로 엘이디 칩들 사이의 피치(중심과 중심 사이의 간격)과 이웃하는 두 칩 포켓(612, 612)들 사이의 피치(중심과 중심 사이의 간격)이 일치함을 의미한다.
상기 멀티 칩 캐리어 준비 단계(s1)는 상기 칩 포켓(612)들이 형성된 석션 플레이트(61)와 진공 및 공기 가압 통로(622)가 형성된 척(62)을 상기 진공 및 공기 가압 통로(622)가 상기 칩 포켓(612)들과 통할 수 있도록 결합하는 것을 포함한다. 상기 진공 및 공기 가압 통로(622)는 상기 칩 포켓(612) 내부의 압력을 감압하여 마이크로 엘이디 칩(30)을 칩 포켓(612) 내로 흡입하기 위해 진공원과 연결되어 진공을 발생시킬 수 있는 통로이다.
칩 포켓(612) 내 압력을 증가시키면 마이크로 엘이디 칩(30; 도 10 참조)을 큰 압력으로 밀어낼 수 있는데, 이를 위해, 진공 및 공기 가압 통로(622)가 칩 포켓(612) 내 압력을 증가시키는데 이용될 수 있다.
특허청구범위에서의 진공 및 공기 가압 통로는 공기 가압 통로를 겸하는 진공 통로(622)일 수 있고, 공기 가압 통로와 진공 통로를 모두 포함하는 통로들일 수 있다.
상기 석션 플레이트(61)는, Si GaAs, 사파이어 또는 AlN 등과 같은 재료로 이루어진 플레이트에 상기 칩 포켓(612)들이 제1 깊이로 형성되고, 상기 칩 포켓(612)들과 연결되는 연결 홀(613)들이 상기 제1 깊이보다 작은 제2 깊이로 형성되어 제작된다. 상기 칩 포켓(612)의 단면적은 상기 마이크로 엘이디 칩(30)의 단면적보다 약간 크게 형성되는 것이 바람직하다. 상기 연결 홀(613)은 상기 칩 포켓(612)의 상단면에 상기 마이크로 엘이디 칩(30)의 단면 크기보다 작게 형성되어, 상기 칩 포켓(612) 내부에 석션이 발생될 때, 상기 칩 포켓(612)의 상단면이 마이크로 엘이디 칩(30)이 더 이상 상승하는 것을 규제한다. 상기 칩 포켓(612)과 상기 연결 홀(613)은 식각에 의해 형성될 수 있다. 상기 제1 깊이는 10~2000㎛이고, 상기 제2 깊이는 1~100㎛인 것이 바람직하다.
척(62)은 석션 플레이트(61)의 연결 홀(613)을 통해 석션 플레이트(61)의 칩 포켓(612)과 통해 있는 진공 및 공기 가압 통로(622)를 포함하도록 제작된다. 더 구체적으로 설명하면, 진공 및 공기 가압 통로(622)를 통한 진공 발생에 의해 칩 포켓(612) 내 내부 압력이 진공압 상태까지 감압되어 마이크로 엘이디 칩(30; 도 10 참조)을 칩 포켓(612)로 픽업할 수 있는 구조와 진공 및 공기 가압 통로를 통해 칩 포켓(612) 내 내부 압력을 높여 마이크로 엘이디 칩을 기판(40; 도 10 참조)에 본딩할 때 마이크로 엘이디 칩을 공기 압력으로 가압할수 있는 구조를 포함하도록 척(62)이 제작된다.
이때 상기 척(62)의 재질은 철 및 세라믹 종류 혹은 테플론 재질이나 플라스틱 종류의 재질을 사용하여 가공할 수도 있다.
전술한 것과 같이 제작된 멀티 칩 캐리어(60)는 이하 설명되는 후속 단계들에 이용된다.
도 12 내지 도 14을 참조하여, 상기 칩 포켓(612)들 각각에 상기 마이크로 엘이디 칩(30)들 각각을 하나씩 캡처링하는 단계(s2)가 수행된다.
상기 캡처링 하는 단계(S2)는, 먼저, 도 12 및 도 13에 도시된 바와 같이, 상기 칩 포켓(612)들 각각이 그와 대응되는 마이크로 엘이디 칩(30)과 적어도 부분적으로 면해 있도록 상기 멀티 칩 캐리어(60)를 얼라인한 후 수행된다. 이때, 칩 포켓(612)들과 마이크로 엘이디 칩(30)의 배열 및 피치는 다르지만, 칩 포켓(612)들 각각이 해당 마이크로 엘이디 칩(30)과 부분적으로 면하면, 이하 설명되는 바와 같이 칩 포켓(612) 내 감압 발생시 마이크로 엘이디 칩(30)이 칩 포켓(612)내로 들어가면서, 마이크로 엘이디 칩(30)들의 배열 및 피치가 칩 포켓(612)들의 배열 및 피치와 일치하게 된다.
다음, 도 13 및 도 14에 도시된 바와 같이, 상기 캡처링하는 단계(s2)는, 진공원을 구동시켜 상기 칩 포켓(612)들 내부를 감압하여 상기 칩 포켓(612) 각각이 마이크로 엘이디 칩(30)을 흡입하여 수용하도록 한다. 상기 칩 포켓(612) 내로 흡입된 마이크로 엘이디 칩(30)은 연결 홀(613)이 형성되어 있는 칩 포켓(612)의 상단면까지 상승하여 그 칩 포켓(612)의 상단면에 의해 더 이상 상승하지 못하고 규제된다. 다시 말해, 연결 홀(613)이 마이크로 엘이디 칩(30)에 의해 막히고 진공에 의한 석션은 계속 발생중이므로, 마이크로 엘이디 칩(30)은 상기 칩 포켓(612) 내 상단면과 접한 상태로 멈추어 고정된다. 이때, 칩 포켓(612)의 깊이가 마이크로 엘이디 칩(30)의 두께보다 크므로, 이후 마이크로 엘이디 칩(30)을 기판 상으로 플레이싱하는 단계에서는 마이크로 엘이디 칩(30)이 칩 포켓(612)을 따라 충분한 힘을 받아 하강할 수 있는 충분한 거리가 확보될 수 있다.
상기 캡처링 단계(s2)에서는 상기 칩 포켓(612) 내 진공 발생을 통한 흡입 작용과 더불어 상기 칩 유지 필름(20)의 저면에서 상기 마이크로 엘이디 칩(30)들을 상기 칩 포켓(612)들에 대하여 미는 작용이 수반된다. 상기 칩 유지 필름(20)의 저면에서 상기 마이크로 엘이디 칩(30)들을 상기 칩 포켓(612)들에 대하여 밀기 위해, 상기 칩 포켓(612)들에 대응되는 핀(71)들을 포함하는 멀티 핀 구조물(70)이 이용된다. 칩 유지 필름(20)에 유지되어 있는 마이크로 엘이디 칩(30)들의 배열이 균일하지 않더라도, 칩 포켓(612)들이 석션 작용과 더불어 핀(71)들이 마이크로 엘이디 칩(30)들 각각을 칩 포켓(612)들 각각에 밀어 넣는 작용을 하므로, 마이크로 엘이디 칩(30)들이 칩 포켓(612)들에 쉽게 들어가 수용될 수 있다. 상기 칩 유지 필름(20)의 저면에서 상기 마이크로 엘이디 칩(30)들을 상기 칩 포켓(612)들에 대하여 미는 핀(71)들을 이용함에 있어서는 칩 유지 필름(20)이 유연성을 갖는 것이 전제된다.
다음, 도 15 및 도 16에 도시된 바와 같이, 상기 칩 포켓(612)들의 배열 그대로 상기 엘이디 칩(30)들을 상기 기판(40) 상에 플레이싱하는 단계(s3)가 수행된다.
상기 플레이싱하는 단계(s3)는 상기 기판(40) 상의 솔더(50)들과 상기 칩 포켓(612)에 캡처링된 엘이디 칩(30)들을 대응시키도록, 상기 기판(40)과 상기 멀티 칩 캐리어(60)를 얼라인한 후 수행된다. 플립칩형 엘이디 칩과 같이 하부에 두 개의 극성을 갖는 두 전극을 포함하는 엘이디 칩의 경우에 있어서는, 해당 엘이디 칩의 두 전극에 본딩되는 두 솔더 부분들을 하나의 솔더로 간주한다. 따라서, 도 15 및 도 16에서 하나의 마이크로 엘이디 칩(30)에 대응되는 해당 솔더(50)는 실제로 상기 엘이디 칩(30)의 저면에 형성된 두 개의 전극패드에 본딩되는 두 개의 솔더 부분을 포함한다.
또한, 상기 플레이싱하는 단계(s3)는, 상기 멀티 칩 캐리어(60)를 상기 기판(40)에 얼라인시킨 상태에서, 상기 칩 포켓(612)들 내부의 감압 상태를 해제하여, 마이크로 엘이디 칩(30)이 기판(40) 상에 떨어져 플레이싱되도록 한다. 이때, 상기 칩 포켓(612)들 내부로 가압 공기를 공급하면, 마이크로 엘이디 칩(30)이 공기 가압력에 의해 기판(40) 상으로 강하게 가압되며, 후속하는 단계에서, 본딩 또는 가부착의 접합력을 증대시키는데 기여할 수 있다. 앞에서 언급한 바와 같이, 상기 칩 포켓(612)들의 깊이는 상기 마이크로 엘이디 칩(30)들은 도 16에 도시된 화살표 방향으로 일정 거리 하강하여 상기 기판(40) 상에 플레이싱된다. 이때, 상기 칩 포켓(612)들의 내측면은 상기 마이크로 엘이디 칩(30)들의 하강을 가이드하는 역할을 할 수 있으며, 이는 보다 더 정밀한 마이크로 엘이디 칩들의 어레이를 가능하게 한다.
도 16 및 도 17 도시된 바와 같이, 상기 플레이싱 단계(s3)에 연속하여, 또는 그와 거의 동시에, 기판(40) 상의 솔더(50)들을 가열하여 상기 마이크로 엘이디 칩(30)들을 상기 기판(40) 상에 본딩하는 단계(s4)가 수행된다. 본 실시예에서, 상기 본딩하는 단계(s4)는 상기 기판(40)과 접촉되는 발열 블록(90)을 이용하여 상기 기판 상의 솔더(50)들을 가열하여 수행된다. 이와 같이 발열 블록(90)을 이용하면, 플레이싱 단계(S3)에서 마이크로 엘이디 칩(30)에 가해지는 하방 가압력을 마이크로 엘이디 칩(30) 실장을 위한 가압력을 이용할 수 있다. 대안적으로, 상기 본딩하는 단계는 상온에서 상기 마이크로 엘이디 칩(30)들을 상기 기판(40)에 가접시킨 후 수행될 수 있는데, 이 경우, 발열 블록을 이용하지 않고 리플로우 공정을 통해 수행될 수도 있다.
도 18에는 기판(40) 및 그 기판(40) 상에 어레이된 마이크로 엘이디 칩(30)들이 발열 블록(90; 도 17 참조)으로부터 분리된 상태가 보여진다.

Claims (20)

  1. 석션 홀을 통해 감압되는 복수개의 칩 포켓들이 형성된 칩 캐리어를 준비하는 단계;
    상기 마이크로 엘이디 칩들 각각이 상기 칩 포켓들 각각의 바닥에 밀착되어 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡쳐링하는 단계; 및
    상기 칩 포켓들에 캡쳐링된 상기 마이크로 엘이디 칩들을 기재 상에 플레이싱 하는 단계를 포함하며,
    상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프(slope)를 포함하며,
    상기 슬로프에 의해 상기 기재상에 플레이싱 된 마이크로 엘이디 칩들의 중심간 간격과 상기 칩 포켓들의 중심간 간격이 동일한 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  2. 청구항 1에 있어서, 상기 슬로프에 의해 상기 칩 포켓들 내에 정렬된 상기 마이크로 엘이디 칩들 각각의 움직임을 규제하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  3. 청구항 1에 있어서, 상기 칩 포켓들 각각의 깊이는 상기 마이크로 엘이디 칩들 각각의 두께보다 작은 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  4. 청구항 1에 있어서, 상기 석션 홀은 상기 칩 캐리어의 상기 바닥에서 상기 칩 포켓들 각각에 연결되어 형성되는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  5. 청구항 4에 있어서, 상기 칩 포켓들 각각에 대한 석션 홀들의 개수는 복수개인 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  6. 청구항 1에 있어서, 상기 칩 캐리어는 석션 플레이트의 일면에 상기 칩 포켓들을 형성하고, 상기 석션 플레이트의 타면에 상기 칩 포켓들의 바닥에서 상기 칩 포켓들과 연결되는 석션 홀들을 형성된 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  7. 청구항 1에 있어서, 상기 플레이싱 하는 단계는 상기 마이크로 엘이디 칩들이 상기 기재 상에 놓인 상태에서 상기 칩 포켓들 내부의 압력을 증가시키는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  8. 청구항 1에 있어서, 상기 캡처링하는 단계에서 상기 마이크로 엘이디 칩의 전극패드는 상기 칩 캐리어에서 상기 칩 포켓들을 기준으로 상측에 위치하고, 상기 플레이싱하는 단계에서 상기 마이크로 엘이디 칩의 전극패드는 상기 칩 캐리어에서 상기 칩 포켓들을 기준으로 하측에 위치하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  9. 청구항 1에 있어서, 상기 캡처링하는 단계 이후에, 상기 칩 포켓들 각각에 상기 마이크로 엘이디 칩이 정렬된 상기 칩 캐리어를 180도 회전시키는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  10. 청구항 1에 있어서, 상기 캡쳐링하는 단계는, 상기 마이크로 엘이디 칩들 각각의 발광면이 상기 바닥과 접하고 상기 마이크로 엘이디 칩들 각각의 전극 패드가 상기 칩 포켓들 밖으로 나와 있도록, 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡쳐링하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  11. 청구항 10에 있어서, 상기 기재는 전극을 갖는 마운트 기판이고, 상기 플레이싱하는 단계는 상기 전극패드가 상기 전극에 근접하도록 상기 마이크로 엘이디 칩들을 상기 마운트 기판 상에 플레이싱하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  12. 청구항 10에 있어서, 상기 기재는 접착 필름이고, 상기 플레이싱하는 단계는 상기 전극패드가 상기 접착 필름에 부착되도록 상기 마이크로 엘이디 칩들을 상기 접착 필름 상에 플레이싱하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  13. 청구항 12에 있어서, 상기 접착 필름 상에 부착된 마이크로 엘이디 칩들을 마운트 기판 상에 전사하는 단계를 더 포함하는 것을 특징으로 마이크로 엘이디 칩 어레이 방법.
  14. 청구항 1에 있어서, 상기 캡쳐링하는 단계는, 상기 마이크로 엘이디 칩들 각각의 전극 패드 측이 상기 바닥과 접하고 상기 마이크로 엘이디 칩들 각각의 발광면이 상기 칩 포켓들 밖으로 나와 있도록, 상기 마이크로 엘이디 칩들을 상기 칩 포켓들에 캡쳐링하는 것을 특징으로 하는 마이크로 엘이디 칩 어레이 방법.
  15. 복수개의 마이크로들을 일정 배열로 정렬하여, 그 정렬된 마이크로 엘이디 칩들을 기재 상에 플레이싱하기 위한 멀티 칩 캐리어로서,
    상기 복수개의 마이크로 엘이디 칩들을 흡입하도록, 석션 플레이트의 일면에 일정 배열로 형성된 복수개의 칩 포켓들을 포함하며,
    상기 칩 포켓들 각각의 바닥 형상 및 크기는 해당 칩 포켓에 흡입된 마이크로 엘이디 칩들 각각의 움직임을 규제하도록 정해지며,
    상기 칩 포켓들 각각은 상기 바닥보다 큰 폭을 갖는 입구로부터 상기 바닥까지 이어진 슬로프를 포함하는 것을 특징으로 하는 멀티 칩 캐리어.
  16. 청구항 15에 있어서, 상기 칩 포켓들 각각의 깊이는 상기 마이크로 엘이디 칩들 각각의 두께보다 작은 것을 특징으로 하는 멀티 칩 캐리어.
  17. 청구항 15에 있어서, 상기 칩 캐리어는 상기 칩 포켓들 각각의 바닥에서 상기 칩 포켓들 각각에 연결되는 복수개의 석션 홀들을 더 포함하는 것을 특징으로 하는 멀티 칩 캐리어.
  18. 청구항 17에 있어서, 상기 칩 포켓들 각각에 대한 석션 홀들의 개수는 복수개인 것을 특징으로 하는 멀티 칩 캐리어.
  19. 청구항 17에 있어서, 상기 석션 홀들은 외부 진공원과 연결된 것을 특징으로 하는 멀티 칩 캐리어.
  20. 청구항 14에 있어서, 상기 멀티 칩 캐리어는 Si, GaAs, 사파이어 또는 ALN 재료로 형성된 것을 특징으로 하는 멀티 칩 캐리어.
PCT/KR2019/001719 2018-02-14 2019-02-13 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어 WO2019160307A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020180018125A KR20190098329A (ko) 2018-02-14 2018-02-14 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
KR10-2018-0018125 2018-02-14
KR1020180123402A KR102646798B1 (ko) 2018-10-16 2018-10-16 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
KR10-2018-0123402 2018-10-16

Publications (1)

Publication Number Publication Date
WO2019160307A1 true WO2019160307A1 (ko) 2019-08-22

Family

ID=67297579

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/001719 WO2019160307A1 (ko) 2018-02-14 2019-02-13 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어

Country Status (3)

Country Link
US (1) US10692845B2 (ko)
JP (1) JP6545889B1 (ko)
WO (1) WO2019160307A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020100299A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100298A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
KR20200070901A (ko) * 2018-12-10 2020-06-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
CN111183511A (zh) * 2019-09-30 2020-05-19 重庆康佳光电技术研究院有限公司 一种led巨量转移的方法及装置
KR102334577B1 (ko) * 2019-11-22 2021-12-03 한국기계연구원 소자 전사방법 및 이를 이용한 전자패널 제조방법
CN113129843A (zh) * 2019-12-31 2021-07-16 Tcl集团股份有限公司 灯板、背光控制系统及显示设备
CN111524468B (zh) * 2020-05-19 2021-04-13 南京溧水高新创业投资管理有限公司 一种自维修的led显示屏设备
CN113410169A (zh) * 2021-05-18 2021-09-17 深圳市百柔新材料技术有限公司 一种转移装置
CN113450653B (zh) * 2021-06-30 2023-03-24 武汉天马微电子有限公司 可拉伸显示面板及其控制方法、显示装置
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140340900A1 (en) * 2013-05-14 2014-11-20 LuxVue Technology Corporation Stabilization structure including shear release posts
KR20160018706A (ko) * 2013-07-08 2016-02-17 애플 인크. 안정화 포스트를 갖는 마이크로 소자
KR20170099451A (ko) * 2016-02-23 2017-09-01 삼성디스플레이 주식회사 발광 다이오드를 트랜스퍼하는 장치 및 방법
KR20170124282A (ko) * 2016-05-02 2017-11-10 엘지이노텍 주식회사 픽 앤 플레이스 방법
US20170345692A1 (en) * 2016-05-26 2017-11-30 Innolux Corporation Pickup and placing device and operation method of picking and placing by pickup and placing device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850578A (ja) * 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置の製造方法
JP2000185766A (ja) * 1998-12-22 2000-07-04 Nec Corp エンボスキャリアテープ
JP3775480B2 (ja) * 2001-03-13 2006-05-17 セイコーエプソン株式会社 光モジュールの製造方法
JP2003031847A (ja) * 2001-07-11 2003-01-31 Sony Corp 素子の取り出し方法、及びこれを用いた素子の転写方法、素子の配列方法、画像表示装置の製造方法
JP6446951B2 (ja) * 2014-09-26 2019-01-09 日亜化学工業株式会社 素子の実装方法及び発光装置の製造方法
JP6533838B2 (ja) * 2015-11-04 2019-06-19 ゴルテック インコーポレイテッド マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器
US10132478B2 (en) * 2016-03-06 2018-11-20 Svv Technology Innovations, Inc. Flexible solid-state illumination devices
JP6170232B1 (ja) * 2016-08-11 2017-07-26 ルーメンス カンパニー リミテッド Ｌｅｄチップグループのアレイを含むディスプレイモジュール及びその製造方法
US10091919B2 (en) * 2017-02-23 2018-10-02 Asm Technology Singapore Pte Ltd Apparatus for securing electronic devices on a carrier during transportation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140340900A1 (en) * 2013-05-14 2014-11-20 LuxVue Technology Corporation Stabilization structure including shear release posts
KR20160018706A (ko) * 2013-07-08 2016-02-17 애플 인크. 안정화 포스트를 갖는 마이크로 소자
KR20170099451A (ko) * 2016-02-23 2017-09-01 삼성디스플레이 주식회사 발광 다이오드를 트랜스퍼하는 장치 및 방법
KR20170124282A (ko) * 2016-05-02 2017-11-10 엘지이노텍 주식회사 픽 앤 플레이스 방법
US20170345692A1 (en) * 2016-05-26 2017-11-30 Innolux Corporation Pickup and placing device and operation method of picking and placing by pickup and placing device

Also Published As

Publication number Publication date
US20190252358A1 (en) 2019-08-15
JP2019140380A (ja) 2019-08-22
US10692845B2 (en) 2020-06-23
JP6545889B1 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
WO2019160307A1 (ko) 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
WO2018030695A1 (ko) 엘이디 모듈 및 그 제조방법
WO2020013478A1 (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
WO2021125775A1 (ko) 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치
KR20190135285A (ko) 마이크로 엘이디 모듈 및 그 제조방법
WO2021045482A1 (en) Micro led display and method for manufacturing the same
JPH0795554B2 (ja) はんだ球整列装置
JP2019068055A (ja) 素子実装装置、素子実装方法及び素子実装基板製造方法
WO2019190031A1 (ko) 마이크로 소자 전사장치 및 마이크로 소자 전사방법
WO2017146326A1 (ko) 반도체 패키지의 클립 부착 방법 및 이를 위한 다중 클립 부착 장치
JP4162058B2 (ja) 半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法
JP3861710B2 (ja) 電子部品供給装置および電子部品実装装置
CN112242385A (zh) 基于玻璃基板的Mirco-LED无源驱动显示单元
KR20190098329A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
KR20190109133A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
WO2019147047A1 (ko) 픽커
WO2017196110A1 (ko) 반도체소자 캐리어 및 이를 포함하는 소자핸들러
KR102646798B1 (ko) 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
TWI780643B (zh) 壓模工具保持裝置、壓模工具定位裝置、多元件傳送裝置以及元件陣列之製造方法
WO2021256656A1 (ko) 보트 및 스트립 방식 겸용 솔더볼 플레이스먼트 시스템의 제어방법
WO2019088323A1 (ko) 전사 부재를 이용한 전자 소자의 적층 구조, 상기 전자 소자의 제작을 위한 전사 장비 및 상기 전자 소자의 제조 방법
WO2021230637A1 (ko) 전자 소자의 디본딩 장치 및 방법
WO2019190102A1 (ko) 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
WO2020149571A1 (ko) 반도체 발광소자의 이송방법
KR20190109130A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19754679

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19754679

Country of ref document: EP

Kind code of ref document: A1