JP2019140380A - Ｌｅｄディスプレイパネル製造のためのマイクロｌｅｄチップアレイ方法及びこれに用いられるマルチチップキャリア - Google Patents

Ｌｅｄディスプレイパネル製造のためのマイクロｌｅｄチップアレイ方法及びこれに用いられるマルチチップキャリア Download PDF

Info

Publication number
JP2019140380A
JP2019140380A JP2018230832A JP2018230832A JP2019140380A JP 2019140380 A JP2019140380 A JP 2019140380A JP 2018230832 A JP2018230832 A JP 2018230832A JP 2018230832 A JP2018230832 A JP 2018230832A JP 2019140380 A JP2019140380 A JP 2019140380A
Authority
JP
Japan
Prior art keywords
chip
micro led
led chip
pocket
pockets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018230832A
Other languages
English (en)
Other versions
JP6545889B1 (ja
Inventor
ユ，テキョン
Taekyung Yoo
ソ，ジュオック
Juok Seo
キム，ボギュン
Bogyun Kim
キム，グンハ
Gunha Kim
ムン，ジュギョン
Jugyeong Mun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumens Co Ltd
Original Assignee
Lumens Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180018125A external-priority patent/KR20190098329A/ko
Priority claimed from KR1020180123402A external-priority patent/KR102646798B1/ko
Application filed by Lumens Co Ltd filed Critical Lumens Co Ltd
Application granted granted Critical
Publication of JP6545889B1 publication Critical patent/JP6545889B1/ja
Publication of JP2019140380A publication Critical patent/JP2019140380A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】マイクロＬＥＤチップアレイ方法を開示する。【解決手段】サクションホールを通じて減圧される複数のチップポケットが形成されたマルチチップキャリアを準備する段階と、各マイクロＬＥＤチップが各チップポケットの底に密着し、各マイクロＬＥＤチップを各チップポケットにキャプチャリングする段階と、各チップポケットにキャプチャリングされた各マイクロＬＥＤチップを基材上にプレーシングする段階とを含み、各チップポケットのそれぞれは、底より大きい幅を有する入口から底までつながったスロープを含み、スロープにより、基材上にプレーシングされた各マイクロＬＥＤチップの中心間の間隔と各チップポケットの中心間の間隔とが同一であることを特徴とするマイクロＬＥＤチップアレイ方法を提示する。【選択図】図２

Description

本発明は、ＬＥＤディスプレイパネル製造技術に係り、より詳しくは、マイクロＬＥＤ製造のためのマイクロＬＥＤチップアレイ方法及びこれに用いられるマルチチップキャリアに関する。
マイクロＬＥＤディスプレイパネルを具現するためのマイクロＬＥＤモジュールを製造するために、垂直型又はフリップチップ型の各マイクロＬＥＤチップをＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）などの基板にボンディングしてアレイする。このためには、チップ維持フィルム上にソーティング（ｓｏｒｔｉｎｇ）されている各マイクロＬＥＤチップを基板上の各ソルダーの位置に正確に移してボンディングすることが要求される。
このとき、チップ維持フィルム上にソーティングされている各マイクロＬＥＤチップの間隔は基板上の各ソルダーの間隔と異なるので、基板上の各ソルダーの位置を一つずつ確認した後、ダイボンダーを用いてマイクロＬＥＤチップを基板上の該当のソルダーにボンディングする方法が提案されたことがある。しかし、この方法は、多数のマイクロＬＥＤチップを一つずつ移して基板上にボンディングしなければならないので、過度に多くの工程時間が要求されるという短所を有する。
代案的に、ソーティングされたチップ維持フィルム上のマイクロＬＥＤチップをピクセルサイズに合わせて再配列した後、全体のマイクロＬＥＤチップを、例えば、ロールツーロール（ｒｏｌｌ ｔｏ ｒｏｌｌ）方式又は静電気接着方式などで転写する方法がある。このような方法を用いる場合、マイクロＬＥＤディスプレイパネルを量産するためには、再配列時に各マイクロＬＥＤチップにおけるチップ間の間隔の精密度が数μｍ以内でなければならず、速度も速くなければならないが、これを満足させることが難しかった。更に、マイクロＬＥＤチップより大きいサイズを有する各ＬＥＤチップを用いるミニＬＥＤディスプレイパネルの量産においても、各ＬＥＤチップにおけるチップ間の間隔の精密度が±１０μｍ以内を満足させなければならないが、これも達成することが難しかった。
また、ロールツーロール方式又は静電気接着方式などで一般的に各ＬＥＤチップを転写する場合、再配列した各ＬＥＤチップの上部（すなわち、ＬＥＤ発光面）に接着シートを付着させた状態で転写を進行しなければならず、後で接着シートを除去するとき、ＬＥＤチップの上部に接着剤が少しでも残っていると発光効率が低下するという問題がある。
また、基板に各ＬＥＤチップを転写するために検討されてきた様々な方法は、ディスプレイを具現するのに十分な各ＬＥＤチップのＸ／Ｙ／Ｚ正配列水準に合致しておらず、各ＬＥＤチップをボンディングするためのリフロー工程においても、各ＬＥＤチップの所望でない回転や捩れなどの現象が発生する憂いが大きかった。
特開２０１８−６０９９３
本発明の目的は、各マイクロＬＥＤチップのような微細なサイズの各ＬＥＤチップを任意の位置で基板に移してアレイするにおいて、各ＬＥＤチップの精密でない配列問題を解決し、多量のＬＥＤチップを一度に基材上にアレイする方法を提供することにある。
本発明の他の目的は、各マイクロＬＥＤチップのような微細なサイズの各ＬＥＤチップをばらつきなしで容易に集めて基材上に正確に移すのに用いられるマルチチップキャリアを提供することにある。
本発明の一側面に係るマイクロＬＥＤチップアレイ方法は、サクションホールを通じて減圧される複数のチップポケットが形成されたマルチチップキャリアを準備する段階と、前記各マイクロＬＥＤチップのそれぞれが前記各チップポケットのそれぞれの底に密着し、前記各マイクロＬＥＤチップを前記各チップポケットにキャプチャリングする段階と、前記各チップポケットにキャプチャリングされた前記各マイクロＬＥＤチップを基材上にプレーシングする段階とを含み、前記各チップポケットのそれぞれは、前記底より大きい幅を有する入口から前記底までつながったスロープを含み、前記スロープにより、前記基材上にプレーシングされた各マイクロＬＥＤチップの中心間の間隔と前記各チップポケットの中心間の間隔とが同一である。
一実施例において、前記スロープにより、前記各チップポケット内に整列された前記各マイクロＬＥＤチップのそれぞれの動きを規制する。
一実施例において、前記各チップポケットのそれぞれの深さは、前記各マイクロＬＥＤチップのそれぞれの厚さより小さい。
一実施例において、前記サクションホールは、前記マルチチップキャリアの前記底で前記各チップポケットのそれぞれに連結されて形成される。
一実施例において、前記各チップポケットのそれぞれに対する各サクションホールの個数は複数個である。
一実施例において、前記マルチチップキャリアは、サクションプレートの一面に前記各チップポケットを形成し、前記サクションプレートの他面に前記各チップポケットの底で前記各チップポケットと連結される各サクションホールを形成する。
一実施例において、前記プレーシングする段階は、前記各マイクロＬＥＤチップが前記基材上に置かれた状態で前記各チップポケット内部の圧力を増加させることを含む。
一実施例において、前記キャプチャリングする段階において、前記マイクロＬＥＤチップの電極パッドは、前記マルチチップキャリアで前記各チップポケットを基準にして上側に位置し、前記プレーシングする段階において、前記マイクロＬＥＤチップの電極パッドは、前記マルチチップキャリアで前記各チップポケットを基準にして下側に位置する。
一実施例において、前記方法は、前記キャプチャリングする段階後に、前記各チップポケットのそれぞれに前記マイクロＬＥＤチップが整列された前記マルチチップキャリアを１８０度回転させることを含む。
一実施例において、前記キャプチャリングする段階は、前記各マイクロＬＥＤチップのそれぞれの発光面が前記底と接し、前記各マイクロＬＥＤチップのそれぞれの電極パッドが前記各チップポケットの外側に出るように、前記各マイクロＬＥＤチップを前記各チップポケットにキャプチャリングする。
一実施例において、前記基材は、電極を有するマウント基板であって、前記プレーシングする段階では、前記電極パッドが前記電極に近接するように前記各マイクロＬＥＤチップを前記マウント基板上にプレーシングする。
一実施例において、前記基材は接着フィルムであって、前記プレーシングする段階では、前記電極パッドが前記接着フィルムに付着するように前記各マイクロＬＥＤチップを前記接着フィルム上にプレーシングすることを含む。
一実施例において、前記方法は、前記接着フィルム上に付着した各マイクロＬＥＤチップをマウント基板上に転写する段階を更に含む。
一実施例において、前記キャプチャリングする段階では、前記各マイクロＬＥＤチップのそれぞれの電極パッド側が前記底と接し、前記各マイクロＬＥＤチップのそれぞれの発光面が前記各チップポケットの外側に出るように、前記各マイクロＬＥＤチップを前記各チップポケットにキャプチャリングすることを含む。
本発明の一側面において、複数のマイクロＬＥＤチップを一定の配列で整列し、その整列された各マイクロＬＥＤチップを基材上にプレーシングするためのマルチチップキャリアが提供され、前記マルチチップキャリアは、前記複数のマイクロＬＥＤチップを吸入するように、サクションプレートの一面に一定の配列で形成された複数のチップポケットを含み、前記各チップポケットのそれぞれの底の形状及びサイズは、該当のチップポケットに吸入された各マイクロＬＥＤチップのそれぞれの動きを規制するように定められ、前記各チップポケットのそれぞれは、前記底より大きい幅を有する入口から前記底までつながったスロープを含む。
一実施例において、前記各チップポケットのそれぞれの深さは、前記各マイクロＬＥＤチップのそれぞれの厚さより小さい。
一実施例において、前記マルチチップキャリアは、前記各チップポケットのそれぞれの底で前記各チップポケットのそれぞれに連結される複数のサクションホールを更に含む。
一実施例において、前記各チップポケットのそれぞれに対する各サクションホールの個数は複数個である。
一実施例において、前記各サクションホールは外部真空源と連結される。
一実施例において、前記マルチチップキャリアは、Ｓｉ、ＧａＡｓ、サファイア又はＡｌＮ材料で形成される。
本発明の各効果は、以下の実施例の説明からより良く理解されるだろう。
本発明の一実施例に係るマルチチップキャリアを説明するための平面図である。 本発明の一実施例に係るマルチチップキャリアの一部を拡大して示した断面図である。 図１及び図２に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の一実施例を説明するための図である。 図１及び図２に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の一実施例を説明するための図である。 図１及び図２に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の他の実施例を説明するための図である。 図１及び図２に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の他の実施例を説明するための図である。 図１及び図２に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法を説明するための図である。 図１及び図２に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法を説明するための図である。 本発明の更に他の実施例に係るＬＥＤチップアレイ方法を全般的に説明するためのフローチャートである。 図９に示したチップアレイ方法において、各マイクロＬＥＤチップが維持されているチップ維持フィルム及びソルダーが形成されている基板を説明するための図である。 図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。 図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。 図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。 図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。 図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。 図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。 図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。 図１８は、基板及びその基板上にアレイされた各マイクロＬＥＤチップが発熱ブロックから分離された状態を示す。
以下、本発明の好適な各実施例を各図面を参照して詳細に説明する。
図１乃至図４を参照して、本発明の一実施例に係るマルチチップキャリアを用いたＬＥＤチップアレイ方法を説明する。
本発明の一実施例に係るＬＥＤチップアレイ方法は、マルチチップキャリア準備段階と、チップキャプチャリング段階と、チッププレーシング段階と、を含む。
マルチチップキャリア準備段階では、複数のマイクロＬＥＤチップをキャプチャリングし、そのキャプチャリングされた複数のマイクロＬＥＤチップをマウント基板にプレーシングするマルチチップキャリア６０が図１及び図２に示したように準備される。マルチチップキャリア６０の外部形状は、図示したように、略円形であってもよく、四角形又はそれ他の形状であってもよい。
マルチチップキャリア６０は、一面に複数のチップポケット６１２が一定の配列で形成されたサクションプレート６１を含む。また、サクションプレート６１は、各チップポケット６１２のそれぞれに対応するように形成された各サクションホール６１４を含む。各サクションホール６１４は、各チップポケット６１２が形成されたサクションプレート６１の一面の反対面に形成された状態で、各チップポケット６１２のそれぞれの底面で各チップポケット６１２と連結されている。各サクションホール６１４のそれぞれは、対応するチップポケット６１２の内部圧力を減圧し、マイクロＬＥＤチップ３０をチップポケット６１２内に吸入するためのものであって、外部真空源と連結される。チップポケット６１２内に吸入された状態で収容されているマイクロＬＥＤチップは、チップポケット６１２内の圧力を増加させると、チップポケット６１２から分離される状態となる。一つのチップポケット６１２に対するサクションホール６１４の個数は複数個であることが好ましい。
マルチチップキャリア６０のサクションプレート６１は、Ｓｉ、ＧａＡｓ、サファイア又はＡｌＮなどの材料からなる。また、各チップポケット６１２は、一定の深さＨを有し、チップポケット６１２の深さは、サクションされるマイクロＬＥＤチップの厚さより小さく定められる。ここで、マイクロＬＥＤチップの厚さは、マイクロＬＥＤチップの光放出面から電極パッドの表面までの距離を意味する。また、チップポケット６１２は、入口の横幅Ｗ１が底の横幅Ｗ２より大きく形成されており、横幅Ｗ１を有する入口から横幅Ｗ２を有する底までつながったスロープ６１２１を有する。チップポケット６１２の入口の横幅Ｗ１は、マイクロＬＥＤチップの横幅より大きく、チップポケット６１２の底の横幅Ｗ２は、マイクロＬＥＤチップの横幅と同じである。ここで、「同じである」という意味は、無視できる程度の誤差範囲内であるということである。図面には示していないが、チップポケットの入口の縦幅は、チップポケットの底の縦幅より大きく、マイクロＬＥＤチップの縦幅は、チップポケットの入口の縦幅より大きく、チップポケットの底の縦幅とほぼ同じである。
図３を参照すると、前記チップキャプチャリング段階は、サクションホール６１４と接続された外部真空源の作動によってサクションホール６１４の内部が減圧され、その結果、チップポケット６１２の入口に少なくとも一部が載せられていたマイクロＬＥＤチップ３０がチップポケット６１２内に落下しながらチップポケット６１２の底に載置される。そして、サクションホール６１４を通じた真空吸入力Ｆにより、マイクロＬＥＤチップ３０がチップポケット６１２の底に吸着して分離されない状態となる。上述したように、チップポケット６１２の入口から底までつながったスロープ６１２１により、マイクロＬＥＤチップ３０は、チップポケット６１２内に円滑に挿入できると同時に、チップポケット６１２の底に載置されたときにチップポケット６１２の底の幅とマイクロＬＥＤチップの幅とがほぼ一致することによって、チップポケット６１２内で移動することなく正確な位置に固定される。よって、各チップポケット６１２に一つずつ入って維持された各マイクロＬＥＤチップ３０は、各チップポケット６１２の中心間の間隔と同じ中心間の間隔で配列され、チップポケット６１２内の真空減圧状態が解除されない以上、各チップポケット６１２に収容されている各マイクロＬＥＤチップ３０の配列とそれらの間の間隔は変化することなく一定である。例えば、各チップポケットに吸入されている各マイクロＬＥＤチップ３０を任意の位置に下ろすときの力によって微細な誤差が発生し得る。この理由又はその他の理由により、配列後の各マイクロＬＥＤチップ３０の中心間の間隔と各チップポケット６１２の中心間の間隔とが完全に同じであることは実質的に不可能である。よって、配列後の各マイクロＬＥＤチップ３０の中心間の間隔と各チップポケット６１２の中心間の間隔とが完全に同じでないとしても、実質的に同じであれば十分である。したがって、本明細書において、各マイクロＬＥＤチップ３０の中心間の間隔と各チップポケット６１２の中心間の間隔とが同じであることは、これらが５μｍ以内の偏差範囲内で同じであることを意味する。
各マイクロＬＥＤチップ３０がプレーシングされる基材（ｂａｓｅ ｂｏｄｙ ｏｒ ｂａｓｅ ｐｌａｔｅ）が、各電極４５ａ、４５ｂ（図４参照）を備えたマウント基板４０（図４参照）上であるので、マイクロＬＥＤチップ３０は、チップポケット６１２の底面に吸着する面の反対側面に各電極４５ａ、４５ｂ（図４参照）に対応する電極パッド３２ａ、３２ｂを備える。すなわち、マルチチップキャリア６０は、自身のチップポケット６１２内にマイクロＬＥＤチップ３０を吸入し、マイクロＬＥＤチップ３０の発光面がチップポケット６１２の底面と接するように、そして、電極パッド３２ａ、３２ｂがチップポケット６１２の外側に出るようにマイクロＬＥＤチップ３０を収容・維持する。本実施例では、チップキャプチャリング段階において、チップポケット６１２が上側に向かっているが、真空吸入力と共に重力がマイクロＬＥＤチップ３０に作用し、マイクロＬＥＤチップ３０がより円滑にチップポケット６１２に入り込むようになる。
図４を参照すると、マルチチップキャリア６０が１８０度回転してひっくり返され、各チップポケット６１２及びその各チップポケット６１２に吸入された各マイクロＬＥＤチップ３０がその下側に位置したマウント基板４０に向かうようになり、次に、各マイクロＬＥＤチップ３０がマウント基板４０にプレーシングされるまでマルチチップキャリア６０が下降するか、又はマウント基板４０が上昇する。上述したように、チップポケット６１２の深さがマイクロＬＥＤチップ３０の厚さより小さいので、マルチチップキャリア６０が最大に下降するか、又はマウント基板４０が最大に上昇するとき、マイクロＬＥＤチップ３０に備えられた各電極パッド３２ａ、３２ｂがマウント基板４０の各電極４５ａ、４５ｂと接するか又は近接するようになる。電極４５ａ、４５ｂ上には、ボンディング物質ｐが予め塗布されていてもよい。マイクロＬＥＤチップ３０がマウント基板４０上にプレーシングされた状態で、例えば、サクションホール６１４と連結された外部真空源の作動を停止するか、又は他の方式でチップポケット６１２内の圧力が減少し、その結果、各マイクロＬＥＤチップ３０が各チップポケット６１２から分離される。
図５及び図６を参照して、図１及び図２に示したマルチチップキャリア６０を用いたＬＥＤチップアレイ方法の他の実施例を説明する。
本実施例に係るＬＥＤチップアレイ方法も、上述した実施例と同様に、マルチチップキャリア準備段階と、チップキャプチャリング段階と、チッププレーシング段階とを含む。これに加えて、前記ＬＥＤチップアレイ方法はチップ転写段階を更に含む。
マルチチップキャリア準備段階では、上述した実施例と実質的に同一の方式でマルチチップキャリア６０が準備される。
上述した実施例において、各マイクロＬＥＤチップ３０がマルチチップキャリア６０によってピックアップされてプレーシングされる部分が、各電極を含むマウント基板であったが、本実施例では、マウント基板でない接着フィルム７の表面上である。
図５を参照すると、各マイクロＬＥＤチップ３０がマルチチップキャリア６０のチップポケット６１２に吸入されることで、各マイクロＬＥＤチップ３０は既に設定された間隔で整列される。これは、チップポケット６１２の底が、その底に密着したマイクロＬＥＤチップ３０の前後左右の動きを規制できる形状、すなわち、マイクロＬＥＤチップ３０の形状に対応する形状を有することによって可能である。このとき、マイクロＬＥＤチップ３０は、チップポケット６１２の底面に吸着する面の反対側面に各電極４５ａ、４５ｂに対応する電極パッド３２ａ、３２ｂを備える。すなわち、マルチチップキャリア６０は、自身のチップポケット６１２内にマイクロＬＥＤチップ３０を吸入し、マイクロＬＥＤチップ３０の発光面がチップポケット６１２の底面と接するように、そして、電極パッド３２ａ、３２ｂがチップポケット６１２の外側に出るようにマイクロＬＥＤチップ３０を収容・維持する。
上述した実施例と同様に、チップポケット６１２の入口から底までつながったスロープ６１２１により、マイクロＬＥＤチップ３０はチップポケット６１２内に円滑に挿入される。上述した実施例で説明したように、各チップポケット６１２に一つずつ入って維持された各マイクロＬＥＤチップ３０は、各チップポケット６１２の中心間の間隔と同じ中心間の間隔で配列され、チップポケット６１２内の真空減圧状態が解除されない以上、各チップポケット６１２に収容されている各マイクロＬＥＤチップ３０の配列とそれらの間の間隔は変化することなく一定である。
また、マルチチップキャリア６０は、上述した実施例において、各マイクロＬＥＤチップ３０をマウント基板上にプレーシングするのと類似する方式で、各チップポケット６１２に吸入されて維持された各マイクロＬＥＤチップ３０を接着フィルム７上にプレーシングする。各マイクロＬＥＤチップ３０が接着フィルム７上に接着した状態で、より具体的には、各マイクロＬＥＤチップ３０の各電極パッド３２ａ、３２ｂが接着フィルム７に接着した状態で、各マイクロＬＥＤチップ３０を吸入・維持していたチップポケット６１２内の圧力が減少し、各マイクロＬＥＤチップ３０に対する吸入力が除去され、その結果、各マイクロＬＥＤチップ３０はマルチチップキャリア６０から分離された状態で接着フィルム７に接着する。
本実施例では、接着フィルム７上に所望の間隔及び配列で各マイクロＬＥＤチップ３０が整列された後、チップ転写段階が追加的に行われる。図６に示したように、このチップ転写段階では、接着フィルム７上の各マイクロＬＥＤチップ３０を、接着性を有するトランスファーフィルム８に元の配列通りに付着させる段階と、トランスファーフィルム８に付着したマイクロＬＥＤチップ３０をマウント基板４０上にその配列通りに移す段階とを含む。このとき、マイクロＬＥＤチップ３０をトランスファーフィルム８及びマウント基板４０に対して加圧するために加圧ローラー９が利用可能である。
各マイクロＬＥＤチップ３０の発光面側がトランスファーフィルム８に接着し、その反対側がマウント基板４０側に向かうようになる。上述した実施例と同様に、マウント基板４０は、各マイクロＬＥＤチップ３０の各電極パッド３２ａ、３２ｂに対応する電極４５ａ、４５ｂを上面に備える。トランスファーフィルム８に整列された各マイクロＬＥＤチップ３０は、その整列通りにマウント基板４０上に転写されるが、このとき、マイクロＬＥＤチップ３０の各電極パッド３２ａ、３２ｂは、マウント基板４０の各電極４５ａ、４５ｂのそれぞれにボンディングされる。ボンディングには、ソルダー又は導電性ボンディング材料が利用可能である。
図７及び図８を参照して、図１及び図２に示したマルチチップキャリアを用いたＬＥＤチップアレイ方法の更に他の実施例を説明する。
本実施例に係るＬＥＤチップアレイ方法も、上述した実施例と同様に、マルチチップキャリア準備段階と、チップキャプチャリング段階と、チッププレーシング段階と、を含む。これに加えて、前記チップアレイ方法はチップ転写段階を更に含む。
マルチチップキャリア準備段階では、上述した実施例と実質的に同じ方式でマルチチップキャリア６０が準備される。
各マイクロＬＥＤチップ３０がマルチチップキャリア６０によってピックアップされてプレーシングされる部分は、接着フィルム７の表面上である。
図７を参照すると、各マイクロＬＥＤチップ３０がマルチチップキャリア６０のチップポケット６１２に吸入されることで、各マイクロＬＥＤチップ３０は既に設定された間隔で整列される。これは、チップポケット６１２の底が、その底に密着したマイクロＬＥＤチップ３０の前後左右の動きを規制できる形状、すなわち、マイクロＬＥＤチップ３０の形状に対応する形状を有することによって可能である。上述した各実施例と異なり、マルチチップキャリア６０は、自身のチップポケット６１２内にマイクロＬＥＤチップ３０を吸入し、マイクロＬＥＤチップ３０の電極パッド３２ａ、３２ｂ側がチップポケット６１２の底と接するように、そして、マイクロＬＥＤチップ３０の電極パッドの反対側発光面がチップポケット６１２の外側に出るようにマイクロＬＥＤチップ３０を収容・維持する。
マルチチップキャリア６０は、各チップポケット６１２に吸入・維持された各マイクロＬＥＤチップ３０を接着フィルム７上にプレーシングする。各マイクロＬＥＤチップ３０が接着フィルム７上に接着した状態で、より具体的には、各マイクロＬＥＤチップ３０の電極パッドの反対側発光面が接着フィルム７に接着した状態で、各マイクロＬＥＤチップ３０を吸入・維持していたチップポケット６１２内の圧力が減少し、各マイクロＬＥＤチップ３０に対する吸入力が除去され、その結果、各マイクロＬＥＤチップ３０は、マルチチップキャリア６０から分離された状態で接着フィルム７に接着する。
本実施例では、接着フィルム７上に所望の間隔及び配列で各マイクロＬＥＤチップ３０が整列された後、チップ転写段階が追加的に行われる。図８に示したように、このチップ転写段階では、上述した実施例のような別途のトランスファーフィルム８を用いることなく、接着フィルム７上の各マイクロＬＥＤチップ３０を直接マウント基板４０上にその配列通りに移す。このとき、マイクロＬＥＤチップ３０の各電極パッド３２ａ、３２ｂは、マウント基板４０の各電極４５ａ、４５ｂのそれぞれにボンディングされる。ボンディングには、ソルダー又は導電性ボンディング材料が利用可能である。
次に、接着フィルム７が除去される。
図９は、本発明の更に他の実施例に係るＬＥＤチップアレイ方法を全般的に説明するためのフローチャートで、図１０の（ａ）及び（ｂ）は、図９に示したチップアレイ方法において、各マイクロＬＥＤチップ３０が維持されているチップ維持フィルム２０及び各ソルダーが形成されている基板４０を説明するための図で、図１１乃至図１８は、図９に示したＬＥＤチップアレイ方法の各段階を説明するための図である。
図９を参照すると、本発明の一実施例に係るＬＥＤチップアレイ方法は、チップ維持フィルムの上面に維持された各マイクロＬＥＤチップを既に決定された配列で基板上にアレイするＬＥＤチップアレイ方法であって、前記既に決定された配列と一致する配列の各チップポケットが形成されたマルチチップキャリアを準備する段階（ｓ１）と、前記各チップポケットの内部を減圧し、前記各チップポケットのそれぞれに前記各マイクロＬＥＤチップのそれぞれをキャプチャリングする段階（ｓ２）と、前記各チップポケットの配列通りに前記各マイクロＬＥＤチップを前記基板上にプレーシングする段階（ｓ３）と、前記各ソルダーを加熱し、前記各マイクロＬＥＤチップを前記基板上にボンディングする段階（ｓ４）とを含む。
図１０の（ａ）及び（ｂ）は、各マイクロＬＥＤチップ３０が維持されているチップ維持フィルム２０と、各ソルダー５０が形成されている基板４０とを示す。
各マイクロＬＥＤチップ３０は、底面に極性が異なる二つの電極を有するフリップチップ型マイクロＬＥＤチップであってもよく、底面に一つの電極を有する垂直型マイクロＬＥＤチップであってもよい。以下で説明する各段階により、各マイクロＬＥＤチップ３０は、チップ維持フィルム２０から分離され、ＰＣＢなどの基板４０にボンディングされる。このとき、チップ維持フィルム２０上の各マイクロＬＥＤチップ３０の間隔又は配列と、基板４０上に実装されなければならない各マイクロＬＥＤチップ３０の間隔又は配列とは異なるが、本発明は、各マイクロＬＥＤチップ３０をチップ維持フィルム２０からピックアップするとき、基板４０上の目標とする一定の配列と一致する配列で各マイクロＬＥＤチップ３０の位置を調整する。
図１１を参照すると、段階（ｓ１）は、基板上に各マイクロＬＥＤチップ３０をアレイしようとする既に決定された配列と一致する配列の各チップポケット６１２が形成されたマルチチップキャリア６０を準備する段階である。段階（ｓ１）によって準備されたマルチチップキャリア６０は、チップ維持フィルム２０（図１０参照）上の各マイクロＬＥＤチップ３０（図１０参照）をピックアップすると同時に、各マイクロＬＥＤチップ３０（図１０参照）を前記既に決定された配列と一致するように調整した後、基板４０（図１０参照）上にプレーシングするのに用いられる。基板上への各マイクロＬＥＤチップの既に決定された配列と各チップポケット６１２の配列とが同じであることは、隣り合う二つのマイクロＬＥＤチップ間のピッチ（各中心間の間隔）と、隣り合う二つのチップポケット６１２、６１２間のピッチ（各中心間の間隔）とが一致することを意味する。
マルチチップキャリア準備段階（ｓ１）は、各チップポケット６１２が形成されたサクションプレート６１と、真空及び空気加圧通路６２２が形成されたチャック６２とを、真空及び空気加圧通路６２２が各チップポケット６１２と通じるように結合することを含む。真空及び空気加圧通路６２２は、チップポケット６１２内部の圧力を減圧し、マイクロＬＥＤチップ３０をチップポケット６１２内に吸入するために真空源と連結され、真空を発生できる通路である。
チップポケット６１２内の圧力を増加させると、マイクロＬＥＤチップ３０（図１０参照）を大きな圧力で押し出せるが、このために、真空及び空気加圧通路６２２は、チップポケット６１２内の圧力を増加させるのに利用可能である。
特許請求の範囲に記載の真空及び空気加圧通路は、空気加圧通路を兼ねる真空通路であってもよく、空気加圧通路と真空通路を全て含む通路であってもよい。
サクションプレート６１は、Ｓｉ、ＧａＡｓ、サファイア又はＡｌＮなどの材料からなるプレートに各チップポケット６１２が第１深さで形成され、各チップポケット６１２と連結される各連結ホール６１３が前記第１深さより小さい第２深さで形成されて製作される。チップポケット６１２の断面積は、マイクロＬＥＤチップ３０の断面積よりやや大きく形成されることが好ましい。連結ホール６１３は、チップポケット６１２の上端面にマイクロＬＥＤチップ３０の断面サイズより小さく形成され、チップポケット６１２の内部にサクションが発生するとき、チップポケット６１２の上端面は、マイクロＬＥＤチップ３０がこれ以上上昇しないように規制する。チップポケット６１２及び連結ホール６１３はエッチングによって形成される。前記第１深さは１０μｍ乃至２０００μｍで、前記第２深さは１μｍ乃至１００μｍであることが好ましい。
チャック６２は、サクションプレート６１の連結ホール６１３を介してサクションプレート６１のチップポケット６１２と通じている真空及び空気加圧通路６２２を含むように製作される。より具体的に説明すると、真空及び空気加圧通路６２２を通じた真空の発生によってチップポケット６１２内の内部圧力が真空圧状態まで減圧され、マイクロＬＥＤチップ３０（図１０参照）をチップポケット６１２にピックアップできる構造と、真空及び空気加圧通路を通じてチップポケット６１２内の内部圧力を高め、マイクロＬＥＤチップ３０を基板４０（図１０参照）にボンディングするときにマイクロＬＥＤチップ３０を空気圧力で加圧できる構造とを含むようにチャック６２が製作される。
このとき、チャック６２は、鉄及びセラミック種類或いはテフロン（登録商標）材質やプラスチック種類の材質を用いて加工してもよい。
上述したように製作されたマルチチップキャリア６０は、以下で説明する各後続段階に用いられる。
図１２乃至図１４を参照すると、各チップポケット６１２のそれぞれ、各マイクロＬＥＤチップ３０のそれぞれを一つずつキャプチャリングする段階（ｓ２）が行われる。
キャプチャリングする段階（ｓ２）は、まず、図１２及び図１３に示したように、各チップポケット６１２のそれぞれが、それに対応するマイクロＬＥＤチップ３０と少なくとも部分的に面するようにマルチチップキャリア６０をアラインした後で行われる。このとき、各チップポケット６１２とマイクロＬＥＤチップ３０の配列及びピッチは異なるが、各チップポケット６１２のそれぞれが該当のマイクロＬＥＤチップ３０と部分的に面すると、以下で説明するように、チップポケット６１２内の減圧が発生したとき、マイクロＬＥＤチップ３０がチップポケット６１２内に入り込みながら、各マイクロＬＥＤチップ３０の配列及びピッチが各チップポケット６１２の配列及びピッチと一致するようになる。
次に、図１３及び図１４に示したように、キャプチャリングする段階（ｓ２）では、真空源を駆動させ、各チップポケット６１２の内部を減圧し、各チップポケット６１２のそれぞれがマイクロＬＥＤチップ３０を吸入して収容できるようにする。チップポケット６１２内に吸入されたマイクロＬＥＤチップ３０は、連結ホール６１３が形成されているチップポケット６１２の上端面まで上昇し、そのチップポケット６１２の上端面によってこれ以上上昇できずに規制される。すなわち、連結ホール６１３がマイクロＬＥＤチップ３０によって塞がれ、真空によるサクションは継続して発生しているので、マイクロＬＥＤチップ３０は、チップポケット６１２内の上端面と接した状態で停止して固定される。このとき、チップポケット６１２の深さがマイクロＬＥＤチップ３０の厚さより大きいので、以後のマイクロＬＥＤチップ３０を基板上にプレーシングする段階では、マイクロＬＥＤチップ３０がチップポケット６１２に沿って十分な力を受けて下降できる十分な距離が確保される。
キャプチャリング段階（ｓ２）では、チップポケット６１２内の真空発生を通じた吸入作用と共に、チップ維持フィルム２０の底面で各マイクロＬＥＤチップ３０を各チップポケット６１２に対して押す作用が伴われる。チップ維持フィルム２０の底面で各マイクロＬＥＤチップ３０を各チップポケット６１２に対して押すために、各チップポケット６１２に対応する各ヒレ７１を含むマルチヒレ構造物７０が用いられる。チップ維持フィルム２０に維持されている各マイクロＬＥＤチップ３０の配列が均一でないとしても、各チップポケット６１２がサクション作用をすると共に、各ヒレ７１が各マイクロＬＥＤチップ３０のそれぞれを各チップポケット６１２のそれぞれに押し入れる作用をするので、各マイクロＬＥＤチップ３０が各チップポケット６１２に容易に入り込んで収容される。チップ維持フィルム２０の底面で各マイクロＬＥＤチップ３０を各チップポケット６１２に対して押す各ヒレ７１を用いるにおいては、チップ維持フィルム２０が柔軟性を有することが前提となる。
次に、図１５及び図１６に示したように、各チップポケット６１２の配列通りに各ＬＥＤチップ３０を基板４０上にプレーシングする段階（ｓ３）が行われる。
プレーシングする段階（ｓ３）は、基板４０上の各ソルダー５０と、チップポケット６１２にキャプチャリングされた各ＬＥＤチップ３０とを対応させるように、基板４０とマルチチップキャリア６０をアラインした後で行われる。フリップチップ型ＬＥＤチップのように、下部に二つの極性を有する二つの電極を含むＬＥＤチップの場合は、該当のＬＥＤチップの二つの電極にボンディングされる二つのソルダー部分を一つのソルダーと見なす。よって、図１５及び図１６において、一つのマイクロＬＥＤチップ３０に対応する該当のソルダー５０は、実際にＬＥＤチップ３０の底面に形成された二つの電極パッドにボンディングされる二つのソルダー部分を含む。
また、プレーシングする段階（ｓ３）は、マルチチップキャリア６０を基板４０にアラインさせた状態で、各チップポケット６１２内部の減圧状態を解除し、マイクロＬＥＤチップ３０が基板４０上に落下しながらプレーシングされるようにする。このとき、各チップポケット６１２の内部に加圧空気を供給すると、マイクロＬＥＤチップ３０が空気加圧力によって基板４０上に強く加圧され、後続する段階でボンディング又は仮付着の接合力を増大させるのに寄与する。上述したように、各マイクロＬＥＤチップ３０は、図１６に示した矢印方向に一定距離だけ下降しながら基板４０上にプレーシングされる。このとき、各チップポケット６１２の内側面は、各マイクロＬＥＤチップ３０の下降をガイドする役割をし、その結果、より精密な各マイクロＬＥＤチップのアレイを可能にする。
図１６及び図１７に示したように、プレーシング段階（ｓ３）に連続して、又はそれとほぼ同時に、基板４０上の各ソルダー５０を加熱し、各マイクロＬＥＤチップ３０を基板４０上にボンディングする段階（ｓ４）が行われる。本実施例において、ボンディングする段階（ｓ４）は、基板４０と接触する発熱ブロック９０を用いて基板４０上の各ソルダー５０を加熱することによって行われる。このように発熱ブロック９０を用いると、プレーシング段階（ｓ３）でマイクロＬＥＤチップ３０に加えられる下方加圧力を、マイクロＬＥＤチップ３０を実装するための加圧力として利用可能である。代案的に、ボンディングする段階（ｓ４）は、常温で各マイクロＬＥＤチップ３０を基板４０に仮接させた後で行われるが、この場合、発熱ブロック９０を用いることなくリフロー工程を通じて行われてもよい。
図１８は、基板４０及びその基板４０上にアレイされた各マイクロＬＥＤチップ３０が発熱ブロック９０（図１７参照）から分離された状態を示す。
７ 接着フィルム
８ トランスファーフィルム
９ 加圧ローラー
２０ チップ維持フィルム
３０ マイクロＬＥＤチップ
３２ａ、３２ｂ 電極パッド
４０ マウント基板
４５ａ、４５ｂ 電極
５０ ソルダー
６０ マルチチップキャリア
６１ サクションプレート
６２ チャック
７０ マルチヒレ構造物
７１ ヒレ
９０ 発熱ブロック
６１２ チップポケット
６１３ 連結ホール
６１４ サクションホール
６２２ 真空及び空気加圧通路
６１２１ スロープ

Claims (20)

  1. サクションホールを通じて減圧される複数のチップポケットが形成されたマルチチップキャリアを準備する段階と、
    各マイクロＬＥＤチップのそれぞれが前記各チップポケットのそれぞれの底に密着し、前記各マイクロＬＥＤチップを前記各チップポケットにキャプチャリングする段階と、
    前記各チップポケットにキャプチャリングされた前記各マイクロＬＥＤチップを基材上にプレーシングする段階と、を含み、
    前記各チップポケットのそれぞれは、前記底より大きい幅を有する入口から前記底までつながったスロープを含み、
    前記スロープにより、前記基材上にプレーシングされた前記各マイクロＬＥＤチップの中心間の間隔と前記各チップポケットの中心間の間隔とが同一であることを特徴とするマイクロＬＥＤチップアレイ方法。
  2. 前記スロープにより、前記各チップポケット内に整列された前記各マイクロＬＥＤチップのそれぞれの動きを規制することを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  3. 前記各チップポケットのそれぞれの深さは、前記各マイクロＬＥＤチップのそれぞれの厚さより小さいことを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  4. 前記サクションホールは、前記マルチチップキャリアの前記底で前記各チップポケットのそれぞれに連結されて形成されることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  5. 前記各チップポケットのそれぞれに対する各サクションホールの個数は、複数個であることを特徴とする請求項４に記載のマイクロＬＥＤチップアレイ方法。
  6. 前記マルチチップキャリアは、サクションプレートの一面に前記各チップポケットを形成し、前記サクションプレートの他面に前記各チップポケットの底で前記各チップポケットと連結される各サクションホールを形成したことを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  7. 前記プレーシングする段階では、前記各マイクロＬＥＤチップが前記基材上に置かれた状態で前記各チップポケット内部の圧力を増加させることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  8. 前記キャプチャリングする段階において、前記マイクロＬＥＤチップの電極パッドは、前記マルチチップキャリアで前記各チップポケットを基準にして上側に位置し、前記プレーシングする段階において、前記マイクロＬＥＤチップの電極パッドは、前記マルチチップキャリアで前記各チップポケットを基準にして下側に位置することを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  9. 前記キャプチャリングする段階後、前記各チップポケットのそれぞれに前記マイクロＬＥＤチップが整列された前記マルチチップキャリアを１８０度回転させることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  10. 前記キャプチャリングする段階では、前記各マイクロＬＥＤチップのそれぞれの発光面が前記底と接し、前記各マイクロＬＥＤチップのそれぞれの電極パッドが前記各チップポケットの外側に出るように、前記各マイクロＬＥＤチップを前記各チップポケットにキャプチャリングすることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  11. 前記基材は、電極を有するマウント基板であって、前記プレーシングする段階では、前記電極パッドが前記電極に近接するように前記各マイクロＬＥＤチップを前記マウント基板上にプレーシングすることを特徴とする請求項１０に記載のマイクロＬＥＤチップアレイ方法。
  12. 前記基材は、接着フィルムであって、前記プレーシングする段階では、前記電極パッドが前記接着フィルムに付着するように前記各マイクロＬＥＤチップを前記接着フィルム上にプレーシングすることを特徴とする請求項１０に記載のマイクロＬＥＤチップアレイ方法。
  13. 前記接着フィルム上に付着した各マイクロＬＥＤチップをマウント基板上に転写する段階を更に含むことを特徴とする請求項１２に記載のマイクロＬＥＤチップアレイ方法。
  14. 前記キャプチャリングする段階では、前記各マイクロＬＥＤチップのそれぞれの電極パッド側が前記底と接し、前記各マイクロＬＥＤチップのそれぞれの発光面が前記各チップポケットの外側に出るように、前記各マイクロＬＥＤチップを前記各チップポケットにキャプチャリングすることを特徴とする請求項１に記載のマイクロＬＥＤチップアレイ方法。
  15. 複数のマイクロＬＥＤチップを一定の配列で整列し、その整列された各マイクロＬＥＤチップを基材上にプレーシングするためのマルチチップキャリアであって、
    前記複数のマイクロＬＥＤチップを吸入するように、サクションプレートの一面に一定の配列で形成された複数のチップポケットを含み、
    前記各チップポケットのそれぞれの底の形状及びサイズは、該当のチップポケットに吸入された各マイクロＬＥＤチップのそれぞれの動きを規制するように定められ、
    前記各チップポケットのそれぞれは、前記底より大きい幅を有する入口から前記底までつながったスロープを含むことを特徴とするマルチチップキャリア。
  16. 前記各チップポケットのそれぞれの深さは、前記各マイクロＬＥＤチップのそれぞれの厚さより小さいことを特徴とする請求項１５に記載のマルチチップキャリア。
  17. 前記マルチチップキャリアは、前記各チップポケットのそれぞれの底で前記各チップポケットのそれぞれに連結される複数のサクションホールを更に含むことを特徴とする請求項１５に記載のマルチチップキャリア。
  18. 前記各チップポケットのそれぞれに対する各サクションホールの個数は、複数個であることを特徴とする請求項１７に記載のマルチチップキャリア。
  19. 前記各サクションホールは、外部真空源と連結されたことを特徴とする請求項１７に記載のマルチチップキャリア。
  20. 前記マルチチップキャリアは、Ｓｉ、ＧａＡｓ、サファイア又はＡＬＮ材料で形成されたことを特徴とする請求項１５に記載のマルチチップキャリア。
JP2018230832A 2018-02-14 2018-12-10 Ｌｅｄディスプレイパネル製造のためのマイクロｌｅｄチップアレイ方法及びこれに用いられるマルチチップキャリア Expired - Fee Related JP6545889B1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020180018125A KR20190098329A (ko) 2018-02-14 2018-02-14 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
KR10-2018-0018125 2018-02-14
KR1020180123402A KR102646798B1 (ko) 2018-10-16 2018-10-16 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
KR10-2018-0123402 2018-10-16

Publications (2)

Publication Number Publication Date
JP6545889B1 JP6545889B1 (ja) 2019-07-17
JP2019140380A true JP2019140380A (ja) 2019-08-22

Family

ID=67297579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018230832A Expired - Fee Related JP6545889B1 (ja) 2018-02-14 2018-12-10 Ｌｅｄディスプレイパネル製造のためのマイクロｌｅｄチップアレイ方法及びこれに用いられるマルチチップキャリア

Country Status (3)

Country Link
US (1) US10692845B2 (ja)
JP (1) JP6545889B1 (ja)
WO (1) WO2019160307A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524468A (zh) * 2020-05-19 2020-08-11 温州啃途电子科技有限公司 一种自维修的led显示屏设备
WO2021101341A1 (ko) * 2019-11-22 2021-05-27 한국기계연구원 소자 전사방법 및 이를 이용한 전자패널 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020100299A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100298A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
KR20200070901A (ko) * 2018-12-10 2020-06-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
CN111183511A (zh) * 2019-09-30 2020-05-19 重庆康佳光电技术研究院有限公司 一种led巨量转移的方法及装置
CN113129843A (zh) * 2019-12-31 2021-07-16 Tcl集团股份有限公司 灯板、背光控制系统及显示设备
CN113410169A (zh) * 2021-05-18 2021-09-17 深圳市百柔新材料技术有限公司 一种转移装置
CN113450653B (zh) * 2021-06-30 2023-03-24 武汉天马微电子有限公司 可拉伸显示面板及其控制方法、显示装置
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850578A (ja) * 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置の製造方法
JP2002267893A (ja) * 2001-03-13 2002-09-18 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
JP2003031847A (ja) * 2001-07-11 2003-01-31 Sony Corp 素子の取り出し方法、及びこれを用いた素子の転写方法、素子の配列方法、画像表示装置の製造方法
JP2016066765A (ja) * 2014-09-26 2016-04-28 日亜化学工業株式会社 素子の実装方法及び発光装置の製造方法
WO2017075776A1 (en) * 2015-11-04 2017-05-11 Goertek. Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
JP6170232B1 (ja) * 2016-08-11 2017-07-26 ルーメンス カンパニー リミテッド Ｌｅｄチップグループのアレイを含むディスプレイモジュール及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000185766A (ja) * 1998-12-22 2000-07-04 Nec Corp エンボスキャリアテープ
US9217541B2 (en) * 2013-05-14 2015-12-22 LuxVue Technology Corporation Stabilization structure including shear release posts
US9035279B2 (en) * 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
KR102426709B1 (ko) * 2016-02-23 2022-07-29 삼성디스플레이 주식회사 발광 다이오드를 트랜스퍼하는 장치 및 방법
US10132478B2 (en) * 2016-03-06 2018-11-20 Svv Technology Innovations, Inc. Flexible solid-state illumination devices
KR102521632B1 (ko) * 2016-05-02 2023-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 픽 앤 플레이스 방법
CN107437523B (zh) * 2016-05-26 2020-01-31 群创光电股份有限公司 拾取与放置装置及其作动方法
US10091919B2 (en) * 2017-02-23 2018-10-02 Asm Technology Singapore Pte Ltd Apparatus for securing electronic devices on a carrier during transportation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850578A (ja) * 1981-09-22 1983-03-25 株式会社東芝 デイスプレイ装置の製造方法
JP2002267893A (ja) * 2001-03-13 2002-09-18 Seiko Epson Corp 光モジュール及びその製造方法並びに光伝達装置
JP2003031847A (ja) * 2001-07-11 2003-01-31 Sony Corp 素子の取り出し方法、及びこれを用いた素子の転写方法、素子の配列方法、画像表示装置の製造方法
JP2016066765A (ja) * 2014-09-26 2016-04-28 日亜化学工業株式会社 素子の実装方法及び発光装置の製造方法
WO2017075776A1 (en) * 2015-11-04 2017-05-11 Goertek. Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
JP6170232B1 (ja) * 2016-08-11 2017-07-26 ルーメンス カンパニー リミテッド Ｌｅｄチップグループのアレイを含むディスプレイモジュール及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021101341A1 (ko) * 2019-11-22 2021-05-27 한국기계연구원 소자 전사방법 및 이를 이용한 전자패널 제조방법
CN111524468A (zh) * 2020-05-19 2020-08-11 温州啃途电子科技有限公司 一种自维修的led显示屏设备

Also Published As

Publication number Publication date
US20190252358A1 (en) 2019-08-15
US10692845B2 (en) 2020-06-23
WO2019160307A1 (ko) 2019-08-22
JP6545889B1 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
JP2019140380A (ja) Ｌｅｄディスプレイパネル製造のためのマイクロｌｅｄチップアレイ方法及びこれに用いられるマルチチップキャリア
KR101959057B1 (ko) 마이크로 led칩 전사방법 및 전사장치
KR20190135285A (ko) 마이크로 엘이디 모듈 및 그 제조방법
JP6839143B2 (ja) 素子実装装置、素子実装方法及び素子実装基板製造方法
US9524883B2 (en) Holding of interposers and other microelectronic workpieces in position during assembly and other processing
KR102123348B1 (ko) 소자 실장 장치, 소자 실장 방법 및 소자 실장 기판 제조 방법
JP4758780B2 (ja) 半導体装置の製造方法及び半導体装置の実装装置
JP6967411B2 (ja) 半導体製造装置、半導体装置の製造方法およびコレット
TWI706480B (zh) 安裝裝置
JP2020528660A (ja) 発光ダイオードモジュール製造装置及び方法
JP6926018B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
KR20190098329A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
KR20190109133A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
KR102646798B1 (ko) 엘이디 디스플레이 패널 제조를 위한 마이크로 엘이디 칩 어레이 방법 및 이에 이용되는 멀티 칩 캐리어
JP2016219573A (ja) ピックアップ装置及び方法
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
JP2764532B2 (ja) バンプの接合方法および接合装置
KR20190109130A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
JP5121621B2 (ja) 基板の製造方法
JP4974818B2 (ja) 基板の製造方法及び基板の製造装置
JPH11176877A (ja) ボール搬送装置
KR20190026544A (ko) 반송용 흡착장치
WO2011160435A1 (zh) Smt组贴电子元器件的方法
JP2006093523A (ja) 発光装置およびその製造方法
TW202222126A (zh) 晶粒轉置方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181210

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190619

R150 Certificate of patent or registration of utility model

Ref document number: 6545889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees