JP4758780B2 - 半導体装置の製造方法及び半導体装置の実装装置 - Google Patents

半導体装置の製造方法及び半導体装置の実装装置 Download PDF

Info

Publication number
JP4758780B2
JP4758780B2 JP2006019285A JP2006019285A JP4758780B2 JP 4758780 B2 JP4758780 B2 JP 4758780B2 JP 2006019285 A JP2006019285 A JP 2006019285A JP 2006019285 A JP2006019285 A JP 2006019285A JP 4758780 B2 JP4758780 B2 JP 4758780B2
Authority
JP
Japan
Prior art keywords
elements
substrate
semiconductor device
air suction
vacuum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006019285A
Other languages
English (en)
Other versions
JP2007201259A5 (ja
JP2007201259A (ja
Inventor
晶紀 白石
直幸 小泉
啓 村山
秀明 坂口
昌宏 春原
裕一 田口
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006019285A priority Critical patent/JP4758780B2/ja
Publication of JP2007201259A publication Critical patent/JP2007201259A/ja
Publication of JP2007201259A5 publication Critical patent/JP2007201259A5/ja
Application granted granted Critical
Publication of JP4758780B2 publication Critical patent/JP4758780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置の製造方法及び半導体装置の実装装置に係り、特に基板に複数の素子を実装する半導体装置の製造方法及び半導体装置の実装装置の改良に関する。
近年、発光素子（LED：light emitting diode）を光源とする照明装置や表示装置等の開発が進められており、それに伴って複数の発光素子を高密度に実装することが要望されている。特に発光素子は、半導体チップと同様に微細加工技術を駆使して製造された微小なチップであり、例えば、数ミリの中に複数の発光素子を実装することで発光時の光強度を高めている。この種の半導体装置の製造方法では、基板上に複数の凹部を形成し、コレットなどの真空吸着部により発光素子を搬送して各凹部に挿入することが自動的に行なわれている（例えば、特許文献１参照）。
また、粘着シートに貼着された複数の発光素子を粘着シート毎搬送して複数の発光素子を基板の複数の凹部に挿入する方法もある（例えば、特許文献２参照）。
特開２０００−５８９２４号公報 特開２００３−２４３７２０号公報
しかしながら、上記特許文献１の製造方法では、発光素子を１個ずつ基板上に搬送し、アライメントを行なってから所定位置に実装するため、複数の発光素子を全て基板上に実装するのにかなりの時間がかかり、生産効率を高めることが難しいという問題を有する。
また、上記特許文献２の製造方法では、粘着シートに貼着された状態の複数の発光素子を基板の上方に搬送し、基板の下方から挿入された真空ノズルを用いて発光素子を粘着シートから剥がす工程が必要となっていた。そのため、基板の凹部には、下面側に貫通する貫通孔を設ける工程も必要であった。このように、上記特許文献２の製造方法の場合も工程数が増加して生産効率高めることが難しいという問題を有する。
そこで、本発明は上記事情に鑑み、上記課題を解決した半導体装置の製造方法及び半導体装置の実装装置を提供することを目的とする。
上記課題を解決するため、本発明は以下のような手段を有する。
本発明は、基板に複数の素子を実装する半導体装置の製造方法において、前記基板の各素子取付位置に対応する所定間隔で配された複数の空気吸引孔が形成された真空吸着部に対して前記複数の素子が貼着された粘着テープを水平移動させて前記複数の素子を前記複数の空気吸引孔に対向させる位置に移動させる工程と、前記複数の空気吸引孔から空気を吸引して前記真空吸着部に前記複数の素子を所定間隔で吸着させる工程と、前記複数の空気吸引孔から空気を吸引して前記真空吸着部に前記複数の素子を所定間隔で吸着させる際、前記粘着テープの前記素子が粘着されている側の反対側から一の当該素子を前記真空吸着部に押圧するコレットを前記空気吸引孔と対向する位置へ移動させて一の当該素子を前記空気吸引孔に押圧する工程と、前記真空吸着部に吸着された前記素子を前記粘着テープから離間させる工程と、前記真空吸着部に吸着された前記複数の素子を前記基板上の所定位置に載置する工程と、前記複数の素子を前記基板の複数の所定位置に載置して前記真空吸着部による前記複数の素子に対する吸着を解除する工程と、前記複数の素子の端子を前記基板の配線パターンに同時に接合する工程と、を有することを特徴とする。
また、本発明は、前記コレットが上昇することにより前記粘着テープを上方に押圧して前記粘着テープ上の一の当該素子を前記空気吸引孔に押し付け、前記コレットが下降することにより前記粘着テープの巻き取りテンションの作用により一の当該素子の下面から前記粘着テープが剥がされることを特徴とする。
また、本発明は、前記基板に前記素子を囲む複数の壁部を形成する工程をさらに有することを特徴とする。
また、本発明は、前記複数の壁部の上端を透過性のカバーにより封止する工程をさらに有することを特徴とする。
前記壁部は、前記素子の上方に向けて広がるように傾斜された傾斜面を有することを特徴とする。
前記壁部は、前記素子から発光された光を反射させる反射面を有することを特徴とする。
また、本発明は、基板に複数の素子を実装する半導体装置の実装装置において、前記基板の各素子取付位置に対応する所定間隔で配された複数の空気吸引孔により前記複数の素子を吸着する真空吸着部と、前記複数の素子が貼着された粘着テープを水平移動させて前記複数の素子を前記真空吸着部の複数の空気吸引孔に対向させる位置に移動させる素子供給ラインと、前記空気吸引孔と対向する位置へ移動され、前記粘着テープの前記素子が粘着されている側の反対側から一の当該素子を前記真空吸着部に押圧し、一の当該素子を前記空気吸引孔に押圧するコレットと、前記複数の空気吸引孔より空気を吸引する真空発生装置と、前記真空発生装置と前記複数の空気吸引孔との間に配された切替弁と、前記コレットを上昇させて前記粘着テープを押圧して一の当該素子を前記空気吸引孔に押し付けると共に、前記複数の素子を前記基板上の所定位置に搬送するまで前記切替弁を前記真空発生装置と前記複数の空気吸引孔とを連通して前記複数の素子を吸着し、前記コレットを下降させて前記真空吸着部に吸着された前記複数の素子から前記粘着テープを離間させ、前記複数の素子を前記基板上の所定位置に載置した後、前記切替弁を切替えて前記複数の素子に対する吸着を解除する制御部と、を有することを特徴とする。
本発明によれば、空気を吸引する複数の吸引孔を有する真空吸着部に複数の素子を吸着させる工程と、真空吸着部を移動させて複数の素子を基板上の所定位置に搬送する工程と、を有するため、複数の素子を一括して基板上に搬送し、複数の素子を一括してアライメントを行なうことが可能になり、生産効率を高めることができる。さらに、複数の素子を基板の複数の所定位置に載置して真空吸着部による複数の素子に対する吸着を解除する工程と、基板の配線パターンに複数の素子の端子を接合する工程とを有するため、空気の吸引により複数の素子を同時に吸着解除できるので、短時間で複数の素子を基板上に載置することが可能になると共に、粘着テープを用いる場合のように素子を剥がすための機構を設けないで済むので、工程数を削減することが可能になる。
また、本発明によれば、複数の素子を前記基板上の所定位置に搬送するまで切替弁を真空発生装置と複数の空気吸引孔とを連通して複数の素子を吸着し、複数の素子を基板上の所定位置に載置した後、切替弁を切替えて前記複数の素子に対する吸着を解除するため、複数の素子を一括して基板上に搬送し、複数の素子を一括してアライメントを行なえるので、素子の実装工程における生産効率を高めることができる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図１は本発明による半導体装置の製造方法の実施例１により作成された半導体装置を示す図である。図１に示されるように、半導体装置１０は、Ｓｉなどからなる基板２０の上面にＣｕからなる複数の配線パターン３０を形成し、複数の配線パターン３０の夫々に複数の発光素子（ＬＥＤ）４０の各端子を下面側のＡｕよりなるバンプ（Ａｕスタッドバンプ）５０を介して電気的に接続されるように構成されている。また、半導体装置１０は、複数の発光素子４０をできるだけ近接させるように配置した状態で基板２０に実装された高密度実装構造になっている。
複数の発光素子４０は、夫々各端子に電圧が印加されると、上面側中央で発光し、所定の発光色を有する光が放射される。このように、複数の発光素子４０が密集した状態に実装されることで、見かけ上発光面積を増大させることができるので、半導体装置１０から発光される光強度が高められている。
次に、上記の半導体装置１０を製造する製造方法の一例について、図２Ａ〜図２Ｉに基づき、手順を追って説明する。尚、以下の図中、先に説明した部分には同一の参照符号を付し、その説明を省略する。
まず、図２Ａに示す工程において、半導体装置の実装装置６０では、複数の発光素子４０を一括して搬送するように構成された真空吸着部７０を有する。この真空吸着部７０は、複数の発光素子４０を吸着するための複数の空気吸引孔７２が所定間隔で設けられている。尚、複数の空気吸引孔７２の間隔は、発光素子４０を実装する基板２０に形成された配線パターン３０の間隔と同一となるように設定されている。
また、複数の空気吸引孔７２の夫々には、空気管路７４が連通されており、空気管路７４の下流には、電磁式三方弁（切替弁）７６及び空気を吸引する真空発生装置（真空ポンプ）７８が設けられている。電磁式三方弁７６は、空気管路７４に連通されたａポートと、真空発生装置７８に連通されたｂポートと、大気に連通された大気導入用のｃポートとを有する。そして、電磁式三方弁７６は、制御部８０からの制御信号によってａ−ｂポート連通状態とａ−ｃポート連通状態との何れかに切替えられる。すなわち、ａ−ｂポート連通状態のときは、真空吸着部７０により生成された負圧により複数の空気吸引孔７２から空気を吸引し発光素子４０を吸着する。また、ａ−ｃポート連通状態のときは大気が複数の空気吸引孔７２に供給され、発光素子４０に対する真空吸着を解除する。
電磁式三方弁７６及び真空発生装置７８は、制御部８０からの制御信号によって制御されており、真空発生装置７８を駆動した状態で電磁弁７６を開弁させると、複数の空気吸引孔７２に負圧が生じて空気を吸引する。
また、真空吸着部７０の下方には、粘着テープ８２に所定間隔で貼着された発光素子４０の供給ラインが形成されている。粘着テープ８２は、Ｘ方向に所定速度で巻き取られており、発光素子４０を連続して供給するように装架されている。
次に、図２Ｂに示す工程において、粘着テープ８２の下面をコレット８４が上昇して上方に押圧することで粘着テープ８２の上面に貼着された発光素子４０を空気吸引孔７２に押し付ける。このとき、電磁式三方弁７６は、ａ−ｂポート連通状態になっており、複数の空気吸引孔７２から空気を吸引している。
そして、コレット８４が降下することで粘着テープ８２に対する押圧力が解除されるため、粘着テープ８２が巻取りテンションの作用により発光素子４０の下面から剥がされて装架位置に復帰する。これにより、発光素子４０は、粘着テープ８２から離間すると共に、空気吸引孔７２の負圧によって吸着された状態に保持される。
次に、図２Ｃに示す工程において、粘着テープ８２を巻き取り動作に連動して上記コレット８４が各空気吸引孔７２に対向する位置へ水平移動して昇降動作を繰り返すことで各空気吸引孔７２の夫々の下端に発光素子４０を吸着させる。
次に、図２Ｄに示す工程において、複数の発光素子４０を吸着した真空吸着部７０をバンプ形成装置等に移動させて発光素子４０の下面にＡｕよりなるバンプ５０を形成させる。
次に、図２Ｅに示す工程において、真空吸着部７０を基板２０の上方に移動させる。あるいは、基板２０をクランプしたテーブル９０を真空吸着部７０の下方に移動させても良い。そして、真空吸着部７０と基板２０との相対位置のアライメントを行なう。本実施例では、真空吸着部７０の下面に吸着された複数の発光素子４０の間隔が基板２０の上面に形成された配線パターン３０の間隔と一致するように設定されているので、各発光素子４０を個別に位置調整せずとも全ての発光素子４０のアライメントを一括して行なうことができるので、アライメント工程の時間を短縮して生産効率を高められる。
このアライメント工程では、基板２０に対して真空吸着部７０を水平移動させて位置合わせを行なっても良いし、あるいは真空吸着部７０に対して基板２０をクランプしたテーブル９０を水平移動させる方法を用いても良い。
次に、図２Ｆに示す工程において、真空吸着部７０を降下させて発光素子４０の下面に形成されたバンプ５０を基板２０の配線パターン３０に押圧した状態に移行する。あるいは、基板２０をクランプしたテーブル９０を上方に移動させて基板２０上の配線パターン３０を発光素子４０のバンプ５０に押圧するようにしても良い。
次に、図２Ｇに示す工程において、制御部８０からの制御信号により電磁式三方弁７６をａ−ｃポート連通状態に切替える。これにより、電磁式三方弁７６からの大気が複数の空気吸引孔７２に導入され、発光素子４０に対する真空吸着を解除する。これにより、発光素子４０は、真空吸着部７０から分離可能となる。
そして、吸着解除後、真空吸着部７０を上昇、あるいは基板２０をクランプしたテーブル９０を降下させて発光素子４０を真空吸着部７０から離間させる。
次に、図２Ｈに示す工程において、超音波接合用ボンダ装置（図示せず）のホーン９２を各発光素子４０の上面に当接させて加圧した状態とし、振動子９４で発生した超音波による振動を各発光素子４０に伝播させる。これにより、各発光素子４０の下面に形成された各バンプ５０と各配線パターン３０との間で接触している金属同士が接合される。
次に、図２Ｉに示す工程において、ホーン９２を上昇、あるいは基板２０をクランプしたテーブル９０を降下させて発光素子４０をホーン９２から離間させる。これで、図１に示す半導体装置１０が得られる。
このように、実施例１では、複数の発光素子４０を同一の基板２０上に高密度実装する場合の製造工程において、複数の発光素子４０を同時に搬送して基板２０の所定位置に位置合わせすることができ、しかも電磁式三方弁７６の切替えにより複数の発光素子４０に対する吸着を一括して解除できるので、各発光素子４０を個別に吸着して搬送する場合よりも大幅な時間短縮と生産効率の向上を図ることが可能になる。従って、発光素子４０が微小なチップである場合でも、複数の発光素子４０を微小間隔で精密に高密度実装することが可能になると共に、生産効率の向上により生産コストも安価に抑えることが可能になる。
図３は実施例２の半導体装置１００を示す図である。図３に示されるように、半導体装置１００は、シリコン基板（以下「基板」という）１２０と、基板１２０上に形成された凹部１２２と、凹部１２２に実装された発光素子１２４と、ガラス板１４０とを有し、凹部１２２を囲む壁部１２６の上面とガラス板１４０とを接合して凹部１２２を封止した構成である。そして、壁部１２６の上面とガラス板１４０の下面との接触部分が接合層１０２となる。
壁部１２６は、例えば、シリコンにより形成されており、上方に向けて広がる方向に傾斜した傾斜面１２８を有する。この傾斜面１２８は、発光素子１２４の発光面より上方に形成されており、発光素子１２４から発光された光を上方に反射させる反射面として作用すると共に、発光素子１２４を凹部１２２に挿入する際のガイド面として機能するものである。尚、傾斜面１２８は壁部１２６に設ける構成としても良いし、あるいは、壁部１２６の内面に傾斜したミラーを配置する構成としても良い。
また、発光素子１２４は、例えばＡｕよりなるバンプ（Ａｕスタッドバンプ）１０６上に設置され、発光素子１２４は、当該バンプ１０６を介して基板１２０の底面を貫通するように形成されるビアプラグ（貫通配線）１０７と電気的に接続されている。
ビアプラグ１０７の、発光素子１２４が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層１０８Ａが形成され、さらに当該接続層１０８Ａに半田バンプ１０８が形成されている。
また、基板２０の表面は、酸化膜（シリコン酸化膜）１０４が形成され、例えば当該基板１２０と、ビアプラグ１０７との間や、バンプ１０６との間は絶縁されている。
次に、上記の半導体装置１００を製造する製造方法の一例について、図４Ａ〜図４Ｋに基づき、手順を追って説明する。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。
まず、図４Ａに示す工程において、基板１２０をエッチングしてパターニングし、発光素子１２４を設置するための複数の凹部１２２、傾斜面１２８と、ビアプラグ１０７を形成するための、基板１２０を貫通する複数のビアホール１０７Ａを形成する。
次に、図４Ｂに示す工程において、凹部１２２、傾斜面１２８の内壁面やビアホール１０７Ａの内壁面を含むシリコン基板１２０の表面に、例えば熱ＣＶＤ(Chemical vaper deposition)法などにより、酸化膜（シリコン酸化膜、または熱酸化膜とよぶ場合もある）１０４を形成する。
次に、図４Ｃに示す工程において、例えばＣｕのメッキ法（例えばセミアディティブ法）により、ビアホール１０７Ａに、それぞれビアプラグ１０７を形成する。
次に、図４Ｄに示す工程において、例えばメッキ法により、例えばＮｉ／Ａｕよりなる接続層１０６Ａ，１０８Ａを形成する。この場合、接続層１０６Ａは、ビアプラグ１０７の凹部２２の側に、接続層１０８Ａは、ビアプラグ１０７の凹部１２２の反対側に形成される。
次に、図４Ｅに示す工程において、接続層１０６Ａ上に、それぞれバンプ（Ａｕスタッドバンプ）１０６を形成する。なお、本図以降では、接続層１０６Ａの図示を省略している。
次に、図４Ｆに示す工程において、凹部１２２の周囲の壁部１２６の表面の酸化膜１０４を、例えばマスクエッチングにより剥離する。本工程によって酸化膜が剥離された部分には後の工程においてガラス板１４０が接合される。
次に、図４Ｇに示す工程において、真空吸着部１７０により吸着された複数の発光素子１２４を複数の凹部１２２の夫々に挿入する。この真空吸着部１７０は、前述した実施例１の真空吸着部７０と同様に、空気管路７４を介して電磁式三方弁７６及び真空発生装置７８と接続されているが、その説明はここでは省略する。
また、真空吸着部１７０は、複数の発光素子１２４を吸着するための複数の空気吸引孔１７２と、複数の凹部１２２に挿入可能に突出する複数のノズル１７４とを有する。空気吸引孔１７２は、ノズル１７４の中央を貫通するように形成されており、且つノズル１７４の外周が傾斜面１２８に接触しないように発光素子１２４よりも小径に形成されている。そして、各ノズル１７４間には、壁部１２６に対応する逃げ部１７８が設けられている。また、本実施例では、複数のノズル１７４の間隔が複数の凹部１２２の間隔と同一に設定されている。そのため、真空吸着部１７０と基板１２０との相対位置をアライメントすることで、複数のノズル１７４の下端に吸着された複数の発光素子１２４と複数の凹部１２２との位置合わせが一括して行なえる。よって、本実施例では、アライメント工程の時間を短縮して生産効率を高められる。
また、アライメント工程では、基板１２０に対して真空吸着部１７０を水平移動させて位置合わせを行なっても良いし、あるいは真空吸着部１７０に対して基板１２０を水平移動させる方法を用いても良い。
尚、本実施例において、複数のノズル１７４の夫々に発光素子１２４を吸着させる工程は、前述した実施例１（図２Ｂ参照）と同様であるので、その説明は省略する。
そして、真空吸着部１７０を降下させて発光素子１２４の下面に形成されたバンプ１０６を基板１２０上のビアプラグ１０７に押圧する。
さらに、制御部８０からの制御信号により電磁式三方弁７６をａ−ｃポート連通状態に切替える。これにより、電磁式三方弁７６からの大気が複数の空気吸引孔１７２に供給され、発光素子１２４に対する真空吸着を解除する。これにより、複数の発光素子１２４は、真空吸着部１７０から分離可能となる。
そして、吸着解除後、真空吸着部１７０を上昇、あるいは基板１２０を降下させて発光素子１２４を真空吸着部１７０から離間させる。
次に、図４Ｈに示す工程において、超音波接合用ボンダ装置（図示せず）のホーン１９２を各発光素子１２４の上面に当接させて加圧した状態とし、振動子１９４で発生した超音波による振動を各発光素子１２４に伝播させる。これにより、各発光素子１２４の下面に形成された各バンプ１０６と各ビアプラグ１０７との間で接触している金属同士が接合される。
また、ホーン１９２は、複数の凹部１２２の間隔と同一間隔で下方に突出する複数の加圧部１９６を有する。各加圧部１９６は、外周が傾斜面１２８に接触しないように発光素子１２４よりも小径に形成されている。そして、各加圧部１９６間には、壁部１２６に対応する逃げ部１９８が設けられている。
次に、図４Ｉに示す工程において、ガラス板１４０をシリコン基板１２０上に載置する。
次に、図４Ｊに示す工程において、シリコン基板１２０を陽極接合装置２００の陽極板２３０に載置し、陽極接合装置２００の陰極板２５０をガラス板１４０の上面に接触させた状態で陽極板２３０と陰極板２５０との間に高電圧を印加する。
また、陽極板２３０の上面には、シリコン基板１２０の下面に突出する接続層１０８Ａと接触しないように凹部２３２が形成されている。
ガラス板１４０に対する電圧印加は、陰極板２５０を介して行なわれるため、ガラス板４０は加熱された状態になり、シリコン基板１２０の壁部１２６上面に接合される。よって、
上記の陽極接合が行われると、シリコン基板１２０を構成するＳｉと、ガラス板１４０中の酸素とが結合し、接合力が良好で安定した接合が行われる。また、陽極接合では、樹脂材料を用いた接合と異なり、発光素子１２４が封止される凹部１２２の内部空間を汚染するようなガス、不純物などが殆ど発生することがない。
次に、図４Ｋに示す工程において、接続層１０８Ａにそれぞれ半田バンプ１０８を形成する。
このように、本実施例では、真空吸着部１７０により吸着された複数の発光素子１２４を基板１２０上に形成された複数の凹部１２２に一括して載置することが可能なため、複数の発光素子４０を同時に搬送して基板１２０の複数の凹部１２２に一括して位置合わせすることができ、しかも前述した電磁式三方弁７６の切替えにより複数の発光素子４０に対する吸着を一括して解除できるので、各発光素子４０を個別に吸着して搬送する場合よりも大幅な時間短縮と生産効率の向上を図ることが可能になる。従って、発光素子４０が微小なチップである場合でも、複数の発光素子４０を微小間隔で精密に高密度実装することが可能になると共に、生産効率の向上により生産コストも安価に抑えることが可能になる。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
尚、上記実施例１では、粘着テープに貼着された発光素子４０を真空吸着部７０に吸着させる方法を一例として挙げたが、これに限らず、粘着テープ以外に例えば、予め空気吸引孔７２の間隔で発光素子４０が載置されたトレー等から複数の発光素子４０を同時に吸着する方法を用いても良い。
また、上記実施例２では、基板１２０上の壁部１２６に傾斜面１２８を設けた構成を例に挙げたが、これに限らず、傾斜面１２８を設ける代わりに、反射ミラーを凹部１２２に配置する構成としても良い。
本発明による半導体装置の製造方法の実施例１により作成された半導体装置を示す図である。 実施例１の半導体装置の製造方法及び実装装置を示す図（その１）である。 実施例１の半導体装置の製造方法を示す図（その２）である。 実施例１の半導体装置の製造方法を示す図（その３）である。 実施例１の半導体装置の製造方法を示す図（その４）である。 実施例１の半導体装置の製造方法を示す図（その５）である。 実施例１の半導体装置の製造方法を示す図（その６）である。 実施例１の半導体装置の製造方法を示す図（その７）である。 実施例１の半導体装置の製造方法を示す図（その８）である。 実施例１の半導体装置の製造方法を示す図（その９）である。 実施例２の半導体装置を示す図である。 実施例２の半導体装置の製造方法を示す図（その１）である。 実施例２の半導体装置の製造方法を示す図（その２）である。 実施例２の半導体装置の製造方法を示す図（その３）である。 実施例２の半導体装置の製造方法を示す図（その４）である。 実施例２の半導体装置の製造方法を示す図（その５）である。 実施例２の半導体装置の製造方法を示す図（その６）である。 実施例２の半導体装置の製造方法を示す図（その７）である。 実施例２の半導体装置の製造方法を示す図（その８）である。 実施例２の半導体装置の製造方法を示す図（その９）である。 実施例２の半導体装置の製造方法を示す図（その１０）である。 実施例２の半導体装置の製造方法を示す図（その１１）である。
符号の説明
１０,１００ 半導体装置
２０,１２０ 基板
３０ 配線パターン
４０,１２４ 発光素子
６０ 半導体装置の実装装置
７０,１７０ 真空吸着部
７２,１７２ 空気吸引孔
７６ 電磁式三方弁
７８ 真空発生装置
８０ 制御部
１２２ 凹部
１２６ 壁部
１２８ 傾斜面
１４０ ガラス板

Claims (7)

  1. 基板に複数の素子を実装する半導体装置の製造方法において、
    前記基板の各素子取付位置に対応する所定間隔で配された複数の空気吸引孔が形成された真空吸着部に対して前記複数の素子が貼着された粘着テープを水平移動させて前記複数の素子を前記複数の空気吸引孔に対向させる位置に移動させる工程と、
    前記複数の空気吸引孔から空気を吸引して前記真空吸着部に前記複数の素子を所定間隔で吸着させる工程と、
    前記複数の空気吸引孔から空気を吸引して前記真空吸着部に前記複数の素子を所定間隔で吸着させる際、前記粘着テープの前記素子が粘着されている側の反対側から一の当該素子を前記真空吸着部に押圧するコレットを前記空気吸引孔と対向する位置へ移動させて一の当該素子を前記空気吸引孔に押圧する工程と、
    前記真空吸着部に吸着された前記素子を前記粘着テープから離間させる工程と、
    前記真空吸着部に吸着された前記複数の素子を前記基板上の所定位置に載置する工程と、
    前記複数の素子を前記基板の複数の所定位置に載置して前記真空吸着部による前記複数の素子に対する吸着を解除する工程と、
    前記複数の素子の端子を前記基板の配線パターンに同時に接合する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記コレットが上昇することにより前記粘着テープを上方に押圧して前記粘着テープ上の一の当該素子を前記空気吸引孔に押し付け、前記コレットが下降することにより前記粘着テープの巻き取りテンションの作用により一の当該素子の下面から前記粘着テープが剥がされることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記基板に前記素子を囲む複数の壁部を形成する工程をさらに有することを特徴とする請求項１または２の何れかに記載の半導体装置の製造方法。
  4. 前記複数の壁部の上端を透過性のカバーにより封止する工程をさらに有することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記壁部は、前記素子の上方に向けて広がるように傾斜された傾斜面を有することを特徴とする請求項３または４の何れかに記載の半導体装置の製造方法。
  6. 前記壁部は、前記素子から発光された光を反射させる反射面を有することを特徴とする請求項３乃至５の何れかに記載の半導体装置の製造方法。
  7. 基板に複数の素子を実装する半導体装置の実装装置において、
    前記基板の各素子取付位置に対応する所定間隔で配された複数の空気吸引孔により前記複数の素子を吸着する真空吸着部と、
    前記複数の素子が貼着された粘着テープを水平移動させて前記複数の素子を前記真空吸着部の複数の空気吸引孔に対向させる位置に移動させる素子供給ラインと、
    前記空気吸引孔と対向する位置へ移動され、前記粘着テープの前記素子が粘着されている側の反対側から一の当該素子を前記真空吸着部に押圧し、一の当該素子を前記空気吸引孔に押圧するコレットと、
    前記複数の空気吸引孔より空気を吸引する真空発生装置と、
    前記真空発生装置と前記複数の空気吸引孔との間に配された切替弁と、
    前記コレットを上昇させて前記粘着テープを押圧して一の当該素子を前記空気吸引孔に押し付けると共に、前記複数の素子を前記基板上の所定位置に搬送するまで前記切替弁を前記真空発生装置と前記複数の空気吸引孔とを連通して前記複数の素子を吸着し、前記コレットを下降させて前記真空吸着部に吸着された前記複数の素子から前記粘着テープを離間させ、前記複数の素子を前記基板上の所定位置に載置した後、前記切替弁を切替えて前記複数の素子に対する吸着を解除する制御部と、
    を有することを特徴とする半導体装置の実装装置。
JP2006019285A 2006-01-27 2006-01-27 半導体装置の製造方法及び半導体装置の実装装置 Active JP4758780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006019285A JP4758780B2 (ja) 2006-01-27 2006-01-27 半導体装置の製造方法及び半導体装置の実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006019285A JP4758780B2 (ja) 2006-01-27 2006-01-27 半導体装置の製造方法及び半導体装置の実装装置

Publications (3)

Publication Number Publication Date
JP2007201259A JP2007201259A (ja) 2007-08-09
JP2007201259A5 JP2007201259A5 (ja) 2008-12-04
JP4758780B2 true JP4758780B2 (ja) 2011-08-31

Family

ID=38455519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006019285A Active JP4758780B2 (ja) 2006-01-27 2006-01-27 半導体装置の製造方法及び半導体装置の実装装置

Country Status (1)

Country Link
JP (1) JP4758780B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190080954A1 (en) * 2017-09-08 2019-03-14 Samsung Electronics Co., Ltd. Apparatus for manufacturing semiconductor
US11637211B2 (en) 2021-02-02 2023-04-25 Rockwell Collins, Inc. Optically clear thermal spreader for status indication within an electronics package

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2464102A (en) 2008-10-01 2010-04-07 Optovate Ltd Illumination apparatus comprising multiple monolithic subarrays
CN103009776B (zh) * 2011-09-24 2017-09-22 宸鸿科技(厦门)有限公司 基板的贴合方法
JP6839143B2 (ja) * 2017-09-28 2021-03-03 芝浦メカトロニクス株式会社 素子実装装置、素子実装方法及び素子実装基板製造方法
KR20200135069A (ko) * 2019-05-24 2020-12-02 (주)포인트엔지니어링 마이크로 led 디스플레이 제작 방법 및 이를 이용한 마이크로 led 디스플레이
CN112017988B (zh) * 2019-05-31 2024-03-19 成都辰显光电有限公司 转移设备
JP2022027096A (ja) * 2020-07-31 2022-02-10 日亜化学工業株式会社 発光モジュールの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636196A (en) * 1979-09-03 1981-04-09 Sony Corp Apparatus for assembling electronic device circuit
JPH0369200A (ja) * 1989-08-08 1991-03-25 Sanyo Electric Co Ltd 電子部品自動装着装置
JPH0677317A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体装置の組立方法
JP2000058924A (ja) * 1998-08-06 2000-02-25 Shichizun Denshi:Kk 表面実装型発光ダイオード及びその製造方法
JP4170475B2 (ja) * 1998-11-12 2008-10-22 松下電器産業株式会社 電子部品の実装装置および実装方法
JP4078825B2 (ja) * 2001-10-30 2008-04-23 ソニー株式会社 回路基板の製造方法、並びに表示装置の製造方法
JP2003163378A (ja) * 2001-11-26 2003-06-06 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2003243720A (ja) * 2002-02-14 2003-08-29 Citizen Electronics Co Ltd 発光ダイオードの製造方法
JP3924609B2 (ja) * 2002-04-26 2007-06-06 クロダニューマティクス株式会社 真空切換弁装置
JP4296770B2 (ja) * 2002-11-11 2009-07-15 パナソニック株式会社 半導体チップのピックアップ方法
JP4064795B2 (ja) * 2002-11-28 2008-03-19 松下電器産業株式会社 電子部品実装装置
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190080954A1 (en) * 2017-09-08 2019-03-14 Samsung Electronics Co., Ltd. Apparatus for manufacturing semiconductor
US10804132B2 (en) 2017-09-08 2020-10-13 Samsung Electronics Co., Ltd. Apparatus for manufacturing semiconductor
US11637211B2 (en) 2021-02-02 2023-04-25 Rockwell Collins, Inc. Optically clear thermal spreader for status indication within an electronics package

Also Published As

Publication number Publication date
JP2007201259A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
JP4758780B2 (ja) 半導体装置の製造方法及び半導体装置の実装装置
JP6545889B1 (ja) Ｌｅｄディスプレイパネル製造のためのマイクロｌｅｄチップアレイ方法及びこれに用いられるマルチチップキャリア
JP5927179B2 (ja) 積層された蛍光体層を有するｌｅｄのウエハー
KR101449834B1 (ko) 다이 본딩 장치 및 다이 픽업 장치 및 다이 픽업 방법
WO2002007132A1 (fr) Unite d'affichage d'images et procede de fabrication correspondant
US20070176197A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR101568757B1 (ko) 리드 프레임, 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
CN112768370B (zh) 微元件的转移方法及转移装置
JP2014179520A (ja) 発光装置の封止部材の取り外し方法
JP2019153718A (ja) デバイスの移設方法
JP2008153324A (ja) マイクロボール搭載方法および搭載装置
JP2015076410A (ja) ボンディング方法及びダイボンダ
KR20150110910A (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR101606818B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
JP2002280613A (ja) 照明装置の製造方法及び部材
CN111987193B (zh) 微发光二极管转移装置及其制作方法
JP2008109119A (ja) ピックアップ装置及びピックアップ方法
KR20150061521A (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치, 발광 소자 패키지의 제작 방법 및 몰딩 지그
KR102176615B1 (ko) 디스플레이 소자의 트랜스퍼 장치 및 트랜스퍼 방법
JP4848606B2 (ja) 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法
KR101524048B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
JP2002231877A (ja) 素子配列型装置、素子配列型装置の製造方法、及び画像表示装置
JP2003031847A (ja) 素子の取り出し方法、及びこれを用いた素子の転写方法、素子の配列方法、画像表示装置の製造方法
WO2022244804A1 (ja) 基板処理装置および基板処理方法
KR101567929B1 (ko) 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4758780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3