WO2018030695A1 - 엘이디 모듈 및 그 제조방법 - Google Patents

엘이디 모듈 및 그 제조방법 Download PDF

Info

Publication number
WO2018030695A1
WO2018030695A1 PCT/KR2017/008269 KR2017008269W WO2018030695A1 WO 2018030695 A1 WO2018030695 A1 WO 2018030695A1 KR 2017008269 W KR2017008269 W KR 2017008269W WO 2018030695 A1 WO2018030695 A1 WO 2018030695A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
led
led chips
substrate
led chip
Prior art date
Application number
PCT/KR2017/008269
Other languages
English (en)
French (fr)
Inventor
유태경
김대원
김진모
최진원
허지민
신영환
한솔
이규진
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160157045A external-priority patent/KR20180018246A/ko
Priority claimed from KR1020170030395A external-priority patent/KR20180103441A/ko
Priority claimed from KR1020170032900A external-priority patent/KR20180105782A/ko
Priority claimed from KR1020170032955A external-priority patent/KR20180105803A/ko
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to GB1900925.7A priority Critical patent/GB2570221B/en
Priority to CN201780035169.2A priority patent/CN109314126A/zh
Priority to US15/558,192 priority patent/US10559554B2/en
Priority to DE112017004029.9T priority patent/DE112017004029T5/de
Priority to US15/793,030 priority patent/US9941259B2/en
Priority to US15/883,413 priority patent/US10074636B2/en
Publication of WO2018030695A1 publication Critical patent/WO2018030695A1/ko
Priority to US15/905,556 priority patent/US10103131B2/en
Priority to US16/059,017 priority patent/US10468392B2/en
Priority to US16/059,019 priority patent/US10468393B2/en
Priority to US16/576,263 priority patent/US10756070B2/en
Priority to US16/717,696 priority patent/US10756071B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/68395—Separation by peeling using peeling wheel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/9511—Supplying the plurality of semiconductor or solid-state bodies using a rack or rail
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95115—Supplying the plurality of semiconductor or solid-state bodies using a roll-to-roll transfer technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the present invention relates to an LED module and a method for manufacturing the same, and more particularly, to a method for manufacturing an LED module using transfer printing and flip bonding.
  • each pixel is composed of a red LED, a green LED and a blue LED, or a red LED, a green LED, a blue LED, and a white LED.
  • each of the red LED, the green LED, and the blue LED is fabricated in a package unit and mounted on a substrate.
  • the LEDs constituting each pixel are separated from each other to obtain high quality resolution.
  • an LED pixel unit having a red LED, a green LED, and a blue LED constituting one pixel in one package has been proposed.
  • the spacing between the LEDs in one pixel that is, the spacing between the subpixels, is reduced, but it is difficult to reduce the interpixel spacing.
  • interference of light may occur between red LEDs, green LEDs, and blue LEDs.
  • the inventor of the present invention attempted to implement the LED display module by arranging groups including the red LED chip, the green LED chip, and the blue LED chip on the PCB substrate in a matrix array in order to reduce the inter-pixel spacing.
  • LED chips having a micro size unit on the substrate it was difficult to mount LED chips having a micro size unit on the substrate to have a predetermined height and a predetermined distance.
  • the height difference and / or gap difference of the LED chip mounted on the substrate lowers color reproducibility.
  • wire bonding was required for electrical connection between the electrode pads on the substrate and the LED chip, which requires at least tens to hundreds of hours of work to make one product.
  • the technique of transferring the LED chips arranged at an arbitrary position on the substrate elsewhere by using total transfer printing may be a solution to the problem of the prior art.
  • transfer printing the flip-bonded LED chips arranged with the electrode pads facing down on the substrate eliminates the additional process such as wire bonding and prevents the array from being disturbed by the additional process. Can be.
  • an object of the present invention is to transfer-printed onto a substrate from a chip holding portion that maintains a plurality of LED chips without disturbing in a predetermined arrangement, and then flip-bonds the plurality of LED chips onto a substrate to form an LED module. It is to provide an LED module manufacturing method for manufacturing.
  • a chip-on carrier manufacturing a chip-on carrier including a chip holding unit having a horizontal adhesive surface and a plurality of LED chips with electrode pads adhered to the adhesive surface of the chip holding unit And a transfer printing process of transferring the plurality of LED chips in a predetermined arrangement from the chip holding portion to a substrate at another position, wherein the transfer printing process includes applying the transfer tape to light that weakens the adhesive force of the transfer tape. Firstly exposing the regions to form adhesive regions at predetermined intervals on the transfer tape; And pressing the transfer tape onto the LED chips on the chip holder to attach each of the LED chips to each of the adhesive regions of the transfer tape, while separating the electrode pads of the LED chip from the chip holder. And chip pick-up step.
  • the first exposing step includes exposing light to the transfer tape through the light transmitting window using a photomask on which a plurality of light transmitting windows are formed.
  • the method of manufacturing an LED module may include: a second exposure step of weakening the overall adhesive strength of the transfer tape to which the LED chips are attached after the chip pick-up step; and the substrate from the transfer tape of which the adhesive force is weakened as a whole. And a placing step of moving the plurality of LED chips.
  • the chip pick-up step includes pressing the transfer tape against the LED chip adhered on the chip holding portion with a pick-up roller rolling in one direction.
  • the step of placing the pressing the LED chip attached to the transfer tape with a placement roller on the substrate, so that the electrode pads of the LED chips are attached to a pair of bumps previously formed on the substrate involves doing.
  • the adhesion of the transfer tape in the placement step is less than the adhesion by the adhesive previously raised on the bump pair.
  • the chip-on carrier manufacturing process the step of preparing a chip holding portion having a horizontal adhesive surface; Preparing a plurality of LED chips; And attaching a chip to bond the plurality of LED chips onto the adhesive surface to form at least one LED chip array, wherein preparing the plurality of LED chips includes an n-type electrode pad and a p-type electrode pad below. Preparing a plurality of LED chips extended to the, and the step of attaching the chip includes bonding the n-type electrode pad and the p-type electrode pad directly to the adhesive surface.
  • the attaching the chip may include the plurality of LEDs such that the pitch in the LED chip array on the chip holding portion is 1 / n times the pitch in the LED chip array transferred to the substrate by the transfer printing process.
  • a chip is attached to the adhesive surface, where n is a natural number of at least one, and the pitch is the horizontal distance between one LED chip center and the other LED chip center in two neighboring LED chips.
  • an LED module includes: a plurality of LED chips including an electrode pad on one side, a surface adhered to a transfer tape on the other side, and moved and arrayed from an external chip holding unit; And a substrate having a plurality of bumps that are flip-bonded with the electrode pads, wherein the transfer tape is divided into an exposed area and a non-exposed area by primary light irradiated from the outside to the other side of the LED chip. A region is picked up by adhering the LED chip to an adhesive region.
  • the adhesive region of the transfer tape, the secondary light irradiated from the outside to the other side of the LED chip, the adhesive force is lowered, and is separated from the LED chip.
  • the adhesive regions of the transfer tape are regions that are not exposed to the primary light irradiated from the outside to the other side of the LED chip using a photomask.
  • the pick-up is to pick up the LED chip by rotating while pressing the transfer tape to the LED chip using a roller.
  • the LED chip is aligned with a seating position on the substrate and then separated from the transfer tape through a pressure rotation of the roller.
  • the chip holding portion includes a horizontal adhesive surface, and each of the electrode pads on one side of the plurality of LED chips are directly bonded to the chip holding portion extending downward.
  • the plurality of LED chips all have the same height based on the adhesive surface of the chip holding portion.
  • the pitch in the LED chip array on the chip holding portion is 1 / n times the pitch in the LED chip array transferred to the substrate, where n is a natural number of 1 or more, and the pitch is neighboring In two LED chips, this is the horizontal distance between the center of one LED chip and the center of another LED chip.
  • the adhesion of the chip holding portion is less than the adhesion of the non-exposed area of the transfer tape and greater than the adhesion of the exposed area of the transfer tape.
  • the plurality of LED chips arranged in the chip holding portion consists of only LED chips of any one type of red, green, or blue, all manufactured through the same one LED chip manufacturing process.
  • the plurality of LED chips arranged in the chip holding portion includes a red LED chip, a green LED chip, and a blue LED chip.
  • the chip holding part may be a film having flexibility.
  • the precision of a plurality of LED chips on a substrate is obtained by using a transfer printing method that selects all or a portion of the plurality of LED chips that are pre-arranged at arbitrary positions and arranges them in a desired arrangement on a target substrate. Aligned LED modules can be manufactured.
  • FIG. 1 is a flowchart illustrating a method of manufacturing an LED module according to an embodiment of the present invention.
  • FIG. 2 is a view for explaining the transfer printing process in the LED module manufacturing method according to an embodiment of the present invention.
  • FIG 3 is a view illustrating a chip-on carrier manufacturing process including a blue LED chip in the LED module manufacturing method according to an embodiment of the present invention.
  • FIG. 4 is a view illustrating a chip-on carrier manufacturing process including a green LED chip in the LED module manufacturing method according to an embodiment of the present invention.
  • FIG. 5 is a view for explaining a chip-on carrier manufacturing process including a red LED chip in the LED module manufacturing method according to an embodiment of the present invention.
  • FIG. 6 is a diagram for describing a chip-on carrier manufacturing process including a red LED chip, a green LED chip, and a blue LED chip according to an alternative example.
  • FIG. 7 is a plan view illustrating a substrate of a display module and an array of electrode patterns formed by a matrix array formed on the substrate according to another embodiment of the present invention.
  • FIG. 8 is a plan view illustrating a display module including LED chip groups arranged in a matrix array on the electrode patterns illustrated in FIG. 7.
  • FIG. 9 is a cross-sectional view for describing the LED chip group illustrated in FIG. 8.
  • FIG. 10 is a plan view illustrating an alternative example of the LED module illustrated in FIGS. 7 to 9.
  • FIG. 11 is a view for signing a manufacturing method of the LED module illustrated in FIGS. 7 to 10.
  • FIG. 12 is a diagram for describing a method of transferring and printing LED chips onto a substrate for manufacturing the LED module illustrated in FIGS. 7 to 10.
  • FIG. 13 is a flowchart illustrating a method of manufacturing an LED module using selective transcription printing according to another embodiment of the present invention.
  • FIG. 14 is a view for explaining a chip pick-up step in the LED module manufacturing method shown in FIG.
  • FIG. 15 is an enlarged view of circle “A” of FIG. 14.
  • 16 is a view for explaining a step of weakening the adhesive force of the carrier tape immediately before the chip moving step and the chip placing in the LED module manufacturing method shown in FIG.
  • FIG. 17 is a diagram illustrating a chip placing step in the LED module manufacturing method of FIG. 16.
  • FIG. 18 is a view for explaining the circle “B” in FIG. 17.
  • 19 is a diagram for explaining an LED chip pick-up operation by front-side transfer.
  • 20A and 20B are diagrams for explaining various examples of the LED chip pick-up operation by selective transfer.
  • the adhesive force of the transfer tape 3 which has undergone the second UV exposure step S23 is less than the adhesive force previously applied on the substrate 5, more specifically to the bump pairs 5a, 5b.
  • the placement roller 270 rotates to push the LED chips 1 attached to the transfer tape 3 onto the substrate 5, more specifically to the bump pairs 5a and 5b on the substrate 5.
  • the placement roller 270 is provided with a flexible blanket on the outer circumferential side of the roller body coupled with the shaft, to better place down the LED chip 1 through the rolling rotation, and also to press the rolling rotation It also prevents damage to the LED chip (1) by.
  • the second stage 290 may be raised to help pressurization by the placement roller 270.
  • a peeling step s25 is performed to remove the transfer tape 3 from the LED chip 1, and then the LED chips 1 placed down on the substrate 5 are subjected to a subsequent reflow soldering process. By bonding on the substrate.
  • a chip-on carrier fabrication process including a blue LED chip 1B is grown on a sapphire substrate 10B and the sapphire substrate 10B, and is an n-type semiconductor layer 12B, an active layer 13B, and a p-type.
  • the LED wafer WB in units of light emitting cells CB, 10B, the wafer layers 12B, 13B, and 14B on the sapphire substrate 10B, and the p-type electrode pads 142B formed on the wafer layers 12B, 13B, and 14B opposite the sapphire substrate 10B, and A chip dividing step (S14-B) for manufacturing a plurality of blue LED chips 1B including an n-type electrode pad 122B, and a plurality of blue LED chips 1B for a p-type electrode pad 142B and an n-type
  • the chip attaching step (S15-B) is performed such that the electrode pads 122B are turned upside down and attached on the chip holding part 2 having the adhesive force, and the plurality of blue LED chips 1B form a matrix arrangement. Include.
  • the adhesive force of the chip holding part 2 is smaller than the adhesive force of the transfer tape 3 before the UV exposure and the adhesive force of the transfer tape 3 after the UV exposure.
  • the epitaxial layer is grown so that the active layer 13B includes the InxGa (1-x) N well layer, but the amount of In is appropriately adjusted to obtain the blue LED chip 1B. .
  • the wafer patterning step (S12-B) a plurality of row and valley columns in the epitaxial layer are etched to form an n-type semiconductor layer on the sapphire substrate 10B or the lattice matching layer 11B thereon. 12B, a plurality of light emitting cells CB including an active layer 13B and a p-type semiconductor layer 14B are first formed, and then the p-type semiconductor layer 14B and the active layer of each light emitting cell CB are formed.
  • the pad forming step S13-B is partially etched away to expose n-type semiconductor layer 12B.
  • the p-type electrode pad 142B is formed in the exposed region of the p-type semiconductor layer 14B
  • the n-type electrode pad 122B is formed in the exposed region of the n-type semiconductor layer 12B.
  • the n-type electrode pad is formed to a thickness that compensates for the above-described step, so that the distance from the bottom surface of the sapphire substrate 10B to the top surface of the n-type electrode pad 122B is the same as the distance from the top surface of the p-type electrode pad 142B.
  • 122B and the p-type electrode pad 142B are formed.
  • the blue LED wafer WB is divided into light emitting cells CB by using a cutting tool T or a laser such as a blade or a saw.
  • a plurality of blue LED chips 1B are produced.
  • the n-type electrode pad 122B and the p-type electrode pad 142B face upwards and the sapphire substrate 10B faces downward.
  • the chip attaching step (S15-B) the plurality of blue LED chips 1B are turned upside down, and the n-type electrode pad 122B and the p-type electrode pad 142B are adhered to the horizontal bonding surface of the chip holding part 2B.
  • a number of blue LED chips 1B are attached on the chip holding portion 2B.
  • the top surface of the LED chips 1 becomes the base surface of the sapphire substrate 10B, and the height of all the blue LED chips 1B is constant based on the adhesive surface of the chip holding part 2B.
  • All of the blue LED chips 1B of the chip-on carrier thus manufactured are arranged to form a plurality of row arrays or column arrays on the chip holding part 2B.
  • the chip holding portion 2B is preferably a chip holding film having flexibility and having a horizontal adhesive surface.
  • the chip-to-chip pitch P of the blue LED chips 1B in a particular single-row array held on the horizontal adhesive surface of the chip holding portion 2B is blue in the single-row array arrayed on the substrate by the above-described transfer printing. It is determined as 1 / n of the pitch between chips of LED chips, where n is a natural number of 1 or more. In the present specification, the pitch between chips is defined as a horizontal distance between one LED chip center and another LED chip center in two adjacent LED chips.
  • a chip-on carrier fabrication process including a green LED chip 1G is grown on a sapphire substrate 10G and the sapphire substrate 10G, and has an n-type semiconductor layer 12G, an active layer 13G, and a p-type.
  • the LED wafer WG in units of light emitting cells CG, 10G, the wafer layers 12G, 13G, and 14G on the sapphire substrate 10G, and the p-type electrode pads 142G formed on the wafer layers 12G, 13G, and 14G opposite the sapphire substrate 10G, and A chip dividing step (S14-G) for manufacturing a plurality of green LED chips 1G including an n-type electrode pad 122G, and a plurality of green LED chips 1G, a p-type electrode pad 142B and an n-type
  • the chip attaching step (S15-G) is carried out so that the electrode pad 122B is turned upside down and attached on the chip holding part 2 having the adhesive force, and the plurality of green LED chips 1G form a matrix arrangement. Include.
  • the epitaxial layer is grown so that the active layer 13G includes the InxGa (1-x) N well layer, but the above-described blue LED chip is manufactured to obtain the green LED chip 1G. Compare the composition with In.
  • a plurality of row valleys and a plurality of column valleys are etched on the epitaxial layer to etch the n-type semiconductor layer over the sapphire substrate 10G or the lattice matching layer 11G thereon.
  • the p-type electrode pad 142G is formed in the exposed region of the p-type semiconductor layer 14G, and the n-type electrode pad 122G is formed in the exposed region of the n-type semiconductor layer 12G.
  • the n-type electrode pad is formed to a thickness that compensates for the above-described step, so that the distance from the bottom surface of the sapphire substrate 10G to the top surface of the n-type electrode pad 122G and the top surface of the p-type electrode pad 142G are the same.
  • 122G and the p-type electrode pad 142G are formed.
  • the chip dividing step S14 -G divides the LED wafer WG into the light emitting cells CG by using a cutting tool T or a laser such as a blade or a saw, for example, a plurality of green LED chips 1G. ).
  • a cutting tool T or a laser such as a blade or a saw
  • the n-type electrode pad 122G and the p-type electrode pad 142G face upward and the sapphire substrate 10G faces downward.
  • the chip attaching step (S15-G) the plurality of green LED chips 1G are turned upside down, and the n-type electrode pad 122G and the p-type electrode pad 142G are adhered to the horizontal adhesive surface of the chip holding part 2G.
  • a plurality of green LED chips 1G are attached on the chip holding portion 2G.
  • the top surface of the green LED chips 1G becomes the base surface of the sapphire substrate 10G, and the height of all the green LED chips 1G is constant based on the adhesive surface of the chip holding unit 2G.
  • All of the green LED chips 1G of the chip-on carrier manufactured as described above are arranged to form a plurality of row arrays or column arrays on the chip holding unit 2G.
  • the chip holding portion 2G is preferably a chip holding film having flexibility and having a horizontal adhesive surface.
  • the chip-to-chip pitches P of the green LED chips 1G in a specific single row array held on the horizontal adhesive surface of the chip holding unit 2G are blue in a single row array arrayed on a substrate by the above-described transfer printing. It is determined as 1 / n of the pitch between chips of LED chips, where n is a natural number of 1 or more.
  • a chip-on carrier fabrication process including a red LED chip is bonded on a sapphire substrate 10R and the sapphire substrate 10R, and a p-type semiconductor layer 12R, an active layer 13R, and an n-type semiconductor layer.
  • n-type electrode pad 142R connected to the n-type semiconductor layer 14R is formed on the 14R, and the second region a2 is electrically separated from the n-type semiconductor layer 14R by the insulating layer R.
  • an n-type semiconductor layer 14R including an n-AlGaInP layer and an n-cladding layer on a GaAs substrate GS, an active layer 13R including an MQW, p- cladding layer and the p-GaP epitaxial layer including a p-type semiconductor layer (12R) including a layer is grown, across the SiO 2 bond layer (11R) serving as a support substrate to the p-type semiconductor layer (12R) Bonding the sapphire substrate 10R and separating the GaAs substrate GS, which is a growth substrate, from the n-type semiconductor layer 14R on the opposite side thereof.
  • a plurality of row and valley rows in the epi layer are etched to etch the p-type semiconductor layer over the sapphire substrate 10R or the bonding layer 11R thereon.
  • a plurality of p-type semiconductor layer exposed grooves 120R formed by etching to a depth up to the GaP layer are formed so that the upper region of each light emitting cell CR includes the first region a1 and the second region a2. do.
  • an n-type electrode pad 142R is formed on the n-type semiconductor layer 14R in the first region a1 so that the n-type electrode pad 142R is an n-type semiconductor layer ( 14R) and the p-type electrode pad 122R is formed on the n-type semiconductor layer 14R in the second region a2, and the p-type electrode pad 122R is a p-type semiconductor layer exposed groove 120R. Is connected to the p-type semiconductor layer 12R by the wiring layer L extending to).
  • the LED wafer WR is divided into light emitting cells CR to manufacture a plurality of red LED chips 1R. Until this step, the n-type electrode pad 142R and the p-type electrode pad 122R face upward and the sapphire substrate 10R faces downward.
  • the plurality of red LED chips 1R are turned upside down, and the n-type electrode pad 142R and the p-type electrode pad 122R are adhered to the horizontal bonding surface of the chip holding portion 2R.
  • a plurality of red LED chips 1R are attached on the chip holding portion 2R.
  • the top surfaces of the red LED chips 1R become the base surface of the sapphire substrate 10R, and a chip-on carrier having a constant height of all the LED chips 1R based on the adhesive surface of the chip holding unit 2R is manufactured.
  • all the red LED chips 1R of the chip-on carrier are arranged to form a plurality of row arrays or column arrays on the chip holding unit 2R.
  • a chip-on carrier in which a red LED chip 1R, a green LED chip 1G, and a blue LED chip 1B are sequentially attached to the chip holding unit 2 may also be considered.
  • Such a chip-on carrier can move the red LED chip 1R, the green LED chip 1G, and the blue LED chip 1B all at once by the transfer printing process.
  • the LED module 100 includes a rectangular substrate 110 and a plurality of electrodes formed in a matrix array to have a predetermined height on the substrate 110. Patterns 130 and a plurality of LED chip groups 150 arranged in a matrix array on the substrate 110 to correspond to the electrode patterns 130.
  • the substrate 110 is an object in which the electrode patterns 130 are formed and the LED chips 151, 153, or 155 are mounted thereon, and the plurality of LED chips 151, 153, and 155 may be mounted at a predetermined height.
  • Flat ones are used.
  • the substrate 110 may be a rigid type or a flexible type, as long as the substrate 110 has a flat surface.
  • the substrate 110 may be a rigid plastic substrate, a ceramic substrate, a glass substrate, or a flexible substrate such as an FPCB.
  • the plurality of electrode patterns 130 are formed in a matrix arrangement on the substrate 110 and have the same height as a whole.
  • the conductive metal film formed on a flat surface of the substrate 100 with a predetermined thickness may be partially removed using, for example, etching, or a conductive metal film having a predetermined pattern may be formed on the flat surface of the substrate 100 using a mask. As a result, a plurality of electrode patterns 130 having a predetermined height are formed.
  • the plurality of electrode patterns 130 are formed in a matrix array including a horizontal direction and a vertical direction.
  • the horizontal direction is defined as a direction parallel to the line Lx of FIGS. 7 and 8.
  • the longitudinal direction is defined as a direction parallel to the line Ly in FIGS. 7 and 8.
  • Each of the electrode patterns 130 may include a common electrode pad 139 aligned with a first end line EL ′ parallel to a longitudinal direction of the matrix array, and a second end line parallel to the first end line EL ′.
  • first individual electrode pads 131, the second individual electrode pads 132, and the third individual electrode pads 133 may be individually connected to input power, which is not shown, in the completed electric circuit, and thus will be described in detail below. It enables independent control of LED chips.
  • the common electrode pad 139 may have two grooves recessed in a substantially rectangular shape toward the inside of the first end line EL ′ and three branches whose shape is limited by the two grooves. , That is, the first branch 136, the second branch 137, and the third branch 138.
  • Each of the first branch 136, the second branch 137, and the third branch 138 defines an area in which bonding bumps on one side of the LED chip are bonded, for bonding when the LED chips are flip chip bonded. It helps to prevent short defects and the like which may be caused by unwanted twisting or slipping of the bumps.
  • the LED chips of different wavelengths may be arranged side by side at regular intervals.
  • the first individual electrode pads 131, the second individual electrode pads 132, and the third individual electrode pads 133 are formed side by side with a predetermined interval.
  • Each of the first individual electrode pads 131, the second individual electrode pads 132, and the third individual electrode pads 133 defines an area in which bonding bumps on the other side of the LED chip are bonded.
  • first individual electrode pads 131, the second individual electrode pads 132, and the third individual electrode pads 133 may have end portions 131b, 132b, and 133b which coincide with the second end line EL. ) And other end portions 131c, 132c, and 133c adjacent to the common electrode pad 139 on the opposite side thereof, and side portions 131a, 132a, and 133a parallel to the horizontal direction.
  • first individual electrode pads 131, the second individual electrode pads 132, and the third individual electrode pads 133 may be provided with a narrow portion positioned at the side ends 131b, 132b, and 133b. It is located on the end (131c, 132c, 133b) side and includes a wide portion having a larger width than the narrow portion. The position where the bump is formed is determined on the wide portion.
  • the other ends 131c, 132c, and 133c of the individual electrode pads 131, 132, and 133 are ends of the branches 136, 137, and 138 of the common electrode pad 130 that coincide with the first end line EL ′. Adjacent to and parallel to (136 ', 137', 138 ').
  • each of the plurality of LED chip groups 150 may be arranged in a row along the vertical direction to emit light having different wavelengths from the first LED chip 151 and the second LED.
  • the chip 153 and the third LED chip 155 is included.
  • the first LED chip 151 may be a red LED chip that emits light of approximately a red wavelength band by application of power
  • the second LED chip 153 may be a green LED chip that emits light of a green wavelength band.
  • the third LED chip 155 may be a blue LED chip that emits light in a blue wavelength band.
  • the first LED chip 151 may include a first first electrode 151a bonded to the first individual electrode pad 131 by a first first bump 171a, and a first first chip 151a.
  • the second LED chip 153 may include a 2nd first electrode 153a bonded to the second individual electrode pad 132 by a 2nd first bump 173a, and A second second electrode 153b bonded to the second branch 137 of the common electrode pad 139 by 2-2 bumps 173b faces the substrate 110. It is provided in the surface.
  • the third LED chip 155 may include a third first electrode 155a bonded to the third individual electrode pad 133 by a third first bump 175a and a third first electrode 155a.
  • a third second electrode 155b bonded to the third branch 138 of the common electrode pad 139 by a 3-2 second bump 175b faces the substrate 110. It is provided in the surface.
  • All of the LED chips 151, 153, and 155 flip-bonded and arranged in a matrix on the substrate 110 need to have substantially the same height in order to obtain an intended color reproducibility.
  • all of the LED chips including the first LED chip 151, the second LED chip 152, and the third LED chip 153 are equal to each other, and one surface of the first LED chip 151 is provided.
  • One-first electrode 151a and two-first electrode 153a which are formed on one side, one side of one side of the second LED chip 152 and one side of one side of the third LED chip 153, and are disposed on the same virtual straight line.
  • the height of the 3-1 electrode 155a are the same, and the other side of one side of the first LED chip 151, the other side of one surface of the second LED chip 152 and the other side of the third LED chip 153.
  • the heights of the 1-2 electrodes 151b, the 2-2 electrodes 153b, and the 3-2 electrodes 155b, which are formed and placed on the same virtual straight line, are almost the same.
  • first-first bump 171a, the second-first bump 173a, and the third-first bump 175a have a constant first height in a final compressed state
  • first-second bump 171b, the 2-2 bump 173b, and the 3-2 bump 175b have a constant second height in the final compressed state
  • first LED chip 151 and the second LED chip The first height and the second height may be different from each other so as to compensate for the height difference due to the step of each of the 153 and the third LED chip 155.
  • each of the LED chips 151, 153 or 155 are exposed downward in an epi structure including a laminated structure of a transparent growth substrate (especially a sapphire substrate), a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer.
  • the first conductive semiconductor layer may be formed by removing the second conductive semiconductor layer and a portion of the active layer in contact with each other by etching.
  • the step difference due to the etching may be reduced, but in this case, there may be a fine step.
  • the heights of the first-first bump 171a, the second-first bump 173a, and the third-first bump 175a are not compressed, and the heights of the first-second bump 171b are not included.
  • the same height as the height of the second-second bump 173b and the third-second bump 175b is used.
  • the first-first bump 171a and the second-first bump 173a to compensate for the step difference of the LED chip considering the height of the electrodes provided in each LED chip.
  • the first height of the 3-1 bump 175a in the maximum compressed state, the 1-2 bump 171b, the 2-2 bump 173b, and the 3-2 bump 175b The height of the final compressed state can vary.
  • each of the first-first bump 171a, the second-first bump 173a, and the third-first bump 175a is compressed to the first height to form a first individual electrode pad ( 131, the bonding area of the second individual electrode pad 132 and the third individual electrode pad 133 is 50 to 80% of the upper surface area of the wide portion.
  • the first-second bump 171b, the second-second bump 173b, and the third-second bump 175b may be the first branch 136 and the second branch in the final compressed state. 137) and the three branches 138 each have a junction area of 50-80% of the top surface area.
  • each bump 171a, 173a, 175a, 171b, 173b, or 175b has a junction area of 50 to 80% of the upper surface area of each branch of each individual electrode pad or common electrode pad, thereby providing a joint area thereof. Even if they are joined away from the area corresponding to, contact with other adjacent bumps is suppressed, which can prevent the risk of occurrence of shortage. In other words, even if the area to which the bumps 171a, 173a, 175a, 171b, 173b or 175b is predetermined is determined in the actual process, there is a possibility that the bumps may be biased toward the other bump side adjacent to the bumps due to slight twisting or slipping.
  • the area is limited within 80% as described above, even if the bumps 171a, 173a, 175a, 171b, 173b, or 175b slip or twist in the actual process, the occurrence of short is blocked because they are not in contact with the neighboring bumps.
  • the junction area is less than 50%, reliable bonding is not achieved, so the area where the bump is finally bonded to the individual electrode pads or branches is preferably at least 50% or more.
  • Each of the first branch 136, the second branch 137, and the third branch 138 is a part of the common electrode pad, and includes the first-second bump 171b and the second-second bump 173b.
  • the 1-2 bumps 171b, the 2-2 bumps 173b, and the 3-2 bumps (f) in the flip chip bonding process are defined. Essentially blocks short faults that may be caused by skew or slip of 175b).
  • the first-second bump ( 171b), the second-2 bump 173b or the third-2 bump 175b may slide or twist on the common electrode pad to cause a short failure, etc., but the first, second and third branches If you put (136, 137 and 138).
  • An area in which the first-second bump 171b, the second-second bump 173b, and the third-second bump 175b slip or bend on the common electrode pad 139 is limited, thereby preventing defects as described above. You can stop it.
  • the plurality of LED chips 151, 152, and 153 flip-chip bonded onto the substrate 110 are grouped into a plurality of LED chip groups 150 having a matrix arrangement, and the plurality of LED chip groups 150 are described.
  • the first LED chip 151, the second LED chip 153, and the third LED chip 155 belonging to each LED chip group 150 may include a first-first electrode 151a and a second-first electrode ( 153a and the third-first electrode 155a are electrically connected to the first, third and third individual electrode pads 131, 132, and 133, and the first-second electrode 151b and the first electrode.
  • the 2-2 electrode 153b and the third-2 electrode 155b are electrically connected to the common electrode pad 130, and thus may be individually controlled.
  • the horizontal spacing and vertical direction of the LED chip groups 150 arranged in a matrix on the substrate 110 are the same. Further, the horizontal spacing of the LED chip groups 150 and the LED chips 150 have the same vertical spacing. To this end, horizontal gaps and vertical gaps of the electrode patterns 130 formed in a matrix array on the substrate 110 are also identical to correspond to the LED chip groups 150. In addition, the horizontal spacing of the electrode patterns 130 and the vertical spacing of the electrode patterns 130 are preferably the same.
  • an interval between the first LED 151 chip and the second LED chip 153 and an interval between chips between the second LED chip 153 and the third LED chip 155 are equal to about 0.3. It is preferable that it is-1.5 mm.
  • the chip-to-chip spacing may be about 0.75 mm, and in the case of a UHD LED module, the chip-to-chip spacing may be 0.375 mm.
  • the LED module 100 ′ illustrated in FIG. 10 includes a barrier 190 formed on the substrate 110 to prevent optical interference between neighboring LED chips 151, 153, or 155.
  • the barrier 190 is formed between each of the first LED chip 151 and the second LED chip 153 and the second LED chip 153 and the third LED in each of the LED chip group 150.
  • First light reflecting walls 191 formed between the chips 155, between the LED chip groups 150 and 150 neighboring in the vertical direction, and between the LED chip groups 150 and 150 neighboring in the horizontal direction.
  • Second light reflecting walls 193 formed on the substrate.
  • the first light reflecting walls 191 and the second light reflecting walls 193 may be formed by the neighboring LED chips in each adjacent LED chip group 150 and the neighboring LED chips 150, 150. It is possible to prevent output light from interfering between adjacent LED chips, thereby reducing the quality of the output light.
  • a barrier that absorbs light between the LED chips 151, 153, and 155 or between the LED chips 150 may be used to prevent optical interference.
  • the LED module manufacturing method including a pad 133 and a common electrode pad 139, forming the electrode patterns 130 on the substrate 110 in a matrix arrangement, as shown in FIG.
  • the first-first bump 171a, the second-first bump 173a, and the third-first bump 175a may be disposed on the first individual electrode pad 131 and the second individual electrode.
  • the 1-2 bumps 171b, the 2-2 bumps 173b, and the 3-2 bumps 175b are disposed on the common electrode pad 139.
  • the method includes mounting a plurality of LED chips on the substrate 110 at a predetermined height and arranging the plurality of LED chips 150 on the substrate 110 (S03).
  • the step S03 of arranging the LED chip group 150 on the substrate 110 may be performed in a predetermined matrix arrangement on the support B by using a roll-to-roll transfer printing technique.
  • the plurality of LED chips 151, 153, and 155 disposed on the substrate 110 may be mounted on the substrate 110 in the original arrangement.
  • the roll-to-roll transfer printing technique for the LED chips 151, 153, and 155 is a pickup that pressurizes the adhesive carrier and the adhesive carrier when picking up the LED chips 151, 153, and 155.
  • the roll 40 and the chip placing roll 50 for pressing the LED chips 151, 153, and 155 at the time of mounting the LED chips 151, 153, and 155 on the substrate 110 are used.
  • the pick-up roll 40 and the chip framing roll 50 support the LED chips 151, 153, 155 in their original arrangement by operating cooperatively with respect to the adhesive carrier at the chip pick-up position and the chip mounting position. It can be transferred from (B) to the substrate 110 and mounted.
  • the adhesive carrier is an element having an adhesive force to adhere and move the plurality of LED chips 151, 153, and 155
  • the pickup roll 40 includes a plurality of LED chips 151 located on the support B.
  • 153, 155 is an element that presses the adhesive carrier against the LED chips to adhere to the adhesive carrier
  • the chip placing roll 50 is a plurality of LED chips 151 in an arrangement bonded to the adhesive carrier The elements 153 and 155 are pressed against the substrate 110.
  • the adhesive force of the adhesive carrier is partially weakened, or the LED chips 151, 153, and 155 are removed from the substrate (the chip placing roll 50).
  • Means for weakening the adhesive force of the adhesive carrier as a whole may be further used immediately before mounting on 110.
  • the step S03 of arranging the LED chip group 150 on the substrate 110 may include forming a first-first electrode (1-1) electrode on an adhesive carrier 10 ′ partially having an adhesive force weakening region.
  • Each of the 1-1 electrode 151a, the 2-1 electrode 153a, and the 3-1 electrode 155a may be configured as the 1-1 bump 171a, the 2-1 bump 173a, and the The first-second bump 175a and the first-second electrode 151b, the second-second electrode 153b, and the third-second electrode 155b respectively face the first-second bump. Moving the adhesive carrier to face 171b, 2-2 bump 173b and 3-2 bump 175b, respectively.
  • the adhesive carrier moving step S4 and the first-first bump 171a, the second-first bump 173a, and the third-first bump 175a are compressed to the first height, so that the first-second bump
  • Bonding the LED chips in a matrix array may first expose the adhesive carrier 10 to form an adhesive carrier 10 ′ in which adhesion weakening regions and adhesion non-weakening regions are formed (S1). And press the non-weakened regions to the LED chips 151, 153, and 155 with the rotating pick-up roll 40 to bond the LED chips 151, 153, and 155 to the adhesive carrier 10 ′.
  • Chip pick-up step (S3) may first expose the adhesive carrier 10 to form an adhesive carrier 10 ′ in which adhesion weakening regions and adhesion non-weakening regions are formed (S1). And press the non-weakened regions to the LED chips 151, 153, and 155 with the rotating pick-up roll 40 to bond the LED chips 151, 153, and 155 to the adhesive carrier 10 ′.
  • the LED chips 151, 153, 155 are placed in a matrix arrangement on the support B before the LED chips 151, 153, 155 are attached to the adhesive carrier in a matrix arrangement.
  • the matrix arrangement of the LED chips is a matrix arrangement when the LED chips 151, 153, and 155 are attached to the adhesive carrier 10 ′ having the adhesion weakening region in the subsequent processes and the LED chips 151.
  • both the horizontal gap and the vertical gap are the same.
  • an adhesive carrier 10 having no weakened adhesive force is disposed on the upper sides of the LED chips 151, 153, and 155, and the adhesive carrier 10 is first exposed thereon.
  • the port mask 20 and the exposure device 30 may be disposed.
  • the exposure machine 30 is formed by ultraviolet light.
  • the ultraviolet light is irradiated only to a region that does not correspond to the LED chips 151, 153, and 155 of the entire region of the adhesive carrier 10 through the through hole of the photo mask 20.
  • Ultraviolet light acts on the adhesive carrier 10 at a constant temperature of 200 ° C. or less to weaken the adhesion of some regions of the adhesive carrier 10. Thereby, the adhesive carrier 10 'in which the adhesive force weakening area
  • the LED chips 151, 153, and 155 are attached to the non-weak area of the adhesive carrier 10 having the weakened area and the weakened area of adhesion.
  • the pickup roll 40 disposed above the adhesive carrier 10 'having the adhesive force weakening region presses the adhesive carrier 10' onto the LED chips 151, 153, and 155.
  • each of the adhesive carrier 10 ′ and the support B is fixed, and the LED chips 151, 153, and 153 are sequentially disposed on the entire area of the adhesive carrier 10 ′ while the pickup roll 40 rotates. Pressurize the field.
  • the LED chips 151, 153, and 155 can be prevented from being sucked while slipping out of the set position with respect to the adhesive carrier 10 '.
  • the chip placing step S7 is a chip placing roll 50 that rotates on an adhesive carrier 10 ", in which the adhesive force is weakened as a whole, and the LED chips 151, 153 and 155.
  • a separation step S9 is performed in which the adhesive carrier 10 ", whose adhesive force is weakened overall, is detached from the LED chips 151, 153 and 155.
  • Pressurization by the rotation of the chip placement roll 50 rotates the chip placement roll 50 to sequentially attach the LED chips 151, 153, and 155 adhered to the adhesive carrier 10 ′′ to the substrate 110.
  • the above bumps may be heated to a predetermined temperature or more, and the LED chips 151, 153, and 155 are reliably mounted at predetermined heights and intervals at predetermined positions of the substrate 110 by the rotating placement roll 50.
  • a large number of LED chips 151, 153, and 155 can be mounted on the substrate 110 in a short time, and in the mounted state, the first, second, and first to emit different wavelengths.
  • the three LED chips 151, 153, and 155 may be grouped in LED chip groups corresponding to pixels, and the groups may be arranged in a predetermined matrix array to form an LED module. Since the LED chips arranged in a predetermined matrix arrangement are bonded together by an adhesive carrier and then moved and mounted on the substrate 110 as they are, the alignment and spacing between the LED chips 151, 153, and 155 can be precisely controlled. .
  • the LED module having the LED chip arrays having different wavelengths as described above is not limited to the configuration and operation of the embodiments described above.
  • the above embodiments may be configured such that various modifications may be made by selectively combining all or part of the embodiments.
  • a method of manufacturing an LED module includes a chip-on film manufacturing (or preparing) step (S1) including a chip retaining film having an adhesive force and a plurality of LED chips adhered to the chip retaining film, and an adhesive force.
  • a chip placing step (S4) for transferring the LED chip to an AM matrix substrate.
  • the chip pick-up step S2, the chip moving step S3, and the chip placing step S4 are put into a chip array device which will be introduced below, and are sequentially performed. It is performed in advance before the chip array process used.
  • a plurality of pre-fabricated flip-bonded LED chips 1 are arranged on a chip holding film 2 having adhesiveness. It includes attaching with.
  • the LED chip 1 includes a light emitting semiconductor unit 10 having two regions 1a and 1b disposed on the bottom thereof separated by a step, and a first conductive electrode pad 112 formed in each of the two regions 1a and 1b. And a second conductive electrode pad 142.
  • the light emitting semiconductor unit 10 includes a base substrate 11, a first conductive semiconductor layer 12, an active layer 13, and a second conductive semiconductor layer 14.
  • the base substrate 11 may be a sapphire growth substrate on which an epitaxial layer including the first conductive semiconductor layer 12, the active layer 13, and the second conductive semiconductor layer 14 is grown. It may also be a support substrate to which the epi layers are attached.
  • the step is formed so that both exposed regions of the first conductive semiconductor layer 12 and the second conductive semiconductor layer 14 are formed on the bottom, and the exposed region 1a of the first conductive semiconductor layer 12 side.
  • the first conductive electrode pad 112 is formed on the second conductive semiconductor pad 14, and the second conductive electrode pad 142 is formed on the exposed region 1b of the second conductive semiconductor layer 14.
  • the plurality of LED chips 1 are arranged such that the first conductive electrode pads 112 and the second conductive electrode pads 142 face downward to be bonded to the adhesive surface of the chip holding film 2.
  • the chip holding film 2 is configured to weaken adhesion by UV light irradiation. Therefore, when UV light is irradiated to a specific region on the chip holding film 2, the adhesion of the specific region is relatively weakened.
  • the chip pick-up step S2, the chip move step S3, and the chip placing step S4 may include a carrier tape 3, a pick-up stage 210,
  • the photomask 220 may be sequentially performed by a chip array device including a photomask 220, a UV scan set 230 for film exposure, a pickup roller 240, a placement roller 260, and a UV light source 250 for tape exposure.
  • the chip-on film c1 including the chip holding film 2 having the adhesive force and the plurality of LED chips 1 arranged thereon is a pickup 210.
  • the LED chip array pitch on the chip holding film 2 is determined differently from the LED chip array pitch on the substrate 5 as the final target.
  • the number of LED chips in the LED chip array on the substrate 5 see FIGS. 17 and 18 as the final target, that is, the number of LED chips in the LED chip array on the chip holding film 2 relative to the number of electrode pairs is 1 : It is decided by ratio of n (natural number one or more).
  • the LED chip 1 corresponding to n times the number of the LED chips 1 to be disposed on the substrate 5 is attached to the chip holding film 2, and the chip holding film is attached to the chip holding film 2.
  • Some of the LED chips 1 attached to (2) may be selectively detached and attached to the substrate 5.
  • the substrate 5 may be a substrate on which an electric circuit is formed, more specifically, an AM matrix substrate.
  • a step of weakening the adhesive force is performed by selecting only the region where the specific LED chip 1 is attached among the various regions of the chip holding film 2.
  • a photomask 220 and a film exposure UV scan set 230 positioned directly below the UV transmitting upper plate 211 are used, and a plurality of UV transmitting windows 222 are formed on the photomask 220. do.
  • the film exposure UV scan set 230 is a light source for moving the film exposure UV light source 234 and the film exposure UV light source 234 to a position corresponding to a specific UV transmission window 222 among the plurality of UV transmission windows 222.
  • the moving unit 232 is included.
  • the UV light source 234 located directly below the specific UV transmission window 222 is a UV exposure through which the UV irradiation window 222 irradiates UV to a specific area of the chip holding film 2 to which the specific LED chip 1 is attached. This UV exposure weakens the adhesion of the chip retaining film 2 to the specific LED chip 1.
  • the plurality of UV transmission windows 222 may be arranged in the X-axis direction and the Y-axis direction orthogonal thereto, and the Kangwon moving part 232 may move the UV light source 234 in the X-axis direction and the Y-axis direction. You can move it.
  • the pickup roller 240 While weakening the adhesion of the chip holding film 2 to the selected LED chip 1 as described above, the pickup roller 240 is pressed in the carrier tape 3 against the selected LED chip 1 while rolling in one direction.
  • the selected LED chip 1 is attached to the carrier tape 3.
  • Rolling of the pick-up roller 240 may be implemented by a translational movement of the rotating pick-up roller 240 itself, or may be implemented by the stage 210 translates while the pick-up roller 240 rotates in place.
  • the adhesion of one area of the chip holding film 2 exposed to UV light is less than the adhesion of the carrier tape 3, and thus the selected LED chip 1 is applied to the carrier tape 3. Attached. UV exposure in the area of the chip retaining film 2, even if all the LED chips 1 in a particular LED chip array on the chip retaining film 2 are in contact with the carrier tape 3 by the rolling rotational pressure of the pickup roller 240 Only the LED chips 1 in the area weakened by the adhesive force, that is, the selected LED chips 1 are attached to the carrier tape 3 and not exposed to the remaining LED chips 1, that is, UV light. The LED chips 1 on the adhesive deterioration area remain in the chip retaining film 2 and remain. The LED chips 1 remaining in the chip holding film 2 may be separated from the chip holding film 2 by another chip pick-up step in a process which is subsequently performed repeatedly.
  • the pickup roller 240 has a flexible blanket 242 on the outer circumferential side of the roller body 241 coupled with the shaft, the LED chip 1 is better attached to the carrier tape 3 It also makes it possible to prevent damage to the LED chip 1 by pressing.
  • the selection of the LED chip 1 to be picked up is carried out in the X-axis or Y-axis direction of the film light-emitting UV light source 234 by the light source moving part 232 and the film light-emitting UV light source 234 and the photomask 220.
  • UV attachment window 222 and the attachment area of the LED chip 1 to be picked up are present on the virtual same vertical line.
  • the pitch of the LED chip 1 in the specific LED chip array on the chip holding film 1 is different from the pitch of the electrode pairs on the substrate on which the LED chip is mounted, whereby the specific LED chip on the chip holding film 2 is different.
  • the arrangement ratio of the LED chips in the array The arrangement ratio of the substrate electrode pairs (ie, the LED chip array LED chip arrangement ratio on the target substrate) is n: 1. In this case, pickup and placing down can be repeated by the number of n.
  • a chip movement step S3 through one-way flow movement of the carrier tape 3 to which the LED chip 1 is picked up is performed.
  • the carrier tape 3 has a predetermined adhesive force to the LED chip 1.
  • the carrier cape 3 is moved in a state in which the LED chip 1 is attached and held by moving means such as a feeding roller and a guiding roller.
  • the UV light source 250 for tape exposure may be disposed in the middle of the flow path of the carrier tape 3 or near the placing roller 260, which is irradiated with UV light to the carrier tape 3.
  • the adhesive force of the carrier tape 3 can be weakened as a whole.
  • one region of the carrier tape 1 to which the LED chips 1 are attached is moved between the placement roller 260 and the substrate 5 on which the bump pairs 5a and 5b are preformed.
  • the adhesive force of the carrier tape 3 exposed to the UV light is smaller than the adhesive force by the adhesive previously raised on the substrate 5, more specifically to the bump pairs 5a and 5b.
  • the placement roller 260 rotates rolling to press the LED chips 1 attached to the carrier tape 3 onto the substrate 5, more specifically to the bump pairs 5a and 5b on the substrate 5.
  • the placement roller 260 is provided with a flexible blanket 262 on the outer circumferential side of the roller body 261 coupled with the shaft, so that the LED chip 1 can be better placed down through the rolling rotation. In addition, it also prevents the damage of the LED chip (1) by rolling rotation pressing.
  • the LED chips 1 placed down on the substrate 5 may be bonded onto the substrate 1 by a reflow soldering process.
  • 20A and 20BB are diagrams for comparing the LED chip pick-up by the front-side transfer with the LED chip pick-up by the selective transfer.
  • one pick-up operation may be used to pick up the LED chips 1 in one array a1, and as shown in FIG. 20B, one pick-up operation may be performed in two or more arrays a1 and a2. It may also be used to pick up the LED chips 1 together.
  • the present invention can be advantageously used for the selective pickup of the LED chips 1 attached to the chip retaining film 2 in a complex pattern rather than in a matrix arrangement.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

엘이디 모듈 제조방법이 개시된다. 이 엘이디 모듈 제조방법은, 수평의 접착면을 갖는 칩 유지부 및 상기 칩 유지부의 접착면에 전극패드들이 접착된 다수의 엘이디 칩들을 포함하는 칩온 캐리어를 제작하는 칩온 캐리어 제작 공정과, 상기 칩 유지부로부터 다른 위치에 있는 기판으로 상기 다수의 엘이디 칩들을 일정 배열로 옮기는 전사 프린팅 공정을 포함하며, 상기 전사 프린팅 공정은, 트랜스퍼 테이프의 접착력을 약화시키는 광에 상기 트랜스퍼 테이프를 영역적으로 노출시켜, 상기 트랜스퍼 테이프에 정해진 간격으로 접착 영역들을 형성하는 1차 노광 단계; 및 상기 트랜스퍼 테이프를 상기 칩 유지부 상의 상기 엘이디 칩들에 가압하여, 상기 트랜스퍼 테이프의 상기 접착 영역들 각각에 상기 엘이디 칩들 각각을 부착시키는 한편, 상기 엘이디 칩의 전극패드들을 상기 칩 유지부로부터 분리시키는, 칩 픽업 단계를 포함한다.

Description

엘이디 모듈 및 그 제조방법
본 발명은 엘이디 모듈 및 그 제조방법에 관한 것으로서, 더 상세하게는, 전사 프린팅과 플립 본딩을 이용하여 엘이디 모듈을 제조하는 방법에 관한 것이다.
엘이디가 백라이트 광원으로 이용되었던 디스플레이 장치 대신에 서로 다른 파장을 발하는 엘이디들 각각이 그룹화되어 픽셀을 구성하는 풀-컬러 엘이디 디스플레이 장치가 제안된 바 있다. 이때, 각 픽셀은 적색 엘이디, 녹색 엘이디 및 청색 엘이디로 구성되거나, 적색 엘이디, 녹색 엘이디, 청색 엘이디 및 백색 엘이디로 구성된다. 이러한 엘이디 디스플레이 장치에 있어서, 적색 엘이디, 녹색 엘이디 및 청색 엘이디 각각이 패키지 단위로 제작되어 기판 상에 실장되는데, 이 경우, 각 픽셀을 구성하는 엘이디들 사이가 멀어져 고품질의 해상도를 얻기 어렵다. 그리고 패키지 단위의 엘이디들로 픽셀을 구성할 경우, 최근 주목 받고 있는 마이크로 엘이디 디스플레이 장치에 적용이 어려웠다. 또한, 종래에는 하나의 패키지 내에 하나의 픽셀을 구성하는 적색 엘이디, 녹색 엘이디 및 청색 엘이디를 실장한 엘이디 픽셀유닛이 제안된 바 있다. 이 경우, 하나의 픽셀 내 엘이디들 사이 간격, 즉, 서브픽셀들 간 간격이 감소되지만, 픽셀간 간격을 줄이기는 어려웠다. 또한, 적색 엘이디, 녹색 엘이디 및 청색 엘이디들 사이에 광의 간섭이 발생할 수 있었다.
이에 따라, 본 발명의 발명자는 픽셀간 간격을 줄이기 위해 PCB 기판 상에 적색 엘이디 칩, 녹색 엘이디 칩 및 청색 엘이디 칩을 포함하는 그룹들을 행렬 배열로 어레이하여 엘이디 디스플레이 모듈을 구현하는 시도를 하였다. 하지만, 기판 상에 마이크로미터 단위의 미세 크기를 갖는 엘이디 칩들을 일정 높이와 일정 간격을 갖도록 실장하는 것이 어려웠다. 기판 상에 실장된 엘이디 칩의 높이 차이 및/또는 간격 차이는 색재현성을 저하시킨다. 또한, 기판 상의 전극 패드와 엘이디 칩 사이에 전기적 연결을 위해 와이어 본딩이 필요했는데, 이러한 와이어 본딩으로 인해, 하나의 제품을 만들기 위해서 적어도 수십 내지 수백 시간의 작업 시간이 소요된다. 특히, 기판 상에 수십 개 내지 수백 개의 엘이디 칩을 실장하는 과정에서, 엘이디 칩이 원하는 위치에 정확하게 위치하지 않게 되어, 설계 당시에 목표로 한 발광 패턴이 구현할 수 없고 심한 색편차가 발생하였다. 특히, 최근에는 수 ~ 수백㎛ 크기의 마이크로 엘이디를 AM 매트릭스 기판에 어레이하여 디스플레이용 엘이디 모듈을 제조하는 기술이 이용되고 있는데 기존 칩 실장 방식으로는 정밀하고 품질 좋은 디스플레이 모듈을 제조하기 어려웠다.
이에 대하여 전사 프린팅(total transfer printing)을 이용하여 임의의 위치에 어레이된 엘이디 칩들을 다른 곳에 있는 기판 상에 옮기는 기술이 종래기술의 문제점을 해결하는 해결책이 될 수 있다. 하지만, 전극패드를 상부에 구비한 엘이디 칩들을 전사 프린팅을 이용하여 기판으로 옮겨 어레이 하더라도, 와이어 본딩과 같은 별도의 추가 공정이 있어야 한다면, 공정수가 많아져 생산비가 증가하고, 정렬이 흐트러져 품질이 크게 나빠질 것이다. 따라서, 전극패드들이 아래로 향해 있는 상태로 배열된 플립 본딩형 엘이디 칩들을 기판 상에 전사 프린팅하면 와이어 본딩과 같은 별도의 추가 공정 없어도 됨은 물론이고 그 별도의 추가 공정으로 인해 배열이 흐트러지는 것을 막을 수 있다. 또한, 원하는 수 내지 수백 ㎛ 크기를 갖는 엘이디 칩들을 원하는 배열로 선택하여 전사 프린팅으로 어레이하는 것이 필요하다.
따라서, 본 발명이 해결하고자 하는 과제는, 다수의 엘이디 칩을 일정 배열로 흐트러짐 없이 유지하는 칩 유지부로부터 기판 상으로 전사 프린팅한 후, 그 다수의 엘이디 칩을 기판 상에 플립 본딩하여 엘이디 모듈을 제조하는 엘이디 모듈 제조방법을 제공하는 것이다.
본 발명의 일측면에 따른 엘이디 모듈 제조방법은, 수평의 접착면을 갖는 칩 유지부 및 상기 칩 유지부의 접착면에 전극패드들이 접착된 다수의 엘이디 칩들을 포함하는 칩온 캐리어를 제작하는 칩온 캐리어 제작 공정과, 상기 칩 유지부로부터 다른 위치에 있는 기판으로 상기 다수의 엘이디 칩들을 일정 배열로 옮기는 전사 프린팅 공정을 포함하며, 상기 전사 프린팅 공정은, 트랜스퍼 테이프의 접착력을 약화시키는 광에 상기 트랜스퍼 테이프를 영역적으로 노출시켜, 상기 트랜스퍼 테이프에 정해진 간격으로 접착 영역들을 형성하는 1차 노광 단계; 및 상기 트랜스퍼 테이프를 상기 칩 유지부 상의 상기 엘이디 칩들에 가압하여, 상기 트랜스퍼 테이프의 상기 접착 영역들 각각에 상기 엘이디 칩들 각각을 부착시키는 한편, 상기 엘이디 칩의 전극패드들을 상기 칩 유지부로부터 분리시키는, 칩 픽업 단계를 포함한다.
일 실시예에 따라, 상기 1차 노광 단계는 복수의 광 투과창이 형성된 포토마스크를 이용하여, 광을 상기 광 투과창을 통해 상기 트랜스퍼 테이프에 노출시키는 것을 포함한다.
일 실시예예 따라, 상기 엘이디 모듈 제조방법은, 상기 칩 픽업 단계 후, 상기 엘이디 칩들이 부착된 상기 트랜스퍼 테이프의 접착력을 전체적으로 약화시키는 2차 노광 단계와, 접착력이 전체적으로 약화된 상기 트랜스퍼 테이프로부터 상기 기판으로 상기 다수의 엘이디 칩을 옮기는 플레이싱 단계를 더 포함한다.
일 실시예에 따라, 상기 칩 픽업 단계는 일방향으로 롤링 회전하는 픽업 롤러로 상기 트랜스퍼 테이프를 상기 칩 유지부 상에 접착되어 있는 상기 엘이디 칩에 가압하는 것을 포함한다.
일 실시예에 따라, 상기 플레이싱 단계는 플레이싱 롤러로 상기 트랜스퍼 테이프에 부착된 상기 엘이디 칩을 상기 기판 상에 가압하여, 상기 엘이디 칩들의 전극패드들이 상기 기판 상에 미리 형성된 범프 쌍에 부착되게 하는 것을 포함한다.
일 실시예에 따라, 상기 플레이싱 단계에서 상기 트랜스퍼 테이프의 접착력은 상기 범프 쌍에 미리 올린 접착제에 의한 접착력보다 작다.
일 실시예에 따라, 상기 칩온 캐리어 제작 공정은, 수평의 접착면을 갖는 칩 유지부를 준비하는 단계; 다수의 엘이디 칩을 준비하는 단계; 및 하나 이상의 엘이디 칩 어레이를 이루도록, 상기 접착면 상에 상기 다수의 엘이디 칩을 접착하는 칩 부착 단계를 포함하며, 상기 다수의 엘이디 칩을 준비하는 단계는 n형 전극패드와 p형 전극패드가 아래로 연장된 다수의 엘이디 칩을 준비하고, 상기 칩 부착 단계는 상기 n형 전극패드 및 상기 p형 전극패드를 상기 접착면에 직접 접착시키는 것을 포함한다.
일 실시예에 따라, 상기 칩 부착 단계는 상기 칩 유지부 상에서 상기 엘이디 칩 어레이 내 피치가 상기 전사 프린팅 공정에 의해 상기 기판에 옮겨지는 엘이디 칩 어레이 내 피치의 1/n배가 되도록, 상기 다수의 엘이디 칩을 상기 접착면에 부착하되, 여기에서, n은 1이상의 자연수이고, 상기 피치는 이웃하는 두 엘이디 칩에서 하나의 엘이디 칩 중심과 다른 엘이디 칩 중심 간의 수평 거리이다.
본 발명의 일측면에 따른 엘이디 모듈은 일측에 전극패드를 구비하고, 타측에 트랜스퍼 테이프와 접착되는 면을 가지며, 외부의 칩 유지부로부터 옮겨져 어레이되는 다수의 엘이디 칩; 및 상기 전극패드와 플립본딩되는 다수의 범프를 갖는 기판을 포함하며, 상기 트랜스퍼 테이프는, 외부에서 상기 엘이디 칩의 타측으로 조사되는 1차 광에 의해 노출 영역과 비 노출 영역으로 나뉘며, 상기 비 노출 영역은 접착영역으로 상기 엘이디 칩을 접착하여 픽업한다.
일 실시예에 따라, 상기 트랜스퍼 테이프의 상기 접착 영역은, 상기 외부에서 상기 엘이디 칩의 타측으로 조사되는 2차 광에 의해, 접착력이 저하되어, 상기 엘이디 칩과 분리된다.
일 실시예에 따라 상기 트랜스퍼 테이프의 상기 접착 영역은, 포토마스크를 이용하여 상기 외부에서 상기 엘이디 칩 타측으로 조사되는 1차 광에 노출되지 않는 영역들이다.
일 실시예에 따라, 상기 픽업은 롤러를 이용하여 상기 트랜스퍼 테이프를 상기 엘이디 칩에 가압하면서 회전하여 상기 엘이디 칩을 픽업하는 것이다.
일 실시예에 따라, 상기 엘이디 칩은 상기 기판 상의 안착 위치에 정렬된 후 롤러의 가압 회전을 통하여 상기 트랜스퍼 테이프로부터 분리된다.
일 실시예에 따라, 상기 칩 유지부는 수평의 접착면을 포함하며, 상기 다수의 엘이디 칩의 일측에 있는 전극패드 각각이 아래로 연장된 채 상기 칩 유지부에 직접 접착된다.
일 실시예에 따라, 상기 칩 유지부의 접착면을 기준으로 상기 다수의 엘이디 칩은 모두 동일한 높이를 갖는다.
일 실시예에 따라, 상기 칩 유지부상에서 상기 엘이디 칩 어레이 내 피치는 상기 기판에 옮겨지는 엘이디 칩 어레이 내 피치의 1/n배이며, 여기에서, n은 1이상의 자연수이고, 상기 피치는 이웃하는 두 엘이디 칩에서 하나의 엘이디 칩 중심과 다른 엘이디 칩 중심 간의 수평 거리이다.
일 실시예에 따라, 상기 칩 유지부의 접착력은 상기 트랜스퍼 테이프의 상기 비 노출 영역의 접착력보다 작고 상기 트랜스퍼 테이프의 상기 노출 영역의 접착력보다 크다.
일 실시예에 따라, 칩 유지부에 어레이 되어 있는 상기 다수의 엘이디 칩은 모두 동일한 하나의 엘이디 칩 제조 공정을 통해 제조된, 적색, 녹색 또는 청색 중 어느 한 종류의 엘이디 칩들만으로 이루어진다.
일 실시예에 따라, 칩 유지부에 어레이 되어 있는 상기 다수의 엘이디 칩은 적색 엘이디 칩과, 녹색 엘이디 칩과, 청색 엘이디 칩을 포함한다.
일 실시예에 따라, 상기 칩 유지부는 유연성을 갖는 필름일 수 있다.
본 발명에 따르면, 임의의 위치에 미리 어레이된 다수의 엘이디 칩들의 전부 또는 일부를 선택하여 목표로 한 기판 상에 원하는 배열로 어레이 하는 전사 프린팅 방식을 이용하여, 기판 상에 다수의 엘이디칩들의 정밀하게 정렬된 엘이디 모듈이 제조될 수 있다.
본 발명의 다른 효과는 이하의 설명으로부터 더 잘 이해될 수 있을 것이다
도 1은 본 발명의 일 실시예에 따른 엘이디 모듈 제조방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 엘이디 모듈 제조방법에 있어서 전사 프린팅 공정을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 엘이디 모듈 제조방법에 있어서 청색 엘이디 칩을 포함하는 칩온 캐리어 제작 공정을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 엘이디 모듈 제조방법에 있어서 녹색 엘이디 칩을 포함하는 칩온 캐리어 제작 공정을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 엘이디 모듈 제조방법에 있어서 적색 엘이디 칩을 포함하는 칩온 캐리어 제작공정을 설명하기 위한 도면이다.
도 6은 대안적인 예에 따라 적색 엘이디 칩, 녹색 엘이디 칩 및 청색 엘이디 칩을 포함하는 칩온 캐리어 제작공정을 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 디스플레이 모듈의 기판 및 상기 기판 상에 형성된 행렬 배열로 형성된 전극 패턴들의 어레이를 도시한 평면도이다.
도 8은 도 7에 도시된 전극패턴들에 행렬 배열로 배열된 엘이디칩 그룹들을 포함하는 디스플레이 모듈을 보인 평면도이다.
도 9는 도 8에 도시된 엘이디칩 그룹을 설명하기 위한 단면도이다.
도 10은 도 7 내지 도 9에 도시된 엘이디 모듈의 대안적인 예를 설명하기 위한 평면도이다.
도 11은 도 7 내지 도 10에 도시된 엘이디 모듈의 제조방법을 서명하기 위한 도면이다.
도 12은 도 7 내지 도 10에 도시된 엘이디 모듈 제조를 위해 엘이디칩들을 기판 상에 전사 프린팅하는 방법을 섬령하기 위한 도면이다.
도 13은 본 발명의 또 다른 실시예에 따라 선택적 전사 프린팅을 이용하는 엘이디 모듈 제조방법을 설명하기 위한 순서도이다.
도 14은 도 13에 도시된 엘이디 모듈 제조방법에 있어서 칩 픽업 단계를 설명하기 위한 도면이다.
도 15는 도 14의 원 "A"를 확대 도시한 도면이다.
도 16는 도 15에 도시된 엘이디 모듈 제조방법에 있어서 칩 이동 단계와 칩 플레이싱 직전 캐리어 테이프의 접착력을 약화시키는 단계를 설명하기 위한 도면이다.
도 17은 도 16에 도시된 엘이디 모듈 제조방법에 있어서 칩 플레이싱 단계를 설명하기 위한 도면이다.
도 18은 도 17의 원 "B"를 설명하기 위한 도면이다.
도 19는 전면 전사에 의한 엘이디 칩 픽업 작업을 설명하기 위한 도면이다.
도 20a 및 도 20b는 선택적 전사에 의한 엘이디 칩 픽업 작업의 여러 예를 설명하기 위한 도면이다.
2차 UV 노광 단계(S23)를 거친 트랜스퍼 테이프(3)의 접착력은 기판(5) 상에, 더 구체적으로는, 범프 쌍(5a, 5b)에 미리 올린 접착제에 의한 접착력보다 작다. 플레이싱 롤러(270)는 트랜스퍼 테이프(3)에 부착된 엘이디 칩(1)들을 기판(5) 상에, 더 구체적으로, 기판(5) 상의 범프 쌍(5a, 5b)들에 가압하도록 롤링 회전하여, 해당 엘이디 칩(1)들을 기판(5) 상에 부착시킨다. 플레이싱 롤러(270)는 축과 결합된 롤러 본체의 외주 측에 유연성을 갖는 블랭킷이 설치되어, 롤링 회전을 통해 엘이디 칩(1)을 더 잘 플레이싱 다운할 수 있게 해주고, 또한, 롤링 회전 가압에 의한 엘이디 칩(1)의 손상도 방지한다. 또한, 플레이싱 롤러(270)에 의한 가압을 돕도록 제2 스테이지(290)이 상승할 수 있다. 다음, 트랜스퍼 테이프(3)를 엘이디 칩(1)으로부터 떼어내는 박리 단계(s25)가 수행되며, 다음, 기판(5) 상에 플레이싱 다운된 엘이디 칩(1)들은 후속하는 리플로우 솔더링 공정에 의해 기판 상에 본딩 될 수 있다.
도 3을 참조하면, 청색 엘이디 칩(1B)을 포함하는 칩온 캐리어 제작 공정은 사파이어 기판(10B)과 상기 사파이어 기판(10B) 상에서 성장되고 n형 반도체층(12B), 활성층(13B) 및 p형 반도체층(14B)를 포함하는 질화갈륨계 에피층을 포함하는 청색 엘이디 웨이퍼(WB)를 제작하는 엘이디 웨이퍼 제작 단계(S11-B)와, 서로 단차진 p형 반도체층(14B)의 노출 영역과 n형 반도체층(12B)의 노출 영역을 사파이어 기판(10B) 반대측에 모두 포함하는 다수의 청색 발광셀(CB)이 행렬 배열로 형성되도록 상기 에피층을 패터닝하는 웨이퍼 패터닝 단계(S12-B)와, p형 반도체층(14B)의 노출 영역에 p형 전극패드(142B)를 형성하고 n형 반도체층(12B)의 노출 영역에 n형 전극패드(122B)를 형성하는 패드 형성 단계(S13-B)와, 발광셀(CB) 단위로 상기 엘이디 웨이퍼(WB)를 분할(singulation)하여, 사파이어 기판(10B), 상기 사파이어 기판(10B) 상의 웨이퍼층(12B, 13B, 14B), 그리고, 상기 사파이어 기판(10B) 반대측 웨이퍼층(12B, 13B, 14B) 상에 형성된 p형 전극패드(142B) 및 n형 전극패드(122B)를 포함하는 다수의 청색 엘이디 칩(1B)을 제작하는 칩 분할 단계(S14-B)와, 다수의 청색 엘이디 칩(1B)을 p형 전극패드(142B)와 n형 전극패드(122B)가 아래로 향하도록 뒤집어 접착력을 갖는 칩 유지부(2) 상에 부착하되, 그 다수의 청색 엘이디 칩(1B)이 행렬 배열을 이루도록 하는, 칩 부착 단계(S15-B)를 포함한다. 상기 칩 유지부(2)의 접착력은 전술한 UV 노광 전 트랜스퍼 테이프(3)의 접착력보다 작고 UV 노광 후 트랜스퍼 테이프(3)의 접착력보다 작다.
청색 엘이디 웨이퍼 제작 단계(S11-B)에서는 활성층(13B)이 InxGa(1-x)N 우물층을 포함하도록 에피층을 성장시키되, 청색 엘이디 칩(1B)을 얻기 위해 In의 양을 적절히 조절한다. 상기 웨이퍼 패터닝 단계(S12-B)에서는 에피층에 다수의 행방향 골과 다수의 열방향 골을 식각으로 형성하여, 사파이어 기판(10B) 또는 그 위의 격자 정합층(11B) 위로 n형 반도체층(12B), 활성층(13B) 및 p형 반도체층(14B)을 포함하는 다수의 발광셀(CB)을 먼저 형성하고, 다음, 각 발광셀(CB)의 p형 반도체층(14B), 활성층(13B)을 부분적으로 식각 제거하여 n형 반도체층(12B)을 노출시킨다. 패드 형성 단계(S13-B)에서는, p형 반도체층(14B)의 노출 영역에 p형 전극패드(142B)를 형성하고 n형 반도체층(12B)의 노출 영역에 n형 전극패드(122B)를 형성하되, 사파이어 기판(10B) 저면으로부터 n형 전극패드(122B) 상면까지의 높이와 p형 전극패드(142B) 상면까지의 거리가 같도록, 전술한 단차를 보상하는 두께로 상기 n형 전극패드(122B)와 상기 p형 전극패드(142B)를 형성한다. 상기 칩 분할 단계(S14-B)는 예컨대 블레이드(blade) 또는 쏘(saw)와 같은 커팅 도구(T) 또는 레이저를 이용하여 상기 청색 엘이디 웨이퍼(WB)를 상기 발광셀(CB) 단위로 분할하여 다수의 청색 엘이디 칩(1B)을 제작한다. 이 단계까지는 n형 전극패드(122B)와 p형 전극패드(142B)가 상측을 향해 있고 사파이어 기판(10B)이 아래로 향해 있다. 칩 부착 단계(S15-B)에서는 상기 다수의 청색 엘이디 칩(1B)을 거꾸로 뒤집어, n형 전극패드(122B)와 p형 전극패드(142B)가 칩 유지부(2B)의 수평 접착면에 접착되도록, 다수의 청색 엘이디 칩(1B)을 칩 유지부(2B)상에 부착한다. 이때, 엘이디 칩(1)들의 상면은 사파이어 기판(10B)의 기저면이 되며, 칩 유지부(2B)의 접착면을 기준으로 모든 청색 엘이디 칩(1B)들의 높이는 일정하다. 이와 같이 제작된 칩온 캐리어의 모든 청색 엘이디 칩(1B)들은 칩 유지부(2B) 상에 복수의 행 어레이 또는 열 어레이를 이루도록 배열된다. 칩 유지부(2B)는 유연성을 가지며 수평의 접착면을 갖는 칩 유지 필름인 것이 바람직하다. 상기 칩 유지부(2B)의 수평 접착면에 접착되어 유지되는 특정 1열 어레이 내 청색 엘이디 칩(1B)들의 칩간 피치(P)는 전술한 트랜스퍼 프린팅에 의해 기판 상에 어레이되는 1열 어레이 내 청색 엘이디 칩들의 칩간 피치의 1/n으로 정해지며, 이때, n은 1 이상의 자연수이다. 본 명세서에서 칩간 피치는 서로 이웃하는 두 엘이디 칩에서 하나의 엘이디 칩 중심과 다른 엘이디 칩 중심 간의 수평 거리로 정의한다.
도 4를 참조하면, 녹색 엘이디 칩(1G)을 포함하는 칩온 캐리어 제작 공정은 사파이어 기판(10G)과 상기 사파이어 기판(10G) 상에서 성장되고 n형 반도체층(12G), 활성층(13G) 및 p형 반도체층(14G)를 포함하는 질화갈륨계 에피층을 포함하는 녹색 엘이디 웨이퍼(WG)를 제작하는 엘이디 웨이퍼 제작 단계(S11-G)와, 서로 단차진 p형 반도체층(14G)의 노출 영역과 n형 반도체층(12G)의 노출 영역을 사파이어 기판(10G) 반대측에 모두 포함하는 다수의 녹색 발광셀(CG)이 행렬 배열로 형성되도록 상기 에피층을 패터닝하는 웨이퍼 패터닝 단계(S12-G)와, p형 반도체층(14G)의 노출 영역에 p형 전극패드(142G)를 형성하고 n형 반도체층(12G)의 노출 영역에 n형 전극패드(122G)를 형성하는 패드 형성 단계(S13-G)와, 발광셀(CG) 단위로 상기 엘이디 웨이퍼(WG)를 분할(singulation)하여, 사파이어 기판(10G), 상기 사파이어 기판(10G) 상의 웨이퍼층(12G, 13G, 14G), 그리고, 상기 사파이어 기판(10G) 반대측 웨이퍼층(12G, 13G, 14G) 상에 형성된 p형 전극패드(142G) 및 n형 전극패드(122G)를 포함하는 다수의 녹색 엘이디 칩(1G)을 제작하는 칩 분할 단계(S14-G)와, 다수의 녹색 엘이디 칩(1G)을 p형 전극패드(142B)와 n형 전극패드(122B)가 아래로 향하도록 뒤집어 접착력을 갖는 칩 유지부(2) 상에 부착하되, 그 다수의 녹색 엘이디 칩(1G)이 행렬 배열을 이루도록 하는, 칩 부착 단계(S15-G)를 포함한다.
녹색 엘이디 웨이퍼 제작 단계(S11-G)에서는 활성층(13G)이 InxGa(1-x)N 우물층을 포함하도록 에피층을 성장시키되, 녹색 엘이디 칩(1G)을 얻기 위해 전술한 청색 엘이디 칩 제조시와 비교해 In의 조성비를 높게 조절한다.
상기 웨이퍼 패터닝 단계(S12-G)에서는 에피층에 다수의 행방향 골과 다수의 열방향 골을 식각으로 형성하여, 사파이어 기판(10G) 또는 그 위의 격자 정합층(11G) 위로 n형 반도체층(12G), 활성층(13G) 및 p형 반도체층(14G)을 포함하는 다수의 발광셀(CG)을 먼저 형성하고, 다음, 각 발광셀(CG)의 p형 반도체층(14G), 활성층(13G)을 부분적으로 식각 제거하여 n형 반도체층(12G)을 노출시킨다. 패드 형성 단계(S13-G)에서는, p형 반도체층(14G)의 노출 영역에 p형 전극패드(142G)를 형성하고 n형 반도체층(12G)의 노출 영역에 n형 전극패드(122G)를 형성하되, 사파이어 기판(10G) 저면으로부터 n형 전극패드(122G) 상면까지의 높이와 p형 전극패드(142G) 상면까지의 거리가 같도록, 전술한 단차를 보상하는 두께로 상기 n형 전극패드(122G)와 상기 p형 전극패드(142G)를 형성한다. 상기 칩 분할 단계(S14-G)는 예컨대 블레이드 또는 쏘와 같은 커팅 도구(T) 또는 레이저를 이용하여 상기 엘이디 웨이퍼(WG)를 상기 발광셀(CG) 단위로 분할하여 다수의 녹색 엘이디 칩(1G)을 제작한다. 이 단계까지는 n형 전극패드(122G)와 p형 전극패드(142G)가 상측을 향해 있고 사파이어 기판(10G)이 아래로 향해 있다. 칩 부착 단계(S15-G)에서는 상기 다수의 녹색 엘이디 칩(1G)을 거꾸로 뒤집어, n형 전극패드(122G)와 p형 전극패드(142G)가 칩 유지부(2G)의 수평 접착면에 접착되도록, 다수의 녹색 엘이디 칩(1G)을 칩 유지부(2G)상에 부착한다. 이때, 녹색 엘이디 칩(1G)들의 상면은 사파이어 기판(10G)의 기저면이 되며, 칩 유지부(2G)의 접착면을 기준으로 모든 녹색 엘이디 칩(1G)들의 높이는 일정하다. 이와 같이 제작된 칩온 캐리어의 모든 녹색 엘이디 칩(1G)들은 칩 유지부(2G) 상에 복수의 행 어레이 또는 열 어레이를 이루도록 배열된다. 칩 유지부(2G)는 유연성을 가지며 수평의 접착면을 갖는 칩 유지 필름인 것이 바람직하다. 상기 칩 유지부(2G)의 수평 접착면에 접착되어 유지되는 특정 1열 어레이 내 녹색 엘이디 칩(1G)들의 칩간 피치(P)는 전술한 트랜스퍼 프린팅에 의해 기판 상에 어레이되는 1열 어레이 내 청색 엘이디 칩들의 칩간 피치의 1/n으로 정해지며, 이때, n은 1 이상의 자연수이다.
도 5를 참조하면, 적색 엘이디 칩을 포함하는 칩온 캐리어 제작 공정은 사파이어 기판(10R)과 상기 사파이어 기판(10R) 상에 본딩되고 p형 반도체층(12R), 활성층(13R) 및 n형 반도체층(14R)을 포함하는 에피층을 포함하는 적색 엘이디 웨이퍼(WR)를 제작하는 엘이디 웨이퍼 제작 단계(S11-R)와, p형 반도체층 노출 그루브(120R)에 제1 영역(a1)과 제2 영역(a2)으로 분리된 다수의 적색 발광셀(CR)이 행렬 배열로 형성되도록 상기 에피층을 패터닝하는 웨이퍼 패터닝 단계(S12-R)와, 상기 제1 영역(a1)에는 n형 반도체층(14R) 상에서 n형 반도체층(14R)과 연결되는 n형 전극패드(142R)를 형성하고 제2 영역(a2)에는, 절연층(R)에 의해 n형 반도체층(14R)과 전기적으로 분리된 채 p형 반도체층 노출 그루브(120R)로부터 이어진 배선층(L)과 n형 반도체층(14R) 위쪽에서 접속되는 p형 전극패드(122R)를 형성하는 패드 형성 단계(S13-R)와, 발광셀(CR) 단위로 상기 적색 엘이디 웨이퍼(WR)를 분할(singulation)하여, 사파이어 기판(10R), 상기 사파이어 기판 상에 본딩된 웨이퍼층, 그리고, 상기 p형 전극패드(122R) 및 n형 전극패드(142R)를 포함하는 다수의 적색 엘이디 칩(1R)을 제작하는 칩 분할 단계(S14-R)와, 다수의 적색 엘이디 칩(1R)을 p형 전극패드(122R)와 n형 전극패드(142R)가 아래로 향하도록 뒤집어 접착력을 갖는 칩 유지부(2R) 상에 부착하되, 그 다수의 적색 엘이디 칩(1R)이 행렬 배열을 이루도록 하는, 칩 부착 단계(S15-R)를 포함한다.
상기 적색 엘이디 웨이퍼 제작 단계(S11-R)에서는 GaAs 기판(GS) 상에 n-AlGaInP층 및 n-클래딩층을 포함하는 n형 반도체층(14R)과, MQW를 포함하는 활성층(13R)과, p-클래드층 및 p-GaP층을 포함하는 p형 반도체층(12R)을 포함하는 에피층을 성장시키고, SiO2 본딩층(11R)을 사이에 두고 p형 반도체층(12R)에 지지기판으로서의 사파이어 기판(10R)을 본딩하고, 그 반대편에서 n형 반도체층(14R)으로부터 성장기판인 GaAs 기판(GS)을 분리하는 것을 포함한다.
상기 웨이퍼 패터닝 단계(S12-R)에서는 상기 에피층에 다수의 행방향 골과 다수의 열방향 골을 식각으로 형성하여, 사파이어 기판(10R) 또는 그 위의 본딩층(11R) 위로 p형 반도체층(12R), 활성층(13R) 및 n형 반도체층(14R)을 포함하는 다수의 발광셀(CR)을 먼저 형성하고, 다음, 각 발광셀(CR)에서 P형 반도체층(12R)의 p-GaP층에 이르는 깊이까지 식각하여 형성된 다수의 p형 반도체층 노출 그루브(120R)를 형성하여, 각 발광셀(CR)의 상부 영역이 제1 영역(a1)과 제2 영역(a2)을 포함하도록 한다. 상기 패드 형성 단계(s13-R)에서는, 제1 영역(a1)의 n형 반도체층(14R) 상에 n형 전극패드(142R)를 형성하여 n형 전극패드(142R)가 n형 반도체층(14R)과 직접 연결되게 하고, 제2 영역(a2)의 n형 반도체층(14R) 위에 p형 전극패드(122R)를 형성하되, p형 전극패드(122R)는 p형 반도체층 노출 그루브(120R) 까지 연장된 배선층(L)에 의해 p형 반도체층(12R)과 연결된다. 사파이어 기판(10R)의 저면으로부터 n형 전극패드(142R)까지 거리, 즉, n형 전극패드(142R)의 본딩면 높이와 사파이어 기판(10R)의 저면으로부터 p형 전극패드(122R)까지 거리, 즉, p형 전극패드(122R)의 본딩면 높이는 같게 한다. 상기 칩 분할 단계(S14-R)는 상기 엘이디 웨이퍼(WR)를 상기 발광셀(CR) 단위로 분할하여 다수의 적색 엘이디 칩(1R)을 제작한다. 이 단계까지는 n형 전극패드(142R)와 p형 전극패드(122R)가 상측을 향해 있고 사파이어 기판(10R)이 아래로 향해 있다. 칩 부착 단계(S14-R)에서는 상기 다수의 적색 엘이디 칩(1R)을 거꾸로 뒤집어, n형 전극패드(142R)와 p형 전극패드(122R)가 칩 유지부(2R)의 수평 접착면에 접착되도록, 다수의 적색 엘이디 칩(1R)을 칩 유지부(2R)상에 부착한다. 이때, 적색 엘이디 칩(1R)들의 상면은 사파이어 기판(10R)의 기저면이 되며, 칩 유지부(2R)의 접착면을 기준으로 모든 엘이디 칩(1R)들의 높이는 일정한 칩온 캐리어가 제작된다. 이때, 칩온 캐리어의 모든 적색 엘이디 칩(1R)들은 칩 유지부(2R) 상에 복수의 행 어레이 또는 열 어레이를 이루도록 배열된다.
도 6에 도시된 바와 같이, 칩 유지부(2) 상에 적색 엘이디 칩(1R), 녹색 엘이디 칩(1G) 및 청색 엘이디 칩(1B)이 차례대로 부착되어 있는 칩온 캐리어도 고려될 수 있다. 이러한 칩온 캐리어는 전술한 전사 프린팅 공정에 의해, 적색 엘이디 칩(1R), 녹색 엘이디 칩(1G) 및 청색 엘이디 칩(1B)을 한꺼번에 기판 상으로 옮기는 것이 가능하다.
[제2 타입 엘이디 모듈 제조 기술]
도 7 내지 도 9를 참조하면, 본 발명의 일 실시예에 따른 엘이디 모듈(100)은, 직사각형의 기판(110)과, 상기 기판(110) 상에 일정 높이를 갖도록 행렬 배열로 형성된 복수개의 전극패턴(130)들과, 상기 전극패턴(130)들에 대응되도록 상기 기판(110) 상에 행렬 배열로 배열된 복수개의 엘이디칩 그룹(150)들을 포함한다.
상기 기판(110)은, 전극패턴(130)들이 형성되고 그 위로 엘이디칩(151, 153 또는 155)이 실장되는 대상물로서, 다수의 엘이디칩(151, 153, 155)이 일정 높이로 실장될 수 있는 평탄한 것이 이용된다. 따라서, 기판(110)은, 평평한 면을 갖는다면, 리지드(rigid) 타입일 수도 있고, 연성(flexible) 타입일 수도 있다. 구체적으로, 상기 기판(110)은 강성을 갖는 플라스틱 기판, 세라믹 기판 또는 글라스 기판이거나 에프피씨비(FPCB)와 같은 연성기판일 수 있다.
앞에서 언급한 바와 같이, 복수개의 전극패턴(130)들은 상기 기판(110) 상에 행렬 배열로 형성되며 전체적으로 동일한 높이를 갖는다. 예컨대, 기판(100)의 평평한 일면에 일정 두께로 형성된 도전성 금속막을 예컨대 식각을 이용하여 부분적으로 제거하거나 또는 기판(100)의 평평한 일면에 마스크를 이용하여 일정 패턴을 갖는 도전성 금속막을 일정 높이로 형성함으로써 일정 높이를 갖는 복수개의 전극패턴(130)들이 형성된다.
그리고, 상기 복수개의 전극패턴(130)들은 가로 방향과 세로 방향을 포함하는 행렬 배열로 형성되는데, 본 실시예의 설명에 있어서, 가로 방향은 도 7 및 도 8의 선 Lx와 평행한 방향으로 정의하고, 세로 방향은 도 7 및 도 8의 선 Ly와 평행한 방향으로 정의한다.
상기 전극패턴(130)들 각각은 상기 행렬 배열의 세로 방향과 평행한 제1 끝선(EL')에 정렬된 공통 전극 패드(139)와, 상기 제1 끝선(EL')과 평행한 제2 끝선(EL)에 정렬되고 상기 제1 끝선(EL')과 상기 제2 끝선(EL) 사이에 위치하는 제1 개별 전극 패드(131), 제2 개별 전극 패드(132) 및 제3 개별 전극 패드(133)를 포함한다.
이때, 상기 제1 개별 전극 패드(131), 제2 개별 전극 패드(132) 및 제3 개별 전극 패드(133)는 완성된 전기 회로 내에서 각기 미도시된 입력 전원에 개별적으로 연결되어 이하 자세히 설명되는 엘이디칩들의 독립적인 제어를 가능하게 해준다.
또한, 상기 공통 전극 패드(139)는 상기 제1 끝선(EL')을 기준으로 안쪽을 향해 대략 직사각형의 형상으로 함몰된 2개의 홈들과 상기 2개 홈들에 의해 그 형상이 한정된 3개의 브랜치(branch), 즉, 제1 브랜치(136), 제2 브랜치(137) 및 제3 브랜치(138)를 포함한다. 상기 제1 브랜치(136), 제2 브랜치(137) 및 제3 브랜치(138) 각각은 각 엘이디칩 일측의 본딩용 범프가 본딩되는 영역을 정의하는 것으로, 엘이디칩들을 플립칩 본딩할 때 본딩용 범프들의 원치 않는 틀어짐 또는 미끄러짐에 의해 야기될 수 있는 쇼트 불량 등을 막아주는데 기여한다.
이하 자세히 설명되는 서로 다른 파장의 엘이디칩들, 즉, 제1 엘이디칩(151), 제2 엘이디칩(153) 및 제3 엘이디칩(155)이 일정 간격으로 나란하게 어레이될 수 있도록, 상기 제1 개별 전극 패드(131), 제2 개별 전극 패드(132) 및 제3 개별 전극 패드(133)는 일정 간격을 가지면서 나란하게 형성된다. 상기 제1 개별 전극 패드(131), 제2 개별 전극 패드(132) 및 제3 개별 전극 패드(133) 각각은 각 엘이디칩 타측의 본딩용 범프가 본딩되는 영역을 한정한다.
또한, 상기 제1 개별 전극 패드(131), 상기 제2 개별 전극 패드(132) 및 상기 제3 개별 전극 패드(133)는 상기 제2 끝선(EL)과 일치하는 일측 단부(131b, 132b, 133b)와 그 반대 측에서 상기 공통 전극 패드(139)와 가까이 인접해 있는 타측 단부(131c, 132c, 133c)와, 가로 방향과 평행한 측부(131a, 132a, 133a)를 포함한다. 또한, 상기 제1 개별 전극 패드(131), 상기 제2 개별 전극 패드(132) 및 상기 제3 개별 전극 패드(133)는 상기 일측 단부(131b, 132b, 133b) 측에 위치한 협폭부와 상기 타측 단부(131c, 132c, 133b) 측에 위치하고 상기 협폭부다 큰 폭을 갖는 광폭부를 포함한다. 범프가 형성되는 위치는 광폭부 상에 정해진다.
상기 개별 전극 패드(131, 132, 133)의 타측 단부(131c, 132c, 133c)는 제1 끝선(EL')과 일치하는 공통 전극 패드(130)의 브랜치(136, 137, 138)의 단부들(136', 137', 138')과 평행하게 그리고 가까이 인접해 위치한다.
도 8에 잘 도시된 바와 같이, 상기 복수개의 엘이디칩 그룹(150)들 각각은, 상기 세로 방향을 따라 일열로 어레이되어, 서로 다른 파장의 광을 발하는 제1 엘이디칩(151), 제2 엘이디칩(153) 및 제3 엘이디칩(155)을 포함한다. 본 실시예에서, 상기 제1 엘이디칩(151)은 전력 인가에 의해 대략 적색 파장대의 광을 발하는 적색 엘이디칩일 수 있고, 상기 제2 엘이디칩(153)은 녹색 파장대의 광을 발하는 녹색 엘이디칩일 수 있고, 상기 제3 엘이디칩(155)은 청색 파장대의 광을 발하는 청색 엘이디칩일 수 있다.
상기 제1 엘이디칩(151)은 제1-1 범프(1st first bump; 171a)에 의해 상기 제1 개별 전극 패드(131)에 본딩되는 제1-1 전극(1st first electrode; 151a)과, 제1-2 범프(1st second bmup; 171b)에 의해 상기 공통 전극 패드(139)의 제1 브랜치(136)에 본딩되는 제1-2 전극(1st second electrode; 151b)을 상기 기판(110)과 마주하는 면에 구비한다.
상기 제2 엘이디칩(153)은 제2-1 범프(2nd first bump; 173a)에 의해 상기 제2 개별 전극 패드(132)에 본딩되는 제2-1 전극(2nd first electrode; 153a)과, 제2-2 범프(2nd second bmup; 173b)에 의해 상기 공통 전극 패드(139)의 제2 브랜치(137)에 본딩되는 제2-2 전극(2nd second electrode; 153b)을 상기 기판(110)과 마주하는 면에 구비한다.
상기 제3 엘이디칩(155)은 제3-1 범프(3rd first bump; 175a)에 의해 상기 제3 개별 전극 패드(133)에 본딩되는 제3-1 전극(3rd first electrode; 155a)과, 제3-2 범프(3rd second bmup; 175b)에 의해 상기 공통 전극 패드(139)의 제3 브랜치(138)에 본딩되는 제3-2 전극(3rd second electrode; 155b)을 상기 기판(110)과 마주하는 면에 구비한다.
기판(110) 상에 플립칩 본딩되어 행렬 배열된 모든 엘이디칩들(151, 153, 155)은 의도한 색재현성을 얻기 위해 높이가 실질적으로 동일한 것이 필요하다. 이를 위해, 상기 제1 엘이디칩(151), 상기 제2 엘이디칩(152) 및 상기 제3 엘이디칩(153)을 포함하는 모든 엘이디칩들의 높이는 서로 동일하고, 제1 엘이디칩(151)의 일면 일측, 제2 엘이디칩(152)의 일면 일측 및 제3 엘이디칩(153)의 일면 일측에 형성된 채 가상의 동일 직선 상에 놓이는 제1-1 전극(151a), 상기 제2-1 전극(153a) 및 상기 제3-1 전극(155a)의 높이는 서로 동일하고, 제1 엘이디칩(151)의 일면 타측, 제2 엘이디칩(152)의 일면 타측 및 제3 엘이디칩(153)의 일면 타측에 형성된 채 가상의 동일 직선 상에 놓이는 제1-2 전극(151b), 제2-2 전극(153b) 및 상기 제3-2 전극(155b)의 높이는 거의 비슷하다.
또한, 상기 제1-1 범프(171a), 상기 제2-1 범프(173a), 상기 제3-1 범프(175a)는 최종 압축된 상태에서 일정한 제1 높이를 가지고, 상기 제1-2 범프(171b), 상기 제2-2 범프(173b), 상기 제3-2 범프(175b)는 최종 압축된 상태에서 일정한 제2 높이를 가지며, 상기 제1 엘이디칩(151), 상기 제2 엘이디칩(153) 및 상기 제3 엘이디칩(155) 각각의 단차에 의한 높이 차이를 보상하도록, 상기 제1 높이와 상기 제2 높이는 서로 다르게 정해질 수 있다.
각 엘이디칩(151, 153 또는 155)의 단차는 투광성 성장기판(특히, 사파이어 기판), 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 적층 구조를 포함하는 에피 구조에서 하측으로 노출된 제2 도전형 반도체층과 그와 접해 있는 활성층의 일부 영역을 식각으로 제거하여 제1 도전형 반도체층을 하측으로 노출시킴으로써 형성될 수 있다.
더 나아가, 엘이디칩에 구비된 두 전극의 높이를 다르게 하여 상기 식각에 의한 단차를 줄일 수 있지만, 그 경우에도 미세 단차가 존재할 수 밖에 없다. 이 경우, 상기 제1-1 범프(171a), 상기 제2-1 범프(173a), 상기 제3-1 범프(175a)는 압축되지 않은 상태에서 그 높이가 상기 제1-2 범프(171b), 상기 제2-2 범프(173b), 상기 제3-2 범프(175b)의 높이와 같은 것을 이용한다. 하지만, 전술한 범프들이 최종 압축된 상태에서는 각 엘이디칩에 구비된 전극들의 높이까지 고려된 엘이디칩의 단차를 보상하도록, 상기 제1-1 범프(171a), 상기 제2-1 범프(173a), 상기 제3-1 범프(175a)의 최총 압축된 상태의 제1 높이와 상기 제1-2 범프(171b), 상기 제2-2 범프(173b), 상기 제3-2 범프(175b)의 최종 압축된 상태의 높이가 달라질 수 있다.
또한, 상기 제1-1 범프(171a), 상기 제2-1 범프(173a) 및 상기 제3-1 범프(175a) 각각은, 상기 제1 높이로 압축된 상태에서, 제1 개별 전극 패드(131), 제2 개별 전극 패드(132) 및 제3 개별 전극 패드(133)의 광폭부의 상부 표면적 대비 50~80%의 접합 면적을 갖는다. 그리고, 상기 제1-2 범프(171b), 상기 제2-2 범프(173b), 상기 제3-2 범프(175b)는 최종 압축된 상태에서 상기 제1 브랜치(136), 상기 제2 브랜치(137) 및 상기 3 브랜치(138) 각각의 상부 표면적 대비 50~80%의 접합 면적을 갖는다.
상기와 같이 각각의 범프(171a, 173a, 175a, 171b, 173b 또는 175b)는, 각 개별 전극 패드 또는 공통 전극 패드의 각 브랜치의 상부 표면적 대비 50~80%의 접합 면적을 가짐으로써, 그 접합 면적에 해당하는 영역으로부터 벗어나 접합되더라도, 인접해 있는 다른 범프와 접촉되는 것이 억제되며, 이는 쇼트(shortage) 발생의 위험을 막아줄 수 있다. 다시 말해, 범프(171a, 173a, 175a, 171b, 173b 또는 175b)가 접합되는 영역이 미리 정해지더라도, 실제 공정에서는 미세한 틀어짐이나 미끄러짐에 의해 범프가 그와 인접한 다른 범프 측으로 치우칠 가능성이 있지만, 접합 면적이 상기와 같이 80% 이내로 제한될 경우, 실제 공정에서 범프(171a, 173a, 175a, 171b, 173b 또는 175b)가 미끄러지거나 틀어지더라도 이웃하는 범프 등과 접촉되지 않게 되어 쇼트 발생이 차단된다. 한편, 접합 면적이 50% 미만인 경우에는 신뢰성 있는 접합이 이루어지지 않으므로, 범프가 개별 전극 패드 또는 브랜치에 최종 접합되는 면적은 적어도 50% 이상인 것이 바람직하다.
상기 제1 브랜치(136), 제2 브랜치(137) 및 제3 브랜치(138) 각각은, 공통 전극 패드의 일부분으로서, 상기 제1-2 범프(171b), 상기 제2-2 범프(173b), 상기 제3-2 범프(175b)가 본딩되는 영역을 정의하여, 플립칩 본딩 공정에서 상기 제1-2 범프(171b), 상기 제2-2 범프(173b), 상기 제3-2 범프(175b)의 틀어짐 또는 미끄러짐에 의해 야기될 수 있는 쇼트 불량을 원천적으로 차단한다. 다시 말해, 홈들에 의해 공통 전극 패드(139) 일측에서 분리되어 있는 제1, 제2 및 제3 브랜치(136, 137 및 138)를 두지 않으면, 플립칩 본딩 공정에서, 상기 제1-2 범프(171b), 상기 제2-2 범프(173b) 또는 상기 제3-2 범프(175b)가 상기 공통 전극 패드 상에서 미끄러지거나 틀어져 쇼트 불량 등을 야기할 수 있지만, 상기 제1, 제2 및 제3 브랜치(136, 137 및 138)를 두면. 공통 전극 패드(139) 상에서 상기 제1-2 범프(171b), 상기 제2-2 범프(173b), 상기 제3-2 범프(175b)가 미끄러지거나 틀어지는 영역이 제한되어 전술한 것과 같은 불량을 막을 수 있다.
전술한 것과 같이 상기 기판(110) 상에 플립칩 본딩된 다수의 엘이디칩(151, 152, 153)들은 행렬 배열을 갖는 다수의 엘이디칩 그룹(150)으로 그룹화되고, 다수의 엘이디칩 그룹(150) 각각은 세로 방향을 따라 일정 간격으로 배치된 제1 엘이디칩(151), 제2 엘이디칩(153) 및 제3 엘이디칩(155)으로 구성된다. 각 엘이디칩 그룹(150)에 속한 제1 엘이디칩(151), 제2 엘이디칩(153) 및 제3 엘이디칩(155)은, 제1-1 전극(151a), 상기 제2-1 전극(153a) 및 상기 제3-1 전극(155a)이 제1, 제3 및 제3 개별 전극 패드들(131, 132 및 133)들에 전기적으로 연결되고 상기 제1-2 전극(151b), 상기 제2-2 전극(153b) 및 상기 제3-2 전극(155b)이 공통 전극 패드(130)에 전기적으로 연결됨으로써, 개별적으로 제어될 수 있다.
한편, 상기 기판(110) 상에서 행렬 배열된 엘이디칩 그룹(150)들의 가로 방향 간격과 세로 방향 각각은 각각 동일하다. 더 나아가 엘이디칩 그룹(150)들의 가로 방향 간격과 상기 엘이디칩(150)들이 세로 방향 간격을 동일하다. 이를 위해, 상기 엘이디칩 그룹(150)들에 대응되도록, 상기 기판(110) 상에 행렬 배열로 형성된 전극패턴(130)들의 가로 방향 간격과 세로 방향 간격 또한 동일하다. 더 나아가, 상기 전극패턴(130)들의 가로 방향 간격과 상기 전극패턴(130)들의 세로 방향 간격은 동일한 것이 바람직하다.
또한, 상기 제1 엘이디(151)칩과 상기 제2 엘이디칩(153) 사이의 간격 및 상기 제2 엘이디칩(153)과 상기 제3 엘이디칩(155) 사이의 칩간 간격을 동일하며, 대략 0.3 ~ 1.5mm인 것이 바람직하다. 예컨대, FHD급 엘이디 모듈의 경우, 상기 칩간 간격을 대략 0.75mm로 하여 제작될 수 있고, UHD급 엘이디 모듈의 경우, 상기 칩간 간격을 0.375mm로 하여 제작될 수 있다.
이제 도 10를 참조하여 앞선 예와 비교할 때 추가적인 다른 구성을 더 포함하는 엘이디 모듈을 설명한다.
도 10에 도시된 엘이디 모듈(100')은 기판(110) 상에 형성되어 이웃하는 엘이디칩(151, 153 또는 155)들 사이의 광 간섭을 막는 배리어(190)를 포함한다. 본 예에 있어서, 상기 배리어(190)는 각 엘이디칩 그룹(150) 내에서 이웃하는 제1 엘이디칩(151)와 제2 엘이디칩(153) 사이와 제2 엘이디칩(153)과 제3 엘이디칩(155) 사이에 형성되는 제1 광 반사벽(191)들과, 세로 방향으로 이웃하는 엘이디칩 그룹들(150, 150) 사이 그리고 가로 방향으로 이웃하는 엘이디칩 그룹들(150, 150) 사이에 형성되는 제2 광 반사벽(193)들을 포함한다.
상기 제1 광 반사벽(191)들과 상기 제2 광 반사벽(193)들은 이웃하는 각 엘이디칩 그룹(150) 내 이웃하는 엘이디칩들 사이와 이웃하는 두 엘이디칩 그룹(150, 150)의 인접 엘이디칩 사이에 출력광이 간섭하여 출력광의 질이 저하되는 것을 막을 수 있다. 광 반사벽을 포함하는 배리어(190) 대신에 엘이디칩(151,153,155) 사이, 또는 엘이디칩 그룹(150)들 사이에서 광을 흡수하여 광 간섭을 막는 배리어가 이용될 수도 있다.
도 11 및 도 12를 참조하여, 도 7 내지 도 9에 도시된 엘이디 모듈을 제조하는 방법을 설명한다.
도 7, 도 8, 도 9, 도 11 및 도 12를 참조하면, 본 발명에 따른 엘이디 모듈 제조방법은, 제1 개별 전극패드(131), 제2 개별 전극 패드(132) 및 제3 개별 전극 패드(133)와 공통 전극 패드(139)를 포함하는, 도 7에 잘 도시된 것과 같은, 전극패턴(130)들을 행렬 배열로 기판(110) 상에 형성하는 전극패턴 형성 단계(S01)와, 도 8에 잘 도시된 것과 같이 제1-1 범프(171a), 제2-1 범프(173a), 제3-1 범프(175a)를 상기 제1 개별 전극 패드(131), 상기 제2 개별 전극 패드(132) 및 상기 제3 개별 전극 패드(133) 상에 올리고 제1-2 범프(171b), 제2-2 범프(173b) 및 제3-2 범프(175b)를 상기 공통 전극 패드(139)의 제1 브랜치(136), 제2 브랜치(137) 및 제3 브랜치(138) 상에 올리는 범프 로딩 단계(S02)와, 도 11에 잘 도시된 바와 같이 서로 다른 파장 광 파장 특성을 갖는 제1, 제2 및 제3 엘이디칩(151,153,155)을 포함하는 다수의 엘이디칩들을 기판(110) 상에 일괄적으로 그리고 일정 높이로 실장하여 다수의 엘이디칩 그룹(150)을 기판(110) 상에 행렬 배열하는 단계(S03)를 포함한다.
특히, 엘이디칩 그룹(150)을 기판(110) 상에 행렬 배열하는 단계(S03)는, 롤투롤(roll to roll) 방식의 전사 프린팅 기술을 이용하여, 지지체(B) 상에 일정 행렬 배열로 배치된 다수의 엘이디칩들(151, 153, 155)을 원래 배열 그대로 기판(110) 상에 옮겨 실장하는 것을 포함한다.
이하 자세히 설명되는 바와 같이, 엘이디칩들(151, 153, 155)에 대한 롤투롤 전사 프린팅 기술은 접착 캐리어와, 엘이디칩들(151, 153, 155)을 픽업하는 시점에서 접착 캐리어를 가압하는 픽업 롤(40)과, 엘이디칩들(151, 153, 155)을 기판(110)에 실장하는 시점에 엘이디칩들(151, 153, 155)을 가압하는 칩 플레이싱 롤(50) 등이 이용된다. 픽업 롤(40)과 칩 프레이싱 롤(50)은, 접착 캐리어에 대하여, 칩 픽업 위치와 칩 실장 위치에서 상호 협력적으로 작동함으로써, 엘이디칩들(151, 153, 155)들을 원래 배열 그대로 지지체(B)에서 기판(110)으로 옮겨 실장할 수 있다. 상기 접착 캐리어는 다수의 엘이디칩들(151, 153, 155)을 접착시켜 옮길 수 있도록 접착력을 갖는 요소이며, 상기 픽업롤(40)은 지지체(B) 상에 위치한 다수의 엘이디칩들(151, 153, 155)을 접착 캐리어에 접착시키도록 그 접착 캐리어를 엘이디칩들에 대해 가압하는 요소이며, 상기 칩 플레이싱 롤(50)은 접착 캐리어에 접착되어 있는 배열 그대로 다수의 엘이디칩들(151, 153, 155)을 기판(110)에 대하여 가압하는 요소이다. 그 외에, 픽업롤(40)을 이용하여 엘이디칩들을 픽업하기 전에 접착 캐리어의 접착력을 부분적으로 약화시키기거나 칩 플레이싱 롤(50)을 이용하여 엘이디칩들(151, 153, 155)을 기판(110)에 실장하기 직전에 접착 캐리어의 접착력을 전체적으로 약화시키는 수단이 추가로 이용될 수 있다.
위에서 간략히 언급한 바와 같이, 상기 엘이디칩 그룹(150)을 기판(110) 상에 행렬 배열하는 단계(S03)는, 접착력 약화 영역을 부분적으로 갖는 접착 캐리어(10')에 제1-1 전극(151a) 및 제1-2 전극(151b)을 구비한 제1 엘이디칩(151)과, 제2-1 전극(153a) 및 제2-2 전극(153b)을 구비한 제2 엘이디칩(153)과, 제3-1 전극(155a) 및 제3-2 전극(155b)을 구비한 제3 엘이디칩(155)을 포함하는 엘이디칩들을 행렬 배열로 접착시키는 단계(S1, S3)와, 상기 제1-1 전극(151a), 상기 제2-1 전극(153a) 및 상기 제3-1 전극(155a) 각각이 상기 제1-1 범프(171a), 상기 제2-1 범프(173a) 및 상기 제3-1 범프(175a)와 각각 마주하도록 그리고 상기 제1-2 전극(151b), 상기 제2-2 전극(153b) 및 상기 제3-2 전극(155b) 각각이 상기 제1-2 범프(171b), 제2-2 범프(173b) 및 제3-2 범프(175b)와 각각 마주하도록, 상기 접착 캐리어를 이동시키는 접착 캐리어 이동 단계(S4)와, 상기 제1-1 범프(171a), 제2-1 범프(173a), 제3-1 범프(175a)가 제1 높이로 압축되도록, 상기 제1-2 범프(171b), 제2-2 범프(173b) 및 제3-2 범프(175b)가 제2 높이로 압축되도록, 일정 압력으로 상기 제1 엘이디칩(151), 상기 제2 엘이디칩(153) 및 상기 제3 엘이디칩(155)을 가압하는 칩 플레이싱 다운 단계(S7)를 포함한다.
상기 엘이디칩들을 행렬 배열로 접착시키는 단계(S1 및 S3)는 상기 접착 캐리어(10)를 1차 노광하여 접착력 약화 영역들과 접착력 비약화 영역들이 형성된 접착 캐리어(10')를 만드는 단계(S1)와, 회전하는 픽업롤(40)로 상기 비약화 영역들을 상기 엘이디칩들(151, 153, 155)에 가압하여 상기 엘이디칩들(151, 153, 155)을 상기 접착 캐리어(10')에 접착시키는 칩 픽업 단계(S3)를 포함한다.
먼저, 엘이디칩(151,153,155)들을 행렬 배열로 접착 캐리어에 부착하기 전에 엘이디칩들(151, 153, 155)은 지지체(B) 상에 행렬 배열로 놓여 있다. 여기에서의 엘이디칩들의 행렬 배열은 그 이후 공정들에서 엘이디칩들(151, 153, 155)이 접착력 약화 영역을 갖는 접착 캐리어(10')에 부착되었을 때의 행렬 배열 그리고 엘이디칩들(151, 153, 155)이 기판(110) 상에 실장되었을 때의 행렬 배열과 비교할 때 가로 방향 간격 및 세로 방향 간격이 모두 같다. 엘이디칩(151,153,155)들을 행렬 배열로 접착 캐리어에 부착하기 전에는 엘이디칩들(151,153,155)의 상측에 접착력 약화 처리가 이루어지지 않은 접착 캐리어(10)가 위치하고 그 위에는 접착 캐리어(10)를 1차 노광하기 위한 포트 마스크(20)와 노광기(30)가 배치되어 있을 수 있다.
접착 캐리어(10)의 전체 영역 중 엘이디칩(151,153,155)에 대응하지 않는 영역의 접착력을 약화시킬 필요가 있으며, 이를 위해, 전술한 1차 노광 단계(S1)에 있어서는, 노광기(30)가 자외선 광을 출력하고, 그 자외선 광이 포토 마스크(20)의 관통홀을 통해 접착 캐리어(10)의 전체 영역 중 엘이디칩(151,153,155)에 대응하지 않는 영역에만 조사된다. 자외선 광은 200℃ 이하의 일정 온도에서 접착 캐리어(10)에 작용하여 접착 캐리어(10)의 일부 영역들의 접착력을 약화시킨다. 이에 의해, 접착력 약화 영역이 간헐적으로 형성된 접착 캐리어(10')가 준비된다.
상기 칩 픽업 단계(S3)에 있어서는, 접착력 약화 영역과 접착력 비약화 영역을 갖는 접착 캐리어(10)의 접착력 비약화 영역에 엘이디칩(151,153,155)들을 부착시킨다. 접착력 약화 영역을 갖는 접착 캐리어(10')의 상측에 배치되는 픽업 롤(40)은 접착 캐리어(10')를 엘이디칩(151,153,155)에 가압한다. 이때, 접착 캐리어(10')와 지지체(B) 각각은 고정 상태를 유지하고, 픽업 롤(40)이 회전하면서 접착 캐리어(10')의 전 영역을 순차적으로 엘이디칩(151, 153, 153)들에 가압한다. 이러한 픽업 롤(40)의 이동에 의해, 엘이디칩(151,153,155)이 접착 캐리어(10')에 대해 설정 위치를 벗어나 미끄러지면서 흡착되는 것을 방지할 수 있다.
또한, 상기 칩 플레이싱 다운 단계(S7) 직전에 일부 접착력 약화 영역을 갖는 접착 캐리어(10')를 2차 노광하여 전체의 접착력이 약화된 접착 캐리어(10")를 만드는 2차 노광 단계(S5)가 수행되는 것이 바람직하다. 그리고, 상기 칩 플레이싱 단계(S7)는 접착력이 전체적으로 약화된 접착 캐리어(10") 상에서 회전하는 칩 플레이싱 롤(50)로 상기 엘이디칩(151, 153, 155)들을 일정 압력으로 가압한다. 그리고 그 다음에는 접착력이 전체적으로 약화된 접착 캐리어(10")를 엘이디칩들(151, 153, 155)로부터 떼어내는 분리 단계(S9)가 수행된다.
칩 플레이싱 롤(50)의 회전에 의한 가압은 칩 플레이싱 롤(50)을 회전시켜 접착 캐리어(10")에 접착되어 있었던 엘이디칩(151,153,155)을 기판(110)에 순차적으로 부착시킨다. 이때, 전술한 범프들을 일정 온도 이상으로 가열할 수 있다. 회전하는 플레이싱 롤(50)에 의해, 엘이디칩(151,153,155)이 기판(110)의 설정 위치에 미리 정해진 높이 및 간격으로 신뢰성 있게 실장된다.
이러한 방법에 의하면, 많은 수의 엘이디칩(151,153,155)을 기판(110) 상에 짧은 시간 내에 실장할 수 있으며, 또한, 그와 같이 실장된 상태에서, 서로 다른 파장을 발하는 제1, 제2 및 제3 엘이디칩(151,153,155)이 픽셀에 대응하는 엘이디칩 그룹 단위로 그룹화될 수 있고 이 그룹들이 일정 행렬 배열로 배열되어 엘이디 모듈을 구성할 수 있다. 일정 행렬 배열로 미리 배열된 엘이디칩들이 접착 캐리어에 의해 일괄적으로 접착된 후 이동되어 기판(110)에 그대로 전사되듯이 실장되므로 엘이디칩(151,153,155)들 간의 정렬 및 간격이 정밀하게 제어될 수 있다.
상기와 같은 서로 다른 파장의 엘이디칩 어레이를 갖는 엘이디 모듈은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.
[제3 타입 엘이디 모듈 제조 기술]
도 13을 참조하면, 엘이디 모듈 제조방법은 접착력을 갖는 칩 유지 필름 및 그 칩 유지 필름 상에 접착된 다수의 엘이디 칩을 포함하는 칩 온 필름 제작(또는, 준비) 단계(S1)와, 접착력을 갖는 칩 유지 필름으로부터 캐리어 테이프로 엘이디 칩을 옮기는 칩 픽업 단계(S2)와, 상기 캐리어 테이프의 이동에 의해 엘이디 칩을 이동시키는 칩 이동 단계(S3)와, 상기 캐리어 테이프로부터 기판(특히, 회로기판 또는 AM 매트릭스 기판)으로 엘이디 칩을 옮기는 칩 플레이싱 단계(S4)를 포함한다.
상기 칩 픽업 단계(S2), 칩 이동 단계(S3) 및 칩 플레이싱 단계(S4)는 이하 소개되는 칩 어레이 장치에 투입되어 차례대로 수행되며, 칩 온 필름 제작 단계(S1)는 칩 어레이 장치를 이용한 칩 어레이 공정 전에 미리 수행된다.
상기 칩 온 필름 제작 단계(S1)는, 도 14 및 도 15에 도시된 바와 같이, 미리 제작된 다수의 플립 본딩형 엘이디 칩(1)들을 접착성을 갖는 칩 유지 필름(2) 상에 일정 배열로 부착하는 것을 포함한다. 상기 엘이디 칩(1)은 단차에 의해 구분되는 두 영역(1a, 1b)을 저면에 갖는 발광 반도체부(10)와 상기 두 영역(1a, 1b) 각각에 형성된 제1 도전형 전극패드(112) 및 제2 도전형 전극패드(142)를 포함한다. 상기 발광 반도체부(10)는 베이스 기판(11), 제1 도전형 반도체층(12), 활성층(13) 및 제2 도전형 반도체층(14)을 포함한다. 베이스 기판(11)은 상기 제1 도전형 반도체층(12), 활성층(13) 및 제2 도전형 반도체층(14)를 포함하는 에피층이 성장된 사파이어 성장기판일 수 있으며, 대안적으로, 에피층들이 부착된 지지기판일수도 있다. 상기 단차는 상기 제1 도전형 반도체층(12)과 제2 도전형 반도체층(14)의 노출 영역이 저면에 모두 형성되도록 형성되고, 제1 도전형 반도체층(12) 측 노출 영역(1a)에 제1 도전형 전극패드(112)가 형성되고 제2 도전형 반도체층(14) 측 노출 영역(1b)에 제2 도전형 전극패드(142)가 형성된다.
상기 다수의 엘이디 칩(1)은 상기 제1 도전형 전극패드(112)와 상기 제2 도전형 전극패드(142)가 아래로 향하여 칩 유지 필름(2)의 접착면에 접착되도록 어레이된다. 상기 칩 유지 필름(2)은 UV 광 조사에 의해 접착성이 약화되도록 구성된다. 따라서, 상기 칩 유지 필름(2) 상의 특정 영역에 UV 광을 조사하면 해당 특정 영역의 접착성이 상대적으로 약화된다.
한편, 상기 칩 픽업 단계(S2), 칩 이동 단계(S3) 및 칩 플레이싱 단계(S4)는, 도 14 내지 도 18에 도시된 바와 같이, 캐리어 테이프(3), 픽업용 스테이지(210), 포토마스크(220), 필름 노광용 UV 스캔 세트(230), 픽업 롤러(240), 플레이싱 롤러(260) 및 테이프 노광용 UV 광원(250)을 포함하는 칩 어레이 장치에 의해 차례대로 수행될 수 있다.
먼저 도 14를 참조하면, 상기 칩 픽업 단계(S1)에서는 접착력을 갖는 칩 유지 필름(2) 및 그 위에 어레이된 다수의 엘이디 칩(1)을 포함하는 칩온 필름(c1)이 픽업용 스테이지(210) 상에 배치된다. 이때, 칩 유지 필름(2) 상의 엘이디 칩 어레이 피치는 최종 목표로 하는 기판(5) 상의 엘이디 칩 어레이 피치와 다르게 정해진다. 달리 말하면, 최종 목표로 하는 기판(5; 도 17 및 도 18 참조) 상의 엘이디 칩 어레이 내 엘이디 칩 개수, 즉, 전극 쌍 개수에 대한 칩 유지 필름(2) 상의 엘이디 칩 어레이 내 엘이디 칩 개수는 1: n(1 이상의 자연수)의 비율로 정해진다. 이에 따라, 칩 유지 필름(2)에는 기판(5; 도 17 및 도 18 참조) 상에 배치할 엘이디 칩(1) 개수의 n배에 해당하는 엘이디 칩(1)이 부착되어 있으며, 칩 유지 필름(2)에 부착되어 있는 엘이디 칩(1)들 중 일부 엘이디 칩(1)을 선택적으로 떼어 내어 기판(5) 상에 부착시킬 수 있다. 여기에서, 기판(5)은 전기회로가 형성된 기판, 더 구체적으로는 AM 기판(Active Matrix substrate)일 수 있다.
칩온 필름(c1)이 픽업용 스테이지(210)의 UV 투과 상판(211) 상에 배치된 후, 칩 유지 필름(2)으로부터 특정 위치의 엘이디 칩(1)(들)만을 선택하여 픽업하기 위해, 칩 유지 필름(2)의 여러 영역 중 특정 엘이디 칩(1)이 부착된 영역만 선택하여 접착력을 약화시키는 단계가 수행된다. 이를 위해, 상기 UV 투과 상판(211) 바로 아래에 위치하는 포토마스크(220)와 필름 노광용 UV 스캔 세트(230)가 이용되고, 상기 포토마스크(220)에는 복수개의 UV 투과창(222)이 형성된다.
필름 노광용 UV 스캔 세트(230)는 필름 노광용 UV 광원(234)과, 복수개의 UV 투과창(222) 중 특정 UV 투과창(222)에 대응되는 위치로 필름 노광용 UV 광원(234)이동시키기 위한 광원 이동부(232)를 포함한다. 특정 UV 투과창(222) 직하에 위치한 UV 광원(234)이 UV 투과창(222)을 통해 특정 엘이디 칩(1)이 부착된 칩 유지 필름(2)의 특정 영역에 UV를 조사하는 UV 노광이 수행되며, 이 UV 노광에 의해, 특정 엘이디 칩(1)에 대한 칩 유지 필름(2)의 접착력은 약화된다. 복수의 UV 투과창(222)은 X축 방향과 그와 직교하는 Y축 방향으로 배열되어 있을 수 있고, 상기 강원 이동부(232)는 상기 UV 광원(234)을 X축 방향과 Y축 방향으로 이동시킬 수 있다.
위와 같이 선택된 엘이디 칩(1)에 대한 칩 유지 필름(2)의 접착력을 약화시키는 동시에, 픽업 롤러(240)는 일방향으로 롤링 회전하면서 캐리어 테이프(3)를 상기 선택된 엘이디 칩(1)에 대해 가압하여 그 선택된 엘이디 칩(1)을 상기 캐리어 테이프(3)에 부착시킨다. 픽업 롤러(240)의 롤링은 회전하는 픽업 롤러(240) 자체의 병진운동으로 구현될 수도 있고, 픽업 롤러(240)가 그 자리에서 회전하는 동안 스테이지(210)가 병진 운동하여 구현될 수도 있다.
UV 광에 노출된 칩 유지 필름(2)의 일 영역, 즉, 접착력 약화 영역의 접착력은 캐리어 테이프(3)의 접착력보다 작으며, 따라서, 상기 선택된 엘이디 칩(1)은 캐리어 테이프(3)에 부착된다. 픽업 롤러(240)의 롤링 회전 가압에 의해 칩 유지 필름(2) 상의 특정 엘이디 칩 어레이 내 모든 엘이디 칩(1)들이 캐리어 테이프(3)와 접하더라도, 칩 유지 필름(2)의 영역 중 UV 노광에 의해 접착력이 약화된 영역의 엘이디 칩(1)들, 즉, 선택된 엘이디 칩(1)들만이 캐리어 테이프(3)에 부착되고, 나머지 엘이디 칩(1)들, 즉, UV 광에 노출되지 않은 접착력 비약화 영역 상의 엘이디 칩(1)들은 칩 유지 필름(2)에 그대로 남아 유지된다. 칩 유지 필름(2)에 남아 있는 엘이디 칩(1)들은 추후 반복적으로 수행되는 공정 중의 다른 칩 픽업 단계에 의해 칩 유지 필름(2)으로부터 분리될 수 있다.
한편, 픽업 롤러(240)는 축과 결합된 롤러 본체(241)의 외주 측에 유연성을 갖는 블랭킷(blanket; 242)을 구비하며, 엘이디 칩(1)이 캐리어 테이프(3)에 더 잘 부착될 수 있게 해주고, 또한, 가압에 의한 엘이디 칩(1)의 손상도 방지한다.
픽업될 엘이디 칩(1)의 선택은 광원 이동부(232)에 의한 필름 노광용 UV 광원(234)의 X축 또는 Y축 방향으로의 이동을 통해 필름 노광용 UV 광원(234)과 포토크마스크(220)의 UV 투과창(222)과 픽업될 엘이디 칩(1)의 부착 영역이 가상의 동일 수직선 상에 존재하게 하는 방식으로 이루어진다. 위와 같이 함으로써, 칩 유지 필름(1) 상의 특정 엘이디 칩 어레이 내 엘이디 칩(1) 피치와 엘이디 칩이 실장되는 기판 상의 전극 쌍들 피치가 다르게 되고, 이에 의해, 칩 유지 필름(2) 상의 특정 엘이디 칩 어레이 내 엘이디 칩의 배열비: 기판 전극 쌍의 배열비(즉, 목표로 하는 기판 상의 엘이디 칩 어레이 엘이디 칩 배열비)가 n:1이 된다. 이 경우, n의 수만큼 픽업 및 플레이싱 다운(placing down)을 반복할 수 있다.
다음 도 16를 참조하면, 엘이디 칩(1)이 픽업된 캐리어 테이프(3)의 일방향 흐름 이동을 통한 칩 이동 단계(S3)가 수행된다. 캐리어 테이프(3)는 엘이디 칩(1)에 대한 소정의 접착력을 갖는다. 그리고, 상기 캐리어 케이프(3)는 예컨대 피딩 롤러와 가이딩 롤러와 같은 이동수단에 의해 엘이디 칩(1)을 부착, 보유한 상태로 이동된다. 캐리어 테이프(3)의 흐름 이동 경로 중간 또는 플레이싱 롤러(260) 부근에 테이프 노광용 UV 광원(250)이 배치될 수 있으며, 이 UV 광원(250)은 캐리어 테이프(3)에 UV 광을 조사하여 캐리어 테이프(3)의 접착력을 전체적으로 약화시킬 수 있다.
도 17 및 도 18을 참조하면, 엘이디 칩(1)들이 부착된 캐리어 테이프(1)의 일 영역은 플레이싱 롤러(260)와 범프 쌍(5a, 5b)들이 미리 형성된 기판(5) 사이로 이동된다. 이때, UV 광에 노출된 캐리어 테이프(3)의 접착력은 기판(5) 상에, 더 구체적으로는, 범프 쌍(5a, 5b)에 미리 올린 접착제에 의한 접착력보다 작다. 플레이싱 롤러(260)는 캐리어 테이프(3)에 부착된 엘이디 칩(1)들을 기판(5) 상에, 더 구체적으로, 기판(5) 상의 범프 쌍(5a, 5b)들에 가압하도록 롤링 회전하여, 해당 엘이디 칩(1)들을 기판(5) 상에 부착시킨다. 플레이싱 롤러(260)는 축과 결합된 롤러 본체(261)의 외주 측에 유연성을 갖는 블랭킷(blanket; 262)이 설치되어, 롤링 회전을 통해 엘이디 칩(1)을 더 잘 플레이싱 다운할 수 있게 해주고, 또한, 롤링 회전 가압에 의한 엘이디 칩(1)의 손상도 방지한다. 기판(5) 상에 플레이싱 다운된 엘이디 칩(1)들은 리플로우 솔더링 공정에 의해 기판(1) 상에 본딩 될 수 있다.
도 19와 도 20a 및 도 20Bb는, 전면 전사에 의한 엘이디 칩 픽업과 선택적 전사에 의한 엘이디 칩 픽업을 비교하기 위한 도면이다.
도 19을 참조하면, 전면 전사에 의한 엘이디 칩 픽업 방식을 이용할 경우, 칩 유지 필름(2) 상의 해당 어레이(a1) 내 모든 엘이디 칩(1)들은 픽업 롤러(240)에 의해 순차적으로 가압되면서 빠짐없이 캐리어 테이프(3)에 옮겨져 부착됨을 알 수 있다. 이 경우, 칩 유지 필름(2) 상의 해당 어레이(a1) 내 엘이디 칩(1)의 피치와 그 엘이디 칩(1)이 전사될 기판 상의 어레이 내 피치가 동일하며, 칩 유지 필름(2)과 기판의 엘이디 칩 어레이 배열 개수 비는 1 : 1이 된다.
반면, 도 20a 및 도 20b를 참조하면, 선택적 전산에 의한 엘이디 칩 픽업 방식을 이용할 경우, 해당 어레이(a1) 내 모든 엘이디 칩(1)들이 픽업 롤러(260)의 롤링 회전에 의해 가압되더라도, UV 스캔 세트(230)와 포트마스크(220)을 이용하여 선택되어 칩 유지 필름(2)의 접착력이 약화된 영역의 엘이디 칩(1)들만이 캐리어 테이프(3)으로 픽업됨을 알 수 있다.
도 20a와 같이, 1회의 픽업 작업이 한 어레이(a1) 내 엘이디 칩(1)들을 픽업하는데 이용될 수도 있고, 도 도 20b와 같이, 1회 픽업 작업이 두 개 이상의 어레이(a1, a2) 내 엘이디 칩(1)들 동시에 함께 픽업하는데 이용될 수도 있다. 또한, 도시하지 않았지만, 본 발명은 행렬 배열이 아닌 복잡한 패턴으로 칩 유지 필름(2)에 부착되어 있는 엘이디 칩(1)들의 선택적 픽업 유리하게 이용될 수 있다.

Claims (20)

  1. 수평의 접착면을 갖는 칩 유지부 및 상기 칩 유지부의 접착면에 전극패드들이 접착된 다수의 엘이디 칩들을 포함하는 칩온 캐리어를 제작하는 칩온 캐리어 제작 공정과,
    상기 칩 유지부로부터 다른 위치에 있는 기판으로 상기 다수의 엘이디 칩들을 일정 배열로 옮기는 전사 프린팅 공정을 포함하며,
    상기 전사 프린팅 공정은,
    트랜스퍼 테이프의 접착력을 약화시키는 광에 상기 트랜스퍼 테이프를 영역적으로 노출시켜, 상기 트랜스퍼 테이프에 정해진 간격으로 접착 영역들을 형성하는 1차 노광 단계; 및
    상기 트랜스퍼 테이프를 상기 칩 유지부 상의 상기 엘이디 칩들에 가압하여, 상기 트랜스퍼 테이프의 상기 접착 영역들 각각에 상기 엘이디 칩들 각각을 부착시키는 한편, 상기 엘이디 칩의 전극패드들을 상기 칩 유지부로부터 분리시키는, 칩 픽업 단계를 포함하는 것을 특징으로 하는 엘이디 모듈 제조방법.
  2. 청구항 1에 있어서,
    상기 1차 노광 단계는 복수의 광 투과창이 형성된 포토마스크를 이용하여, 광을 상기 광 투과창을 통해 상기 트랜스퍼 테이프에 노출시키는 것을 특징으로 하는 엘이디 모듈 제조방법.
  3. 청구항 1에 있어서,
    상기 칩 픽업 단계 후, 상기 엘이디 칩들이 부착된 상기 트랜스퍼 테이프의 접착력을 전체적으로 약화시키는 2차 노광 단계와, 접착력이 전체적으로 약화된 상기 트랜스퍼 테이프로부터 상기 기판으로 상기 다수의 엘이디 칩을 옮기는 플레이싱 단계를 더 포함하는 것을 특징으로 하는 엘이디 모듈 제조방법.
  4. 청구항 1에 있어서,
    상기 칩 픽업 단계는 일방향으로 롤링 회전하는 픽업 롤러로 상기 트랜스퍼 테이프를 상기 칩 유지부 상에 접착되어 있는 상기 엘이디 칩에 가압하는 것을 특징으로 하는 엘이디 모듈 제조방법.
  5. 청구항 3에 있어서,
    상기 플레이싱 단계는 플레이싱 롤러로 상기 트랜스퍼 테이프에 부착된 상기 엘이디 칩을 상기 기판 상에 가압하여, 상기 엘이디 칩들의 전극패드들이 상기 기판 상에 미리 형성된 범프 쌍에 부착되게 하는 것을 특징으로 하는 엘이디 모듈 제조방법.
  6. 청구항 5에 있어서,
    상기 플레이싱 단계에서 상기 트랜스퍼 테이프의 접착력은 상기 범프 쌍에 미리 올린 접착제에 의한 접착력보다 작은 것을 특징으로 하는 엘이디 모듈 제조방법.
  7. 청구항 1에 있어서,
    상기 칩온 캐리어 제작 공정은, 수평의 접착면을 갖는 칩 유지부를 준비하는 단계; 다수의 엘이디 칩을 준비하는 단계; 및 하나 이상의 엘이디 칩 어레이를 이루도록, 상기 접착면 상에 상기 다수의 엘이디 칩을 접착하는 칩 부착 단계를 포함하며,
    상기 다수의 엘이디 칩을 준비하는 단계는 n형 전극패드와 p형 전극패드가 아래로 연장된 다수의 엘이디 칩을 준비하고, 상기 칩 부착 단계는 상기 n형 전극패드 및 상기 p형 전극패드를 상기 접착면에 직접 접착시키는 것을 특징으로 하는 엘이디 모듈 제조방법.
  8. 청구항 7에 있어서,
    상기 칩 부착 단계는 상기 칩 유지부 상에서 상기 엘이디 칩 어레이 내 피치가 상기 전사 프린팅 공정에 의해 상기 기판에 옮겨지는 엘이디 칩 어레이 내 피치의 1/n배가 되도록, 상기 다수의 엘이디 칩을 상기 접착면에 부착하되, 여기에서, n은 1이상의 자연수이고, 상기 피치는 이웃하는 두 엘이디 칩에서 하나의 엘이디 칩 중심과 다른 엘이디 칩 중심 간의 수평 거리인 것을 특징으로 하는 엘이디 모듈 제조 제조방법.
  9. 일측에 전극패드를 구비하고, 타측에 트랜스퍼 테이프와 접착되는 면을 가지며, 외부의 칩 유지부로부터 옮겨져 어레이되는 다수의 엘이디 칩; 및
    상기 전극패드와 플립본딩되는 다수의 범프를 갖는 기판을 포함하며,
    상기 트랜스퍼 테이프는, 외부에서 상기 엘이디 칩의 타측으로 조사되는 1차 광에 의해 노출 영역과 비 노출 영역으로 나뉘며, 상기 비 노출 영역은 접착영역으로 상기 엘이디 칩을 접착하여 픽업하는 것을 특징으로 하는 엘이디 모듈.
  10. 청구항 9에 있어서
    상기 트랜스퍼 테이프의 상기 접착 영역은, 상기 외부에서 상기 엘이디 칩의 타측으로 조사되는 2차 광에 의해, 접착력이 저하되어, 상기 엘이디 칩과 분리되는 것을 특징으로 하는 엘이디 모듈
  11. 청구항 9에 있어서
    상기 트랜스퍼 테이프의 상기 접착 영역은, 포토마스크를 이용하여 상기 외부에서 상기 엘이디 칩 타측으로 조사되는 1차 광에 노출되지 않는 영역들인 것을 특징으로 하는 엘이디 모듈.
  12. 청구항 9에 있어서
    상기 픽업은 롤러를 이용하여 상기 트랜스퍼 테이프를 상기 엘이디 칩에 가압하면서 회전하여 상기 엘이디 칩을 픽업하는 것을 특징으로 하는 엘이디 모듈
  13. 청구항 10에 있어서
    상기 엘이디 칩은 상기 기판 상의 안착 위치에 정렬된 후 롤러의 가압 회전을 통하여 상기 트랜스퍼 테이프로부터 분리되는 것을 특징으로 하는 엘이디 모듈.
  14. 청구항 9에 있어서
    상기 칩 유지부는 수평의 접착면을 포함하며, 상기 다수의 엘이디 칩의 일측에 있는 전극패드 각각이 아래로 연장된 채 상기 칩 유지부에 직접 접착되는 것을 특징으로 하는 엘이디 모듈
  15. 청구항 14에 있어서
    상기 칩 유지부의 접착면을 기준으로 상기 다수의 엘이디 칩은 모두 동일한 높이를 갖는 것을 특징으로 하는 엘이디 모듈.
  16. 청구항 9에 있어서
    상기 칩 유지부상에서 상기 엘이디 칩 어레이 내 피치는 상기 기판에 옮겨지는 엘이디 칩 어레이 내 피치의 1/n배이며, 여기에서, n은 1이상의 자연수이고, 상기 피치는 이웃하는 두 엘이디 칩에서 하나의 엘이디 칩 중심과 다른 엘이디 칩 중심 간의 수평 거리인 것을 특징으로 하는 엘이디 모듈.
  17. 청구항 9에 있어서
    상기 칩 유지부의 접착력은 상기 트랜스퍼 테이프의 상기 비 노출 영역의 접착력보다 작고 상기 트랜스퍼 테이프의 상기 노출 영역의 접착력보다 큰 것을 특징으로 하는 엘이디 모듈.
  18. 청구항 9에 있어서
    칩 유지부에 어레이 되어 있는 상기 다수의 엘이디 칩은 모두 동일한 하나의 엘이디 칩 제조 공정을 통해 제조된, 적색, 녹색 또는 청색 중 어느 한 종류의 엘이디 칩들만으로 이루어진 것을 특징으로 하는 엘이디 모듈.
  19. 청구항 9에 있어서
    칩 유지부에 어레이 되어 있는 상기 다수의 엘이디 칩은 적색 엘이디 칩과, 녹색 엘이디 칩과, 청색 엘이디 칩을 포함하는 것을 특징으로 하는 엘이디 모듈.
  20. 청구항 9에 있어서
    상기 칩 유지부는 유연성을 갖는 필름인 것을 특징으로 하는 엘이디 모듈.
PCT/KR2017/008269 2016-08-11 2017-08-01 엘이디 모듈 및 그 제조방법 WO2018030695A1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
GB1900925.7A GB2570221B (en) 2016-08-11 2017-08-01 LED module and method for fabricating the same
CN201780035169.2A CN109314126A (zh) 2016-08-11 2017-08-01 Led模块及其制造方法
US15/558,192 US10559554B2 (en) 2016-08-11 2017-08-01 Method for fabricating LED module using transfer tape
DE112017004029.9T DE112017004029T5 (de) 2016-08-11 2017-08-01 Led-modul und verfahren zur seiner herstellung
US15/793,030 US9941259B2 (en) 2016-08-11 2017-10-25 LED module and method for fabricating the same
US15/883,413 US10074636B2 (en) 2016-08-11 2018-01-30 LED module and method for fabricating the same
US15/905,556 US10103131B2 (en) 2016-08-11 2018-02-26 LED Module and method for fabricating the same
US16/059,019 US10468393B2 (en) 2016-08-11 2018-08-08 LED module and method for fabricating the same
US16/059,017 US10468392B2 (en) 2016-08-11 2018-08-08 LED module and method for fabricating the same
US16/576,263 US10756070B2 (en) 2016-08-11 2019-09-19 LED module and method for fabricating the same
US16/717,696 US10756071B2 (en) 2016-08-11 2019-12-17 LED module and method for fabricating the same

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR10-2016-0102239 2016-08-11
KR20160102239 2016-08-11
KR10-2016-0157045 2016-11-24
KR1020160157045A KR20180018246A (ko) 2016-08-11 2016-11-24 Led칩 그룹들의 어레이를 포함하는 디스플레이 모듈 및 그 제조방법
KR1020170030395A KR20180103441A (ko) 2017-03-10 2017-03-10 선택적 전사 프린팅을 이용하는 엘이디 모듈 제조방법
KR10-2017-0030395 2017-03-10
KR1020170032955A KR20180105803A (ko) 2017-03-16 2017-03-16 엘이디 모듈 제조방법
KR10-2017-0032955 2017-03-16
KR1020170032900A KR20180105782A (ko) 2017-03-16 2017-03-16 엘이디 모듈 제조용 칩 온 캐리어 및 그 제작방법
KR10-2017-0032900 2017-03-16

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/558,192 A-371-Of-International US10559554B2 (en) 2016-08-11 2017-08-01 Method for fabricating LED module using transfer tape
US15/793,030 Division US9941259B2 (en) 2016-08-11 2017-10-25 LED module and method for fabricating the same

Publications (1)

Publication Number Publication Date
WO2018030695A1 true WO2018030695A1 (ko) 2018-02-15

Family

ID=61163020

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/008269 WO2018030695A1 (ko) 2016-08-11 2017-08-01 엘이디 모듈 및 그 제조방법

Country Status (3)

Country Link
US (8) US10559554B2 (ko)
GB (1) GB2570221B (ko)
WO (1) WO2018030695A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6312270B2 (ja) * 2016-03-25 2018-04-18 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
US10596388B2 (en) * 2016-09-21 2020-03-24 Epistar Corporation Therapeutic light-emitting module
US10529701B2 (en) * 2016-09-26 2020-01-07 Prilit Optronics, Inc. MicroLED display panel
WO2018070666A1 (ko) * 2016-10-11 2018-04-19 주식회사 루멘스 Led 디스플레이 모듈 및 그 제조방법
TWI624929B (zh) * 2016-12-02 2018-05-21 英屬開曼群島商錼創科技股份有限公司 顯示器的製作方法
TWI661533B (zh) * 2017-06-07 2019-06-01 台灣愛司帝科技股份有限公司 晶片安裝系統以及晶片安裝方法
TW201911457A (zh) * 2017-07-26 2019-03-16 優顯科技股份有限公司 用於批量移轉微半導體結構之方法
CN108231651B (zh) * 2017-12-26 2020-02-21 厦门市三安光电科技有限公司 微元件转移装置和转移方法
WO2019160199A1 (ko) * 2018-02-13 2019-08-22 주식회사 루멘스 다층 연성 회로 기판을 갖는 마이크로 엘이디 모듈
US10326040B1 (en) * 2018-02-22 2019-06-18 Facebook Technologies, Llc Washable mold for conformable layer formation on semiconductor devices
WO2019173986A1 (en) * 2018-03-14 2019-09-19 Boe Technology Group Co., Ltd. Method of transferring a plurality of micro light emitting diodes to a target substrate, array substrate and display apparatus thereof
WO2020045379A1 (ja) 2018-08-28 2020-03-05 リンテック株式会社 熱電変換材料のチップの製造方法及びその製造方法により得られたチップを用いた熱電変換モジュールの製造方法
CN112602202A (zh) * 2018-08-28 2021-04-02 琳得科株式会社 热电转换材料的芯片的制造方法、以及使用了通过该制造方法得到的芯片的热电转换组件的制造方法
KR102590229B1 (ko) * 2018-10-15 2023-10-17 삼성전자주식회사 Led 소자 및 led 소자의 제조 방법
KR102115189B1 (ko) * 2018-11-09 2020-05-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20210080873A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 표시 장치의 제조 방법
AR118939A1 (es) * 2020-05-15 2021-11-10 Marisa Rosana Lattanzi Máquina combinada para elaborar separadores laminares de productos que se contienen en cajas y cajones
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core
CN113437195B (zh) * 2021-06-04 2022-07-05 季华实验室 一种微型器件转移装置及转移方法
US20230048631A1 (en) * 2021-08-12 2023-02-16 Epistar Corporation Display device using light-emitting diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005674A (ja) * 2001-06-18 2003-01-08 Sony Corp 表示素子及び画像表示装置
JP2003007986A (ja) * 2001-06-27 2003-01-10 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003332184A (ja) * 2002-05-13 2003-11-21 Sony Corp 素子の転写方法
JP2003332523A (ja) * 2002-05-17 2003-11-21 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
CN104776395A (zh) * 2015-04-30 2015-07-15 京东方光科技有限公司 一种led灯条安装设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3342322B2 (ja) 1996-11-27 2002-11-05 シャープ株式会社 Ｌｅｄ素子表示装置の製造方法
JPH11161197A (ja) 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd 画像表示装置
DE10038163A1 (de) * 2000-08-04 2002-02-14 Infineon Technologies Ag Vorrichtung und Verfahren zur Bestückung von Transportgurten
JP3924756B2 (ja) 2002-01-21 2007-06-06 松下電器産業株式会社 窒化物半導体レーザ素子の製造方法
EP1891689A2 (en) * 2005-05-31 2008-02-27 Koninklijke Philips Electronics N.V. Flexible display device
JP4385061B2 (ja) 2006-08-28 2009-12-16 ハリマ化成株式会社 はんだペースト組成物およびその用途
US9013367B2 (en) * 2008-01-04 2015-04-21 Nanolumens Acquisition Inc. Flexible display
KR102103499B1 (ko) * 2013-10-16 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
US9535279B2 (en) * 2013-10-23 2017-01-03 Lg Display Co., Ltd. Liquid crystal display including nanocapsule layer
KR102354883B1 (ko) * 2013-11-18 2022-01-25 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
JP2016062986A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置と半導体装置の製造方法
TWI557831B (zh) * 2015-05-15 2016-11-11 友達光電股份有限公司 微組件的傳送方法
CN106469780B (zh) * 2015-08-18 2018-02-13 江苏诚睿达光电有限公司 一种基于串联滚压的有机硅树脂光转换体贴合封装led的工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005674A (ja) * 2001-06-18 2003-01-08 Sony Corp 表示素子及び画像表示装置
JP2003007986A (ja) * 2001-06-27 2003-01-10 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003332184A (ja) * 2002-05-13 2003-11-21 Sony Corp 素子の転写方法
JP2003332523A (ja) * 2002-05-17 2003-11-21 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
CN104776395A (zh) * 2015-04-30 2015-07-15 京东方光科技有限公司 一种led灯条安装设备

Also Published As

Publication number Publication date
US20180182743A1 (en) 2018-06-28
US10103131B2 (en) 2018-10-16
GB201900925D0 (en) 2019-03-13
US20180158807A1 (en) 2018-06-07
GB2570221B (en) 2022-05-04
GB2570221A (en) 2019-07-17
US10756070B2 (en) 2020-08-25
US10468393B2 (en) 2019-11-05
US9941259B2 (en) 2018-04-10
US20200013762A1 (en) 2020-01-09
US20180068986A1 (en) 2018-03-08
US20180358335A1 (en) 2018-12-13
US10756071B2 (en) 2020-08-25
US10074636B2 (en) 2018-09-11
US10468392B2 (en) 2019-11-05
US10559554B2 (en) 2020-02-11
US20200126957A1 (en) 2020-04-23
US20180350783A1 (en) 2018-12-06
US20180145056A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
WO2018030695A1 (ko) 엘이디 모듈 및 그 제조방법
WO2018070666A1 (ko) Led 디스플레이 모듈 및 그 제조방법
WO2018169243A1 (ko) 디스플레이 장치 제조 방법
WO2021125775A1 (ko) 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치
JP6170232B1 (ja) Ｌｅｄチップグループのアレイを含むディスプレイモジュール及びその製造方法
KR20180105803A (ko) 엘이디 모듈 제조방법
WO2020162687A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020166985A1 (ko) 디스플레이용 발광 소자 전사 방법 및 디스플레이 장치
KR20180018246A (ko) Led칩 그룹들의 어레이를 포함하는 디스플레이 모듈 및 그 제조방법
WO2021125780A1 (ko) 발광 소자 복구 방법 및 복구된 발광 소자를 포함하는 디스플레이 패널
CN109314126A (zh) Led模块及其制造方法
WO2021112555A1 (ko) 표시 장치
WO2020235857A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2020032394A1 (ko) 디스플레이 장치의 제조 방법
WO2021096099A1 (ko) 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
WO2021172909A1 (ko) 다중 파장 발광 소자 및 그것을 제조하는 방법
KR20180103441A (ko) 선택적 전사 프린팅을 이용하는 엘이디 모듈 제조방법
JP4182661B2 (ja) 画像表示装置及びその製造方法
KR20180105782A (ko) 엘이디 모듈 제조용 칩 온 캐리어 및 그 제작방법
KR20220116182A (ko) 마이크로 엘이디 전사 방법 및 마이크로 엘이디 전사 장치
WO2021137549A1 (ko) 발광 소자 플랫 본딩 방법 및 플랫 본딩 장치
WO2021246776A1 (ko) 발광 소자 모듈 및 이를 포함하는 디스플레이 장치
WO2020054888A1 (ko) 멀티 픽셀 엘이디 패키지
TWI776687B (zh) 發光器件晶圓結構以及組裝發光器件晶圓結構的方法
WO2019088323A1 (ko) 전사 부재를 이용한 전자 소자의 적층 구조, 상기 전자 소자의 제작을 위한 전사 장비 및 상기 전자 소자의 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15558192

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17839713

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 201900925

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20170801

122 Ep: pct application non-entry in european phase

Ref document number: 17839713

Country of ref document: EP

Kind code of ref document: A1