TW201742231A - 半導體元件載體及包括該半導體元件載體的元件處理器 - Google Patents

半導體元件載體及包括該半導體元件載體的元件處理器 Download PDF

Info

Publication number
TW201742231A
TW201742231A TW106115910A TW106115910A TW201742231A TW 201742231 A TW201742231 A TW 201742231A TW 106115910 A TW106115910 A TW 106115910A TW 106115910 A TW106115910 A TW 106115910A TW 201742231 A TW201742231 A TW 201742231A
Authority
TW
Taiwan
Prior art keywords
carrier
semiconductor element
semiconductor
semiconductor elements
tray
Prior art date
Application number
TW106115910A
Other languages
English (en)
Inventor
柳弘俊
Original Assignee
宰體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宰體有限公司 filed Critical 宰體有限公司
Publication of TW201742231A publication Critical patent/TW201742231A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67379—Closed carriers characterised by coupling elements, kinematic members, handles or elements to be externally gripped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Abstract

本發明涉及EMI密封製程，詳言之，涉及在底面形成有多個凸出端子的半導體元件上面以及側面形成EMI密封層的EMI密封製程。揭露一種半導體元件載體，為了執行EMI密封層形成製程而附著多個半導體元件，其中EMI密封層形成製程是在底面形成有多個凸出端子(12)的半導體元件的上面以及側面形成EMI密封層，包括：基座部(100)，形成板形狀且具有提前設定的剛性，且形成有多個凹槽部(103)，多個凹槽部(103)的大小對應於多個半導體元件之形成有多個凸出端子(12)的區域；其中，基座部(100)形成吸入通道(102)，吸入通道(102)與多個凹槽部(103)連通並與真空壓供應裝置連接來保持多個半導體元件吸附於基座部(100)的狀態，以保持多個凸出端子區域位於多個凹槽部(103)且多個凸出端子區域的邊緣附著於基座部(100)的狀態。

Description

半導體元件載體及包括該半導體元件載體的元件處理器
本發明涉及EMI密封製程，詳言之，涉及在底面形成有多個凸出端子的半導體元件上面以及側面形成EMI密封層的EMI密封製程。
最近的手機與智慧手機正在增加搭載於機器的無線系統的數量，以提高功能以及應對國際化時代。
另一方面，內部電路時鐘(clock)頻率與資料傳送變快，因此容易在無線系統發生電磁噪音(以下，簡稱為噪音)。該噪音干涉無線系統降低接收靈敏度，該現象稱為“自體中毒”。
因為用於防止噪音的電路，機器變厚，成為了小型化、超薄化(thin film)的障礙，為了解決這一問題，需要開發EMI遮罩技術。
一般地說，對半導體晶片EMI遮罩是增加在封裝表面覆蓋超薄金屬的製程來實現的。
另一方面，半導體晶片根據SMT(Surface mounter technology)方式(即，安裝在PCB(Printed circuit board，印刷電路板)的方式)可分為QFP(Quard flat package，方型扁平封裝)、LGA(Land grid array，平面網格陣列封裝)、BGA(Ball grid array，球柵陣列封裝)、以及SOP(Small out-line package，小外型封裝)。
其中，對於在下部形成球狀電極的BGA晶片，由於在下側存在很多縫隙且在下部空白空間形成縫隙，因此存在很難完全遮罩EMI的問題。
本發明的目的在於提供如下的半導體元件載體：為了解決如上所述的問題，在形成EMI密封層時，形成凹槽部，並且該凹槽部大小對應於形成在半導體元件底面的端子區域，進而在執行EMI密封製程時，可防止在端子等形成密封層。
本發明的另一目的在於提供如下的半導體元件載體：為了形成EMI密封層，在裝載多個半導體元件時，在凹槽部連通與真空壓生成部連接的吸入通道，進而能夠使半導體元件底面緊貼於載體，其中凹槽部大小對應於形成在半導體元件底面的端子區域。
本發明的其他目的在於提供如下的元件處理器：為了形成EMI密封層，從裝載有多個元件的托盤將元件裝載到EMI密封用托盤。
本發明是為了達成上述本發明的目的而提出的，本發明揭露一種半導體元件載體，為了執行EMI密封層形成製程而附著多個半導體元件，其中所述EMI密封層形成製程是在底面形成有多個凸出端子12的半導體元件的上面以及側面形成EMI密封層，其中，包括：一基座部100，具有提前設定的剛性，並且形成有多個凹槽部103，所述多個凹槽部103的大小對應於所述多個半導體元件的形成所述多個凸出端子12的區域；其中，所述基座部100形成一吸入通道102，所述吸入通道102與所述多個凹槽部103連通並與真空壓供應裝置連接來保持所述多個半導體元件吸附於所述基座部100的狀態，以保持所述多個凸出端子的區域位於所述多個凹槽部103並且所述多個凸出端子的區域的邊緣附著於所述基座部100的狀態。
所述基座部100還可形成一彈性層111，所述彈性層111在通過所述吸入通道102保持真空壓時能夠彈性變形，以提高所述多個半導體元件底面對所述基座部100的緊貼狀態。
所述基座部100具有圓盤形狀的晶片形狀或者八角形、直交四邊形等多角形形狀等，可具有各種形狀。
另外，本發明揭露一種元件處理器，為了執行EMI密封層形成製程而從裝載有多個半導體元件的托盤20裝載於申請專利範圍第1項的半導體元件載體，其中，所述EMI密封層13形成製程是在底面形成有多個凸出端子12的半導體元件的上面以及側面形成EMI密封層，包括：一安裝部100，安裝所述托盤20，而所述托盤20裝載有所述多個半導體元件；一個以上的載體台700，以所述托盤20的搬送方向為基準至少位於所述安裝部100中的一側，並且為了裝載所述多個半導體元件而使所述半導體元件載體水平移動；一個以上的搬送工具，從所述安裝部100中的所述托盤20拾取所述多個半導體元件，在裝載於各個所述載體台700的所述半導體元件載體上使所述端子區域位於所述多個凹槽部103，並且使所述多個凸出端子的區域的邊緣附著於所述半導體元件載體。
所述載體台700可設置成一對，在所述安裝部100中配置在以所述托盤20的搬送方向為基準的兩側。
所述搬送工具400可設置成一對，分別對應於一對所述載體台700。
所述元件處理器還可包括一圖像獲取部30，所述圖像獲取部30設置在通過所述搬送工具400搬送所述多個半導體元件的搬送路徑，並且拍攝由所述搬送工具400拾取的所述多個半導體元件的底面。
所述元件處理器分析由所述圖像獲取部30獲取的底面圖像，可通過X-Y移動以及水平旋轉移動中的至少一種移動使所述載體台700移動，以使所述多個半導體元件位於在所述半導體元件載體上提前設定的裝載位置。
根據本發明的半導體元件載體存在如下的優點：在形成EMI密封體時，形成所述多個凹槽部，並且該貫通孔大小對應於形成在所述多個半導體元件底面的所述多個凸出端子的區域，進而在執行EMI密封製程時，可防止在所述多個凸出端子等形成所述EMI密封層。
另外，根據本發明的半導體元件載體具有如下的優點：為了形成所述EMI密封層，在裝載所述多個半導體元件時，在所述多個凹槽部連通 與真空壓生成部連接的所述吸入通道，進而能夠使所述多個半導體元件底面緊貼於所述半導體元件載體，進而能夠穩定地裝載以及搬送所述多個半導體元件，其中所述多個凹槽部大小對應於形成在所述多個半導體元件底面的所述多個凸出端子的區域。
具體地說，根據本發明的元件載體具有如下的優點：由基座部構成，該基座部由剛性大的材質(例如，金屬材質、合成樹脂材質等)構成，進而容易處理(裝載以及搬送)半導體元件。
另外，根據本發明的元件處理器具有如下的優點：將所述多個半導體元件從裝載有所述多個半導體元件的所述托盤裝載於具有上述結構的EMI密封用所述半導體元件載體時，以所述托盤的搬送方向為基準在兩側設置一對載體台，並設置分別對應於所述一對載體台的一對搬送工具，進而能夠大幅度提高所述多個半導體元件的搬送效率，從所述托盤拾取所述多個半導體元件來附著於裝載於所述載體台的所述半導體元件載體。
10‧‧‧半導體元件
12‧‧‧凸出端子
13‧‧‧EMI密封層
20‧‧‧托盤
30‧‧‧圖像獲取部
100‧‧‧基座部
101‧‧‧第一貫通口
102‧‧‧吸入通道
103‧‧‧凹槽部
104‧‧‧連接通道
106‧‧‧連接通道
111‧‧‧彈性層
112‧‧‧第二基座部件
114‧‧‧第一基座部件
200‧‧‧真空壓供應裝置
201‧‧‧第二貫通口
400‧‧‧搬送工具
410‧‧‧第一搬送工具
420‧‧‧第二搬送工具
500‧‧‧導件
600‧‧‧托盤搬送部
700‧‧‧載體台
900‧‧‧載體卸載部
w‧‧‧端子區域
d1‧‧‧周圍區域
d2‧‧‧周圍區域
圖1是顯示根據本發明一實施例之半導體元件載體的平面圖；圖2是圖1的半導體元件載體的I-I’方向的剖面圖；圖3a是放大顯示圖2之A部分的放大圖；圖3b是根據本發明另一實施例之半導體元件載體的擴大圖；圖4是顯示根據本發明之元件處理器的平面圖；圖5是圖4的元件處理器的II-II’方向的剖面圖；圖6是顯示圖4的元件處理器的垂直剖面的剖面圖；以及圖7是顯示根據本發明之半導體元件載體安裝元件的一示例的仰視圖。
以下，參照附圖如下說明根據本發明的半導體元件載體以及元件處理器。
首先，根據本發明的半導體元件載體是為了執行EMI密封製程而裝載半導體元件的結構，EMI密封製程是在系統半導體等半導體元件的表面形成用於遮罩電磁波的EMI密封層。
在此，EMI密封製程包括：將半導體元件裝載於EMI密封用半導體元件載體的裝載步驟；在裝載於半導體元件載體的半導體元件的上面以及側面形成EMI密封層的EMI密封層形成步驟。
所述裝載步驟作為將半導體元件裝載於EMI密封用半導體元件載體的裝載步驟，可通過各種方法執行。
在此，用於在所述裝載步驟之前裝載元件的半導體元件載體經過後述的半導體元件載體製造方法供應到用於裝載元件的元件處理器。
所述EMI密封層形成步驟作為通過濺射、噴霧等的沉積製程在裝載於半導體元件載體的半導體元件的上面以及側面形成EMI密封層的步驟，可通過各種方法執行。
然後，在所述EMI密封層形成步驟之後，通過乾式製程等之後完成EMI密封製程，為了執行後續製程或者裝運等，可執行從半導體元件載體卸載的製程。
另一方面，所述EMI密封用半導體元件載體，為了在除了形成端子的底面以外，即在半導體元件的上面以及側面形成EMI密封層，需要裝載半導體元件。
首先，說明執行裝載步驟的元件處理器，裝載步驟是將半導體元件裝載於EMI密封用半導體元件載體。
半導體元件10作為構成IC晶片、LED元件等的元件，諸如COG(Chip On Glass，玻璃覆晶)、COF(Chip On Film，薄膜覆晶)等的顯示器驅動晶片DDI(Display Drive IC)等，晶片相當於完成所謂半導體製程以切割製程(或者測試製程以及分類製程)的元件。
例如，半導體元件10為球柵陣列封裝元件，可相當於在印刷電路板(PCB)背面連續排列成二維陣列之代替引線的半導體封裝。
此時，半導體元件10底面可形成半球形的多個凸出端子12。
然後，如圖4至圖5所示，半導體元件10可裝載於托盤20來進行搬送。
在本發明中，EMI密封層13形成製程是在底面形成有多個凸出端子12的半導體元件10的上面以及側面形成EMI密封層13的製程。
EMI密封層13可在半導體元件10的上面以及側面噴射或者沉積金屬物質。
所述元件處理器為，從裝載多個半導體元件10的托盤20將半導體元件10裝載於半導體元件載體，進而在半導體元件10形成EMI密封層13，可具有多種結構。
例如，如圖4至圖5所示，所述元件處理器可包括：安裝部，安裝托盤20，而托盤20裝載有多個半導體元件；一個以上的載體台700，以托盤20的搬送方向為基準至少位於安裝部中的一側，並且為了裝載半導體元件而使載體水平移動；一個以上的搬送工具，從安裝部中的托盤20拾取半導體元件，在裝載於各個載體台700的載體上使端子區域位於凹槽部103，並使端子區域的邊緣附著於半導體元件載體。
所述安裝部作為裝載有多個半導體元件的托盤20安裝到元件匯出位置的結構，可具有各種結構。
例如，所述安裝部可包括托盤搬送部600，該托盤搬送部600將在安裝位置安裝之裝載有待匯出半導體元件10的托盤20搬送到匯出位置，並將完成元件匯出的托盤20從匯出位置搬送到卸載位置。
此時，如圖6所示，所述安裝部可包括托盤裝載部630，在卸載位置裝載安裝有元件10的托盤。
另外，托盤搬送部600可包括導軌610，為使從托盤裝載部630匯出的托盤20水平移動，以元件匯出位置為中心相互面對設置導軌610。
此時，如圖7所示，能夠以上下方向驅動所述安裝部，進而回收完成元件匯出的托盤20。
載體台700以托盤20的搬送方向為基準在安裝部中至少設置在一側，並且為了在半導體元件載體裝載半導體元件10而水平移動半導體元件載體，並且可具有各種結構。
例如，載體台700從半導體元件載體安裝部900接收半導體元件載體，並且使半導體元件載體以水平方向移動，進而使搬送工具400能夠從托盤20裝載元件10，並且載體台700可具有各種結構，具體有X-Y工作臺、X-Y-Θ工作臺等。
在此，載體安裝部900作為將半導體元件載體按順序移動到載體台700的結構，可具有各種結構。例如，所述載體安裝部900可包括裝載多個載體的載體裝載部。
另外，載體台700也能夠以上下方向(即，Z軸方向)移動。
對於載體台700可設置成一對，在安裝部中以托盤20的搬送方向基準配置在兩側。
載體台700可包括載體搬送部(圖中未示)，該載體搬送部將通過搬送工具400從托盤20將完成元件10裝載的半導體元件載體傳送至載體卸載部800。
此時，如圖7所示，所述半導體元件載體在完成裝載半導體元件10之後可被搬送到用於執行EMI密封層13形成製程的EMI密封層形成裝置(圖中未示)。
可設置一對搬送工具400，並分別對應於一對載體台700。
如圖6所示，搬送工具400可與使搬送工具400直線移動的導件500結合。
此時，所述搬送工具400可結合於導件500的兩側或者相同側。
例如，可設置一對搬送工具400，並且由第一搬送工具410以及第二搬送工具420構成，其中第一搬送工具410與位於安裝部一側的第一半導體元件載體台700對應，第二搬送工具420與位於安裝部另一側的第二半導體元件載體台700對應。
如圖6所示，第一搬送工具410沿著第一路徑將半導體元件10搬送到第一半導體元件載體，第二搬送工具420沿著第二路徑將半導體元件10搬送到第二半導體元件載體，第一搬送工具410與第二搬送工具420可具有各種結構。
例如，第一搬送工具410以及第二搬送工具420可交替搬送元件，進而在匯出位置匯出半導體元件10時不相互影響。
另一方面，搬送工具400係作為用於將元件10從托盤20搬送到半導體元件載體的結構，根據拾取方式可具有各種結構，可包括吸附頭(圖中未示)，該吸附頭上下移動(Z方向移動)的同時產生真空壓來吸附並拾取元件10。
另一方面，所述元件處理器還可包括圖像獲取部30，該圖像獲取部30設置在通過搬送工具400搬送半導體元件的搬送路徑，並且拍攝由搬送工具400拾取的半導體元件10的底面。
在此，通過圖像獲取部30可對由搬送工具400的吸附墊吸附的半導體元件10底面進行視覺檢查。
另外，通過圖像獲取部30獲取的圖像可用於確認由搬送工具400拾取的半導體元件10的水平狀態，以使半導體元件10能夠準確地裝載於載體台700上之半導體元件載體上適當的安裝位置(即，第一貫通口101以及第二貫通口201)。
所述元件處理器分析通過圖像獲取部30獲取的底面圖像，可通過X-Y移動以及水平旋轉移動中的至少一種移動使載體台700移動，以使半導體元件位於在半導體元件載體上提前設定的裝載位置。
在此，當然可旋轉拾取半導體元件10的搬送工具400，以使半導體元件10準確地裝載於載體台700上之半導體元件載體上適當的安裝位置(即，第一貫通口101以及第二貫通口201)。
通過所述元件處理器裝載半導體元件的半導體元件載體移動到載體卸載部900，從而可被搬送到用於執行EMI密封層13形成製程的EMI密封層形成裝置(圖中未示)。
另一方面，具有如上述結構的元件處理器可以是加工系統的一部分，其中該加工系統執行從上述的裝載元件到執行EMI密封之後進行卸載。
另一方面，現有的半導體元件載體受到形成在半導體元件10底面的凸出端子12的影響，半導體元件10底面並未無縫地緊貼於半導體元件載體，因此存在除了底面以外無法在上面以及側面完全形成EMI密封層13的問題。
另外，現有的半導體元件載體在由薄且柔韌的材料(諸如，膠帶)構成的支撐面附著半導體元件10，進而存在於搬送載體的過程中無法穩定地保持支撐面的形狀的問題。
為了解決如上所述的問題，作為為了執行EMI密封層形成製程而附著多個半導體元件的半導體元件載體，其中EMI密封層形成製程是在底面形成有多個凸出端子12的半導體元件的上面以及側面形成EMI密封層，根據本發明的半導體元件載體包括基座部100，該基座部100具有提前設定的剛性，並且形成有多個吐槽部103，所述吐槽部103大小對應於各個半導體元件的、形成有凸出端子12的端子區域。
在一實施例中，基座部100是具有提前設定的剛性並且是板形狀的部件，可形成有多個凹槽部103，所述凹槽部103大小對應於各個半導體元件10的形成凸出端子12的端子區域。此時，較佳地，基座部100由剛性大的材質(例如，金屬材質、合成樹脂材質)構成。
如圖1至圖3a所示，較佳地，凹槽部103大小比半導體元件10小，比形成有凸出端子12的端子區域大。
凹槽部103可形成支撐半導體元件10底面中未形成凸出端子12的邊緣的形狀，並且可形成各種形狀。
例如，凹槽部103可形成與半導體元件10的平面形狀對應的形狀(例如，直角四邊形)，並且可使凹槽部103界線位於半導體元件10底面形成有凸出端子12的端子區域與邊緣之間。
例如，凹槽部103形成直交四邊形形狀，可使凹槽部103界線位於形成有半導體元件10底面凸出端子12的端子區域與邊緣之間。
更具體地說，如圖3a所示，凹槽部103大小比形成凸出端子12的端子區域w大，比半導體元件10底面小，進而可與半導體元件10的端子區域w之外的邊緣接觸。
即，如圖3a所示，較佳地，凹槽部103界線位於除了半導體元件10端子區域以外的周圍區域(d1+d2)。
基座部100可具有各種形狀，具體地說圓盤形狀的晶片形狀或者八角形、直角四邊形等，但是並不限定於此。
基座部100具有已設定的剛性，只要是能夠穩定地支撐裝載的半導體元件10，可使用各種材質。
例如，基座部100可相當於金屬材質的板狀部件。
基座部100可形成吸入通道102，該吸入通道102與凹槽部103連通並與真空壓供應裝置200連接，以保持半導體元件吸附於基座部100的狀態，進而可保持使端子區域位於凹槽部103並且使端子區域的邊緣附著於基座部100的狀態。
吸入通道102與真空壓供應裝置200連接，以保持半導體元件吸附於基座部100的狀態，進而能夠保持端子區域的邊緣附著於基座部100的狀態，並且吸入通道102可具有各種結構。
例如，吸入通道102與凹槽部103的各個底面連接，並且可通過連接通道104、106與真空壓供應裝置200連接，其中連接通道104、106配置在各個吸入通道102下部來相互連接吸入通道102。
基座部100還可形成彈性層111，該彈性層111在通過吸入通道102保持真空壓時能夠彈性變形，以提高半導體元件底面對基座部100的緊貼狀態。
彈性層111為保護膜，能夠防止在通過吸入通道102吸附於基座部100的半導體元件的底面可產生的裂縫以及變形等的損傷，並且對於彈性層111只要是具有彈性的材質，可使用各種材質。
例如，彈性層111可由合成樹脂膜、聚氨酯或者鐵氟龍形成，但是並不限定於此。
彈性層111為形成在基座部100上面的結構，以使端子區域向凹槽部103的下側露出，並且使端子區域的邊緣可附著於基座部100，並且彈性層111可具有各種形狀。
彈性層111形成在基座部100上面中除了凹槽部103以外的位置，或者可全部形成在包括凹槽部103的基座部100上面。
另外，彈性層111可由具有黏結性的材料形成。
在這一情況下，彈性層111具有能夠對半導體元件進一步提供緊貼力的優點。
例如，彈性層111可由膠帶形成，並且該膠帶具有附著於基座部100上面的黏結性。例如，所述膠帶可相當於雙面膠帶。
此時，所述雙面膠帶可在附著於基座部100，之後在與凹槽部103相同的位置形成貫通口(圖中未示)，該貫通口大小與凹槽部103相同。
在另一實施例中，彈性層111可包括：形成在所述基座部100上面的薄膜、與結合於薄膜的底面或者上面的黏結物質。
此時，彈性層111附著於基座部100，之後可在與凹槽部103相同的位置形成貫通口(圖中未示)，該貫通口大小與凹槽部103相同。
如圖3b所示，在另一實施例中，基座部100可包括：具有提前設定的剛性的板形狀的第一基座部件114；配置在第一基座部件114上面並與第一基座部件114一同形成凹槽部103的第二基座部件112。
在圖3b中，與圖3a不同，所述基座部100通過第一基座部件114以及第二基座部件112可形成與圖3a的凹槽部103相同的凹陷的空間。
更具體地說，第一基座部件114通過後述的第二基座部件112的第一貫通口101露出上面一部分，並且所述露出的上面一部分與第一貫通口101內周可形成凹陷的槽並與圖3a示出的凹槽部103相同。
然後，第一基座部件114可形成吸入通道102，進而可在通過第一基座部件114以及第二基座部件112形成的凹槽部103形成真空壓。
第二基座部件112是與第一基座部件114一同形成凹槽部103的結構，並且可具有各種結構。
例如，第二基座部件112形成第一貫通口101，進而可與第一基座部件114一同形成凹槽部103，其中第一貫通口101大小對應於在各個半導體元件10形成有凸出端子12的端子區域。
尤其是，第二基座部件112與第一基座部件114可拆卸地結合，進而在改變半導體元件10的形狀、大小、規格等時只更換第二基座部件112，進而可容易應對半導體元件10的形狀、大小、規格等的改變。
另一方面，與圖3a相同，第二基座部件112還可形成彈性層111，該彈性層111在通過吸入通道102保持真空壓時可彈性變形，以提高半導體元件10的底面對基座部100的緊貼狀態。
第二基座部件112以及彈性層111為保護膜，防止在通過吸入通道102吸附於基座部100的半導體元件的底面可產生的裂縫以及變形等的損傷，並且對於彈性層111只要是具有彈性的材質，可使用各種材質。
例如，第二基座部件112以及彈性層111可由合成樹脂膜、聚氨酯或者鐵氟龍形成，但是並不限定於此。
另一方面，第二基座部件112以及彈性層111可由附著於基座部100上面且具有黏結性的膠帶形成，以對半導體元件10的底面邊緣進一步施加黏結力。
在一實施例中，所述黏結膠帶可相當於雙面膠帶。在另一實施例中，第二基座部件112以及彈性層111可包括：形成在基座部件100上面的薄膜；接合於薄膜上面的黏結物質。
另一方面，具有上述結構的半導體元件載體，可通過加工生產線進行從安裝待執行EMI密封製程的半導體元件10(即，裝載到半導體元件載體)到執行EMI密封之後進行卸載。
以上不過是說明了可由本發明實現的較佳實施例的一部分，眾所周知不得由上述實施例限定或者解釋本發明的範圍，以上說明的本發明的技術思想與根本技術思想應全部包括在本發明的範圍內。
10‧‧‧半導體元件
100‧‧‧基座部
101‧‧‧第一貫通口
200‧‧‧真空壓供應裝置

Claims (6)

  1. 一種半導體元件載體，為了執行EMI密封層形成製程而附著多個半導體元件，其中，所述EMI密封層形成製程是在底面形成有多個凸出端子(12)的半導體元件的上面以及側面形成EMI密封層，其特徵在於，包括：一基座部(100)，具有提前設定的剛性，並且形成有多個凹槽部(103)，所述多個凹槽部(103)的大小對應於所述多個半導體元件的、形成有所述多個凸出端子(12)的區域；其中，所述基座部(100)形成有一吸入通道(102)，所述吸入通道(102)與所述多個凹槽部(103)連通並與真空壓供應裝置連接來保持所述多個半導體元件吸附於所述基座部(100)的狀態，以保持所述多個凸出端子的區域位於所述多個凹槽部(103)並且所述多個凸出端子的區域的邊緣附著於所述基座部(100)的狀態。
  2. 根據申請專利範圍第1項所述的半導體元件載體，其中，所述基座部(100)還形成有一彈性層(111)，所述彈性層(111)在通過所述吸入通道(102)保持真空壓時能夠彈性變形，以提高所述多個半導體元件底面對所述基座部(100)的緊貼狀態。
  3. 根據申請專利範圍第1項所述的半導體元件載體，其中，所述基座部(100)具有圓盤形狀的晶片形狀或者多角形形狀。
  4. 一種元件處理器，為了執行EMI密封層形成製程而從裝載有多個半導體元件的托盤(20)裝載於根據申請專利範圍第1項所述的半導體元件載體，其中，所述EMI密封層形成製程是在底面形成有所述多個凸出端子(12)的半導體元件的上面以及側面形成EMI密封層，其特徵在於，包括：一安裝部(100)，安裝所述托盤(20)，而所述托盤(20)裝載有所述多個半導體元件； 一個以上的載體台(700)，以所述托盤(20)的搬送方向為基準至少位於所述安裝部(100)中的一側，並且為了裝載所述多個半導體元件而使所述半導體元件載體水平移動；以及一個以上的搬送工具，從所述安裝部(100)中的所述托盤(20)拾取所述多個半導體元件，在裝載於各個所述載體台(700)的所述半導體元件載體上使所述端子區域位於所述多個凹槽部103，並且使所述多個凸出端子的區域的邊緣附著於所述半導體元件載體。
  5. 根據申請專利範圍第4項所述的元件處理器，其中，所述載體台(700)設置成一對，在所述安裝部(100)中配置在以所述托盤(20)的搬送方向為基準的兩側，所述搬送工具(400)設置成一對，分別對應於一對所述載體台(700)。
  6. 根據申請專利範圍第5項所述的元件處理器，還包括：一圖像獲取部(30)，設置在通過所述搬送工具(400)搬送所述多個半導體元件的搬送路徑，並且拍攝由所述搬送工具(400)拾取的所述多個半導體元件的底面；分析由所述圖像獲取部(30)獲取的底面圖像，通過X-Y移動以及水平旋轉移動中的至少一種移動使所述載體台(700)移動，以使所述多個半導體元件位於在所述半導體元件載體上提前設定的裝載位置。
TW106115910A 2016-05-11 2017-05-11 半導體元件載體及包括該半導體元件載體的元件處理器 TW201742231A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160057834A KR20170127325A (ko) 2016-05-11 2016-05-11 반도체소자 캐리어 및 이를 포함하는 소자핸들러

Publications (1)

Publication Number Publication Date
TW201742231A true TW201742231A (zh) 2017-12-01

Family

ID=60266690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115910A TW201742231A (zh) 2016-05-11 2017-05-11 半導體元件載體及包括該半導體元件載體的元件處理器

Country Status (3)

Country Link
KR (1) KR20170127325A (zh)
TW (1) TW201742231A (zh)
WO (1) WO2017196110A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780474A (zh) * 2019-11-07 2020-02-11 京东方科技集团股份有限公司 一种导电胶贴附载台、贴附装置及贴附方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213923A1 (ko) * 2019-04-17 2020-10-22 주식회사 쎄믹스 반도체 소자 검사 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101059914B1 (ko) * 2006-01-10 2011-08-29 한미반도체 주식회사 반도체 제조공정용 테이블
KR100748482B1 (ko) * 2006-01-23 2007-08-10 미래산업 주식회사 반도체 소자 테스트 핸들러
KR20110024967A (ko) * 2009-09-03 2011-03-09 (주)제이티 다이본더 및 그에 사용되는 이송툴
KR200479834Y1 (ko) * 2011-07-11 2016-03-10 세메스 주식회사 반도체 소자들을 지지하기 위한 테이블 조립체
KR101604582B1 (ko) * 2015-08-24 2016-03-17 (주) 에스에스피 반도체 패키지 코팅 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110780474A (zh) * 2019-11-07 2020-02-11 京东方科技集团股份有限公司 一种导电胶贴附载台、贴附装置及贴附方法
CN110780474B (zh) * 2019-11-07 2022-11-18 京东方科技集团股份有限公司 一种导电胶贴附载台、贴附装置及贴附方法

Also Published As

Publication number Publication date
WO2017196110A1 (ko) 2017-11-16
KR20170127325A (ko) 2017-11-21

Similar Documents

Publication Publication Date Title
KR100476591B1 (ko) 웨이퍼 테이블과, 이를 이용한 웨이퍼 쏘잉/소자 접착장치와, 웨이퍼 쏘잉/소자 분류 장치
WO2017010037A1 (ja) 吸着機構及び吸着方法並びに製造装置及び製造方法
JP6621771B2 (ja) 半導体製造装置および半導体装置の製造方法
TWI726230B (zh) 保持構件、保持構件的製造方法、保持機構以及製品的製造裝置
TW202006854A (zh) 黏晶裝置及半導體裝置的製造方法
JP2015073033A (ja) 電極形成装置、電極形成システム、及び電極形成方法
KR20190032180A (ko) 반도체 제조 장치, 반도체 장치의 제조 방법 및 콜릿
TWI660414B (zh) 切斷裝置、半導體封裝體的黏貼方法及電子零件的製造方法
TW201742231A (zh) 半導體元件載體及包括該半導體元件載體的元件處理器
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
TWI668172B (zh) 元件處理器
TWI618204B (zh) 半導體裝置載體、製造半導體裝置載體的方法及具有該載體的半導體裝置處理器
KR20190042419A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP7303635B2 (ja) ワークの保持方法及びワークの処理方法
JP6074734B2 (ja) 半導体製造装置用吸着ヘッドおよびその製造方法、ならびに半導体装置の吸着方法
JP2011181936A (ja) 半導体装置の製造方法
TWI710034B (zh) 半導體製造裝置及半導體裝置的製造方法
JP5507725B2 (ja) 半導体装置の製造方法
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
KR20070082316A (ko) 솔더 볼 고정 판을 이용한 솔더 볼 부착 방법
JP2003340787A (ja) 基板の固定装置及び固定方法
KR20110024967A (ko) 다이본더 및 그에 사용되는 이송툴
JP2013222835A (ja) パッケージ基板の分割方法及び分割装置
US20230361045A1 (en) Semiconductor package and methods of manufacturing
JP2011123015A (ja) 半導体装置の製造方法