JP6589419B2 - 基板加工装置および基板加工方法 - Google Patents

基板加工装置および基板加工方法 Download PDF

Info

Publication number
JP6589419B2
JP6589419B2 JP2015137679A JP2015137679A JP6589419B2 JP 6589419 B2 JP6589419 B2 JP 6589419B2 JP 2015137679 A JP2015137679 A JP 2015137679A JP 2015137679 A JP2015137679 A JP 2015137679A JP 6589419 B2 JP6589419 B2 JP 6589419B2
Authority
JP
Japan
Prior art keywords
substrate
processed
mounting
electrostatic chuck
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015137679A
Other languages
English (en)
Other versions
JP2017022226A (ja
Inventor
悠希 大原
悠希 大原
優輝 稲垣
優輝 稲垣
一志 浅海
一志 浅海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015137679A priority Critical patent/JP6589419B2/ja
Publication of JP2017022226A publication Critical patent/JP2017022226A/ja
Application granted granted Critical
Publication of JP6589419B2 publication Critical patent/JP6589419B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Description

本発明は、半導体チップ等の被加工基板を搭載して保持する基板搭載部を有する基板加工装置、および、そのような基板加工装置を用いた基板加工方法に関し、特に静電チャックを用いたものに関する。
従来、この種の基板加工装置としては、特許文献1に記載のものが提案されている。このものは、たとえば被加工基板としての半導体チップ同士を接合するチップ接合加工等を行うために用いられる。そして、基板加工装置は、表裏の板面の一方を一面、他方を他面とする半導体チップ等の被加工基板を加工するために、被加工基板を搭載して保持する基板搭載部を有している。
ここで、基板搭載部は、被加工基板の他面側が搭載される搭載面を有しており、基板搭載部の内部には、静電引力を発生する電極を有する静電チャック部が設けられている。そして、この静電チャック部の静電引力は、外部から搭載面に向かう方向すなわち搭載面に対し垂直方向に作用する。こうして、基板搭載部には、被加工基板を搭載面に対し垂直方向に保持する保持力が作用し、被加工基板の吸着による固定がなされる。
特許第5476657号公報
しかしながら、近年、半導体チップ等を用いた電子装置においては小型化が要望されており、被加工基板としての半導体チップも小型化され、小面積化される傾向にある。基板加工において吸着対象である被加工基板の吸着面積が小さくなると、上記した静電引力による垂直方向の保持力が弱くなる。
さらに、この垂直方向の保持力が弱くなると、搭載面に対する水平方向の保持力も弱くなり、加工時に被加工基板に発生する水平方向の力の影響により、水平方向への被加工基板の位置ずれが発生しやすくなる。たとえば、このような水平方向への位置ずれは、基板の加工精度の悪化等につながる。
本発明は上記問題に鑑みてなされたものであり、被加工基板を基板搭載部の搭載面に搭載し、静電チャックを利用して固定して加工するにあたって、搭載面と水平方向への被加工基板の位置ずれを防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、表裏の板面の一方を一面(11)、他方を他面(12)とする被加工基板(10)を加工するために、被加工基板を搭載して保持する基板搭載部(20)を有する基板加工装置であって、
基板搭載部は、被加工基板の他面側が搭載される搭載面(21)と、基板搭載部の内部に設けられ、外部から搭載面に向かう方向に静電引力(P1)を発生する第1の静電チャック部(30)と、搭載面に対して鉛直方向に突出する壁面(41)を有する位置決め部(40)と、位置決め部の内部に設けられ、外部から壁面に向かう方向に静電引力(P2)を発生する第2の静電チャック部(50)と、を備え、
被加工基板を搭載面に搭載したとき、第1の静電チャック部の静電引力により被加工基板を搭載面に吸着するとともに、被加工基板の側面を壁面に接触させ、第2の静電チャック部の静電引力により被加工基板を壁面に吸着するようにしており、
基板搭載部は、搭載面を底面とする凹部(60)を有するものであり、
被加工基板の全体が、凹部内に収まるようになっており、
凹部の周囲の凸部(61)が位置決め部とされ、凹部の段差面が壁面とされるものであることを特徴とする。
それによれば、基板搭載部においては、被加工基板は、第1の静電チャック部の静電引力によって搭載面に対して垂直方向に吸着されるとともに、第2の静電チャック部の静電引力によって搭載面と直交する位置決め部の壁面に対して垂直方向に吸着されることになる。
つまり、本発明によれば、被加工基板を搭載する搭載面に対して、静電引力による垂直方向への保持力と静電引力による水平方向への保持力との両方が作用するため、搭載面と水平方向への被加工基板の位置ずれを防止することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかる基板加工装置を搭載面側から視たときの概略平面図である。 図1中の一点鎖線A−Aに沿った概略断面図である。 本発明の第2実施形態にかかる基板加工装置を搭載面側から視たときの概略平面図である。 図3中の一点鎖線B−Bに沿った概略断面図である。 本発明の第3実施形態にかかる基板加工装置を搭載面側から視たときの概略平面図である。 図5中の一点鎖線C−Cに沿った概略断面図である。 第3実施形態の他の例としての基板加工装置を搭載面側から視たときの概略平面図である。 第3実施形態のもう一つの他の例としての基板加工装置を搭載面側から視たときの概略平面図である。 本発明の第4実施形態にかかる基板加工装置の製造方法を示す工程図である。 図9に続く基板加工装置の製造方法を示す工程図である。 本発明の第5実施形態にかかる基板加工装置の製造方法を示す工程図である。 図11に続く基板加工装置の製造方法を示す工程図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかる基板加工装置S1について、図1、図2を参照して述べる。この基板加工装置S1は、たとえば被加工基板10としての2個の半導体チップを接合するチップ接合加工(基板接合加工)等を行う場合に適用されるものである。
被加工基板10は、表裏の板面の一方を一面11、他方を他面12とする板材であり、典型的にはシリコン(Si)等の矩形板状をなす半導体チップが挙げられる。そして、基板加工装置S1は、被加工基板10を搭載して保持する基板搭載部20を備える。基板搭載部20は、石英(SiO)やアルミナ等のセラミックなどの電気絶縁性材料よりなり、ここでは、板状をなす。
この基板搭載部20は、被加工基板10が搭載される搭載面21を有する。搭載面21は、被加工基板10よりも面積の大きい平坦面であり、ここでは、板状の基板搭載部20における一方の板面が搭載面21を構成している。そして、搭載面21に対して被加工基板10の他面12側が接して搭載されており、被加工基板10の一面11は搭載面21とは反対側(つまり、図1の上方側)を向いている。
なお、本実施形態の基板加工装置S1を用いて上記チップ接合加工を行う場合、図1、図2に示されるワークと同じもの、すなわち、半導体チップとしての被加工基板10が基板搭載部20に搭載されてなるワークと同じものを、もう一つ用意する。そして、互いのワークにおける被加工基板10の一面11を対向させ、接触させることにより、チップ接合を行う。
また、基板搭載部20の内部には、外部から搭載面21に向かう方向に静電引力P1(図2中の矢印P1参照)を発生する第1の静電チャック部30が設けられている。この第1の静電チャック部30は、その構成は通常の静電チャックと同様である。
具体的には、第1の静電チャック部30は、基板搭載部20の内部ここでは搭載面21の直下に設けられたCu(銅)やAl(アルミ)等の電極31と、この電極31に電圧を印加するために電極31に接続された図示しない配線および図示しない電源と、を備えたものである。
ここで、図示しない配線は、たとえば基板搭載部20の内部に設けられたコンタクトホール等を有して構成されたものであり、基板搭載部20の表面の適所に引き出されて、上記図示しない電源と電気的に接続されるようになっている。
また、基板搭載部20には、搭載面21上に突出する位置決め部40が設けられている。この位置決め部40は、基板搭載部20と同様の石英やセラミックなどの電気絶縁性材料よりなる。そして、位置決め部40の側面の一部は、搭載面21に対して鉛直方向に突出する壁面41とされている。
そして、位置決め部40の内部には、外部から壁面41に向かう方向に静電引力P2(図2中の矢印P2参照)を発生する第2の静電チャック部50が設けられている。この第2の静電チャック部50は、通常の静電チャックとは搭載面21に対する静電引力の作用方向が相違するが、その静電引力P2を発生するための構成については通常の静電チャックと同様である。
すなわち、具体的には、第2の静電チャック部50は、位置決め部40の内部に設けられたCuやAl等の電極51と、この電極51に電圧を印加するために電極51に接続された図示しない配線および図示しない電源と、を備えたものである。
ここでは、第2の静電チャック部50を構成する電極51は、複数個であり、位置決め部40の内部にて、第2の静電チャック部50を構成する複数個の電極51は、搭載面21に対する鉛直方向に配列されている。
ここでは、図2に示されるように、鉛直方向の上下に2個の電極51が配置されているが、個々の電極51は、図1に示されるように、壁面41の長さ方向に延びるものとされている。また、第2の静電チャック部50においても、図示しない配線や電源は、第1の静電チャック部30の場合と同様である。
そして、上記電源から上記配線を介して、第1の静電チャック部30の電極31および第2の静電チャック部50の電極51に電圧が印加されることで、第1の静電チャック部30においては、搭載面21に向かう静電引力P1が発生し、第2の静電チャック部50においては、壁面41に向かう静電引力P2が発生するようになっている。
これにより、基板加工装置S1においては、被加工基板10を搭載面21に搭載したとき、第1の静電チャック部30の静電引力P1により被加工基板10が搭載面21に吸着、固定されるようになっている。同時に、当該搭載時には、被加工基板10の側面13を壁面41に接触させた状態とすることで、第2の静電チャック部50の静電引力P2により被加工基板10は壁面41に吸着され、固定されるようになっている。
このように、本実施形態の基板加工装置S1によれば、基板搭載部20においては、被加工基板10は、第1の静電チャック部30の静電引力P1によって搭載面21に対して垂直方向に吸着されるとともに、第2の静電チャック部50の静電引力P2によって搭載面21と直交する壁面41に対して垂直方向に吸着されることになる。
つまり、本実施形態によれば、被加工基板10を搭載する搭載面21に対して、静電引力P1による垂直方向への保持力と静電引力P2による水平方向への保持力との両方が作用する。そのため、搭載面21と水平方向への被加工基板10の位置ずれを防止することができる。
また、本実施形態によれば、本実施形態の基板加工装置S1を用いて、上記したチップ接合等、被加工基板10の加工を行う基板加工方法が提供される。
なお、電極31、51および配線については、石英やセラミック等よりなる基板搭載部20や位置決め部40の内部に設けられたものとなるが、これについては、たとえば基板搭載部20や位置決め部40を多層形成されたものとすることで容易に実現できる。すなわち、基板搭載部20や位置決め部40を、たとえば石英やセラミック等よりなる複数の層が積層されたものとして形成すればよい。
具体的には、たとえば、基板搭載部20や位置決め部40を多層形成するときに、層間にて、電極31、51や配線、さらにはコンタクトホールの形成を行えばよい。これら多層形成および電極等の形成は、スパッタ、蒸着、CVD、エッチング等の公知の成膜手法、パターニング手法により容易に行える。なお、この形成方法の詳細については図9、図10を参照して後述する。
また、ここでは、第1の静電チャック部30を構成する電極31、第2の静電チャック部50を構成する電極51は、それぞれ複数個であるが、これら静電チャック部は単極方式および双極方式のいずれであってもよい。
また、本実施形態では、図1に示されるように、搭載面21側から視た位置決め部40の平面パターンは、位置決め部40における隣り合う壁面41がL字状に交差して配置されたL字パターンを有するものとされている。ここで、第2の静電チャック部50は、位置決め部40の内部において、L字を構成する隣り合う2個の壁面41のそれぞれに対応して設けられている。
そして、当該L字パターンにおける隣り合う壁面41のそれぞれに被加工基板10の側面13が接触し吸着されるようになっている。ここでは、矩形板状の被加工基板10における隣り合って直交する2つの側面13が、L字状パターンの壁面41に接して固定されている。これによれば、水平方向において交差する2方向への被加工基板10の位置ずれを、防止することができる。
また、図2に示されるように、位置決め部40における壁面41の搭載面21からの突出高さhは、被加工基板10の板厚t以下であること(h≦t)が好ましい。たとえば、基板加工として上記チップ接合を行う場合、上述したように被加工基板10が搭載された基板搭載部20よりなるワークを2個用意し、互いの被加工基板10の一面11を対向させ、接触させることにより、チップ接合を行う。
このとき、たとえば、対向する基板搭載部20において位置決め部40同士が同じ位置にある場合、壁面41の突出高さhが被加工基板10の板厚tよりも大きいと、上記ワークにおいて被加工基板10の一面11よりも壁面41が突出した状態となる。そうすると、互いの被加工基板10の一面11同士が接触するよりも先に、対向する位置決め部40同士が干渉してしまい、チップ接合が行えなくなってしまう。
その点、壁面41の突出高さhを被加工基板10の板厚t以下とすれば、対向する位置決め部40同士が干渉することなく、互いの被加工基板10の一面11同士の接触が行え、チップ接合が可能となる。
なお、このような点を考慮すれば、壁面41の突出高さhを被加工基板10の板厚t以下とすることが好ましいが、これに限定されるものではなく、場合によっては、本実施形態において、壁面41の突出高さhを被加工基板10の板厚tよりも大きい(h>t)ものとしてもよい。
(第2実施形態)
本発明の第2実施形態にかかる基板加工装置S2について、図3、図4を参照して、上記第1実施形態との相違点を中心に述べることとする。
本実施形態の基板加工装置S2は、上記第1実施形態の基板加工装置S1に比べて、位置決め部40における壁面41の配置パターンおよび位置決め部40内の第2の静電チャック部50における電極51の配列パターンを変更したものである。
図3、図4に示されるように、本実施形態では、搭載面21側から視た位置決め部40の平面パターンは、上記第1実施形態に示したL字状ではなく、位置決め部40における1個の壁面41がI字状に配置されたI字パターンを有するものとされている。
そして、第2の静電チャック部50は、位置決め部40の内部において、I字を構成する1個の壁面41に対応して設けられている。これにより、本実施形態では、I字パターンの壁面41に被加工基板10の側面13が接触し吸着されるようになっていることから、搭載面21と水平方向において、I字の壁面41と直交する方向への被加工基板10の位置ずれが防止されるようになっている。
また、上記第1実施形態では、第2の静電チャック部50の複数個の電極51は、搭載面21に対する鉛直方向に配列されたパターンであったが、本実施形態では、図3、図4に示されるように、当該複数個の電極51は、搭載面21に対する水平方向に配列されている。つまり、当該複数個(図4では4個)の電極51は、搭載面21に対する水平方向に沿って壁面41の長さ方向に配列されている。
なお、この水平方向の配列に限定するものではなく、I字パターンの壁面41とされた本実施形態においても、上記第1実施形態と同様、第2の静電チャック部50の複数個の電極51を、搭載面21に対する鉛直方向に配列されたパターンとしてもよい。
さらに言えば、L字パターンの壁面41とされた上記第1実施形態において、本実施形態のように、第2の静電チャック部50の複数個の電極51を、搭載面21に対する水平方向に配列してもよい。
このように第2の静電チャック部50が、位置決め部40の内部に設けられた複数個の電極51により構成されている場合、これら複数個の電極51は、搭載面21に対して鉛直方向に配列されてもよいし、搭載面21に対して水平方向に配列されてもよい。つまり、壁面41の高さや長さあるいは形状等に応じて、当該複数個の電極51を上記鉛直方向の配列や水平方向の配列に適宜変更してやればよい。
(第3実施形態)
本発明の第3実施形態にかかる基板加工装置S3について、図5、図6を参照して、上記第1実施形態との相違点を中心に述べることとする。
本実施形態の基板加工装置S3は、上記第1実施形態の基板加工装置S1に比べて、基板搭載部20における搭載面21側に被加工基板10が入り込む凹部60を形成することにより、搭載面21および位置決め部40を形成したところが相違するものである。
図5、図6に示されるように、本実施形態では、基板搭載部20は、搭載面21を底面とする凹部60を有するものであり、被加工基板10の全体が、凹部60内に収まるようになっている。そして、搭載面21の直下には、第1の静電チャック部30が設けられており、これによる垂直方向の保持力により、被加工基板10は搭載面21に吸着され、固定されている。
また、凹部60の周囲の凸部61が、第2の静電チャック部50を内包する位置決め部40とされ、凹部60の段差面が壁面41として構成されている。そして、被加工基板10の側面13が壁面41に接触し、第2の静電チャック部50による保持力によって、被加工基板10は壁面41に吸着され、固定されている。
このように、本実施形態においては、凹部60およびその周りの凸部61によって、搭載面21、および、搭載面21に対して鉛直方向に突出する壁面41を有する位置決め部40が構成されている。
この凹部60は、第2の静電チャック部50を含む基板搭載部20を、多層形成した後、凹部60となる部位をエッチング等で除去することで形成される。なお、このような凹部60を有する基板搭載部20の作り方の詳細については、図11、図12を参照して後述する。
また、この場合、凹部60の開口形状は、被加工基板10よりも一回り大きい矩形であり、凹部60におけるL字状パターンの壁面41に対して第2の静電チャック部50を設けることで、被加工基板10の側面13が接して吸着されている。このL字状パターンの壁面41に対する被加工基板10の吸着の形態については、上記第1実施形態と同様である。
そして、凹部60内に被加工基板10全体が入り込むサイズ関係であるため、当然ながら、図5に示されるL字状パターンの壁面41の長さL1、L2は、それぞれ、これに吸着される被加工基板10の側面13の長さW1、W2よりも大きいものとされている。
なお、本実施形態においても、凹部60の段差面の1個のみを壁面41とし、これに第2の静電チャック部50を設けることにより、この1個の壁面41に対して被加工基板10の1個の側面13を吸着させるようにしてもよい。この場合、上記第2実施形態と同様のI字状パターンの壁面41による吸着形態と同様のものとなる。
また、図6に示される例では、第2の静電チャック部50の複数個の電極51は、搭載面21に対する鉛直方向に配列されたパターンであるが、本実施形態においても、上記図4に示したような搭載面21に対する水平方向への配列パターンを採用してよい。
また、凹部60の開口形状として、図5、図6に示される例では矩形(四角形)を示したが、凹部60としては、段差面が壁面41となって被加工基板10の側面13が接触して位置決めできるものであればよく、その開口形状としては、四角形以外にも三角形や五角形、あるいは六角以上の多角形であってもよい。
図7は、開口形状が三角形である凹部60の例を示し、図8は、開口形状が五角形である凹部60の例を示している。図7、図8の例では、いずれの場合にも、隣り合う2辺が、被加工基板10の側面13に接触するL字状パターンの壁面41を構成している。
次に述べる第4実施形態、第5実施形態は、上記各実施形態に示した基板加工装置S1〜S3における基板搭載部20の形成方法の具体的な一例を示すものである。
(第4実施形態)
本発明の第4実施形態にかかる形成方法について、図9、図10を参照して述べるが、本形成方法は、上記第1実施形態および第2実施形態に示した基板加工装置S1、S2における基板搭載部20の形成方法の一つの具体例であり、この具体例に限定するものではない。
[図9(a)の工程]
まず、基板搭載部20を、スパッタ、蒸着、CVD等により、石英やセラミック等の電気絶縁材料よりなる多層のものとして形成する。このとき、スパッタ、蒸着、エッチング等により、層間において、第1の静電チャック部30の電極31形成する。これにより、位置決め部40を除く基板搭載部20ができあがる。
[図9(b)の工程]
次に、基板搭載部20の搭載面21上に、スパッタや蒸着等により金属薄膜100を形成し、搭載面21を金属薄膜100で被覆する。この金属薄膜100は、Cr(クロム)たAu(金)等よりなるもので、後述する絶縁膜加工(図10(d)参照)の際におけるエッチングストッパとして用いられるものである。また図示しないが、この工程では、電極31を外部に取り出すために、上記配線を構成するコンタクトホールを、基板搭載部20の表面の適所に形成する。
[図9(c)の工程]
次に、位置決め部40を形成するための各工程を行っていく。まず、図9(c)に示されるように、スパッタ、蒸着、CVD等により、石英やセラミック等の電気絶縁材料よりなる第1の絶縁膜200を、金属薄膜100上に形成する。
[図9(d)、(e)の工程]
次に、図9(d)に示されるように、第1の絶縁膜200の上に、第2の静電チャック部50の電極51となる電極膜300を、CuやAl等を用いたスパッタや蒸着等により形成する。そして、図9(e)に示されるように、この電極膜300をエッチングして電極51の形状となるようにパターニング加工することで、電極51を形成する。
[図10(a)の工程]
次に、この上に、スパッタ、蒸着、CVD等により、石英やセラミック等の電気絶縁材料よりなる第2の絶縁膜210を形成する。図10(a)において、第2の絶縁膜210は、電極51を被覆するとともに第1の絶縁膜200と一体化されたものとして表されている。
[図10(b)の工程]
次に、第2の絶縁膜210の表面を、研削や研磨等により平坦化する。また、図示しないが、この工程では、第2の静電チャック部50の電極51を基板搭載部20の表面の適所に取り出すためのコンタクトホール等を、形成する。
[図10(c)の工程]
次に、平坦化された第2の絶縁膜210の上にて、上記図9(d)の工程、上記図9(e)の工程、上記図10(a)の工程、上記図10(b)の工程を行う。
具体的には、平坦化された第2の絶縁膜210の上に、上記同様の電極膜300の形成および上記同様のパターニング加工による電極51の形成を行う。そして、その上に、上記第2の絶縁膜210と同様の方法で、第3の絶縁膜220を形成し、これの平坦化およびコンタクトホールの形成を行う。ここで、図10(c)において、第3の絶縁膜220は、第1の絶縁膜200および第2の絶縁膜210と一体化されたものとして表されている。
[図10(d)の工程]
次に、第2の静電チャック部50を内包し一体化された各絶縁膜200〜220を、エッチングして位置決め部20の形状にパターニング加工することで、位置決め部40を形成する。このとき、金属薄膜100がエッチングストッパとして機能するため、絶縁膜200〜220と同一材料である基板搭載部20がエッチングされることはなく、搭載面21の平坦性が確保される。
[図10(e)の工程]
その後、エッチングにより、搭載面21上の金属薄膜100を除去する。こうして、上記第1実施形態や第2実施形態に示したものと同様の基板搭載部20が、できあがる。この場合、搭載面21と位置決め部40との間には、金属薄膜100が介在している構成とされる。
なお、図10(d)に示される絶縁膜加工において、エッチング条件の調整等により、金属薄膜100が省略された構成であっても、エッチングによる搭載面21の荒れ等を抑制して平坦性が確保できるならば、金属薄膜100の形成は省略してもよい。
(第5実施形態)
本発明の第5実施形態にかかる形成方法について、図11、図12を参照して述べるが、本形成方法は、上記第3実施形態に示した基板加工装置S3における凹部60を有する基板搭載部20の形成方法の一つの具体例であり、この具体例に限定するものではない。
[図11(a)の工程]
本工程では、上記図9(a)の工程と同様にして、位置決め部40を除く基板搭載部20を形成する。
[図11(b)の工程]
次に、位置決め部40および凹部60を形成するための各工程を行っていく。まず、図11(b)に示されるように、基板搭載部20の表面上に、スパッタ、蒸着、CVD等により第1の絶縁膜200を形成する。また図示しないが、この工程では、電極31を外部に取り出すためのコンタクトホールを、基板搭載部20および第1の絶縁膜200の適所に形成する。
[図11(c)、(d)の工程]
次に、図11(c)に示されるように、第1の絶縁膜200の上に、第2の静電チャック部50の電極51となる電極膜300を、CuやAl等を用いたスパッタや蒸着等により形成する。そして、図11(d)に示されるように、この電極膜300をエッチングして電極51の形状となるようにパターニング加工することで、電極51を形成する。
[図12(a)の工程]
次に、この上に、スパッタ、蒸着、CVD等により第2の絶縁膜210を形成する。図12(a)において、第2の絶縁膜210は、電極51を被覆するとともに第1の絶縁膜200と一体化されたものとして表されている。
[図12(b)の工程]
次に、第2の絶縁膜210の表面を、研削や研磨等により平坦化する。また、図示しないが、この工程では、第2の静電チャック部50の電極51を基板搭載部20の表面の適所に取り出すためのコンタクトホール等を、形成する。
[図12(c)の工程]
次に、平坦化された第2の絶縁膜210の上にて、上記図11(d)の工程、上記図12(a)の工程、上記図12(b)の工程を行う。
具体的には、平坦化された第2の絶縁膜210の上に、上記同様の電極膜300の形成および上記同様のパターニング加工による電極51の形成を行う。そして、その上に、上記第2の絶縁膜210と同様の方法で、第3の絶縁膜220を形成し、これの平坦化およびコンタクトホールの形成を行う。ここで、図12(c)において、第3の絶縁膜220は、第1の絶縁膜200および第2の絶縁膜210と一体化されたものとして表されている。
[図12(d)の工程]
次に、第2の静電チャック部50を内包し一体化された各絶縁膜200〜220に対し、凹部60となる部位をエッチングしてパターニング加工することで、凹部60を形成する。このとき、絶縁膜200〜220の底側を残すことで、凹部60の底面である搭載面21を形成する。こうして、上記第3実施形態に示したものと同様の基板搭載部20が、できあがる。
(他の実施形態)
なお、被加工基板10としては板状のものであれば、上記した半導体チップに限定されるものではなく、たとえば半導体ウェハ等であってもよい。
また、被加工基板10の加工としては、上記したチップ接合以外でもよい。たとえば、可能ならば、成膜チャンバ内に被加工基板10を固定して成膜加工を行う場合等に、上記各実施形態を適用してもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
10 被加工基板
11 被加工基板の一面
12 被加工基板の他面
13 被加工基板の側面
20 基板搭載部
30 第1の静電チャック部
31 第1の静電チャック部を構成する電極
40 位置決め部
41 位置決め部の壁面
50 第2の静電チャック部
51 第2の静電チャック部を構成する電極
P1 第1の静電チャック部による静電引力
P2 第2の静電チャック部による静電引力

Claims (7)

  1. 表裏の板面の一方を一面(11)、他方を他面(12)とする被加工基板(10)を加工するために、前記被加工基板を搭載して保持する基板搭載部(20)を有する基板加工装置であって、
    前記基板搭載部は、前記被加工基板の他面側が搭載される搭載面(21)と、
    前記基板搭載部の内部に設けられ、外部から前記搭載面に向かう方向に静電引力(P1)を発生する第1の静電チャック部(30)と、
    前記搭載面に対して鉛直方向に突出する壁面(41)を有する位置決め部(40)と、
    前記位置決め部の内部に設けられ、外部から前記壁面に向かう方向に静電引力(P2)を発生する第2の静電チャック部(50)と、を備え、
    前記被加工基板を前記搭載面に搭載したとき、前記第1の静電チャック部の静電引力により前記被加工基板を前記搭載面に吸着するとともに、
    前記被加工基板の側面を前記壁面に接触させ、前記第2の静電チャック部の静電引力により前記被加工基板を前記壁面に吸着するようにしており、
    前記基板搭載部は、前記搭載面を底面とする凹部(60)を有するものであり、
    前記被加工基板の全体が、前記凹部内に収まるようになっており、
    前記凹部の周囲の凸部(61)が前記位置決め部とされ、前記凹部の段差面が前記壁面とされるものであることを特徴とする基板加工装置。
  2. 前記搭載面側から視た前記位置決め部の平面パターンは、前記位置決め部における隣り合う前記壁面がL字状に交差して配置されたL字パターンを有するものであり、
    当該L字パターンにおける前記壁面のそれぞれに前記被加工基板の側面が接触し吸着されるようになっていることを特徴とする請求項1に記載の基板加工装置。
  3. 前記搭載面側から視た前記位置決め部の平面パターンは、前記位置決め部における1個の前記壁面がI字状に配置されたI字パターンを有するものであり、
    当該I字パターンの前記壁面に前記被加工基板の側面が接触し吸着されるようになっていることを特徴とする請求項1に記載の基板加工装置。
  4. 前記位置決め部の内部にて、前記第2の静電チャック部を構成する複数個の電極(51)が、前記搭載面に対する鉛直方向に配列されていることを特徴とする請求項1ないし3のいずれか1つに記載の基板加工装置。
  5. 前記位置決め部の内部にて、前記第2の静電チャック部を構成する複数個の電極(51)が、前記搭載面に対する水平方向に配列されていることを特徴とする請求項1ないし3のいずれか1つに記載の基板加工装置。
  6. 前記位置決め部における前記壁面の前記搭載面からの突出高さhは、前記被加工基板の板厚t以下であることを特徴とする請求項1ないし5のいずれか1つに記載の基板加工装置。
  7. 請求項1ないしのいずれか1つに記載の基板加工装置を用いて、前記被加工基板を加工することを特徴とする基板加工方法。
JP2015137679A 2015-07-09 2015-07-09 基板加工装置および基板加工方法 Active JP6589419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015137679A JP6589419B2 (ja) 2015-07-09 2015-07-09 基板加工装置および基板加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015137679A JP6589419B2 (ja) 2015-07-09 2015-07-09 基板加工装置および基板加工方法

Publications (2)

Publication Number Publication Date
JP2017022226A JP2017022226A (ja) 2017-01-26
JP6589419B2 true JP6589419B2 (ja) 2019-10-16

Family

ID=57888320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015137679A Active JP6589419B2 (ja) 2015-07-09 2015-07-09 基板加工装置および基板加工方法

Country Status (1)

Country Link
JP (1) JP6589419B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6710461B2 (ja) * 2016-09-30 2020-06-17 株式会社ディスコ 搬送トレイ、及び搬送トレイの給電装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052844U (ja) * 1991-07-02 1993-01-19 旭光学工業株式会社 載置物の固定装置
JPH08181200A (ja) * 1994-12-22 1996-07-12 Toshiba Mach Co Ltd 被処理材の固定装置
JPH10116886A (ja) * 1996-10-11 1998-05-06 Nikon Corp 試料保持方法及び露光装置
JP4640876B2 (ja) * 2000-06-13 2011-03-02 株式会社アルバック 基板搬送装置
JP3835332B2 (ja) * 2002-04-02 2006-10-18 株式会社リコー ダイボンディングコレットおよび該ダイボンディングコレットを用いた実装装置
JP2007208088A (ja) * 2006-02-03 2007-08-16 Nec Electronics Corp 半導体製造装置及び搬送キャリア
JP2007234940A (ja) * 2006-03-02 2007-09-13 Seiko Epson Corp ウエハ処理装置
JP4660586B2 (ja) * 2008-12-02 2011-03-30 オリンパス株式会社 基板搬送装置、及び、基板搬送方法
JP2010141179A (ja) * 2008-12-12 2010-06-24 Akebono Brake Ind Co Ltd 半導体吸着用コレット
JP2013074134A (ja) * 2011-09-28 2013-04-22 Toppan Printing Co Ltd 反射型マスクブランク、反射型マスク、静電チャックおよび露光装置

Also Published As

Publication number Publication date
JP2017022226A (ja) 2017-01-26

Similar Documents

Publication Publication Date Title
JP4688600B2 (ja) 半導体センサの製造方法
JP4353939B2 (ja) Mems素子パッケージおよびその製造方法
JP4640459B2 (ja) 角速度センサ
TWI534068B (zh) 製造構件的方法與製造構件裝置的方法,以及構件和構件裝置
TWI508240B (zh) Laminated wiring board
JP2007013383A (ja) 圧電振動片の製造方法、圧電振動片
JP5270192B2 (ja) マスクおよびこのマスクを用いた基板の製造方法
JP2008243450A (ja) 接点機構デバイス、接点機構デバイスの製造方法
JP6589419B2 (ja) 基板加工装置および基板加工方法
JP2007096901A (ja) 水晶振動片およびその製造方法、水晶デバイス
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
JP2006186376A (ja) Mems素子パッケージおよびその製造方法。
JP5171210B2 (ja) 圧電振動子の製造方法
JP4618066B2 (ja) 成膜マスク装置
US7649672B2 (en) MEMS structure and method of fabricating the same
JP2005020411A (ja) シリコンマイクの作製方法
JPH05326702A (ja) シリコンとガラスの接合部材の製造方法
JP2002050772A (ja) 半導体センサの製造装置および半導体センサの製造方法
JP6580921B2 (ja) 圧電振動片および圧電振動子
US20230421131A1 (en) Method for manufacturing resonance device, and resonance device
JP6004957B2 (ja) 水晶振動子及びその製造方法
JP2008091970A (ja) 圧電発振器とその製造方法
JP6110663B2 (ja) 水晶振動子の製造方法
JP2015198162A (ja) 半導体装置の製造方法
JP2007294820A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190902

R151 Written notification of patent or utility model registration

Ref document number: 6589419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250