JP2006186376A - Ｍｅｍｓ素子パッケージおよびその製造方法。 - Google Patents

Abstract

【課題】 熱膨張係数の違いによるストレスを減らし、且つ製造工程が簡単ながら小型化および収率向上が図れるＭＥＭＳ素子パッケージおよびその製造方法を提供する。
【解決手段】 上面にＭＥＭＳ活性素子１１が形成された素子用基板１０と、素子用基板のＭＥＭＳ活性素子の両側にＭＥＭＳ活性素子と電気的に接続された内部電極パッド２０と、内部電極パッドの外側に位置するシーリングパッド３０と、シーリングパッドを介して素子用基板と結合し、内部電極パッドに位置する部分にビアホール４１が形成されたカバー用基板４０と、ビアホールを介して内部電極パッドと電気的な接続が行われるようカバー用基板の上面に形成された外部電極パッド５０とを含む。内部電極パッドおよびシーリングパッドはＡｕから形成され、素子用基板とカバー用基板はＡｕ−Ａｕダイレクトボンディングされる。
【選択図】 図２

Description

本発明は、ＭＥＭＳ素子パッケージおよびその製造方法に関する。

ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）とは、半導体加技術を用いてセンサー、マイクロアクチュエータ、ジャイロスコープ、および精密機械部品などを加工する技術分野のことを指す。従って、半導体技術が有する精密加工性、製品間の均一性、優れた生産性などが適用され、性能を向上させながらも価格は引下げる技術として認められている。
ＭＥＭＳ素子、例えば、加速度センサーや角速度センサー、または共振型ジャイロスコープなどのような素子は、保護および／または感度を高めることを目標としパッケージングされる。ＭＥＭＳ素子の製造技術の急速な発展により高密度および小型化が実現されるにつれ、パッケージもこれによる小型化が求められる。このため、素子をウェハー状態にてパッケージするウェハースケールパッケージ（Ｗａｆｅｒ Ｓｃａｌｅ Ｐａｃｋａｇｅ：ＷＳＰ）が試みられている。
図１は一般なＭＥＭＳ素子パッケージの一例を概略的に示す断面図である。図示した通りに、素子用基板１にはＭＥＭＳ活性素子２が備えられる。このＭＥＭＳ活性素子２を保護するためのカバー用ガラス基板３が素子用基板１と結合されている。ＭＥＭＳ活性素子２は一般にスプリング構造物およびこれにより支持されるステージなどを備える。
さらに、素子用基板１の両側にはＭＥＭＳ活性素子２と電気的に接続される内部電極パッド５が形成されている。また、カバー用ガラス基板３にはＭＥＭＳ活性素子２が位置する空間を提供する空洞（ｃａｖｉｔｙ）部４が形成されており、カバー用ガラス基板３と素子用基板１とは陽極ボンディングされている。
また、カバー用ガラス基板３の両側にはビアホール６が形成されており、このビアホール６を介して内部電極パッド５と接続される外部電極パッド７が形成される。なお、ビアホール６はサンドブラスター（ｓａｎｄ ｂｌａｓｔｅｒ）工程により形成され、外部電極パッド７はスパッタリング工程に基づいて金属（通常Ａｌ）がビアホール６に充填されることにより形成される。この外部電極パッド７は、図示されない回路基板のシグナルラインとワイヤ、あるいはバンプなどにより連結される。

しかし、前述したような一般のＭＥＭＳ素子パッケージは、ガラス系列のカバー用ガラス基板３とシリコン系列の素子用基板１とを陽極ボンディングし結合することによってカバー用ガラス基板３は厚くなってしまう。さらに、このカバー用ガラス基板３に形成されるビアホール６によってサイズも増大する。即ち、一般のＭＥＭＳ素子パッケージはそのサイズが大きく、且つ高さも高いので、これを適用する装置のサイズも増大することから装置の小型化が図りづらい。
また、一般のＭＥＭＳ素子パッケージはガラス材質のカバー用ガラス基板３を使用することによって、電極配線のためのビアホール６の形成工程および外部電極パッド７の形成工程は複雑で長い時間を必要とするため、収率低下および生産性の低下といった問題が伴なう。
さらに、一般的なＭＥＭＳ素子パッケージは、陽極ボンディング時の高い温度（通常４６０℃）によりＭＥＭＳ活性素子２が変形および損傷される恐れがあるので、カバー用ガラス基板３と素子用シリコン基板１との間の熱膨張係数の違いによる基本ストレス（ｓｔｒｅｓｓ）を内在している問題も抱えている。
なお、シリコン材質の内部電極パッド５および金属材質の外部電極パッド７による回路結線は、接触部での電気的な接触抵抗と高周波のＲＦに対する高いインダクタンスを発生させることによって大きい信号損失を誘発することから素子の信頼性を落としてしまう。

本発明は前述した問題点を解決するために案出されたもので、本発明の目的は、素子用基板と同じ材質のカバー用基板を使用することによって熱の膨張係数の違いによるストレスをなくすことができ、且つ電極配線のためのビアホールおよび金属蒸着の工程が簡単ながら体積も小型化できるＭＥＭＳ素子パッケージおよびその製造方法を提供することにある。

本発明の他の目的は、素子用基板とカバー用基板をＡｕ−Ａｕダイレクトボンディングすることによって安定的で且つ収率を高めることのできるＭＥＭＳ素子パッケージおよびその製造方法を提供することにある。
本発明の他の目的は、同一材質または伝導度の高い金属同士の接触からなされる回路結線構造を採用することによって、信号損失を最小化することのできるＭＥＭＳ素子パッケージおよびその製造方法を提供することにある。

前述の目的を達成するための、本願第１発明のＭＥＭＳ素子パッケージは、ＭＥＭＳ活性素子が上面に形成された素子用基板と、前記ＭＥＭＳ活性素子が位置する空間を提供すべく、前記ＭＥＭＳ活性素子の両側に配置し、前記ＭＥＭＳ活性素子に電気的に接続された内部電極パッドと、前記内部電極パッドの外側に位置するシーリングパッドと、前記シーリングパッドを介して前記素子用基板と結合し、前記内部電極パッドに位置する部分にビアホールが形成されたカバー用基板と、前記ビアホールを介して前記内部電極パッドと電気的な接続が行われるよう前記カバー用基板の上面に形成された外部電極パッドとを含むことを特徴とする。

本願第２発明は、第１発明において、前記内部電極パッドおよびシーリングパッドはＡｕから形成され、前記素子用基板と前記カバー用基板はＡｕ−Ａｕダイレクトボンディングされる。
本願第３発明は、第１又は第２発明において、前記外部電極パッドもＡｕから形成される。
本願第４発明の他の目的を達成するためのＭＥＭＳ素子パッケージ製造方法は、（ａ）ＭＥＭＳ活性素子およびこの活性素子と電気的に接続されるリードラインを備えた素子用基板を備えるステップと、（ｂ）カバー用基板に内部電極パッドおよびこの内部電極パッドの外側に配置するシーリングパッドを所定の高さで形成するステップと、（ｃ）前記ＭＥＭＳ活性素子が前記内部電極パッドにより提供された空間に位置し、前記内部電極パッドが前記リードラインと接するよう前記素子用基板とカバー用基板とをボンディングするステップと、（ｄ）前記カバー用基板を所定の厚さで研摩するステップと、（ｅ）前記カバー用基板の前記内部電極パッドが位置する部分にビアホールを形成するステップと、（ｆ）前記ビアホールを介して前記内部電極パッドと電気的に接触される外部電極パッドを形成するステップとを含む。

本願第５発明は、第４発明において、前記（ｂ）ステップにおいて、（ｂ１）前記カバー用基板の全面にシードメタルを塗布するステップと、（ｂ２）前記シードメタル層上にフォトリソグラフィー工程を介して内部電極パッドおよびシーリングパッドの形成のためのメッキフレームを形成するステップと、（ｂ３）前記メッキフレームにＡｕを電気メッキするステップと、（ｂ４）前記メッキフレームを取除くステップとを更に含む。
本願第６発明は、第５発明において、前記（ｂ１）ステップにおいて、Ａｕを１０００Å厚さで塗布することが好ましい。

本願第７発明は、第５発明において、、前記（ｃ）ステップにおいて、Ａｕ−Ａｕダイレクトボンディングを用いることが好ましい。
本願第８発明は、第７発明において、前記Ａｕ−Ａｕダイレクトボンディングは３２０±１０℃の温度で２０分以内に行われることがよい。
本願第９発明は、第５発明において、前記（ｄ）ステップにおいて、カバー用基板の所定厚さは４０μｍであることが好ましい。
本願第１０発明は、第５発明において、前記（ｅ）ステップにおいて、該当部分をＩＣＰエッチングすることが好ましい。
本願第１１発明は、第２発明において、前記（ｆ）ステップにおいて、Ａｕをスパッタリングすることが好ましい。

本発明によると、軽薄短小型のパッケージを提供することができるので、このパッケージの適用される装置を小型化することができる。
また、動作が安定的で信頼性の高いパッケージを提供することができるので、このパッケージが使用される装置の信頼性および品質向上を図ることができる。
また、安定的ながらも簡単な工程でパッケージを製造することができるので、収率の向上およびコスト節減を図ることができる。

以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
＜実施例＞
図２は、本発明の一実施の形態に係るＭＥＭＳ素子パッケージの概略的な構造断面図の一例である。図示された通り、シリコン基板からなる素子用基板１０の上面中央部にはＭＥＭＳ活性素子１１が形成されている。ＭＥＭＳ活性素子１１は、一般にスプリング要素とこれにより支持されるステージ、このステージに対して駆動力を提供したりステージの変位を検知する電極を含む。係るＭＥＭＳ活性素子１１は本発明の技術的な範囲を制限しない。さらに、素子用基板１０には、ＭＥＭＳ活性素子１１と電気的に接続されたリードライン１３が形成されている。
また、素子用基板１０のＭＥＭＳ活性素子１１の両側にはＭＥＭＳ活性素子１１が位置する空間を提供すると同時に、ＭＥＭＳ活性素子１１の電気的な経路を提供するためにリードライン１３と接続される所定高さの内部電極パッド２０が配置している。内部電極パッド２０はＡｕから形成される。
また、内部電極パッド２０の外郭には、この内部電極パッド２０と同じ材質のＡｕから形成され、内部電極パッド２０と同一の高さに形成されたシーリングパッド３０が設けられている。
シリコン基板からなるカバー用基板４０は、シーリングパッド３０を介して素子用基板１０と結合されている。内部電極パッド２０およびシーリングパッド３０の上下部、即ち、素子用基板１０とカバー用基板４０との境界面には、ほぼ１０００Å程度の厚さを有するＡｕ層２１ａ、２１ｂ、３１ａ、３１ｂがそれぞれ形成されている。
従って、素子用基板１０とカバー用基板４０とは、Ａｕ層、シーリングパッド３０、内部電極パッド２０を介してＡｕ−Ａｕダイレクトボンディングされる。例えば、Ａｕ層３１ａ、シーリングパッド３０及びＡｕ層３１ｂを順に介して素子用基板１０とカバー用基板４０とがパッケージボンディングされる。そのため、従来のシリコン基板とガラス基板とを陽極ボンディングする方法に比べて低温で短時間にボンディングできる。なお、Ａｕ−Ａｕのボンディングであるため、ボンディング温度は約３２０℃程度と低温であり、ボンディング時間は２０分程度である。これは、従来に比べてボンディング時素子の変形や損傷が減らされることを意味する。また、本発明は素子用基板１０およびカバー用基板４０が同一材質からなっているため、従来のような熱膨張係数の違いによるストレスが除去できる。例えば、一方の基板の膨張が他方の基板の膨張よりも大きい場合、膨張の度合いが異なって基板が割れたり変形するなどの弊害があるが、本発明では同一材料で基板を形成するため、膨張度合いの違いによる弊害を防止できる。
また、カバー用基板４０の内部電極パッド２０が位置する部分には内部電極パッド２０を露出するためのビアホール４１が形成されており、ビアホール４１を介して内部電極パッド２０と電気的に接続する外部電極パッド５０が形成されている。
なお、ビアホール４１はＩＣＰ（Inductively Coupled Plasma）エッチングにより形成される一方、外部電極パッド５０はスパッタリングにより形成される。ここで、カバー用基板を上述のようにシリコン基板で形成することで、ガラス基板を用いる場合と比較してカバー用基板の厚みを薄くすることができる。よって、ガラスでない薄い基板４０にビアホール４１を形成するので、サンドブラスター工程を用いる必要が無い。よって、製造工程を簡単化して製造コストを削減することができる。また、簡単なエッチング工程でビアホールを形成可能であり、且つスパッタリング工程も適用可能である。また、ＩＣＰ（Inductively Coupled Plasma）エッチングにより、サイズの小さなビアホールを精度良く形成することができる。よって、ＭＥＭＳ素子パッケージの小型化・薄型化・軽量化を図ることができる。また、外部電極パッド５０はＡｕから形成されているため伝導度の高い同一系列に接続される。係る回路結線の構造は従来のシリコンやアルミニウムの結線に比べて接触抵抗が低く、高周波のＲＦに対して低いインダクタンスを有することから信号損失を防ぐことができる。
係る本発明のＭＥＭＳ素子パッケージは薄いカバー用基板４０を採用することによって軽薄短小型化に近づけることができ、内部抵抗の低い電気的な信号経路を有することから信号損失を減らすことができる。また、カバー用基板４０の表面に外部電極パッド５０が形成されているのでダイレクトボンディング方式に基づき回路基板に実装されることができると共に多数のパッケージを容易に積層できる。
以下、本発明に係るＭＥＭＳ素子パッケージの製造方法について、図３Ａないし図３Ｇに基づいて詳説する。本発明に係るＭＥＭＳ素子パッケージの製造方法は一般に、積層、パターニングなどの方法が適用されるため、その詳細な加工法に対する説明は除く。
まず、図３Ａに示すように、カバー用基板４０の全面にＡｕを１０００Å程度の厚さで塗布しシードメタル層１１０を形成する。その上、フォトリソグラフィー工程などを介してメッキフレーム１２０を形成する。このメッキフレーム１２０は、内部電極パッド２０とシーリングパッド３０を形成するためのものである。
それから、図３Ｂに示すように、メッキフレーム１２０にＡｕを電気メッキしてからメッキフレームを取除いた後、露出されたシードメタル層を取除く。
係る工程を介して図３Ｃに示すように、カバー用基板４０に内部電極パッド２０およびシーリングパッド３０の形成されている構造物を用意する。
それから、図３Ｄに示すように、予め用意されたＭＥＭＳ活性素子１１およびリードライン１３が備えられた素子用基板１０とカバー用基板４０とを、シーリングパッド３０を用いてボンディングする。なお、ＭＥＭＳ活性素子１１は内部電極パッド２０により備えられた空間に位置し、内部電極パッド２０はリードライン１３と接続する。
前述のようなボンディングの際には、Ａｕから形成されたシーリングパッド３０と素子用基板１０に形成されているＡｕ層３１ｂと接しているＡｕ−Ａｕダイレクトボンディング方法に基づくことから、従来の陽極ボンディングに比べて低温度でボンディングを行うことができ、その時間も短縮できる。前記ボンディング温度は約３２０℃であり、ボンディング時間は２０分程度である。従って、従来に比べてボンディング時に素子の変形や損傷を減らして、より安定駆動可能かつ信頼性の高いＭＥＭＳ素子パッケージを効率よく製造することができる。
また、従来のようガラス基板対シリコン基板のボンディングを行わず、同じ材質の基板をボンディングすることから、材質の違いによって熱膨張係数が異なることにより生じたストレス発生が除去され、より安定的なＭＥＭＳ素子パッケージを提供することができる。
前述のように、素子用基板１０とカバー用基板４０をボンディングした後、図３Ｅに示すように、カバー用基板４０を一定厚さで研摩する。ここで、一定厚さはほぼ４０μｍである。係る研摩はグラインディング、ラッピング、および科学的な機械研摩の順に行われる。
図３Ｆに示すように、一定厚さで研摩されたカバー用基板４０の一定位置、つまり、内部電極パッド２０が位置する部分に電極配線のためのビアホール４１を形成する。このビアホール４１は、ガラス基板でなく薄いシリコン基板に形成されるため、その工程が従来の複雑したなサンドブラスターではない、簡単なＩＣＰエッチングにより行われる。
ビアホール４１に金属、即ちＡｕをスパッタリング工程に基づいて充填させて、図３Ｇに示すようビアホール４１を介して内部の内部電極パッド２０と電気的に接続される外部電極パッド５０を形成する。このときにもカバー用基板４０は薄いので、スパッタリング時間などを従来に比べて短縮させることができる。
本発明による作用効果をまとめると、Ａｕ−Ａｕダイレクトボンディングを用いることで、ボンディング温度は約３２０℃程度と低温であり、ボンディング時間は２０分程度である。よって、ボンディング時に素子の変形や損傷を減らして、より安定駆動可能かつ信頼性の高いＭＥＭＳ素子パッケージを効率よく製造することができる。
また、素子用基板１０およびカバー用基板４０が同一材質のため、熱膨張係数が同一でありストレスが除去でき、より安定的なＭＥＭＳ素子パッケージを提供することができる。

さらに、カバー用基板を上述のようにシリコン基板で形成することで、ガラス基板を用いる場合と比較してカバー用基板の厚みを薄くすることができる。また、ＩＣＰ（Inductively Coupled Plasma）エッチングにより、サイズの小さな貫通孔を精度良く形成することができる。よって、ＭＥＭＳ素子パッケージの小型化・薄型化・軽量化を図ることができる。また、従来のようにサンドブラスター工程を用いないため、製造工程を簡単化して製造コストを削減することができる。

また、電気的な信号経路がＡｕといった単一の材質から構成され、かつ伝導度の高いＡｕ同士の接触であるので、接触抵抗及びインダクタンスを低下させ、信号損失を最小化することができるの。さらに
以上より、ＭＥＭＳ素子パッケージの収率の向上、生産性の向上を図ることができる。
本発明は例示的な方法に基づいて説明されている。ここで使用された用語は説明のためのものであり、限定的な意味として理解されてはならない。前述の内容に基づいて本発明の多様な修正および変形が可能となる。例えば、本発明に係るパッケージはＭＥＭＳ素子のみならず高集積素子のパッケージに至って適用されることができる。従って、特に言及されない限り本発明は請求項の範囲内で自在に実行されることができる。

図１は一般のＭＥＭＳ素子パッケージの概略的な構造図である。 本発明の一実施の形態に係るＭＥＭＳ素子パッケージの概略的な構造図である。 本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（１）。 本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（２）。 本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（３）。 本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（４）。 本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（５）。 本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（６）。 本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（７）。

符号の説明

１０ 素子用基板
１１ ＭＥＭＳ活性素子
１３ リードライン
２０ 内部電極パッド
３０ シーリングパッド
２１ａ、２１ｂ、３１ａ、３１ｂ Ａｕ層
４０ カバー用基板
４１ ビアホール
５０ 外部電極パッド

Claims (11)

1. ＭＥＭＳ活性素子が上面に形成された素子用基板と、
   前記ＭＥＭＳ活性素子が位置する空間を提供すべく、前記ＭＥＭＳ活性素子の両側に配置し、前記ＭＥＭＳ活性素子と電気的に接続された内部電極パッドと、
   前記内部電極パッドの外側に位置するシーリングパッドと、
   前記シーリングパッドを介して前記素子用基板と結合し、前記内部電極パッドに位置する部分にビアホールが形成されたカバー用基板と、
   前記ビアホールを介して前記内部電極パッドと電気的な接続が行われるよう前記カバー用基板の上面に形成された外部電極パッドと
   を含むことを特徴とするＭＥＭＳ素子パッケージ。
2. 前記内部電極パッドおよびシーリングパッドはＡｕから形成され、前記素子用基板と前記カバー用基板はＡｕ−Ａｕダイレクトボンディングされることを特徴とする請求項１に記載のＭＥＭＳ素子パッケージ。
3. 前記外部電極パッドはＡｕから形成されたことを特徴とする請求項１または２に記載のＭＥＭＳ素子パッケージ。
4. （ａ）ＭＥＭＳ活性素子およびこの活性素子と電気的に接続されるリードラインを備えた素子用基板を備えるステップと、
   （ｂ）カバー用基板に内部電極パッドおよびこの内部電極パッドの外側に配置するシーリングパッドを所定の高さで形成するステップと、
   （ｃ）前記ＭＥＭＳ活性素子が前記内部電極パッドにより提供された空間に位置し、前記内部電極パッドが前記リードラインと接するよう前記素子用基板とカバー用基板とをボンディングするステップと、
   （ｄ）前記カバー用基板を所定の厚さで研摩するステップと、
   （ｅ）前記カバー用基板の前記内部電極パッドが位置する部分にビアホールを形成するステップと、
   （ｆ）前記ビアホールを介して前記内部電極パッドと電気的に接触される外部電極パッドを形成するステップと
   を含むことを特徴とするＭＥＭＳ素子パッケージ製造方法。
5. 前記（ｂ）ステップにおいて、
   （ｂ１）前記カバー用基板の全面にシードメタルを塗布するステップと、
   （ｂ２）前記シードメタル層上にフォトリソグラフィー工程を介して内部電極パッドおよびシーリングパッドの形成のためのメッキフレームを形成するステップと、
   （ｂ３）前記メッキフレームにＡｕを電気メッキするステップと、
   （ｂ４）前記メッキフレームを取除くステップと
   を更に含むことを特徴とする請求項４に記載のＭＥＭＳ素子パッケージ製造方法。
6. 前記（ｂ１）ステップにおいて、Ａｕを１０００Å厚さで塗布することを特徴とする請求項５に記載のパッケージ製造方法。
7. 前記（ｃ）ステップにおいて、Ａｕ−Ａｕダイレクトボンディングを用いることを特徴とする請求項５に記載のＭＥＭＳ素子パッケージ製造方法。
8. 前記Ａｕ−Ａｕダイレクトボンディングは３２０±１０℃の温度で２０分以内に行われることを特徴とする請求項７記載のＭＥＭＳ素子パッケージ製造方法。
9. 前記（ｄ）ステップにおいて、カバー用基板の所定厚さは４０μｍである
   ことを特徴とする請求項５に記載のＭＥＭＳ素子パッケージ製造方法。
10. 前記（ｅ）ステップにおいて、該当部分をＩＣＰエッチングすることを特徴とする請求項５記載のＭＥＭＳ素子パッケージ製造方法。
11. 前記（ｆ）ステップにおいて、Ａｕをスパッタリングすることを特徴とする請求項５に記載のＭＥＭＳ素子パッケージ製造方法。