JP5423399B2 - コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法 - Google Patents

コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法 Download PDF

Info

Publication number
JP5423399B2
JP5423399B2 JP2009548964A JP2009548964A JP5423399B2 JP 5423399 B2 JP5423399 B2 JP 5423399B2 JP 2009548964 A JP2009548964 A JP 2009548964A JP 2009548964 A JP2009548964 A JP 2009548964A JP 5423399 B2 JP5423399 B2 JP 5423399B2
Authority
JP
Japan
Prior art keywords
capacitor
built
substrate
forming
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009548964A
Other languages
English (en)
Other versions
JPWO2009088069A1 (ja
Inventor
浩一 竹村
明信 渋谷
明 大内
康博 石井
透 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009548964A priority Critical patent/JP5423399B2/ja
Publication of JPWO2009088069A1 publication Critical patent/JPWO2009088069A1/ja
Application granted granted Critical
Publication of JP5423399B2 publication Critical patent/JP5423399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16268—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

［関連出願の記載］
本発明は、日本国特許出願：特願２００８−００２３４０号（２００８年 １月 ９日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、電子装置にコンデンサを内蔵したコンデンサ内蔵装置（特に半導体装置）の製造方法及び該コンデンサ内蔵装置を回路基板に実装したコンデンサ内蔵パッケージの製造方法に関する。
半導体集積回路装置（ＬＳＩ）では、その作製プロセスの進展に従い、高速動作化と同時に電源電圧も低下しているために、ＬＳＩの安定動作のためにはトランジスタのスイッチングの際に生じるノイズ（スイッチングノイズ）の抑制が非常に重要な課題となっている。
スイッチングに際して生じる電圧降下ΔＶは、一般的に下記の式（１）で示される。
△Ｖ＝−Ｌ×ｄｉ／ｄｔ・・・・・・（１）
ここで、ｄｉ／ｄｔはスイッチングによって回路を流れる負荷電流の時間変化、ＬはＬＳＩと電源装置との間の配線のインダクタンスである。
そこで、ＬＳＩのスイッチングノイズ対策として、ΔＶを小さくするために、式（１）におけるＬが小さくなるようにＬＳＩと電源との間にはデカップリングコンデンサが配置されている。
しかしながら、近年におけるＬＳＩの高集積化、ＧＨｚを越える高速動作化、そして低電圧化の進展に伴い、許容されるΔＶは減少し、ＬＳＩとデカップリングコンデンサとの間の配線のインダクタンスの影響も無視できなくなってきている。そこで、ＬＳＩとデカップリングコンデンサ間のインダクタンスが出来るだけ小さくなるように、デカップリングコンデンサを出来るだけＬＳＩの近傍に実装する実装構造が提案されている。例えば、特許文献１〜４においては、インターポーザ型コンデンサを、ＬＳＩと回路基板との間乃至はＬＳＩ直下の回路基板表面内部へ配置して、ハンダバンプのみを介してＬＳＩと直接接続する実装構造が開示されている。
特許文献１〜４に記載のインターポーザ型コンデンサの製造方法においては、貫通ビア（貫通配線）を形成した基板の一方の面上にキャパシタを形成したインターポーザ型コンデンサをディスクリート部品として製造している。製造したインターポーザ型コンデンサは、貫通配線の両端に形成した接続パッドにおいて半導体素子及び回路基板とハンダバンプを介して電気的に接続される。また、特許文献４に記載のインターポーザ型コンデンサの製造方法における貫通配線の形成においては、基板の、コンデンサを形成した一方の面にキャビティを形成し、キャビティにＣｕを埋め込んだ後、基板の他方の面側から基板を機械的に研削し、キャビティ底部のＣｕを露出させることにより基板ビア（貫通配線）を形成している。
特開２００１−３３８８３６号公報 特開２００２−００８９４２号公報 特開２００５−１２３２５０号公報 特開２００７−１８４３２４号公報
以上の特許文献１〜４の全開示内容は、本書に引用をもって繰り込み記載されているものとする。
以下の分析は本発明の観点から与えられる。
特許文献１〜４に記載のインターポーザ型コンデンサは、ディスクリート部品（単体）として製造されるので、製造時や実装時に取り扱いが容易となるような十分な厚さが必要となる。この取り扱い容易となる厚さは、ワーク又はウェハの大きさに依存することになるが、多数個同時に製造可能とすることを考慮するとインターポーザ型コンデンサ自体で、例えば２００μｍ以上の厚さが必要となる。インターポーザ型コンデンサは、例えば半導体素子と回路基板との間に挿入されるので、パッケージの厚さもインターポーザ型コンデンサの厚さの分だけ厚くなる。パッケージの厚さが厚くなれば、それが実装される機器の小型化及び薄型化に不利となる。
また、パッケージの信号線は、インターポーザ型コンデンサの厚さ分だけ長くなることになり、伝送損失の増加を引き起こす。更には、インターポーザ型コンデンサが必要となるようなＬＳＩの多くは１０００以上の多数かつ高密度なＩ／Ｏパッドを有するので、インターポーザ型コンデンサには５０μｍ径以下の微細な貫通ビア（配線）が必要となるが、インターポーザ型コンデンサの厚さが厚いと貫通ビアの径も大きくならざるを得ない（一般的に、貫通ビアのアスペクト比（深さ／ビア径）は約１である）。したがって、そのような微細な貫通ビアを、取り扱い容易となるような十分な厚さ有する基板を貫通するように形成することは困難である。
一方、これらの問題点を解決するために、インターポーザ型コンデンサを薄くすると、今度は取り扱いが困難となり、インターポーザ型コンデンサの製造や実装を歩留りよく、低コストで実現できない問題が生じる。例えば、上記問題を解決できるような１００μｍ以下の厚さでインターポーザ型コンデンサを製造すると、機械的強度が弱くなり製造工程途中で破損することや、熱履歴や基板に積層する材料による反りが大きくなるために、インターポーザ型コンデンサを生産性良く製造及び実装することが困難となる。
また、コンデンサをディスクリート部品として作製しないで例えばＬＳＩと接続後に薄化する方法では、他にウェハ状態同士で接続するウェハ・オン・ウェハ、及びコンデンサが形成されたウェハ上に選別されたＬＳＩチップを実装する方法が考えられる。前者は、ＬＳＩとコンデンサを同形状のウェハで作製しなければならないことと、良品同士を選別して接続することができない欠点がある。後者は、良品同士の選別は可能であるが、ＬＳＩとコンデンサを一体化した後はコンデンサが形成されたウェハの形状でプロセスが実施されることになる。従って、この状態でＬＳＩのテストを行う場合には、ＬＳＩをダイシングする前のウェハ状態でのテストと同じテストをする場合でも、異なるプローブカードやテストプログラムを用意しなければならない欠点がある。
本発明の目的は、ディスクリート部品としてではなく、微細貫通ビアを有する薄型コンデンサを電子装置に内蔵したコンデンサ内蔵装置を生産性良く製造する方法及び該コンデンサ内蔵装置を回路基板に実装したコンデンサ内蔵パッケージを製造する方法を提供することである。
本発明の第１視点によれば、電子素子にコンデンサ内蔵素子を実装したコンデンサ内蔵装置の製造方法であって、上部電極、誘電体及び下部電極を有する少なくとも１つのコンデンサを一単位として、コンデンサ基板の一方の面に、コンデンサを複数単位形成するコンデンサ形成工程と、コンデンサ基板の一方の面のコンデンサが形成されていない所定の領域に、コンデンサ基板を貫通しない所定の深さの少なくとも１つの凹部を形成する凹部形成工程と、コンデンサ基板の一方の面上に、層間絶縁膜を形成する層間絶縁膜形成工程と、凹部内を被覆ないし充填し、層間絶縁膜を貫通すると共に、上部電極及び下部電極のいずれかと電気的に接続された導電体を形成する導電体形成工程と、各工程によって形成されたコンデンサ内蔵素子の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵素子個片化工程と、導電体と電子素子とが電気的に接続するようにコンデンサ基板の一方の面を電子素子と対向させて複数のコンデンサ内蔵素子を電子素子にフリップチップ実装するコンデンサ内蔵素子実装工程と、コンデンサ内蔵素子実装工程後において、凹部内の導電体が露出するようにコンデンサ基板を薄化するコンデンサ基板薄化工程と、コンデンサ内蔵素子実装工程後において、電子素子を薄化する電子素子薄化工程と、コンデンサ基板薄化工程及び電子素子薄化工程後において、各工程によって形成されたコンデンサ内蔵装置の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵装置個片化工程と、を含むコンデンサ内蔵装置の製造方法を提供する。
上記第１視点の好ましい形態によれば、コンデンサ内蔵装置の製造方法は、コンデンサ基板が非絶縁性である場合、層間絶縁膜形成工程において、コンデンサ基板と導電体が電気的に接続しないように層間絶縁膜を形成し、コンデンサ薄化工程後、凹部内の導電体が露出するように、コンデンサ基板の他方の面に絶縁膜を形成する絶縁膜形成工程をさらに含む。
本発明の第２視点によれば、電子素子にコンデンサ内蔵素子を実装したコンデンサ内蔵装置の製造方法であって、上部電極、誘電体及び下部電極を有する少なくとも１つのコンデンサを一単位として、コンデンサ基板の一方の面に、コンデンサを複数単位形成するコンデンサ形成工程と、コンデンサ基板の一方の面上に、層間絶縁膜を形成する層間絶縁膜形成工程と、少なくとも一部が電子装置の一方の面のコンデンサが形成されていない所定の領域に接し、層間絶縁膜を貫通すると共に、上部電極及び下部電極のいずれかと電気的に接続された導電体を形成する導電体形成工程と、各工程によって形成されたコンデンサ内蔵素子の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵素子個片化工程と、導電体と電子素子とが電気的に接続するようにコンデンサ基板の一方の面を電子素子と対向させて複数のコンデンサ内蔵素子を電子素子にフリップチップ実装するコンデンサ内蔵素子実装工程と、コンデンサ内蔵素子実装工程後において、コンデンサ基板を所定の厚さまで薄化するコンデンサ基板薄化工程と、コンデンサ内蔵素子実装工程後において、電子素子を薄化する電子素子薄化工程と、所定の領域の導電体が露出するように、コンデンサ基板の他方の面からコンデンサ基板に少なくとも１つの貫通孔を形成する貫通孔形成工程と、導電体と電気的接続するように貫通孔を被覆ないし充填する貫通孔導電体を形成する貫通孔導電体形成工程と、コンデンサ基板薄化工程及び電子素子薄化工程後において、各工程によって形成されたコンデンサ内蔵装置の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵装置個片化工程と、を含むコンデンサ内蔵装置の製造方法を提供する。
上記第２視点の好ましい形態によれば、コンデンサ内蔵装置の製造方法は、コンデンサ基板が非絶縁性である場合、層間絶縁膜形成工程において、コンデンサ基板と導電体が電気的に接続しないように層間絶縁膜を形成し、貫通孔導電体形成工程前に、貫通孔内壁及びコンデンサ基板の他方の面に絶縁膜を形成する絶縁膜工程をさらに含む。
上記第１視点及び第２視点の好ましい形態によれば、コンデンサ基板薄化工程において、コンデンサ基板は、研削加工及びエッチング加工のうち少なくとも一方によって薄化される。
上記第１視点及び第２視点の好ましい形態によれば、コンデンサ内蔵装置の製造方法は、コンデンサ内蔵素子実装工程前に、コンデンサ内蔵素子及び電子素子を電気的に試験する第１良品選別工程をさらに含む。また、コンデンサ内蔵素子実装工程において、電子素子の不良領域及び電子素子の周縁領域が存在する場合には、少なくとも一方の領域には、コンデンサ内蔵素子ではなくダミーチップを実装する。
上記第１視点及び第２視点の好ましい形態によれば、コンデンサ内蔵装置の製造方法は、コンデンサ内蔵装置個片化工程前に、コンデンサ内蔵装置を電気的に試験する第２良品選別工程をさらに含む。
本発明の第３視点によれば、電子素子にコンデンサ内蔵素子を実装したコンデンサ内蔵装置を、回路基板に実装したコンデンサ内蔵パッケージの製造方法であって、上部電極、誘電体及び下部電極を有する少なくとも１つのコンデンサを一単位として、コンデンサ基板の一方の面に、コンデンサを複数単位形成するコンデンサ形成工程と、コンデンサ基板の一方の面のコンデンサが形成されていない所定の領域に、コンデンサ基板を貫通しない少なくとも１つの凹部を形成する凹部形成工程と、コンデンサ基板の一方の面上に、層間絶縁膜を形成する層間絶縁膜形成工程と、凹部内を被覆ないし充填し、層間絶縁膜を貫通すると共に、上部電極及び下部電極のいずれかと電気的に接続された導電体を形成する導電体形成工程と、各工程によって形成されたコンデンサ内蔵素子の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵素子個片化工程と、導電体と電子素子とが電気的に接続するようにコンデンサ基板の一方の面を電子素子と対向させて複数のコンデンサ内蔵素子を電子素子にフリップチップ実装するコンデンサ内蔵素子実装工程と、コンデンサ内蔵素子実装工程後において、凹部内の導電体が露出するようにコンデンサ基板を薄化するコンデンサ基板薄化工程と、コンデンサ内蔵素子実装工程後において、電子素子を薄化する電子素子薄化工程と、コンデンサ基板薄化工程及び電子素子薄化工程後において、各工程によって形成されたコンデンサ内蔵装置の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵装置個片化工程と、導電体と回路基板とが電気的に接続するようにコンデンサ基板の他方の面を回路基板と対向させて、個片化されたコンデンサ内蔵装置を回路基板にフリップチップ実装するコンデンサ内蔵装置実装工程と、を含むコンデンサ内蔵パッケージの製造方法を提供する。
本発明の第４視点によれば、電子素子にコンデンサ内蔵素子を実装したコンデンサ内蔵装置を、回路基板に実装したコンデンサ内蔵パッケージの製造方法であって、上部電極、誘電体及び下部電極を有する少なくとも１つのコンデンサを一単位として、コンデンサ基板の一方の面に、コンデンサを複数単位形成するコンデンサ形成工程と、コンデンサ基板の一方の面上に、層間絶縁膜を形成する層間絶縁膜形成工程と、少なくとも一部が電子装置の一方の面のコンデンサが形成されていない所定の領域に接し、層間絶縁膜を貫通すると共に、上部電極及び下部電極のいずれかと電気的に接続された導電体を形成する導電体形成工程と、各工程によって形成されたコンデンサ内蔵素子の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵素子個片化工程と、導電体と電子素子とが電気的に接続するようにコンデンサ基板の一方の面を電子素子と対向させて複数のコンデンサ内蔵素子を電子素子にフリップチップ実装するコンデンサ内蔵素子実装工程と、コンデンサ内蔵素子実装工程後において、コンデンサ基板を所定の厚さまで薄化するコンデンサ基板薄化工程と、コンデンサ内蔵素子実装工程後において、電子素子を薄化する電子素子薄化工程と、所定の領域の導電体が露出するように、コンデンサ基板の他方の面からコンデンサ基板に少なくとも１つの貫通孔を形成する貫通孔形成工程と、導電体と電気的接続するように貫通孔を被覆ないし充填する貫通孔導電体を形成する貫通孔導電体形成工程と、コンデンサ基板薄化工程及び電子素子薄化工程後において、各工程によって形成されたコンデンサ内蔵装置の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵装置個片化工程と、貫通孔導電体と回路基板とが電気的に接続するようにコンデンサ基板の他方の面を回路基板と対向させて、個片化されたコンデンサ内蔵装置を回路基板にフリップチップ実装するコンデンサ内蔵装置実装工程と、を含むコンデンサ内蔵パッケージの製造方法を提供する。
本発明は、以下の効果のうち少なくとも１つを有する。
本発明によれば、コンデンサ内蔵素子を、最終形態よりも厚くして、取り扱いが容易な厚さで実装等の処理を施すことができるので、工程途中の破損等を防止でき、コンデンサ内蔵装置及びコンデンサ内蔵パッケージの生産性及び品質信頼性を向上させることができる。
本発明によれば、コンデンサ内蔵素子の実装後、コンデンサ基板を所望の厚さまで薄化するので、より薄型のコンデンサ内蔵装置及びコンデンサ内蔵パッケージを製造することができる。例えば、コンデンサ内蔵素子部分の厚さを一方のハンダバンプの高さを含めても１００μｍ以下にすることができる。また、コンデンサ基板に形成する凹部ないし貫通孔の深さを浅くすることができるので、凹部ないし貫通孔の径を小さく抑えることができる。これにより、コンデンサ内蔵装置及びコンデンサ内蔵パッケージをより小型化することができる。例えば、凹部ないし貫通孔の径は５０μｍ以下にすることができる。また、電子素子が例えば半導体素子（例えばＬＳＩ）の場合、半導体素子の基板も薄化することによりコンデンサ内蔵装置及びコンデンサ内蔵パッケージをさらに薄型にすることができる。
本発明によれば、コンデンサ内蔵素子はコンデンサ基板薄化前の状態であっても電気的試験を実施することができるので、コンデンサ内蔵素子実装前にコンデンサ内蔵素子及び電子素子の電気的試験を予め実施することにより、良品同士を組み合わせて、しかも複数個同時に実装することができる。これにより、コンデンサ内蔵装置及びコンデンサ内蔵パッケージの生産性を向上させることができる。また、電子素子にコンデンサ内蔵素子を実装した状態であっても、コンデンサ内蔵素子実装前後において電子素子のパッドの配置は変わらないので、コンデンサ内蔵素子実装前と同じ装置、同じ冶具、同じプログラムを用いた電子素子（例えばＬＳＩ）の電気的試験が可能となる。回路基板へのコンデンサ内蔵装置の実装時も電子素子単体と同様の取扱いで試験及び実装が可能となる。したがって、特別な電気的試験工程や試験設備は必要なく、低コストで生産性良くコンデンサ内蔵素子及びコンデンサ内蔵装置の実装を実施することができる。また、本発明によれば、コンデンサ内蔵素子と電子素子とを同一形状に形成する必要がない。
本発明の第１実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法を説明するための概略工程図。 図１におけるコンデンサ内蔵装置一単位の詳細を示す概略部分断面図。 図１におけるコンデンサ内蔵装置一単位の詳細を示す概略部分断面図。 図１におけるコンデンサ内蔵装置一単位の詳細を示す概略部分断面図。 図１におけるコンデンサ内蔵装置一単位の詳細を示す概略部分断面図。 本発明の第２実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法を説明するための、コンデンサ内蔵装置一単位の詳細を示す概略部分断面図。 本発明の第２実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法を説明するための、コンデンサ内蔵装置一単位の詳細を示す概略部分断面図。 本発明の第３実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法を説明するための概略工程図。 図８におけるコンデンサ内蔵装置一単位の詳細を示す概略部分断面図。 図８におけるコンデンサ内蔵装置一単位の詳細を示す概略部分断面図。
符号の説明
１ コンデンサ内蔵装置
２ コンデンサ基板
２ａ 一方の面
２ｂ 他方の面
３ 下部電極
４ 誘電体
５ 上部電極
６ レジスト
７ 凹部
８（８ａ，８ｂ） 層間絶縁膜
９ 導電体
１０ コンデンサ
１１ 接続パッド
１２ コンデンサ内蔵素子
１３ カバー絶縁膜
１４ ハンダバンプ
１５ 電子素子
１６ アンダーフィル樹脂
１７ モールド樹脂
１８ カバー絶縁膜
１９ ハンダバンプ
２０ 回路基板
２１ アンダーフィル樹脂
３１ コンデンサ内蔵パッケージ
３８ 第１層間絶縁膜
３８ａ コンタクトホール
３９ 第２層間絶縁膜
４１ コンデンサ内蔵装置
４２ コンデンサ内蔵素子
４３ 第３絶縁膜
４３ａ コンタクトホール
５１ コンデンサ内蔵装置
５２ コンデンサ内蔵素子
５３ 貫通孔
５４ 接続パッド
６１ コンデンサ内蔵パッケージ
本発明の第１実施形態に係るコンデンサ内蔵装置及びコンデンサ実装パッケージの製造方法について説明する。図１〜図５に、本発明の第１実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法を説明するための概略工程図を示す。図１は、本発明の第１実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法における全体的な概略断面図であり、図２〜図５は、図１におけるコンデンサ内蔵装置一単位の詳細を示す概略部分断面図である。なお、図１に示す工程順序を示すアルファベットと図２〜図５に示す工程順序を示すアルファベットとは対応させてある。
まず、ガラス等の絶縁性のコンデンサ基板を用いたコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法について説明する。ガラスなどの耐熱性のある材料で、取扱いが容易な厚さ（例えば、０．２ｍｍ以上、好ましくは０．５ｍｍ以上）の板状コンデンサ基板２の一方の面２ａ上に、下部電極３、誘電体４及び上部電極５から構成される少なくとも１つの薄膜コンデンサ１０を一単位として、少なくとも１つのコンデンサ１０を複数単位形成する（コンデンサ形成工程；図２（ａ））（図１においては、４つのコンデンサを１単位として、３単位のコンデンサ１０が形成されている）。一単位の詳細は、後に実装する電子素子内部の電源構成に応じて適宜設定する。取り扱いが容易となる好適なコンデンサ基板２の厚さは、コンデンサ基板２の厚さにも依存することになるが、例えば、直径約１００ｍｍ（４インチ）の場合０．５ｍｍ以上、直径約１５０ｍｍ（６インチ）の場合０．６ｍｍ以上、直径約２００ｍｍ（８インチ）の場合０．７ｍｍ以上であると好ましい。コンデンサ１０の下部電極３及び上部電極５の成膜方法は、限定されるものではないが、均一な金属膜や合金膜を堆積させることが容易なスパッタ法、化学的気相成長法（ＣＶＤ法）等が好ましい。誘電体４の成膜方法も限定されるものではないが、均一で絶縁性が良い酸化膜や窒化膜を低温で形成可能なスパッタ法、ＣＶＤ法、ゾルゲル法等が好ましい。また、電極３，５や誘電体膜４の加工、形成は、精度良い加工が可能なドライエッチングが好ましい。コンデンサ１０は、後に電子素子や回路基板との接続パッド間を結ぶ貫通配線が形成される領域には形成しない。
コンデンサ基板２には、薄く高容量なコンデンサを形成するために、表面の平滑度が高く耐熱性高い材料を用いることが好ましく、例えばＳｉ、ＧａＡｓ等の半導体基板やガラス、サファイア、石英等の無機絶縁体基板を用いることが出来る。但し、これら材料に限定されるものではなく、表面を研磨したセラミックスや高耐熱性樹脂、或いは表面に絶縁層を形成した金属を用いることも可能である。なお、非絶縁性のコンデンサ基板２を用いる方法は第２実施形態において説明する。
コンデンサ１０の誘電体４の材料は限定されるものではないが、比誘電率が高く薄膜化が可能で絶縁性良い材料が好ましく、例えば、酸化タンタル、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化シリコン、窒化シリコン、酸化チタンやペロブスカイト構造を有する高誘電率酸化物がより好ましい。ペロブスカイト構造を有する高誘電率酸化物としては、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＰｂＴｉＯ３、ＳｒＢｉ２Ｔａ２Ｏ９、ＰｂＢｉ２Ｔａ２Ｏ９及びこれらの固溶体、或いはそれらのうちの少なくとも１つを主たる構成成分とした化合物が好ましい。コンデンサの電極３，５の材料も限定されないが、例えばＰｔ、Ｒｕ、Ｉｒ、ＴｉＮ等の高融点金属が好ましい。また、これら電極金属とコンデンサ基板２や後に形成する層間絶縁膜との密着性確保及び拡散防止のためにＴｉ、Ｃｒ、Ｔａ、Ｍｏなどを挿入した積層構造を形成するとより好ましい。
次に、薄膜コンデンサ１０が形成されていない領域で、コンデンサ基板２の他方の面２ｂ側にパッドを形成する領域に対応するコンデンサ基板２の一方の面２ａの領域（後に回路基板と電気的に接続するためのコンタクトホールを形成する領域）が露出するように、コンデンサ基板２の一方の面２ａ上にレジスト６を形成する（図２（ｂ））。
次に、ドライエッチング法等により、コンデンサ基板２の一方の面２ａに、コンデンサ基板２を貫通しない所定の深さの凹部（キャビティ）７を形成する（凹部形成工程；図１（ｃ）、図２（ｃ））。凹部７の深さは最終的なコンデンサ内蔵装置におけるコンデンサ基板２の厚さと少なくとも同等に設計する。凹部７の深さは限定されないが、最終的なコンデンサ内蔵装置やパッケージ全体の厚さ増加を抑え、信号配線の伝送損失を低減し、或いは貫通配線形成を容易にする等の観点から、凹部７の深さは浅いほうが好ましく、例えば好ましくは５０μｍ以下であり、より好ましくは２０μｍである。凹部７の形成方法は限定されないが、反応性ドライエッチング、ウェットエッチング、レーザ加工、サンドブラスト、ドリル加工等が好ましい。
次に、レジスト６を除去後、下部電極３、誘電体４及び上部電極５と導電体とを絶縁する領域を覆うように（下部電極３及び上部電極５と導電体とを電気的に接続する領域及び凹部７を露出するように）、コンタクトホールを有する層間絶縁膜８ａを感光性樹脂等で形成する（層間絶縁膜形成工程；図２（ｄ））。層間絶縁膜８ａの形成は、無機材料であればＣＶＤ法やゾルゲル法、樹脂であればスピンコート法が均一な絶縁膜の形成が容易で好ましい。コンタクトホールの形成方法は、層間絶縁膜８ａが無機材料や非感光性樹脂であればドライエッチング法、感光性樹脂であればフォトリソグラフィーが精度良い加工が可能で好ましい。
次に、層間絶縁膜を形成する領域にレジスト６を形成すると共に、凹部７、下部電極３、上部電極５及び層間絶縁膜８ａ上に、導電体９を形成する（導電体形成工程；図２（ｅ））。導電体９は、凹部７内に被覆されているか、又は凹部７内に充填されている。また、導電体９は、下部電極３及び上部電極５のいずれかと電気的に接続されている（それぞれ電子素子の電源又はグランドと接続可能にする）と共に、層間絶縁膜８ａを貫通するように形成されている。一単位内における下部電極３同士及び上部電極５同士（同種類の電極同士）はそれぞれ導電体９によって相互に電気的に接続されてもよい。導電体９の充填方法は限定されないが、メッキ法、印刷法、エアロゾルでポジション（ＡＤ）法などで導電体９を堆積させると、凹部７への導電体９の埋め込みも同時にできて好ましい。導電体９の材料は限定されないが、特に抵抗値が低く充填が容易なＣｕ、Ａｇ、又は、Ａｕ、或いはこれらを主たる成分とする合金がより好ましい。
次に、層間絶縁膜８ｂを形成する（図３（ｆ））と共に、電子素子と電気的に接続するための接続パッド１１を形成する（図１（ｇ）、図３（ｇ））。
次に、図１（ｇ）に示す状態において、電気的試験を実施して良品（合格品）を選別する（第１良品選別工程）。試験方法は限定されるものではないが、例えば、交流電流を用いたインピーダンスやそれに相当する物理量の測定や、直流低電圧のリーク電流測定などを行うことで良品を選別することが可能である。
次に、コンデンサ内蔵素子１２の集合体を、電子素子に実装するコンデンサ内蔵素子一単位毎に個片化する（コンデンサ内蔵素子個片化工程；図１（ｈ））。次に、良品として選別されたコンデンサ内蔵素子１２にカバー絶縁膜１３及びハンダバンプ１４を形成し（図３（ｉ））、回路基板へ実装する単位を複数有する電子素子（例えば、基板（ウェハ）上に複数形成されたＬＳＩ）１５上に複数のコンデンサ内蔵素子１２をフリップチップ実装する（コンデンサ内蔵素子実装工程；図１（ｊ））。このとき、コンデンサ基板２の一方の面（コンデンサ１０形成面）２ａが電子素子１５と対向する。コンデンサ内蔵素子１２は、事前の電気的試験で良品と選別された電子素子単位に実装し、一部に不良品として選別された電子素子単位がある場合、不良電子素子上には、ダミーチップを実装する。ダミーチップは、良品コンデンサ内蔵素子ではなく、好ましくは、同サイズ同基板材料で形成されたもの（コンデンサ１０が形成されていないもの）である。また、コンデンサ内蔵素子１２を実装しない領域が大きい場合（例えば、ウェハ周縁部などでＬＳＩが形成されていない領域が大きい場合）にもダミーチップを実装しておく。これにより、電子素子全面には均等にコンデンサ又は同材料のダミーチップが搭載され、後の工程での薄化を均一に行うことができると共に、クラックなどの原因となる応力を特定箇所に集中しないようにすることができる。
次に、コンデンサ内蔵素子１２と電子素子１５との間のハンダ接続部及びコンデンサ内蔵素子１２の周囲にアンダーフィル樹脂１６を充填する。これにより、後の工程において、破壊耐性や接続信頼性を向上させることができる。また、搭載されたコンデンサ内蔵素子１２及びダミーチップ間の隙間、並びにこれらが存在しない電子素子周縁部には、モールド樹脂１７を充填する（図１（ｋ）、図４（ｋ））。これにより、後の工程において、薄化の均一性や破壊耐性を一層改善することができる。
次に、電子素子１５の基板（例えば、ＬＳＩが形成されたウェハ）を支持体として、少なくとも、凹部７内部に充填された導電体９が露出するまで、コンデンサ基板２を所定の厚さに薄化する（コンデンサ基板薄化工程；図１（ｌ）、図４（ｌ））。例えば、コンデンサ内蔵素子１２のコンデンサ基板２の他方の面２ｂ側を機械的に凹部７底部が露出するまで研削することができる。または、凹部７底部が露出しない程度に機械的な研削を施し、その後に反応性ドライエッチングで凹部７の導電体９を露出させてもよい。この方法によれば、凹部７の露出時に選択的に材料を薄化することが可能であり、導電体９とコンデンサ基板２との境界部における機械的加工による破壊などを抑制することができる。
次に、コンデンサ内蔵素子１２のコンデンサ基板２の他方の面２ｂ側に、接続パッド、カバー絶縁膜１８及びハンダバンプ１９を形成する。また、必要であれば、この状態で電子素子１５の基板裏側（例えば、ＬＳＩが形成されたウェハ裏面）を研削して、全体の厚さを所望の厚さに調整することもできる（電子素子薄化工程）。また、このとき、電子素子の基板（例えば、ＬＳＩのウェハ）上のＩ／Ｏパッドは、コンデンサ内蔵素子１２の実装前と同じ状態にあり、回路としては電源とグランド間にコンデンサが形成された状態になっているので、電子素子１５形成後の電気的試験（例えば、ＬＳＩ形成後のウェハ状態における電気的試験）と全く同じテストを、同じテスト装置や同じプローブカード等を用いて実施することが可能となる。さらに、電子素子１５のみではデカップリング容量が足りず十分な電気的試験をできなかった場合でも、このデカップリングコンデンサが実装された状態における電子素子１５の電気的試験の実施が可能となる（第２良品選別工程）。
次に、コンデンサ内蔵装置１の集合体をダイシングで一単位毎に個片化することで、電子装置にコンデンサを内蔵したコンデンサ内蔵装置１（例えば、コンデンサデカップリングコンデンサとＬＳＩとが一体となった半導体装置）が得られる（コンデンサ内蔵装置個片化工程；図１（ｍ）、図５（ｍ））。
最後に、コンデンサ内蔵装置１を回路基板２０に実装し、コンデンサ内蔵装置１と回路基板２０との間にアンダーフィル樹脂２１を充填して、コンデンサ内蔵パッケージ３１を製造する（コンデンサ内蔵装置実装工程；図１（ｎ）、図５（ｎ））。コンデンサ内蔵装置１の実装方法は、例えば通常の半導体装置の実装方法や装置と同様の方法を採用することができる。
本発明によれば、ハンドリングが困難な薄化したコンデンサ内蔵素子を経ることがなくても、薄型のコンデンサ内蔵装置及びコンデンサ内蔵パッケージを得ることができる。また、良品同士のコンデンサ内蔵素子と電子素子とを組み合わせることができ、しかも同時に複数製造できるので、コンデンサ内蔵装置及びコンデンサ内蔵パッケージを歩留まり良く製造することができる。凹部内の導電体が露出していない状態のコンデンサ内蔵素子を電子素子に実装するので、コンデンサ内蔵素子実装前と同様の電気的試験をコンデンサ素子を実装した状態で実施することができる。さらに、コンデンサ内蔵装置の回路基板への実装は、通常の電子装置の実装と同様の方法及び装置を使用することができる。したがって、コンデンサ内蔵素子をディスクリート部品として製造する方法と比較して、製造容易性、生産性、品質信頼性、コスト性を向上させることができる。
コンデンサ内蔵素子１２と電子素子１５との接合方法及びコンデンサ内蔵装置１と回路基板２０との接合方法は、ハンダバンプに限定されず、例えばパッド同士を直接に接合してもよい。
層間絶縁膜８やカバー絶縁膜１３，１８の材料は限定されないが、例えばＳｉＯ２、Ｓｉ３Ｎ４等の無機絶縁材料や、ポリイミド、エポキシ等の樹脂が加工も容易で好ましい。
次に、本発明の第２実施形態に係るコンデンサ内蔵装置及びコンデンサ実装パッケージの製造方法について説明する。図６及び図７に、本発明の第２実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法を説明するための概略工程図を示す。図６及び図７は、コンデンサ内蔵装置一単位の詳細を示す概略部分断面図である。第１実施形態においては絶縁性基板を用いたコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法について説明したが、本実施形態においては、半導体、金属等の非絶縁性基板を用いたコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法について説明する。なお、この製造方法は、絶縁性基板に対しても適用可能である。
まず、Ｓｉ等の非絶縁性のコンデンサ基板に、図２（ａ）〜図２（ｃ）と同様にして、
コンデンサ基板２上にコンデンサ１０を形成すると共に、凹部７を形成する（図６（ａ））。次に、以下に形成する導電体とコンデンサ基板とが電気的に接続しないように、コンデンサ基板２（凹部７内壁含む）及びコンデンサ１０上に、ＣＶＤ法等を用いてシリコン酸化膜等の第１層間絶縁膜３８を形成する（図６（ｂ））。次に、下部電極３又は上部電極５と電気的接続と形成するためのコンタクトホール３８ａを第１層間絶縁膜３８に形成する（図６（ｃ））。次に、図２（ｅ）〜図３（ｉ）と同様にして、導電体９の形成（図６（ｄ））、無機材料や樹脂等で第２層間絶縁膜３９の形成、電子素子と電気的に接続するための接続パッド１１の形成、コンデンサ１０の電気的試験、コンデンサ内蔵素子の集合体の個片化、カバー絶縁膜１３及びハンダバンプ１４の形成を実施する（図６（ｅ））。
次に、図４（ｋ）〜（ｌ）と同様にして、作成したコンデンサ内蔵素子４２の電子素子１５への実装、アンダーフィル樹脂１６及びモールド樹脂１７の形成、及びコンデンサ基板２の薄化を実施する（図７（ｆ））。コンデンサ基板２の薄化においては少なくとも凹部７内の導電体９が露出するまで薄化する。次に、コンデンサ基板２と絶縁するための第３絶縁膜４３を形成し、凹部７内の導電体９と電気的接続するためのコンタクトホール４３ａを第３絶縁膜４３に形成する（第３絶縁膜形成工程；図７（ｇ））。第３絶縁膜４３はＳｉＯ２に代表される無機材料でも、樹脂でもかまわないが、薄膜コンデンサ１０を覆う第１層間絶縁膜３８と同材料にするとコンデンサ基板２表裏の応力が釣りあいコンデンサ基板２の反りが小さくなる点で好ましい。
次に、図５（ｍ）と同様にして、接続パッド、カバー絶縁膜１８及びハンダバンプ１９の形成及びコンデンサ内蔵装置の個片化によって、コンデンサ内蔵装置４１を製造する（図７（ｈ））。また、図５（ｎ）と同様にして、コンデンサ内蔵装置４１を回路基板に実装してコンデンサ内蔵パッケージを製造することができる（不図示）。
次に、本発明の第３実施形態に係るコンデンサ内蔵装置及びコンデンサ実装パッケージの製造方法について説明する。図８〜図１０に、本発明の第３実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法を説明するための概略工程図を示す。図８は、本発明の第３実施形態に係るコンデンサ内蔵装置及びコンデンサ内蔵パッケージの製造方法における全体的な概略断面図であり、図９〜図１０は、図８におけるコンデンサ内蔵装置一単位の詳細を示す概略部分断面図である。なお、図８に示す工程順序を示すアルファベットと図９〜図１０に示す工程順序を示すアルファベットとは対応させてある。
第１実施形態においては、コンデンサ内蔵素子を電子素子に実装する前にコンデンサ基板に凹部を形成していたが、本実施形態においては、コンデンサ内蔵素子を電子素子に実装後、コンデンサ基板に貫通孔（キャビティ）を形成する。
まず、コンデンサ基板２上に、第１実施形態と同様にしてコンデンサ１０を形成する（コンデンサ形成工程；図８（ａ）、図９（ａ））。次に、コンデンサ基板２に凹部を形成しない点以外は、第１実施形態と同様にして、コンデンサ内蔵素子５２を形成する（層間絶縁膜形成工程、導電体形成工程、コンデンサ内蔵素子個片化工程；図８（ｂ）、図９（ｂ））。次に、第１実施形態と同様にして、コンデンサ内蔵素子５２を電子素子１５に実装し、アンダーフィル樹脂１６及びモールド樹脂１７を形成する（コンデンサ内蔵素子実装工程；図８（ｃ）〜（ｄ）、図９（ｄ））。次に、第１実施形態と同様にして、コンデンサ基板２を所定の厚さまで薄化する（コンデンサ基板薄化工程；図８（ｅ）、図９（ｅ））。
次に、導電体９と電気的接続をとるための領域に、導電体９を露出するようにコンデンサ基板２に貫通孔５３を形成する（貫通孔形成工程；図８（ｆ）、図１０（ｆ））。貫通孔５３の形成方法は、第１実施形態における凹部形成方法と同様の方法を利用することができる。次に、導電体９と電気的接続するように貫通孔５３に接続パッド（貫通配線）５４を形成する（貫通孔導電体形成工程；図１０（ｇ））。次に、第１実施形態と同様にして、カバー絶縁膜１８及びハンダバンプ１９の形成及びコンデンサ内蔵装置の集合体の個片化によってコンデンサ内蔵装置５１を得ることができる（コンデンサ内蔵装置個片化工程；図８（ｈ）、図１０（ｈ））。そして、第１実施形態と同様にして、コンデンサ内蔵装置５１を回路基板２０に実装することによりコンデンサ内蔵パッケージ６１を得ることができる（図８（ｉ））。
本実施形態によれば、コンデンサ基板の薄化時に凹部が存在していないので、例えば機械的研削を用いたときに凹部が存在している場合よりもコンデンサ基板を薄化することができる。
第３実施形態は、コンデンサ基板が絶縁性基板である第１実施形態を基に説明したが、第３実施形態におけるコンデンサ基板が非絶縁性基板である場合には、第４実施形態として、第２実施形態を基に、コンデンサ基板薄化後に貫通孔を形成する第３実施形態と同様の形態を実施できることは言うまでもない。主な変更点としては、コンデンサ基板と導電体及び接続パッドとが電気的に接続しないようにする。例えば、貫通孔形成後、貫通孔の内壁にも第３絶縁膜を形成するようにする。
本発明は、上記実施形態を基に説明したが、上記実施形態に限定されることなく、本発明の範囲内において種々の変更、変形、改良等を含むことはいうまでもない。また、本発明の範囲内において、開示した要素の多様な組み合わせ、置換ないし選択が可能である。
本発明のさらなる課題・目的及び展開形態は、特許請求の範囲を含む本発明の全開示事項からも明らかにされる。
本発明における電子素子としては半導体素子（例えばＬＳＩ）を利用することができるが、これに限定されることなく種々の電子素子を利用することができる。本発明は、特にＬＳＩ全般に適用できるものであるが、特に低電圧で高速動作が要求されるコンピュータ、携帯電話、デジタル家電等の電子装置におけるＬＳＩのスイッチングノイズを抑制して安定動作させることに適用することができる。
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

Claims (10)

  1. 電子素子にコンデンサ内蔵素子を実装したコンデンサ内蔵装置の製造方法であって、
    上部電極、誘電体及び下部電極を有する少なくとも１つのコンデンサを一単位として、コンデンサ基板の一方の面に、前記コンデンサを複数単位形成するコンデンサ形成工程と、
    前記コンデンサ基板の前記一方の面の前記コンデンサが形成されていない所定の領域に、前記コンデンサ基板を貫通しない所定の深さの少なくとも１つの凹部を形成する凹部形成工程と、
    前記コンデンサ基板の前記一方の面上に、層間絶縁膜を形成する層間絶縁膜形成工程と、
    前記凹部内を被覆ないし充填し、前記層間絶縁膜を貫通すると共に、前記上部電極及び前記下部電極のいずれかと電気的に接続された導電体を形成する導電体形成工程と、
    前記各工程によって形成されたコンデンサ内蔵素子の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵素子個片化工程と、
    前記導電体と前記電子素子とが電気的に接続するように前記コンデンサ基板の前記一方の面を前記電子素子と対向させて複数のコンデンサ内蔵素子を前記電子素子にフリップチップ実装するコンデンサ内蔵素子実装工程と、
    前記コンデンサ内蔵素子実装工程後において、前記凹部内の前記導電体が露出するように前記コンデンサ基板を薄化するコンデンサ基板薄化工程と、
    前記コンデンサ内蔵素子実装工程後において、前記電子素子を薄化する電子素子薄化工程と、
    前記コンデンサ基板薄化工程及び前記電子素子薄化工程後において、前記各工程によって形成されたコンデンサ内蔵装置の集合体を前記コンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵装置個片化工程と、
    を含むことを特徴とするコンデンサ内蔵装置の製造方法。
  2. 前記コンデンサ基板が非絶縁性である場合、
    前記層間絶縁膜形成工程において、前記コンデンサ基板と前記導電体が電気的に接続しないように層間絶縁膜を形成し、
    前記コンデンサ薄化工程後、前記凹部内の前記導電体が露出するように、前記コンデンサ基板の前記他方の面に絶縁膜を形成する絶縁膜形成工程をさらに含むことを特徴とする請求項１に記載のコンデンサ内蔵装置の製造方法。
  3. 電子素子にコンデンサ内蔵素子を実装したコンデンサ内蔵装置の製造方法であって、
    上部電極、誘電体及び下部電極を有する少なくとも１つのコンデンサを一単位として、コンデンサ基板の一方の面に、前記コンデンサを複数単位形成するコンデンサ形成工程と、
    前記コンデンサ基板の前記一方の面上に、層間絶縁膜を形成する層間絶縁膜形成工程と、
    少なくとも一部が前記電子装置の前記一方の面の前記コンデンサが形成されていない所定の領域に接し、前記層間絶縁膜を貫通すると共に、前記上部電極及び前記下部電極のいずれかと電気的に接続された導電体を形成する導電体形成工程と、
    前記各工程によって形成されたコンデンサ内蔵素子の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵素子個片化工程と、
    前記導電体と前記電子素子とが電気的に接続するように前記コンデンサ基板の前記一方の面を前記電子素子と対向させて複数のコンデンサ内蔵素子を前記電子素子にフリップチップ実装するコンデンサ内蔵素子実装工程と、
    前記コンデンサ内蔵素子実装工程後において、前記コンデンサ基板を所定の厚さまで薄化するコンデンサ基板薄化工程と、
    前記コンデンサ内蔵素子実装工程後において、前記電子素子を薄化する電子素子薄化工程と、
    前記所定の領域の前記導電体が露出するように、前記コンデンサ基板の他方の面から前記コンデンサ基板に少なくとも１つの貫通孔を形成する貫通孔形成工程と、
    前記導電体と電気的接続するように前記貫通孔を被覆ないし充填する貫通孔導電体を形成する貫通孔導電体形成工程と、
    前記コンデンサ基板薄化工程及び前記電子素子薄化工程後において、前記各工程によって形成されたコンデンサ内蔵装置の集合体を前記コンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵装置個片化工程と、
    を含むことを特徴とするコンデンサ内蔵装置の製造方法。
  4. 前記コンデンサ基板が非絶縁性である場合、
    前記層間絶縁膜形成工程において、前記コンデンサ基板と前記導電体が電気的に接続しないように層間絶縁膜を形成し、
    前記貫通孔導電体形成工程前に、前記貫通孔内壁及び前記コンデンサ基板の他方の面に絶縁膜を形成する絶縁膜工程をさらに含むことを特徴とする請求項３に記載のコンデンサ内蔵装置の製造方法。
  5. 前記コンデンサ基板薄化工程において、前記コンデンサ基板は、研削加工及びエッチング加工のうち少なくとも一方によって薄化されることを特徴とする請求項１〜４のいずれか一項に記載のコンデンサ内蔵装置の製造方法。
  6. 前記コンデンサ内蔵素子実装工程前に、前記コンデンサ内蔵素子及び前記電子素子を電気的に試験する第１良品選別工程をさらに含むことを特徴とする請求項１〜５のいずれか一項に記載のコンデンサ内蔵装置の製造方法。
  7. 前記コンデンサ内蔵素子実装工程において、前記電子素子の不良領域及び前記電子素子の周縁領域が存在する場合には、少なくとも一方の領域には、前記コンデンサ内蔵素子ではなくダミーチップを実装することを特徴とする請求項１〜６のいずれか一項に記載のコンデンサ内蔵装置の製造方法。
  8. 前記コンデンサ内蔵装置個片化工程前に、前記コンデンサ内蔵装置を電気的に試験する第２良品選別工程をさらに含むことを特徴とする請求項１〜７のいずれか一項に記載のコンデンサ内蔵装置の製造方法。
  9. 電子素子にコンデンサ内蔵素子を実装したコンデンサ内蔵装置を、回路基板に実装したコンデンサ内蔵パッケージの製造方法であって、
    上部電極、誘電体及び下部電極を有する少なくとも１つのコンデンサを一単位として、コンデンサ基板の一方の面に、前記コンデンサを複数単位形成するコンデンサ形成工程と、
    前記コンデンサ基板の前記一方の面の前記コンデンサが形成されていない所定の領域に、前記コンデンサ基板を貫通しない少なくとも１つの凹部を形成する凹部形成工程と、
    前記コンデンサ基板の前記一方の面上に、層間絶縁膜を形成する層間絶縁膜形成工程と、
    前記凹部内を被覆ないし充填し、前記層間絶縁膜を貫通すると共に、前記上部電極及び前記下部電極のいずれかと電気的に接続された導電体を形成する導電体形成工程と、
    前記各工程によって形成されたコンデンサ内蔵素子の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵素子個片化工程と、
    前記導電体と前記電子素子とが電気的に接続するように前記コンデンサ基板の前記一方の面を前記電子素子と対向させて複数のコンデンサ内蔵素子を前記電子素子にフリップチップ実装するコンデンサ内蔵素子実装工程と、
    前記コンデンサ内蔵素子実装工程後において、前記凹部内の前記導電体が露出するように前記コンデンサ基板を薄化するコンデンサ基板薄化工程と、
    前記コンデンサ内蔵素子実装工程後において、前記電子素子を薄化する電子素子薄化工程と、
    前記コンデンサ基板薄化工程及び前記電子素子薄化工程後において、前記各工程によって形成されたコンデンサ内蔵装置の集合体を前記コンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵装置個片化工程と、
    前記導電体と前記回路基板とが電気的に接続するように前記コンデンサ基板の他方の面を前記回路基板と対向させて、個片化された前記コンデンサ内蔵装置を前記回路基板にフリップチップ実装するコンデンサ内蔵装置実装工程と、
    を含むことを特徴とするコンデンサ内蔵パッケージの製造方法。
  10. 電子素子にコンデンサ内蔵素子を実装したコンデンサ内蔵装置を、回路基板に実装したコンデンサ内蔵パッケージの製造方法であって、
    上部電極、誘電体及び下部電極を有する少なくとも１つのコンデンサを一単位として、コンデンサ基板の一方の面に、前記コンデンサを複数単位形成するコンデンサ形成工程と、
    前記コンデンサ基板の前記一方の面上に、層間絶縁膜を形成する層間絶縁膜形成工程と、
    少なくとも一部が前記電子装置の前記一方の面の前記コンデンサが形成されていない所定の領域に接し、前記層間絶縁膜を貫通すると共に、前記上部電極及び前記下部電極のいずれかと電気的に接続された導電体を形成する導電体形成工程と、
    前記各工程によって形成されたコンデンサ内蔵素子の集合体をコンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵素子個片化工程と、
    前記導電体と前記電子素子とが電気的に接続するように前記コンデンサ基板の前記一方の面を前記電子素子と対向させて複数のコンデンサ内蔵素子を前記電子素子にフリップチップ実装するコンデンサ内蔵素子実装工程と、
    前記コンデンサ内蔵素子実装工程後において、前記コンデンサ基板を所定の厚さまで薄化するコンデンサ基板薄化工程と、
    前記コンデンサ内蔵素子実装工程後において、前記電子素子を薄化する電子素子薄化工程と、
    前記所定の領域の前記導電体が露出するように、前記コンデンサ基板の他方の面から前記コンデンサ基板に少なくとも１つの貫通孔を形成する貫通孔形成工程と、
    前記導電体と電気的接続するように前記貫通孔を被覆ないし充填する貫通孔導電体を形成する貫通孔導電体形成工程と、
    前記コンデンサ基板薄化工程及び前記電子素子薄化工程後において、前記各工程によって形成されたコンデンサ内蔵装置の集合体を前記コンデンサ内蔵素子一単位毎に個片化するコンデンサ内蔵装置個片化工程と、
    前記貫通孔導電体と前記回路基板とが電気的に接続するように前記コンデンサ基板の前記他方の面を前記回路基板と対向させて、個片化された前記コンデンサ内蔵装置を前記回路基板にフリップチップ実装するコンデンサ内蔵装置実装工程と、
    を含むことを特徴とするコンデンサ内蔵パッケージの製造方法。
JP2009548964A 2008-01-09 2009-01-09 コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法 Expired - Fee Related JP5423399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009548964A JP5423399B2 (ja) 2008-01-09 2009-01-09 コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008002340 2008-01-09
JP2008002340 2008-01-09
PCT/JP2009/050200 WO2009088069A1 (ja) 2008-01-09 2009-01-09 コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
JP2009548964A JP5423399B2 (ja) 2008-01-09 2009-01-09 コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPWO2009088069A1 JPWO2009088069A1 (ja) 2011-05-26
JP5423399B2 true JP5423399B2 (ja) 2014-02-19

Family

ID=40853178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009548964A Expired - Fee Related JP5423399B2 (ja) 2008-01-09 2009-01-09 コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法

Country Status (2)

Country Link
JP (1) JP5423399B2 (ja)
WO (1) WO2009088069A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6395600B2 (ja) 2012-05-30 2018-09-26 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
CN104364894B (zh) * 2012-05-30 2019-04-23 奥林巴斯株式会社 摄像装置、半导体装置及摄像单元
WO2013179767A1 (ja) 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
WO2013179764A1 (ja) * 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
KR102592640B1 (ko) * 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
TWI775280B (zh) * 2021-01-20 2022-08-21 力晶積成電子製造股份有限公司 電容集成結構、電容單元及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012199A (ja) * 2003-05-27 2005-01-13 Sumitomo Bakelite Co Ltd 半導体装置及びその製造方法
JP2007096232A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd インターポーザ及び電子装置の製造方法
JP2007184324A (ja) * 2006-01-04 2007-07-19 Nec Corp キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法
JP2007234843A (ja) * 2006-03-01 2007-09-13 Fujitsu Ltd 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012199A (ja) * 2003-05-27 2005-01-13 Sumitomo Bakelite Co Ltd 半導体装置及びその製造方法
JP2007096232A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd インターポーザ及び電子装置の製造方法
JP2007184324A (ja) * 2006-01-04 2007-07-19 Nec Corp キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法
JP2007234843A (ja) * 2006-03-01 2007-09-13 Fujitsu Ltd 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法

Also Published As

Publication number Publication date
JPWO2009088069A1 (ja) 2011-05-26
WO2009088069A1 (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
US10825693B2 (en) Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
TWI397977B (zh) 積體電路結構及其形成方法
US8835221B2 (en) Integrated chip package structure using ceramic substrate and method of manufacturing the same
US8232644B2 (en) Wafer level package having a stress relief spacer and manufacturing method thereof
US9030029B2 (en) Chip package with die and substrate
US8119446B2 (en) Integrated chip package structure using metal substrate and method of manufacturing the same
KR100604049B1 (ko) 반도체 칩 패키지 및 그 제조방법
EP2546876B1 (en) System and method for wafer level packaging
JP5423399B2 (ja) コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
US20120228755A1 (en) Semiconductor module and manufacturing method thereof
JP2004079701A (ja) 半導体装置及びその製造方法
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
US10211082B2 (en) Fabrication method of electronic package
TWI574333B (zh) 電子封裝件及其製法
US20140103522A1 (en) Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate
CN111223819A (zh) 半导体结构及其制造方法
US10276528B2 (en) Semicondcutor device and manufacturing method thereof
US7498676B2 (en) Semiconductor device
US20230275077A1 (en) Chip-on-wafer-on-substrate package with improved yield
TW202226396A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees