JP5407250B2 - 角速度センサ素子、角速度センサ素子の製造方法、角速度センサ及び電子機器 - Google Patents

Description

本発明は、コリオリ力を検出することで角速度を検出する角速度センサ素子に関する。

従来より、民生用の角速度センサとしては、振動子を所定の共振周波数で振動させておき、角速度の影響により生じるコリオリ力を圧電素子等で検出することによって角速度を検出する、いわゆる振動型のジャイロセンサが広く用いられている。

近年において、電子機器の小型化、高性能化が進み、例えば他の用途を持つ各種センサと組み合わせて、振動型ジャイロセンサを一基板上に搭載させるといった設計が考えられている。この設計を実現させるためには、搭載される振動型ジャイロセンサの小型化、高性能化が必要とされる。振動型ジャイロセンサの小型化には、Ｓｉ基板を用いた半導体プロセスにおける薄膜技術、エッチング技術、及びパターニング処理等の技術を用いることが提案されている。

振動型ジャイロセンサには、振動子を振動させるための駆動電極や、コリオリ力を検出するための検出電極等が搭載されており、それらの電極にはリード（特許文献１における符号３１Ｂ、３１Ｃ、３１Ｄ）が接続され、同一平面上に配線が設置される（例えば、特許文献１参照。）。

特開２００７−２４８６１号公報（図４）

しかしながら、小型化された振動型ジャイロセンサの場合、例えば異物が配線上に存在することで、電気的な短絡不良が生じる可能性がある。また配線が設置されている平面上をリーク電流が流れる可能性もある。生じた短絡不良やリーク電流は、振動型ジャイロセンサのコリオリ力検出精度を低下させる原因となる。

以上のような事情に鑑み、本発明の目的は、角速度センサ素子の小型化を実現しながら、配線間の短絡やリーク電流を防止することができる角速度センサ素子、角速度センサ素子の製造方法、角速度センサ及び電子機器を提供することにある。

上記目的を達成するため、本発明の一形態に係る角速度センサ素子は、アーム部と、ベース部とを具備する。

前記アーム部は、第１の側と、前記第１の側とは反対側の第２の側とを有する圧電材と、前記第１の側に設けられた第１の電極と、前記第２の側に設けられた第２の電極とを有し振動する。

前記ベース部は、前記第１の電極に接続された第１の配線を有する第１の配線レイヤーと、前記第２の電極に接続された第２の配線を有する前記第１の配線レイヤーとは異なる第２の配線レイヤーとを有し、前記アーム部を支持する。

アーム部に含まれる複数の電極に接続された配線が、第１の電極に接続された第１の配線を有する第１の配線レイヤーと、第２の電極に接続された第２の配線を有する第２の配線レイヤーとに分けられ、基板上のベース部に設けられる。よって、上記複数の電極に接続された配線が同一面上に設置された場合と比べて、それぞれの配線レイヤーが有する第１の配線によるパターンの密度及び第２の配線によるパターンの密度が低くなる。つまり、第１の配線パターンにおける配線間の距離、及び、第２の配線パターンにおける配線間の距離が大きくなる。したがって、角速度センサ素子の小型化を実現しながら、配線間の短絡やリーク電流を防止することができる。

アーム部に含まれるアームの数は、１つでも複数でもよい。

第１の配線は、第１の厚みでなっていてもよい。その場合、前記角速度センサ素子は、少なくとも前記第１の配線と前記第２の配線とを電気的に絶縁する、第１の厚みより大きい第２の厚みでなる絶縁膜をさらに具備していてもよい。また、前記第２の配線は、前記絶縁膜上に形成されていてもよい。

第１の配線よりも大きい厚みでなる絶縁膜により、第１の配線と第２の配線とが電気的に絶縁されるとともに、第２の配線がその絶縁膜上に形成される。これにより角速度センサ素子内に第１の配線レイヤーと第２の配線レイヤーとが形成され、第１の電極と第２の電極との間の絶縁性が高まり、電極間の短絡やリーク電流を防ぐことができる。

前記第１の配線は、第１の材質を含み、前記第２の配線は、前記第１の材質とは異なる第２の材質を含んでいてもよい。

前記アーム部は、前記圧電材、前記第１の電極及び前記第２の電極をそれぞれ有する複数のアームを有し、前記複数のアームが並ぶ方向に第１の幅で形成されていてもよい。その場合、前記ベース部は、前記アーム部を支持する、前記第１の幅より小さい第２の幅で形成されるアーム支持部を有していてもよい。

角速度センサ素子の誤作動の原因となる振動を防ぐために、第１の幅で形成されるアーム部を支持するアーム支持部が第１の幅より小さい第２の幅で形成される。このような狭い領域でなるアーム支持部が形成される場合、これまでの角速度センサ素子では、アーム部に含まれる複数の電極に接続された配線の密度が大きいため、配線間の短絡やリーク電流が起こるおそれがあった。しかし、本発明の一形態によれば、上記したように第１の配線レイヤー及び第２の配線レイヤーが異なるので、そのような懸念が解消される。

本発明の一形態に係る角速度センサ素子の製造方法は、圧電駆動により振動するアーム部に対応する第１の部位と、前記アーム部を支持するベース部に対応する第２の部位とを有する基板上に、第１の導電膜、圧電膜及び第２の導電膜を順に形成することを含む。
前記第１の導電膜、前記圧電膜及び前記第２の導電膜をそれぞれ所定の形状に形成することで、第１の電極、圧電材及び第２の電極が前記第１の部位上に形成され、また、前記第１の電極から延長されるように設けられた第１の配線が前記第２の部位上に形成される。

第１の電極、圧電材及び第２の電極を形成するために、基板上の第１の導電膜、圧電膜及び第２の導電膜が形成される。その際、第１の電極に延長されるように第１の配線も形成することができる。すなわち、第１の電極と第１の配線とを同じ膜から、同じ工程で（実質的に同時に）形成することができる。さらに、絶縁膜を形成後、第２の電極に接続される配線を形成することができる。これにより上記第１の配線と第２の電極に接続される配線とを分けて、基板上に設けることができる。また、上記したように、同じ工程で第１の電極と第１の配線とを形成することができるので、第１の配線を形成するための時間が短縮される。

前記第１の配線は、前記第２の部位上の前記圧電膜をエッチングすることにより形成される。

以上により、簡単に第１の配線パターンを形成することができる。

本発明の一形態に係る角速度センサは、角速度センサ素子と、前記角速度センサ素子が実装される回路基板とを具備する。前記角速度センサ素子は、振動するアーム部と、前記アーム部を支持するベース部とを有する。
前記アーム部は、圧電材、第１及び第２の電極を有する。前記圧電材は、第１の側と、前記第１の側とは反対側の第２の側とを有し、前記第１の電極は前記第１の側に設けられ、前記第２の電極は前記第２の側に設けられる。
前記ベース部は、第１の配線レイヤーと、前記第１の配線レイヤイーとは異なるレイヤーに設けられた第２の配線レイヤーとを有する。前記第１の配線レイヤーは、前記第１の電極に接続された第１の配線を有し、前記第２の配線レイヤーは、前記第２の電極に接続された第２の配線を有する。
本発明の別の形態に係る電子機器は、角速度センサ素子と、前記角速度センサ素子が実装される回路基板とを具備する角速度センサを搭載する。前記角速度センサ素子は、振動するアーム部と、前記アーム部を支持するベース部とを有する。
前記アーム部は、圧電材、第１及び第２の電極を有する。前記圧電材は、第１の側と、前記第１の側とは反対側の第２の側とを有し、前記第１の電極は前記第１の側に設けられ、前記第２の電極は前記第２の側に設けられる。
前記ベース部は、第１の配線レイヤーと、前記第１の配線レイヤイーとは異なるレイヤーに設けられた第２の配線レイヤーとを有する。前記第１の配線レイヤーは、前記第１の電極に接続された第１の配線を有し、前記第２の配線レイヤーは、前記第２の電極に接続された第２の配線を有する。

以上のように、本発明によれば、角速度センサ素子の小型化を実現しながら、配線間の短絡やリーク電流を防止することができる。

以下、本発明の実施の形態を図面に基づき説明する。

図１は本発明の一実施の形態に係る角速度センサ素子を示す斜視図であり、図２はその平面図である。角速度センサ素子１００は、アーム部１０とベース部２０とを有し、アーム部１０はベース部２０に含まれるアーム支持部３０によりベース部２０に支持されている。例えば、図２に示される角速度センサ素子１００のｚ軸方向の全長は、ｂ＝３ｍｍであるが、これに限定されない。

アーム部１０は、ほぼ同じ方向となる長さ方向（ｚ軸方向）を有する複数のアーム、例えば３本のアーム１Ａ、１Ｂ及び１Ｃを有し、それら複数のアームが並ぶ方向において幅ａで形成される。例えばａ＝１ｍｍであるが、これに限定されない。

３本のアーム１Ａ、１Ｂ及び１Ｃは、非圧電基板からなり、本実施形態ではシリコン単結晶基板で形成されている。例えばアーム１Ａ、１Ｂ及び１Ｃのｙ軸方向においての厚みは、ｃ＝１００μｍであるが、これに限定されない。また、それぞれのアームが、ほぼ同一の長さ、幅及び厚みを有しているが、これらの形状に限られない。

図３は図２におけるＤ−Ｄ線断面図である。

３本のアーム１Ａ、１Ｂ及び１Ｃの同じ側に、それぞれ下層電極３（３Ａ、３Ｂ及び３Ｃ）と、圧電材４（４Ａ、４Ｂ及び４Ｃ）と、上層電極５（５Ａ、５Ｂ及び５Ｃ）とが、この順で積層されるように形成されている。

上層電極５Ａ及び５Ｃは、それぞれ二つに分かれてこの断面図に示されているが、それぞれアーム１Ａ及び１Ｃの根元の部分で繋がっており、一つの電極としてアーム１Ａ及び１Ｃ上に設けられている。上層電極５Ａ及び５Ｃは、このように複数に分かれていても、あるいは一つであってもかまわない。

上層電極５Ｂは、上層電極５１Ｂ、上層電極５２Ｂ及び上層電極５３Ｂを有し、これらは独立してアーム１Ｂ上に設けられている。本実施形態においては、上層電極５１Ｂと上層電極５３Ｂは、アーム１Ｂの軸心上に配置された上層電極５２Ｂに関して対称な位置にそれぞれ形成されている。

圧電材４Ａ、４Ｂ及び４Ｃは、例えば、チタン酸鉛とジルコン酸鉛の混晶であるＰＺＴ（チタン酸ジルコン酸鉛）等で形成される。下層電極３Ａ、３Ｂ及び３Ｃ、上層電極５Ａ、５Ｂ及び５Ｃは、例えば、Ｔｉ（チタン）とＰｔ（白金）の積層膜で形成される。

本実施形態では、下層電極３Ａ、３Ｃ及び上層電極５２Ｂは基準電極となり、以下、基準電極３Ａ、３Ｃ及び５２Ｂと言う。また上層電極５Ａ、５Ｃ及び下層電極３Ｂは駆動電極となり、以下、駆動電極５Ａ、５Ｃ及び３Ｂと言う。また上層電極５１Ｂ、５３Ｂを、検出電極５１Ｂ、５３Ｂと言う。

ベース部２０は、熱酸化膜１１を挟んで貼り合わされた基板で形成されている。例えば厚みｃ₁=１００μｍであるシリコン基板と、厚みｃ₂＝３００μｍであるシリコン基板とが貼り合わされている（図１）。本実施形態においては、上記厚みｃ₁と、アーム１Ａ、１Ｂ及び１Ｃのｙ軸方向においての厚みｃとがほぼ等しくなる。シリコン基板に挟まれた膜１１は、熱酸化膜でありＳｉＯ₂膜である。

ベース部２０は、上記３本のアーム１Ａ、１Ｂ及び１Ｃが並ぶ方向におけるアーム部１０の幅ａより小さい幅で形成される、アーム支持部３０を有する。本実施形態においては、アーム支持部３０のｙ軸方向の厚みは、上記厚みｃ₁とほぼ等しくなる。

図４は図２におけるＥ−Ｅ線断面図である。

アーム支持部３０の、上記アーム１Ａ、１Ｂ及び１Ｃにおいて基準電極３Ａ、３Ｃ及び駆動電極３Ｂ等が設けられている側と同じ側に、下層配線３’と絶縁膜７とが設けられている。後述するように、角速度センサ素子１００の製造時において、下層配線３’と、下層電３極である基準電極３Ａ、３Ｃ及び駆動電極３Ｂとは、同じ膜から形成される。また絶縁膜７上に、上層電極である駆動電極５Ａ、５Ｃ及び上層電極５Ｂに接続された上層配線５５が設けられている。絶縁膜７により、下層配線３’と上層配線５５は電気的に絶縁される。本実施形態においては、下層配線３’の厚みと絶縁膜７の厚みとを比べると、絶縁膜７の厚みが大きい。

下層配線３’は、典型的には下層電極である基準電極３Ａ、３Ｃ及び駆動電極３Ｂと同じＴｉとＰｔの積層膜で形成される。また例えば、絶縁膜７は抵抗値が５００ＭΩ／ｃｍ²以上のＡｌ₂Ｏ₃／ＳｉＯ₂／Ａｌ₂Ｏ₃の３層からなり、上層配線５５はＡｕ(金)からなる。

本実施形態では、ベース部２０上においても、下層配線３’と絶縁膜７とが設けられ、絶縁膜７の上に上層配線５５が設けられる。つまり下層配線３’と上層配線５５は同一平面上に並ぶことはなく、ベース部２０上のそれぞれの配線レイヤーに設けられる。

下層配線３’と上層配線５５は、ベース部２０上で、典型的にはＡｕからなる複数のパッド５５’、５５"と接続される（図１）。複数のパッド５５’、５５"は、角速度センサ素子１００が、例えばＩＣ素子等が実装された図示しない回路基板にフリップチップ技術により実装される際に、回路基板に設けられた複数のバンプにそれぞれ接続される。

図５は、図示しない回路基板に角速度センサ素子１００が実装されたときの、角速度センサ素子１００の電気的な構成を示すブロック図である。

角速度センサ素子１００が回路基板に実装されることにより、基準電極３Ａ、３Ｃ及び５２Ｂは、グランド端子に接続され基準電位となる。駆動電極５Ａ、５Ｃ及び３Ｂは、回路基板上に含まれる自励発振回路１２に接続される。自励発振回路１２は図示しない制御回路等により制御され、アーム１Ａ、１Ｂ及び１Ｃを振動させるための駆動信号を生成する。

検出電極５１Ｂ、５３Ｂは、回路基板上の演算回路１３に接続される。演算回路１３は制御回路等により制御され、検出電極５１Ｂ、５３Ｂが検出した信号の和信号を、上記駆動信号の参照信号として自励発振回路１２にフィードバックする。また演算回路１３は、検出電極５１Ｂ、５３Ｂが検出した信号の差分信号を角速度信号として生成する。

以上のように構成された角速度センサ素子１００の動作について説明する。

自励発振回路１２により、アーム１Ａ、１Ｃにそれぞれ含まれる駆動電極５Ａ、５Ｃに共通の駆動信号が入力される。この駆動信号により圧電材４Ａ、４Ｃに逆圧電効果が起こり、アーム１Ａ、１Ｃは、アーム部１０の厚み方向（ｙ軸方向）に同相で振動する。

アーム１Ｂに含まれる駆動電極３Ｂにも、駆動電極５Ａ、５Ｃに入力された駆動信号と共通の駆動信号が入力され、圧電材４Ｂに逆圧電効果が起こる。下層電極である駆動電極３Ｂに上記駆動信号が入力されるので、アーム１Ｂの振動は、アーム１Ａ、１Ｃと同じｙ軸方向で、逆相となる。

検出電極５１Ｂ、５３Ｂは、圧電材４Ｂの圧電効果により、アーム１Ｂの上記ｙ軸方向での振動の特性を電気的に検出する。演算回路１３により、それぞれの検出信号の和信号と差分信号とが処理される。角速度センサ素子１００に角速度が作用していない場合、検出電極５１Ｂ、５３Ｂが検出した信号の差分信号は原理的に０となる。

角速度センサ素子１００にｚ軸方向の周りに角速度が作用すると、アーム部１０にコリオリ力が生じて、アーム１Ａ、１Ｂ及び１Ｃをｘ軸方向に振動させる成分が生成される。アーム１Ｂに含まれる圧電材４Ｂの圧電効果により、検出電極５１Ｂ、５３Ｂはｙ軸方向に垂直な方向のこの振動成分も電気的に検出する。検出電極５１Ｂ、５３Ｂが検出した信号の差分信号に基づいて角速度センサ素子１００に作用した角速度が検出される。

以上のように、アーム部１０は基準電極３Ａ、３Ｃ及び５２Ｂ、駆動電極５Ａ、５Ｃ及び３Ｂ、及び検出電極５１Ｂ、５３Ｂを有する。これら複数の電極に接続された配線が、下層配線３’を有する配線レイヤーと、上層配線５５を有する配線レイヤーとに分けられて、基板上のベース部２０に設けられる。下層配線３’は下層電極である基準電極３Ａ、３Ｃ及び駆動電極３Ｂに接続された配線であり、上層配線５５は上層電極である駆動電極５Ａ、５Ｃ及び上層電極５Ｂに接続された配線である。よって、上記複数の電極に接続された配線が同一面上に設置された場合と比べて、それぞれの配線レイヤーが有する下層配線３’によるパターンの密度及び上層配線５５によるパターンの密度が低くなる。つまり、下層配線３’のパターンにおける配線間の距離、及び、上層配線５５のパターンにおける配線間の距離が大きくなる。したがって、角速度センサ素子１００の小型化を実現しながら、配線間の短絡やリーク電流を防止することができる。

本実施形態においては、下層配線３’よりも大きい厚みでなる絶縁膜７により、下層配線３’と上層配線５５とが電気的に絶縁されるとともに、上層配線５５がその絶縁膜７上に形成される。これにより角速度センサ素子１００内に上記配線レイヤーが形成され、上記上層電極と上記下層電極との間の絶縁性が高まり、電極間の短絡やリーク電流を防ぐことができる。

本実施形態では、アーム支持部３０上においても、下層配線３’と上層配線５５は同一平面上に並ぶことはなく、それぞれの配線レイヤーに設けられる。したがって、狭い領域でなるアーム支持部３０において配線間の短絡やリーク電流を防ぐことができる。

本実施形態では、上層電極５Ａ、５Ｃ及び下層電極３Ｂを駆動電極とし、また上層電極５１Ｂ、５３Ｂを検出電極とした。しかしこれらに限られない。例えば下層電極３Ａ、３Ｂ、３Ｃがグランド端子に接続され、上層電極５Ａ、５Ｃ、５Ｂを駆動電極としてもよい。その場合、上層電極５Ａ、５Ｃに入力される駆動信号に対して、位相を逆にした駆動信号が上層電極５Ｂに入力されることにより、その角速度センサ素子は上記角速度センサ素子１００と同様の動作をする。その他の形態においても、ベース部２０上に上記配線レイヤーを設けることで、本実施形態と同様な効果が得られる。

以下、角速度センサ素子１００の製造方法を説明する。

一例として、角速度センサ素子１００は、例えば４インチφの一枚のシリコンウェハに、約２５００個形成される。

図６は、基板９０を示す斜視図であり、図７はその平面図である。また図８は図７におけるＦ−Ｆ線断面図である。

基板９０は、熱酸化膜１１を挟んで貼り合わされたシリコン基板９１とシリコン基板９２とで形成されている。本実施形態では、厚みｃ₁=１００μｍであるシリコン基板９１と、厚みｃ₂＝３００μｍであるシリコン基板９２とが貼り合わされている。しかし、製造される角速度センサ素子の形状や大きさ等に応じて、適宜設定可能である。

例えばシリコン基板９２が酸素雰囲気中で加熱処理されることで、その表面に熱酸化膜１１が形成される。その他、ＣＶＤ（Chemical Vapor Deposition）法などで形成された化学蒸着膜あるいはプラズマＴＥＯＳ（正珪酸四エチル）膜で熱酸化膜１１が形成されてもよい。熱酸化膜１１が熱酸化法で形成される場合、結晶性等の膜質に優れた酸化膜となり、後述する基板接合工程において安定した接合作用を発揮する。

熱酸化膜１１は、典型的にはＳｉＯ₂膜（シリコン酸化膜）からなり、その厚みは約１μｍである。

ＳＯＩ（Silicon On Insulator）技術における一般的な基板接合技術により、シリコン基板９１と、上記熱酸化膜１１が形成されたシリコン基板９２とが貼り合わされる。具体的には、加熱加圧技術を用いた原子拡散による固相接合が用いられる。またはシリコン基板９１とシリコン基板９２との間に電圧を印加して接合する陽極接合法が用いられてもよい。また、接着剤を用いた接着接合が用いられてもよい。

シリコン基板９２ではなく、シリコン基板９１に熱酸化膜１１が形成され、これとシリコン基板９２とが貼り合わされてもよい。

以下、基板９０はＳＯＩ基板としての機能を有する。熱酸化膜１１は、シリコン基板９１とシリコン基板９２とを接合させる、接合層としての機能を有する。

図９の斜視図に示すように、基板９０上に、下層導電膜３"、圧電膜４"、及び上層導電膜５"が、この順で積層されるように形成される。図１０はその平面図であり、図１１は図１０におけるＧ−Ｇ線断面図である。なお、基板９０上にはＳｉＯ₂膜が絶縁膜として形成されていてもよい。

下層導電膜３"は、Ｔｉ（厚み５０ｎｍ以下、例えば２０ｎｍ）とこのＴｉの上に形成されたＰｔ（厚み１００ｎｍ）とからなる積層膜である。これにより下層導電膜３"と圧電膜４"との接合性が向上する。また圧電膜４"の配向性等の特性も向上される。なおＰｔの他に、ＡｕやＲｈ（ロジウム）、Ｒｅ（レニウム）等の金属が用いられてもよい。またＴｉの他に、Ｔａ（タンタル）等が用いられてもよい。

下層導電膜３"の形成においては、例えばマグネトロンスパッタ装置により、上記シリコン基板９１上に、Ｔｉが２０ｎｍ成膜され、そのＴｉ上にＰｔが１００ｎｍ成膜される。ＴｉとＰｔは、ガス圧０．５Ｐａでそれぞれ１ｋＷと０．５ｋＷのＲＦ（Radio Frequency）パワー（高周波電力）で成膜される。

圧電膜４"の形成においては、例えばマグネトロンスパッタ装置により、上記下層導電膜３"上に、１．４μｍの圧電膜４"が形成される。圧電膜４"は、Ｐｂ_１．０２（Ｚｒ_０．５３Ｔｉ_０．４７）Ｏ₃の酸化物ターゲットが用いられ、常温、酸素ガス圧０．２〜３Ｐａ、及びＲＦパワー０．１〜５ｋＷの条件下で形成される。

上層導電膜５"の形成においては、例えばマグネトロンスパッタ装置により、上記圧電膜４"上にＴｉが２０ｎｍ、そのＴｉ上にＰｔが１００ｎｍ成膜される。ＴｉとＰｔは、ガス圧０．５Ｐａ、ＲＦパワー０．５ｋＷの条件下で成膜される。なおＰｔの他に、ＰｔやＲｈ、Ｒｅ等の金属が用いられてもよい。またＴｉの他に、Ｔａ等が用いられてもよい。

図１２は、上層電極５が形成された素子を示す斜視図である。図１３は図１２に示した素子の平面図であり、図１４は図１３におけるＨ−Ｈ線断面図である。

上層導電膜５"から、角速度センサ素子１００の上層電極５が形成される。上層電極５は、駆動電極５Ａ、５Ｃ、基準電極５２Ｂ、及び検出電極５１Ｂ、５３Ｂを含む。

駆動電極５Ａ、５Ｃ、基準電極５２Ｂ、及び検出電極５１Ｂ、５３Ｂは、ｘ軸方向に沿って並ぶように形成される。

例えばフォトリソグラフィ技術により所望のレジストパターン膜が上層導電膜５"上に形成され、エッチングにより不要な部分の上層導電膜５"が除去されることにより、上層電極５が形成される。上層導電膜５"のエッチング方法としては、例えば乾式、湿式のどちらでもよい。乾式の場合、物理的または化学的イオンエッチングが用いられ、典型的にはＲＩＥ（Reactive Ion Etching）が用いられる。湿式エッチングでは、例えばフッ硝酸溶液、その他の溶液が用いられればよい。以下でも同様に、電極及び配線等は、典型的にはこのようなフォトリソグラフィ技術によるパターニング及びエッチングにより行われる。

図１５の斜視図に示すように、圧電膜４"及び下層導電膜３"から所定形状の圧電材４、４’が形成される。図１６はその平面図であり、図１７は図１６におけるＩ−Ｉ線断面図である。図１７に示すように、下層電極３は、基準電極３Ａ、３Ｃと、駆動電極３Ｂとを含む。圧電材４は、圧電材４Ａ、４Ｂ及び４Ｃを含む。

本実施形態に係る角速度センサ素子１００の比較対象となる角速度センサ素子の製造方法においては、アーム部に含まれる複数の電極が形成された後に、それら複数の電極に接続されるように、配線が配線用の材質でベース部に同一面上に形成されていた。一方、圧電膜４"と下層導電膜３"から形成される圧電材４、４’は、下層電極３及び下層配線３’の形状と実質的に同じである。この工程により、下層導電膜３"から、下層電極３及びこれに延長するように設けられた下層配線３’とが一度に同じ材料で形成される。したがって、下層配線３’の配線パターンが簡単に形成され、また下層配線３’を形成するための時間が短縮される。

図１８は、図１５に示す素子の状態から圧電材４’が除去された素子を示す斜視図である。図１９はその平面図であり、図２０は図１９におけるＪ−Ｊ線断面図である。圧電材４’が除去されることにより、下層配線３’が表面に露出する。

図２１の斜視図に示すように、基板９０上に、抵抗値が５００ＭΩ／ｃｍ²以上のＡｌ₂Ｏ₃／ＳｉＯ₂／Ａｌ₂Ｏ₃の３層からなる絶縁膜７が形成される。図２２はその平面図であり、図２３は図２２におけるＫ−Ｋ線断面図である。以後、図２１及び図２２に示すように、基板９０の二つの部分を、アーム部１０及びベース部２０と言う。アーム部１０はアーム１Ａ、１Ｂ及び１Ｃを有し、ベース部２０はアーム支持部３０を有している。

絶縁膜７は、後述する上層配線５５と下層配線３’とを絶縁する役割のほか、上層配線形成の際に用いられるスパッタリング膜の密着性を確保する役割や、湿度等の外的要因による配線間の短絡、リーク、配線の酸化を防止する役割等を有している。また絶縁膜７の抵抗値は５００ＭΩ／ｃｍ²以上であることにより、大気中の湿度に起因するイオンマイグレーションの発生が抑制される。

絶縁膜７の形成においては、例えば上層電極５と上層配線５５との接続部分に、図示しないリフトオフレジスト膜が形成される。また、基板９０上において、角速度センサ素子１００に含まれない部分であり、後述する分極処理が行われる際の分極配線が設置されない部分にも、リフトオフレジスト膜が形成される。次に、付着力を向上させるためＡｌ₂Ｏ₃が５０ｎｍ、その上に絶縁性の高いＳｉＯ₂が７５０ｎｍ、最上層にその後の製造工程時のレジスト密着性の向上のためＡｌ₂Ｏ₃が５０ｎｍ、スパッタリングにより形成される。最後に、不要な部分に付着したスパッタリング膜がリフトオフレジスト膜の除去とともに除去される。このようなリフトオフレジスト膜やスパッタリング膜等が用いられるリフトオフの手法は、以下の工程においても用いられるが、これに限られるというわけではない。

図２３に示すように、リフトオフレジスト膜が形成された上層電極５と上層配線５５との接続部分には、絶縁膜７は形成されない。したがって上記接続部分においては、上層電極５は表面に露出されている。また、下層配線３’の先端部７１も、リフトオフプロセスにより絶縁膜７が形成されていない。

図２４の斜視図に示すように、例えばＡｕからなる、５本の上層配線５５、電極端子用のパッド５５’、５５"、５６ａ、５６ｂ及び後述する分極用の配線の一部５６ｃが絶縁膜７上に形成される。パッド５６ａ及び５６ｂには、分極処理の際に、図示しない分極用の外部電源の端子がそれぞれ接続される。図２５はその平面図であり、図２６（Ａ）は図２５におけるＬ−Ｌ線断面図である。図２６（Ｂ）は図２５におけるＬ’−Ｌ’線断面図である。

上層配線５５は、絶縁膜７が形成されず上記接続部分において表面に露出されている上層電極５に接続されるように形成され、また、アーム支持部３０、ベース部２０上においても、絶縁膜７上に形成される。すなわち、図２６（Ｂ）に示すように、上層配線５５は下層配線３’と異なる配線レイヤーに分けられて形成され、上層配線５５は、絶縁膜７により下層配線３’と絶縁されている状態となる。なお図を簡潔にするために、図２４等の絶縁膜７が形成された後の図面において、絶縁膜７に内包された部分の下層配線３’が図示されている。

以上のように、図２４（図２５及び図２６）に示したプロセスによって、上層電極５（５Ａ、５Ｂ及び５Ｃ）は、上層配線５５を介してパッド５５’に接続され、かつ、下層電極３（５Ａ、５Ｂ及び５Ｃ）は、下層配線３’を介してパッド５５"に接続される。

上層配線５５、パッド５５’、５５"、５６ａ、５６ｂ及び配線５６ｃは、典型的にはリフトオフの手法により同一プロセスにより形成される。その際のスパッタリング膜としては、例えば、付着力の向上のためＴｉが２０ｎｍ、その上にＡｕが５００ｎｍ形成される。

図２７、図２８及び図２９に示すように、分極用の配線のうち上記配線５６ｃとは別の部位の、Ｃｕからなる配線５７ａ、５７ｂ及び５７ｃが絶縁膜７上にそれぞれ形成される。（図２８はその平面図であり、図２９は図２８におけるＭ−Ｍ線断面図である。）アーム部１０（図２４参照）の根元部分において、図２９の断面図に示される例えば２本の配線５７ｃにより、下層電極３Ａと３Ｂとが接続され、また下層電極３Ｂと３Ｃとが接続される。

配線５７ａ、５７ｂ及び５７ｃは、典型的にはリフトオフの手法により形成される。スパッタリング膜としては、例えばＣｕが用いられる。Ｃｕは分極処理の際の導通を確保するため、例えば４００ｎｍの厚みとなるように形成される。

以上のように、図２７（図２８及び図２９）に示したプロセスによって、各パッド５５’は、配線５７ａを介してパッド５６ａに接続され、かつ、各パッド５５"は、配線５７ｂを介してパッド５６ｂに接続される。これにより、上層電極５は、上層配線５５、パッド５５’及び配線５７ａを介してパッド５６ａに接続され、かつ、下層電極３は、下層配線３’（図２６参照）、パッド５５"及び配線５７ｂを介してパッド５６ｂに接続される。

図３０の斜視図に示すように、アーム部１０及びアーム支持部３０（図１参照）を形成するように、シリコン基板９１がエッチングにより所定の形状に切り出される。図３１はその平面図であり、図３２は図３１におけるＮ−Ｎ線断面図である。

本実施形態では、厚みが１００μｍでなるアーム部１０を形成させるためのエッチング方法として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）を備えた装置が用いられる。また、エッチングプロセスと保護膜成膜プロセスを繰り返すＢｏｓｃｈプロセス（エッチング時ＳＦ_６ガス、成膜時Ｃ_４Ｆ_８ガス）が用いられることで、垂直な側壁面をもつアーム部１０が形成される。シリコン材質を垂直に研削する該技術は一般的に確立されており、本実施形態でも市販されている装置が用いられる。この方法に限られず、例えばＤＥＥＰ ＲＩＥのようなシリコン深堀加工技術が用いられてもよい。

図３３の斜視図に示すように、シリコン基板９２の一部が、上記ＩＣＰを備えた装置による同様のエッチングによって除去される。図３４はその平面図であり、図３５は図３４におけるＯ−Ｏ線断面図である。除去されるシリコン基板９２の一部は、ベース部２０を除いた部分である。

図３６の斜視図に示すように、熱酸化膜１１の一部が例えばウェットエッチングによって除去される。図３７はその平面図であり、図３８は図３７におけるＰ−Ｐ線断面図である。

除去される熱酸化膜１１の一部は、上記除去されたシリコン基板９２の一部とシリコン基板９１に挟まれていた部分とほぼ等しい。

角速度センサ素子１００に含まれる圧電材４の圧電特性を安定させるために、角速度センサ素子１００に分極処理が施される。分極処理では、上記したようにパッド５６ａ及び５７ａに分極用の外部電源の端子がそれぞれ接続される。

リフロー温度以上の温度、本実施形態では角速度センサ素子１００が１５０〜３００℃で加熱され、パッド５６ａを介して圧電材４に電圧が印加される。これにより圧電材４に活性エネルギーが与えられ、圧電材４内部に分布する単位分極を持つ各エリアの分極モーメントが、ランダムな方向から圧電層の厚み方向に向きやすくなり、圧電材４の特性が所望のものとなる。印加電圧は、圧電材４の厚みにより内部電界が影響されるため、圧電材４の厚みに依存して計算され、圧電材４中の電界が５００〜５００００Ｖ／ｍｍとなるように調整される。圧電材４中の電界が５００Ｖ／ｍｍよりも小さいと圧電層内部の分極モーメントを揃える為の活性エネルギーが不足してしまう。５００００Ｖ／ｍｍよりも大きいと圧電材４内部で放電現象が起こり欠陥成長が進んだり、酸化物からなる圧電材４が還元されて金属層となり、圧電機能を損なうおそれがある。

上記したように、分極用外部電源の一方の端子に接続されたパッド５６ａと、上層電極５Ａ、５Ｂ、及び５Ｃとは、上層配線５５を介して接続される。また、その外部電源の他方の端子に接続されたパッド５６ｂと、下層電極３Ａ、３Ｂ及び３Ｃとは、下層配線３’を介して接続される。角速度センサ素子１００においては、上層配線５５と下層配線３’とが分かれて形成されているので、分極処理の際の電圧印加による配線間の短絡やリーク電流を高い確率で防止することができる。したがって、角速度センサ素子１００の製造における歩留まりを向上させることができる。

図３９の斜視図に示すように、絶縁膜７上の分極処理用の配線５７ａ〜５７ｃが除去される。図４０はその平面図であり、図４１は図４０におけるＱ−Ｑ線断面図である。

配線５７ａ〜５７ｃは、例えばメルデックス社製エンストリップ溶液を用いたウェットエッチングによって除去される。しかしこれに限られない。

上記基板９０上に形成された複数の角速度センサ素子１００が個々に切断され、図１に示す角速度センサ素子１００が形成される。この工程は角速度センサ素子１００のベース部２０をダイシングする工程を含む。

以上のように、本実施形態に係る角速度センサ素子１００の製造方法においては、下層配線３’と上層配線５５とを分けて、ベース部２０上に設けることができる。

図４２は、本実施形態に係る角速度センサ素子１００と、本実施形態に係る角速度センサ素子１００の比較対象となる角速度センサ素子の、上記分極処理における歩留まりの比較を示す図である。具体的には、７枚のウェハにおいて、１枚のウェハを例えば４８８グループに分け、ｔａｎδ（誘電正接）が不良となるグループの数を取って、それぞれのｔａｎδ歩留まりを比較した図である。角速度センサ素子１００においては、比較対象の角速度センサ素子に比べ、ｔａｎδが不良となるグループが少ない。つまり角速度センサ素子１００の方が歩留まりがよい。

ｔａｎδは、誘電正接でコンデンサーの絶縁状態を表す物理量である。絶縁性が高いほどこの値は小さくなり、絶縁が悪くなると高くなる。なお、本実施形態において、ｔａｎδが０．２以下を良品として、０．２を超える場合を不良としている。

図４３は、本実施形態に係る角速度センサ素子１００と、比較対象の角速度センサ素子の、上記分極処理における不良素子率を示す図である。具体的には、２２枚のウェハにおいて、各ウェハの不良素子率の度数分布を示したものである。（角速度センサ素子１００においては、不良素子率が２％以下となり、従来のタイプの角速度センサ素子に比べ歩留まりがよい。なお、上記不良素子とは、ｔａｎδが０．２を超えるものを指す。

図４４は、本実施形態に係る角速度センサ素子１００と、比較対象の角速度センサ素子のリーク電圧を測定した結果を示す。リーク電圧は、駆動電極に駆動電圧１．０Ｖ（ＤＣ）を印加したとき、左右それぞれの検出電極（上層電極と下層電極との間）にかかる電圧を測定し、その電圧と駆動電圧との比を表したものである。図４４における左検出と右検出は、固定部から見た場合の左右それぞれの検出電極におけるリーク電圧を指す。測定数は、無作為に抽出した７素子である。

本実施形態に係る角速度センサ素子１００においては、比較対象の角速度センサ素子に比べリーク電圧が小さく、絶縁性が高いことがわかる。

図４５は、２つの検出電極間のリーク電圧差と、Ｎｕｌｌ電圧（角速度が印加されていない状態において、２つの検出電極が検出する電圧の差の絶対値）の関係をプロットしたグラフである。同図に示すように、２つの検出電極間のリーク電圧差と、Ｎｕｌｌ電圧間には相関関係が認められる。

図４６は、Ｎｕｌｌ電圧とＰＳＲＲ（電源電圧変動抑圧比）の関係をプロットしたグラフである。同図に示すように、Ｎｕｌｌ電圧の上昇に伴い、ＰＳＲＲも増加する。なお、ＰＳＲＲは、角速度センサ素子をモジュールに組み立て、モジュールの入力電圧３．０Ｖに対して±０．５Ｖの正弦波を印加したときの出力電圧変動量であり、角速度センサ素子の特性を表すものである。

図４７は、本実施形態に係る角速度センサ素子１００と、比較対象の角速度センサ素子とについて、無作為に抽出した各７素子のＰＳＲＲを測定した結果を示す図である。本実施形態に係る角速度センサ素子１００においては、比較対象の角速度センサ素子に比べ、ＰＳＲＲが低くなっており、電源電圧の変動に対して影響を受け難いことがわかる。

図４８は、本実施形態に係る角速度センサ素子１００が実装された回路基板３００を有する角速度センサ２００を示す斜視図である。

本実施形態の角速度センサ２００においては、角速度センサ２００に含まれる回路基板３００に、上記角速度センサ素子１００がフリップチップ技術により実装されている。また、回路基板３００には、ＩＣチップ７５が実装されている。回路基板３００は、小型化による微細パターンへの対応と、熱膨張に対する形状安定性の観点から、例えばアルミナ（Ａｌ₂Ｏ₃）等のセラミック材が用いられる。

回路基板３００に実装されたＩＣチップ７５は、自励発振回路１２及び演算回路１３を含む。

本実施形態の角速度センサ２００は、角速度センサ素子１００がＸ方向及びＹ方向に一つずつ実装されることにより、２個の角速度センサ素子１００Ａ、１００Ｂを備える二軸の角速度センサとして機能する。

図４９は、本実施形態に係る角速度センサ２００を搭載した電子機器の例として、デジタルカメラを示す概略斜視図である。図５０は、そのデジタルカメラの構成を示すブロック図である。

デジタルカメラ２６０は、上記角速度センサ素子１００を備える二軸の角速度センサ２００を搭載する機器本体２６１を備えている。機器本体２６１は、例えば、金属製、樹脂製などのフレームまたは筐体である。

図５０に示すように、デジタルカメラ２６０は、角速度センサ２００と、制御部５１０と、レンズ等を備える光学系５２０と、ＣＣＤ５３０、光学系５２０に対して手振れ補正を実行する手振れ補正機構５４０とを有する。

角速度センサ２００によって、２軸のコリオリ力が検出される。制御部５１０は、この検出されたコリオリ力に基づき手振れ補正機構５４０を使って光学系５２０で手振れの補正を行う。

本実施形態に係る角速度センサ２００を搭載する電子機器としては、上記したデジタルカメラに限られない。例えば、電子機器としては、ラップトップ型のコンピュータ、ＰＤＡ（Personal Digital Assistance）、電子辞書、オーディオ／ビジュアル機器、プロジェクタ、携帯電話、ゲーム機器、カーナビゲーション機器、ロボット機器、その他の電化製品等が挙げられる。

本発明の一実施の形態に係る角速度センサ素子を示す斜視図である。 図１に示す角速度センサ素子を示す平面図である。 図２に示す角速度センサ素子におけるＤ−Ｄ線断面図である。 図２に示す角速度センサ素子におけるＥ−Ｅ線断面図である。 図示しない回路基板に角速度センサ素子が実装されたときの、角速度センサ素子の電気的な構成を示すブロック図である。 基板を示す斜視図である。 図６に示す基板を示す平面図である。 図７に示す基板におけるＦ−Ｆ線断面図である。 基板上に形成された、下層導電膜、圧電膜、及び上層導電膜を示す斜視図である。 図９が示す基板上に形成された、下層導電膜、圧電膜、及び上層導電膜を示す平面図である。 図１０におけるＧ−Ｇ線断面図である。 所定形状に形成された上層導電膜を示す斜視図である。 図１２に示す所定形状に形成された上層導電膜を示す平面図である。 図１３におけるＨ−Ｈ線断面図である。 所定形状に形成された圧電膜と下層導電膜を示す斜視図である。 図１５に示す所定形状に形成された圧電膜と下層導電膜を示す平面図である。 図１６におけるＩ−Ｉ線断面図である。 所定形状に形成された圧電膜を示す斜視図である。 図１８に示す所定形状に形成された圧電膜を示す平面図である。 図１６におけるＪ−Ｊ線断面図である。 基板上に形成された絶縁膜を示す斜視図である。 図２１に示す基板上に形成された絶縁膜を示す平面図である。 図２２におけるＫ−Ｋ線断面図である。 絶縁膜上に形成された上層配線を示す斜視図である。 図２４に示す絶縁膜上に形成された上層配線を示す平面図である。 図２５におけるＬ−Ｌ線断面図である。 絶縁膜上に形成された分極配線を示す斜視図である。 図２７に示す絶縁膜上に形成された分極配線を示す平面図である。 図２８におけるＭ−Ｍ線断面図である。 アーム部及びアーム支持部を形成するように、所定の形状に形成されたシリコン基板を示す斜視図である。 図３０に示す、シリコン基板が所定の形状に形成された、熱酸化膜上の角速度センサ素子のアーム部とアーム支持部を示す平面図である。 図３１におけるＮ−Ｎ線断面図である。 シリコン基板の一部が除去された基板を示す斜視図である。 図３３に示すシリコン基板の一部が除去された基板を示す平面図である。 図３４におけるＯ−Ｏ線断面図である。 熱酸化膜の一部が除去された基板を示す斜視図である。 図３６に示す熱酸化膜の一部が除去された基板を示す平面図である。 図３７におけるＰ−Ｐ線断面図である。 絶縁膜上の分極配線が除去された基板を示す斜視図である。 図３９に示す絶縁膜上の分極配線が除去された基板を示す平面図である。 図４０におけるＱ−Ｑ線断面図である。 本実施形態に係る角速度センサ素子と、比較対象の角速度センサ素子の、分極処理における歩留まりの比較を示す図である。 本実施形態に係る角速度センサ素子と、比較対象の角速度センサ素子の、分極処理における不良素子率を示す図である。 本実施形態に係る角速度センサ素子と、比較対象の角速度センサ素子のリーク電圧を測定した結果を示す図である。 ２つの検出電極間のリーク電圧差と、Ｎｕｌｌ電圧（角速度が印加されていない状態において、２つの検出電極が検出する電圧の差の絶対値）の関係をプロットしたグラフである。 Ｎｕｌｌ電圧とＰＳＲＲ（電源電圧変動抑圧比）の関係をプロットしたグラフである。 本実施形態に係る角速度センサ素子と、比較対象の角速度センサ素子とについて、無作為に抽出した各７素子のＰＳＲＲを測定した結果を示す図である。 本実施形態に係る角速度センサ素子が実装された回路基板を有する角速度センサを示す斜視図である。 本実施形態に係る角速度センサを搭載した電子機器の例として、デジタルカメラを示す概略斜視図である。 図４９に示すデジタルカメラの構成を示すブロック図である。

符号の説明

１Ａ、１Ｂ、１Ｃ アーム
３ 下層導電膜、下層電極
３、３Ａ、３Ｂ、３Ｃ 下層電極
３Ａ、３Ｃ、５２Ｂ 基準電極
３Ｂ、５Ａ、５Ｃ 駆動電極
３’ 下層配線
４ 圧電膜、圧電材
４、４Ａ、４Ｂ、４Ｃ 圧電材
５" 上層導電膜、上層電極
５、５Ａ、５Ｂ、５Ｃ、５１Ｂ、５２Ｂ、５３Ｂ 上層電極
７ 絶縁膜
１０ アーム部
１１ 熱酸化膜
１２ 自励発振回路
１３ 演算回路
２０ ベース部
３０ アーム支持部
５１Ｂ、５３Ｂ 検出電極
５５ 上層配線
５５’、５５" パッド
７５ ＩＣチップ
９０ 基板
９１ シリコン基板
９２ シリコン基板
１００、１００Ａ、１００Ｂ 角速度センサ素子
２００ 角速度センサ
２６０ デジタルカメラ
２６１ 機器本体
３００ 回路基板
５１０ 制御部
５２０ 光学系
５３０ ＣＣＤ
５４０ 補正機構

Claims (4)

1. 第１の側と、前記第１の側とは反対側の第２の側とを有する圧電材と、前記第１の側に設けられた第１の電極と、前記第２の側に設けられた第２の電極とを有し、振動するアーム部と、
   前記第１の電極と一体的に形成された第１の厚みでなる第１の配線を有する第１の配線レイヤーと、前記第２の電極に接続された第２の配線を有する第２の配線レイヤーとを有し、前記アーム部を支持するベース部と、
   前記第２の電極と前記第２の配線との接続部分において、前記第２の電極に対して前記第２の配線に接続される部分が露出するように設けられることで、前記第１の電極と前記第２の電極とを電気的に絶縁する第１の絶縁部と、
   前記第１の厚みより大きい第２の厚みでなり、前記第１の配線を内包するようにかつ表面に前記第２の配線が形成されるように設けられることで、前記第１の配線レイヤーと前記第２の配線レイヤーとが互いに異なるように、前記第１の配線と前記第２の配線とを電気的に絶縁する第２の絶縁部と
   を有する絶縁膜と
   を具備する角速度センサ素子。
2. 圧電駆動により振動するアーム部に対応する第１の部位と、前記アーム部を支持するベース部に対応する第２の部位とを有する基板上に、第１の厚みでなる第１の導電膜、圧電膜及び第２の導電膜を順に形成し、
   前記第１の導電膜、前記圧電膜及び前記第２の導電膜をそれぞれ所定の形状に形成した後に前記第２の部位上の前記圧電膜を除去することで、第１の電極、圧電材及び第２の電極を前記第１の部位上に、及び、前記第１の電極に延長されるように一体的に設けられた前記第１の厚みでなる第１の配線を前記第２の部位上にそれぞれ形成し、
   前記第１の配線上の前記圧電膜を除去した後、前記第１の部位上の前記第２の電極と前記第２の配線との接続部分において、前記第２の電極に対して前記第２の配線に接続される部分が露出するように、かつ、前記第２の部位上において前記第１の配線を内包するように前記第１の厚みより大きい第２の厚みでなる絶縁膜を形成し、
   前記第１の部位上の前記第２の電極と接続させるように、前記絶縁膜上に第２の配線を形成する
   角速度センサ素子の製造方法。
3. 第１の側と、前記第１の側とは反対側の第２の側とを有する圧電材と、前記第１の側に設けられた第１の電極と、前記第２の側に設けられた第２の電極とを有し、振動するアーム部と、
   前記第１の電極と一体的に形成された第１の厚みでなる第１の配線を有する第１の配線レイヤーと、前記第２の電極に接続された第２の配線を有する第２の配線レイヤーとを有し、前記アーム部を支持するベース部と、
   前記第２の電極と前記第２の配線との接続部分において、前記第２の電極に対して前記第２の配線に接続される部分が露出するように設けられることで、前記第１の電極と前記第２の電極とを電気的に絶縁する第１の絶縁部と、
   前記第１の厚みより大きい第２の厚みでなり、前記第１の配線を内包するようにかつ表面に前記第２の配線が形成されるように設けられることで、前記第１の配線レイヤーと前記第２の配線レイヤーとが互いに異なるように、前記第１の配線と前記第２の配線とを電気的に絶縁する第２の絶縁部と
   を有する絶縁膜と
   を有する角速度センサ素子と、
   前記角速度センサ素子が実装される回路基板と
   を具備する角速度センサ。
4. 第１の側と、前記第１の側とは反対側の第２の側とを有する圧電材と、前記第１の側に設けられた第１の電極と、前記第２の側に設けられた第２の電極とを有し、振動するアーム部と、
   前記第１の電極と一体的に形成された第１の厚みでなる第１の配線を有する第１の配線レイヤーと、前記第２の電極に接続された第２の配線を有する第２の配線レイヤーとを有し、前記アーム部を支持するベース部と、
   前記第２の電極と前記第２の配線との接続部分において、前記第２の電極に対して前記第２の配線に接続される部分が露出するように設けられることで、前記第１の電極と前記第２の電極とを電気的に絶縁する第１の絶縁部と、
   前記第１の厚みより大きい第２の厚みでなり、前記第１の配線を内包するようにかつ表面に前記第２の配線が形成されるように設けられることで、前記第１の配線レイヤーと前記第２の配線レイヤーとが互いに異なるように、前記第１の配線と前記第２の配線とを電気的に絶縁する第２の絶縁部と
   を有する絶縁膜と
   を有する角速度センサ素子と、
   前記角速度センサ素子が実装される回路基板と
   を具備する角速度センサを搭載した電子機器。

Images