JP2015198162A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】貫通電極に断線が発生することを抑制する。【解決手段】第１基板１０の一面１０ａに第１絶縁膜２０を形成し、第１絶縁膜２０に導電部１７を露出させる第１貫通孔２２を形成する。そして、第１絶縁膜２０を介して第１基板１０と第２基板３０とを接合した後、第１貫通孔２２と連通する第２貫通孔３２ａを形成して貫通孔３２を形成する。このとき、第１絶縁膜２０のうちの第１貫通孔２２の開口部における周辺部を露出させるように第２貫通孔３２ａを形成することによって第１貫通孔２２の開口部を広げる。【選択図】図５

Description

本発明は、第１、第２基板が第１絶縁膜を介して接合され、第２基板および第１絶縁膜に貫通孔が形成されると共に当該貫通孔に第２絶縁膜を介して貫通電極が形成された半導体装置の製造方法に関するものである。

従来より、この種の半導体装置として、次のものが提案されている（例えば、特許文献１参照）。

具体的には、この半導体装置では、第１基板に圧力検出素子および圧力検出素子と電気的に接続される配線層が形成され、この第１基板に第１絶縁膜を介して第２基板が接合されている。そして、第２基板および第１絶縁膜には、第１基板、第１絶縁膜、第２基板の積層方向に貫通して配線層を露出させる貫通孔が形成されていると共に、貫通孔の壁面上に第２絶縁膜を介して配線層と電気的に接続される貫通電極が形成されている。

このような半導体装置は、次のように製造される。すなわち、第１基板に圧力検出素子および配線層を形成した後、第１基板に第１絶縁膜を介して第２基板を接合する。次に、第２基板に、第１基板、第１絶縁膜、第２基板の積層方向に貫通して第１絶縁膜に達する第１貫通孔をドライエッチング等の異方性エッチングで形成する。そして、第１貫通孔の壁面に、ＣＶＤ（Chemical Vapor Deposition）法等によって第２絶縁膜を形成する。なお、この第２絶縁膜は、第１貫通孔の壁面に形成されると共に第１貫通孔の底部（第１貫通孔から露出する第１絶縁膜上）に形成される。

次に、第１貫通孔の底部に位置する第２絶縁膜および第１絶縁膜を露出させる第２貫通孔をドライエッチング等の異方性エッチングで形成することにより、第１、第２貫通孔にて構成される貫通孔を形成する。その後、ＣＶＤ法等で金属膜を成膜して配線層と電気的に接続される貫通電極を形成することにより、上記半導体装置が製造される。

特開２０１２−１９５４４２号公報

しかしながら、上記半導体装置の製造方法では、貫通電極に断線が発生し易いという問題がある。

すなわち、図１０に示されるように、第１基板Ｊ１０に第１絶縁膜Ｊ２０を介して第２基板Ｊ３０が接合され、第１貫通孔Ｊ３２ａと連通する第２貫通孔Ｊ２２を形成して配線層Ｊ１７を露出させる貫通孔Ｊ３２を形成する場合、第２貫通孔Ｊ２２の壁面と第１基板Ｊ１０の一面Ｊ１０ａとの為す角度が略垂直になり易い。また、貫通孔Ｊ３２内にＣＶＤ法等によって金属膜を成膜する場合、金属膜は、深い部分ほど堆積し難く、また、貫通孔Ｊ３２の壁面と一面Ｊ１０ａとの為す角度が垂直に近づくほど堆積し難い。このため、第１絶縁膜Ｊ２０のうちの第２貫通孔Ｊ２２の壁面となる部分に金属膜が成膜し難く、この部分における金属膜の被覆率（カバレッジ）が小さくなる。したがって、貫通電極のうちの貫通孔Ｊ３２の底部側に形成された部分で断線が発生し易いという問題がある。

本発明は上記点に鑑みて、貫通電極に断線が発生することを抑制できる半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、一面（１０ａ）を有し、一面側に導電部（１７）が形成された第１基板（１０）と、第１基板の一面側に配置される第２基板（３０）と、第１基板と第２基板との間に配置される第１絶縁膜（２０）と、を備え、第２基板および第１絶縁膜を貫通して導電部を露出させる貫通孔（３２）が形成され、貫通孔に第２絶縁膜（３３）を介して導電部と電気的に接続される貫通電極（３４）が形成された半導体装置の製造方法において、以下の点を特徴としている。

すなわち、第１基板の一面に第１絶縁膜を形成する工程と、第１絶縁膜に導電部を露出させる第１貫通孔（２２）を形成する工程と、第１絶縁膜を介して第１基板と第２基板とを接合する工程と、第２基板に、第１貫通孔と連通する第２貫通孔（３２ａ）を形成することにより、第１、第２貫通孔にて構成される貫通孔を形成する工程と、貫通孔に第２絶縁膜を成膜する工程と、導電部を覆う第２絶縁膜を除去することにより、導電部を露出させる工程と、第２絶縁膜上に金属膜を成膜することにより、導電部と電気的に接続される貫通電極を形成する工程と、を行い、貫通孔を形成する工程では、第１絶縁膜のうちの第１貫通孔の開口部における周辺部を露出させるように第２貫通孔を形成することにより、第１貫通孔の開口部を広げることを特徴としている。

また、請求項２に記載の発明では、第２基板のうちの第１基板と対向する一面（３０ａ）に第１絶縁膜を形成する工程と、第１絶縁膜に第２基板の所定箇所を露出させる第１貫通孔（２２）を形成する工程と、第１基板に形成された導電部が第１貫通孔から露出するように、第１絶縁膜を介して第１基板と第２基板とを接合する工程と、第２基板に、第１貫通孔と連通する第２貫通孔（３２ａ）を形成することにより、第１、第２貫通孔にて構成される貫通孔を形成する工程と、貫通孔に第２絶縁膜を成膜する工程と、導電部を覆う第２絶縁膜を除去することにより、導電部を露出させる工程と、第２絶縁膜上に金属膜を成膜することにより、導電部と電気的に接続される貫通電極を形成する工程と、を行い、貫通孔を形成する工程では、第１絶縁膜のうちの第１貫通孔の開口部における周辺部を露出させるように第２貫通孔を形成することにより、第１貫通孔の開口部を広げることを特徴としている。

これら請求項１および２に記載の発明によれば、第１貫通孔の開口部を広げることにより、第１貫通孔の壁面と第１基板の一面との成す角度を小さくできる。したがって、貫通孔の底部側においても金属膜が成膜し難くなることを抑制でき、貫通電極に断線が発生することを抑制できる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における半導体装置の断面図である。 図１に示す半導体装置の製造工程を示す断面図である。 図２に続く半導体装置の製造工程を示す断面図である。 図２（ｃ）中の領域Ａの拡大図である。 図３（ａ）中の領域Ｂの拡大図である。 図３（ｃ）中の領域Ｃの拡大図である。 本発明の第２実施形態における半導体装置の製造工程を示す断面図である。 本発明の第３実施形態における半導体装置の製造工程を示す断面図である。 本発明の第４実施形態における半導体装置の製造工程を示す断面図である。 課題を説明するための図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明の半導体装置の製造方法を圧力センサの製造方法に適用した例を説明する。まず、圧力センサの構成について説明する。

図１に示されるように、本実施形態の圧力センサは、一面１０ａおよび一面１０ａと反対側の他面１０ｂを有する第１基板１０を備えている。本実施形態では、第１基板１０は、支持基板１１、絶縁膜１２、半導体層１３が順に積層され、一方向を長手方向とする平面矩形状のＳＯＩ（Silicon on Insulator）基板が用いられる。そして、半導体層１３のうちの絶縁膜１２と反対側の一面が第１基板１０の一面１０ａを構成し、支持基板１１のうちの絶縁膜１２と反対側の一面が第１基板１０の他面１０ｂを構成している。なお、本実施形態では、支持基板１１および半導体層１３はシリコンで構成され、絶縁膜１２は酸化膜等で構成されている。

第１基板１０には、長手方向の一端部側（図１中紙面右側）に、他面１０ｂから凹部１４が形成されることにより、圧力に応じて変形可能とされたダイヤフラム部１５が形成されている。本実施形態では、凹部１４は第１基板１０の他面１０ｂから絶縁膜１２に達するように形成され、凹部１４の底面と第１基板１０の一面１０ａとの間に位置する絶縁膜１２および半導体層１３にてダイヤフラム部１５が形成されている。

そして、ダイヤフラム部１５には、当該ダイヤフラム部１５の変形に応じて抵抗値が変化するゲージ抵抗１６がブリッジ回路を構成するように形成されている。これにより、ダイヤフラム部１５に圧力が印加されるとゲージ抵抗１６の抵抗値が変化してブリッジ回路の電圧が変化し、この電圧の変化に応じたセンサ信号が出力される。

また、第１基板１０には、ゲージ抵抗１６と電気的に接続される配線層１７が形成されている。この配線層１７は、図１とは異なる別断面において、半導体層１３内を適宜引き回されて各ゲージ抵抗１６と接続され、第１基板１０の他端部側（図１中紙面左側）まで引き出されている。

なお、ゲージ抵抗１６および配線層１７は、不純物を適宜拡散させた拡散層によって構成されている。また、本実施形態では、配線層１７が本発明の導電部に相当している。

そして、図１に示されるように、上記第１基板１０の一面１０ａには、本発明の第１絶縁膜に相当する絶縁膜２０を介して第２基板３０が配置されている。なお、本実施形態では、第２基板３０はシリコンで構成され、絶縁膜２０は酸化膜で構成されている。

第２基板３０は、第１基板１０側の一面３０ａのうちのダイヤフラム部１５と対向する部分に窪み部３１が形成されている。そして、絶縁膜２０には、窪み部３１と対向する部分を開口する孔部２１が形成されている。これにより、第１基板１０と第２基板３０との間に基準圧力室４０が構成され、ダイヤフラム部１５の一面１０ａ側には、基準圧力室４０から基準圧力が印加される。なお、本実施形態では、基準圧力室４０は真空圧とされている。

また、第２基板３０および絶縁膜２０のうちの他端部側（図１中紙面左側）には、第１基板１０、絶縁膜２０、第２基板３０の積層方向に当該第２基板３０および絶縁膜２０を貫通して配線層１７を露出させる複数の貫通孔３２が形成されている。そして、貫通孔３２の壁面には、ＴＥＯＳ（Tetra ethyl ortho silicate）等で構成される絶縁膜３３を介してＡｌ等で構成される貫通電極３４が配線層１７と電気的に接続されるように形成されている。また、第２基板３０のうちの他面３０ｂ側には、絶縁膜３５が形成され、当該絶縁膜３５上に貫通電極３４と電気的に接続されるパッド部３６が形成されている。なお、本実施形態では、絶縁膜３３が本発明の第２絶縁膜に相当している。

以上が本実施形態における圧力センサの構成である。次に、上記圧力センサの製造方法について図２を参照しつつ説明する。

まず、図２（ａ）に示されるように、支持基板１１、絶縁膜１２、半導体層１３が順に積層された第１基板１０を用意し、半導体層１３に不純物を拡散させる等してゲージ抵抗１６および配線層１７を形成する。

次に、図２（ｂ）に示されるように、第１基板１０の一面１０ａ（半導体層１３上）に絶縁膜２０をＣＶＤ法等によって形成する。そして、図２（ｃ）に示されるように、絶縁膜２０上に図示しないレジストを配置して当該レジストをパターニングし、このレジストをマスクとしてドライエッチング等の異方性エッチングを行い、上記形状の孔部２１を形成すると共に、配線層１７を露出させる第１貫通孔２２を形成する。

なお、第１貫通孔２２は、図４に示されるように、この工程が終了した後は、開口部が角張った状態となっている。つまり、第１貫通孔２２の壁面と第１基板１０の一面１０ａの為す角度は、略垂直となっている。

続いて、図２（ｄ）に示されるように、一面３０ａに窪み部３１が形成された第２基板３０を用意し、絶縁膜２０に形成された孔部２１と窪み部３１の開口部とが一致するように、絶縁膜２０と第２基板３０とを接合する。特に限定されるものではないが、絶縁膜２０と第２基板３０との接合は、絶縁膜２０および第２基板３０のうちの接合面を活性化させて接合するいわゆる直接接合等で接合することができる。

なお、ここでは直接接合を例に挙げて説明したが、絶縁膜２０と第２基板３０とは、陽極接合や中間層接合、フージョン接合等の接合技術によって接合されてもよい。そして、接合後に、高温アニール等の接合品質を向上させる処理を行ってもよい。

続いて、図３（ａ）に示されるように、第２基板３０に複数の第２貫通孔３２ａを形成することにより、第１、第２貫通孔２２、３２ａにて貫通孔３２を形成する。具体的には、まず、第２基板３０の他面３０ｂに図示しないレジストを配置して当該レジストをパターニングする。そして、このレジストをマスクとしてドライエッチング等の異方性エッチングを行い、第１貫通孔２２と連通する第２貫通孔３２ａを形成することにより、第１、第２貫通孔２２、３２ａにて構成される貫通孔３２を形成する。

このとき、図５に示されるように、絶縁膜２０のうちの第１貫通孔２２の開口部における周辺部も露出するように第２貫通孔３２ａを形成する。これにより、ドライエッチングを行う場合には角部に電解が集中して当該角部が除去され易く、第２貫通孔３２ａから露出する第１貫通孔２２は開口部が角張った形状とされているため、図５中の点線で示す領域Ｋ１が除去される。すなわち、第１貫通孔２２は、開口部が広げられ、開口部側から第１基板１０の一面１０ａ側に向かって先細り形状とされたテーパ状となる。言い換えると、第１貫通孔２２の壁面は、第１基板１０の一面１０ａとの為す角度θ１が略垂直でなくなり、鋭角となる。

次に、図３（ｂ）に示されるように、各貫通孔３２の壁面にＴＥＯＳ等の絶縁膜３３を成膜する。このとき、第２基板３０の他面３０ｂにも絶縁膜が成膜され、成膜された絶縁膜にて上記絶縁膜３５が構成される。なお、絶縁膜３３を成膜した場合には、貫通孔３２の底部（配線層１７上）にも絶縁膜３３が成膜される。また、この絶縁膜３３は、貫通孔３２の底部側ほど薄く形成され、絶縁膜２０近傍では当該絶縁膜２０より薄くなる。

続いて、図３（ｃ）に示されるように、各貫通孔３２の底部に形成された絶縁膜３３を除去することにより、各貫通孔３２から配線層１７を露出させる。

具体的には、図６に示されるように、第２基板３０の他面３０ｂ側にレジスト５０を形成し、当該レジスト５０をパターニングして配線層１７を覆う絶縁膜３３を露出させる。なお、本実施形態では、レジスト５０は、第１貫通孔２２の開口部が当該レジスト５０から露出しないようにパターニングされている。そして、レジスト５０をマスクとしてドライエッチング等の異方性エッチングを行うことにより、レジスト５０から露出する絶縁膜３３を除去して配線層１７を露出させる。

続いて、図３（ｄ）に示されるように、各貫通孔３２にスパッタ法や蒸着法等によって金属膜を形成することにより、配線層１７と電気的に接続される貫通電極３４を形成する。このとき、上記のように第１貫通孔２２は、第１基板１０の一面１０ａとの為す角度θ１が鋭角とされており、この壁面上に形成された絶縁膜３３と第１基板１０の一面１０ａとの為す角度も鋭角となる。このため、貫通孔３２の底部側においても金属膜が成膜し難くなることを抑制できる。

その後は特に図示しないが、第１基板１０の他面１０ｂからドライエッチング等を行い、凹部１４を形成することでダイヤフラム部１５を構成することにより、図１に示す圧力センサが製造される。

なお、上記では、１つの圧力センサの製造方法について説明したが、ウェハ状の第１基板１０と第２基板３０とを用意し、これらを貼り合わせた後にダイシングカットしてチップ単位に分割するようにしてもよい。

以上説明したように、本実施形態では、まず、絶縁膜２０に第１貫通孔２２を形成している。そして、絶縁膜２０に第２基板３０を接合した後、絶縁膜２０のうちの第１貫通孔２２の開口部における周辺部も露出するように第２貫通孔３２ａを形成している。これにより、第１貫通孔２２の開口部が除去され、第１貫通孔２２の壁面と第１基板１０の一面１０ａとの為す角度θ１が鋭角となる。このため、この壁面上に形成された絶縁膜３３と第１基板１０の一面１０ａとの為す角度も鋭角となる。したがって、貫通孔３２の底部側においても金属膜が成膜し難くなることを抑制でき、貫通電極３４に断線が発生することを抑制できる。

なお、図６に示されるように、絶縁膜３３のうちの第１基板１０側の部分は、第１基板１０の一面１０ａとの為す角度が略垂直となる。言い換えると、絶縁膜３３のうちの図３（ｃ）の工程にて除去される部分と第１基板１０の一面１０ａとの成す角度が略垂直となる。しかしながら、絶縁膜３３は、貫通孔３２の底部側ほど薄く形成され、絶縁膜２０近傍では当該絶縁膜２０より薄くなる。そして、絶縁膜３３のうちの第１基板１０の一面１０ａとの成す角度が略垂直となる部分は、従来の半導体装置の製造方法よりも貫通孔３２の開口部側に位置している。このため、従来の半導体装置の製造方法と比較して、貫通孔３２の底部側において金属膜が成膜し難くなることを抑制できる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して第２基板３０に絶縁膜２０を形成するものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、まず、図７（ａ）に示されるように、一面３０ａに絶縁膜２０が形成された第２基板３０用意し、絶縁膜２０に孔部２１を形成すると共に第２基板３０に窪み部３１を形成する。

次に、図７（ｂ）に示されるように、絶縁膜２０に、第１基板１０と接合された際に配線層１７を露出させる第１貫通孔２２を形成する。そして、上記図２（ｄ）の工程と同様に、配線層１７が第１貫通孔２２から露出するように第１基板１０と絶縁膜２０とを接合した後、図３以降の工程を行うことにより、図１に示す圧力センサが製造される。

このように、第２基板３０に絶縁膜２０を形成するようにしても、上記第１実施形態と同様の効果を得ることができる。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して絶縁膜３３を除去する際のレジスト５０の形状を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図８に示されるように、図３（ｃ）の工程を行う際、絶縁膜２０のうちの第１貫通孔２２の開口部における周辺部が露出するように当該レジスト５０をパターニングする。なお、この工程における第１貫通孔２２における開口部とは、図３（ａ）の工程にて広げられた開口部のことである。

そして、再びドライエッチング等の異方性エッチングを行い、絶縁膜３３を除去することによって配線層１７を露出させる。このとき、レジスト５０から露出する絶縁膜３３が除去されると絶縁膜２０が露出する。つまり、第１貫通孔２２の開口部が露出する。このため、図８中の点線で示す領域Ｋ２がさらに除去され、第１貫通孔２２は、第１基板１０の一面１０ａとの為す角度θ２がさらに小さくさなる。なお、図８は、図３（ｃ）中の領域Ｃの拡大図である。

これによれば、第１貫通孔２２の壁面と第１基板１０の一面１０ａとの為す角度θ２がさらに小さくなる。このため、貫通孔３２の底部側において金属膜が成膜し難くなることをさらに抑制できる。

（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対して第１貫通孔２２を形成した後に当該第１貫通孔２２の開口部を広げるものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図９に示されるように、図２（ｃ）の工程を行った後、第１貫通孔２２の開口部を広げる。つまり、第２貫通孔３２ａを形成する前に、第１貫通孔２２の壁面と第１基板１０の一面１０ａとの為す角度θ３が鋭角となるようにしている。

なお、この工程は、例えば、ウェットエッチング等で行うことができる。また、図９は、図２（ａ）中の領域Ａの拡大図である。

このように、第１貫通孔２２を形成した後に、第１貫通孔２２の壁面と第１基板１０の一面１０ａとの為す角度θ３が鋭角となるようにすることにより、図３（ａ）の工程を行った際、第１貫通孔２２の壁面と第１基板１０の一面１０ａとの為す角度をさらに小さくできる。このため、貫通孔３２の底部側において金属膜が成膜し難くなることをさらに抑制できる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記各実施形態において、ダイヤフラム部１５は、半導体層１３のみで構成されていてもよい。つまり、凹部１４によって絶縁膜１２が除去されていてもよい。

また、上記各実施形態では、導電部として拡散層で構成される配線層１７を例に挙げて説明したが、導電部は金属膜等であってもよい。

さらに、上記第１実施形態において、第１基板１０としてＳＯＩ基板ではなく、シリコン基板等を用いることもできる。

そして、上記各実施形態を適宜組み合わせてもよい。例えば、上記第２実施形態を上記第３、第４実施形態に組み合わせ、第２基板３０に絶縁膜２０を形成してもよい。また、上記第３実施形態を上記第４実施形態に組み合わせ、図３（ｃ）の工程において、絶縁膜２０のうちの第１貫通孔２２の開口部における周辺部が露出するようにレジスト５０をパターニングしてもよい。さらに、上記各実施形態を組み合わせたもの同士をさらに組み合わせてもよい。

１０ 第１基板
１０ａ 一面
１７ 導電部
２０ 絶縁膜（第１絶縁膜）
２２ 第１貫通孔
３０ 第２基板
３２ 貫通孔
３２ａ 第２貫通孔
３３ 絶縁膜（第２絶縁膜）
３４ 貫通電極

Claims (4)

1. 一面（１０ａ）を有し、前記一面側に導電部（１７）が形成された第１基板（１０）と、
   前記第１基板の一面側に配置される第２基板（３０）と、
   前記第１基板と前記第２基板との間に配置される第１絶縁膜（２０）と、を備え、
   前記第２基板および前記第１絶縁膜を貫通して前記導電部を露出させる貫通孔（３２）が形成され、前記貫通孔に第２絶縁膜（３３）を介して前記導電部と電気的に接続される貫通電極（３４）が形成された半導体装置の製造方法において、
   前記第１基板の一面に前記第１絶縁膜を形成する工程と、
   前記第１絶縁膜に前記導電部を露出させる第１貫通孔（２２）を形成する工程と、
   前記第１絶縁膜を介して前記第１基板と前記第２基板とを接合する工程と、
   前記第２基板に、前記第１貫通孔と連通する第２貫通孔（３２ａ）を形成することにより、前記第１、第２貫通孔にて構成される前記貫通孔を形成する工程と、
   前記貫通孔に前記第２絶縁膜を成膜する工程と、
   前記導電部を覆う前記第２絶縁膜を除去することにより、前記導電部を露出させる工程と、
   前記第２絶縁膜上に金属膜を成膜することにより、前記導電部と電気的に接続される前記貫通電極を形成する工程と、を行い、
   前記貫通孔を形成する工程では、前記第１絶縁膜のうちの前記第１貫通孔の開口部における周辺部を露出させるように前記第２貫通孔を形成することにより、前記第１貫通孔の開口部を広げることを特徴とする半導体装置の製造方法。
2. 一面（１０ａ）を有し、前記一面側に導電部（１７）が形成された第１基板（１０）と、
   前記第１基板の一面側に配置される第２基板（３０）と、
   前記第１基板と前記第２基板との間に配置される第１絶縁膜（２０）と、を備え、
   前記第２基板および前記第１絶縁膜を貫通して前記導電部を露出させる貫通孔（３２）が形成され、前記貫通孔に第２絶縁膜（３３）を介して前記導電部と電気的に接続される貫通電極（３４）が形成された半導体装置の製造方法において、
   前記第２基板のうちの前記第１基板と対向する一面（３０ａ）に前記第１絶縁膜を形成する工程と、
   前記第１絶縁膜に前記第２基板の所定箇所を露出させる第１貫通孔（２２）を形成する工程と、
   前記第１基板に形成された前記導電部が前記第１貫通孔から露出するように、前記第１絶縁膜を介して前記第１基板と前記第２基板とを接合する工程と、
   前記第２基板に、前記第１貫通孔と連通する第２貫通孔（３２ａ）を形成することにより、前記第１、第２貫通孔にて構成される前記貫通孔を形成する工程と、
   前記貫通孔に前記第２絶縁膜を成膜する工程と、
   前記導電部を覆う前記第２絶縁膜を除去することにより、前記導電部を露出させる工程と、
   前記第２絶縁膜上に金属膜を成膜することにより、前記導電部と電気的に接続される前記貫通電極を形成する工程と、を行い、
   前記貫通孔を形成する工程では、前記第１絶縁膜のうちの前記第１貫通孔の開口部における周辺部を露出させるように前記第２貫通孔を形成することにより、前記第１貫通孔の開口部を広げることを特徴とする半導体装置の製造方法。
3. 前記導電部を露出させる工程では、前記導電部を覆う前記第２絶縁膜を除去すると共に、前記第２絶縁膜のうちの前記第１絶縁膜における前記第１貫通孔の開口部の周辺部に形成された部分を除去することにより、前記第１貫通孔の開口部をさらに広げることを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. 前記第１貫通孔を形成する工程の後であって前記絶縁膜を介して前記第１、第２基板を接合する工程の前に、前記第１貫通孔の開口部を広げる工程を行うことを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
   
   
   

Images