JP6083315B2 - 物理量センサの製造方法 - Google Patents

Description

本発明は、物理量に応じたセンサ信号を出力する物理量センサの製造方法に関するものである。

従来の物理量センサは、物理量に応じたセンサ信号を出力するセンシング部が形成されたセンサチップと、センシング部が露出するようにセンサチップの一部を封止して片持ち支持する封止部材とを備えている。さらに、センサチップのシリコン基板に設けた係合穴に封止部材を係合させて、センサチップのシリコン基板と封止部材との界面の剥離を防止するようにした物理量センサが提案されている（例えば、特許文献１参照）。

また、センサチップのシリコン基板に設けた貫通電極穴に貫通電極を挿入し、センサチップの半導体層に形成された配線層に貫通電極の一端を接触させることにより、貫通電極を介してセンサ信号を外部に取り出すようにした物理量センサも知られている。

実開平５−４８３４０号公報

しかしながら、シリコン基板に形成される係合穴および貫通電極穴をエッチングによって同時に形成しようとすると、係合穴および貫通電極穴は同じ深さの窪みが形成される。したがって、貫通電極穴のみならず係合穴もシリコン基板を貫通する穴となり、係合穴と重なる部位の配線層を傷つける虞がある。

一方、係合穴をエッチングによって形成する工程と、貫通電極穴をエッチングによって形成する工程とを設けた場合は、係合穴がシリコン基板を貫通しないように条件を設定することにより、配線層を傷つけることなく係合穴を形成することができる。しかし、この場合には、工程数が増加してしまうという問題が発生する。

本発明は上記点に鑑みて、係合穴および貫通電極穴を、配線層を傷つけることなくエッチングによって同時に形成可能にすることを目的とする。

上記目的を達成するため、請求項１に記載の発明では、物理量に応じたセンサ信号を出力するセンシング部（２１）が形成されたセンサチップ（２０）と、センシング部を露出させつつセンサチップの一部を封止することによってセンサチップを片持ち支持する封止部材（４０）とを備え、センサチップは、貫通電極（７５ｃ）が挿入される貫通電極穴（７５ａ）、およびセンシング部と貫通電極穴との間に位置して封止部材が係合される係合穴（７６）を備え、貫通電極穴が形成される部位の電極穴開口部（６１）および係合穴が形成される部位の係合穴開口部（６２）を有するマスク（６０）をセンサチップに施して、電極穴開口部および係合穴開口部は、円形もしくは矩形であって、貫通電極穴および係合穴をエッチングにより形成する物理量センサの製造方法であって、係合穴開口部の最も狭い部位の寸法（Ｂ）を電極穴開口部の最も狭い部位の寸法（Ａ）よりも小さくしたマスクをセンサチップに施した後に、貫通電極穴および係合穴をエッチングにより同時に形成することを特徴とする。

これによると、マイクロローディング効果により、係合穴の深さが貫通電極穴の深さよりも浅くなるため、配線層を傷つけることなく、係合穴および貫通電極穴をエッチングによって同時に形成することができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態に係る製造方法を適用する物理量センサの正面断面図である。 （ａ）は図１に示すセンサチップの製造工程を示す正面断面図、（ｂ）は（ａ）の平面図である。 図１に示すセンサチップの他の製造工程を示す正面断面図である。 図１に示すセンサチップの変形例を示す正面断面図である。 （ａ）は本発明の第２実施形態に係る製造方法を適用する物理量センサにおけるセンサチップの製造工程を示す正面断面図、（ｂ）は（ａ）の平面図である。 図５に示すセンサチップの他の製造工程を示す正面断面図である。 （ａ）は本発明の第３実施形態に係る製造方法を適用する物理量センサにおけるセンサチップの製造工程を示す正面断面図、（ｂ）は（ａ）の平面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、圧力を検出するセンシング部が形成されたセンサチップを備える物理量センサについて説明する。

図１に示されるように、物理量センサは、基板１０と、基板１０に搭載されるセンサチップ２０と、センサチップ２０におけるセンシング部２１を露出させつつ、センサチップ２０の一部を封止して片持ち支持する封止部材４０とを備えている。この封止部材４０は、エポキシ樹脂等の一般的なモールド樹脂で構成されている。

基板１０は、ＣｕやＦｅ等の板材からなり、エッチングやプレス加工等によって形成されるアイランドや接続リード等を有するリードフレームのアイランドにて構成されるものであり、矩形板状とされている。

センサチップ２０は、センサ部５０とキャップ部７０とが接合されて構成され、一方向（図１中紙面左右方向）を長手方向とする直方体形状とされている。そして、センサチップ２０におけるセンシング部２１とは反対側の端部（図１中紙面左側の端部）側が、基板１０に接合されていると共に封止部材４０に封止されている。

センサ部５０は、支持基板５１、埋込絶縁膜５２、半導体層５３が順に積層されてなる矩形板状とされたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板５４を用いて構成されている。

そして、支持基板５１には、埋込絶縁膜５２に達する断面が矩形状の凹部５５が形成されている。これにより、凹部５５の底面を構成する埋込絶縁膜５２および半導体層５３によって薄肉のダイヤフラム５６が形成されている。

半導体層５３のうちダイヤフラム５６を構成する部分には、圧力によって抵抗値が変化する４個のゲージ抵抗５７（図１中では３つのみ図示）がブリッジ回路を構成するように形成されている。すなわち、センサ部５０は、ダイヤフラム５６に圧力が印加されるとゲージ抵抗５７の抵抗値が変化してブリッジ回路の電圧が変化し、この電圧の変化に応じてセンサ信号を出力するものとされている。なお、ダイヤフラム５６およびゲージ抵抗５７にてセンシング部２１が構成されている。

さらに、半導体層５３には、ダイヤフラム５６を構成する部分よりも封止部材４０に封止される側の部位に、配線層５８が形成されており、この配線層５８は、図１とは別断面において、各ゲージ抵抗５７の接続点と電気的に接続されている。

キャップ部７０は、シリコン基板７１の表面に絶縁膜７２が配置されて構成されており、絶縁膜７２がセンサ部５０と接合されている。なお、以下では、シリコン基板７１のうち絶縁膜７２が形成される面を表面とし、この表面と反対側の面を裏面として説明する。

シリコン基板７１は、センサ部５０のセンシング部２１と対向する位置に窪み部７３が形成されている。この窪み部７３は、キャップ部７０がセンサ部５０に貼り合わされることにより、センサ部５０（センシング部２１）との間に圧力基準室８０を構成するものである。

絶縁膜７２は、センサ部５０とシリコン基板７１とを絶縁するためのものでＳｉＯ₂等の絶縁材料で構成されており、シリコン基板７１のうちセンサ部５０と対向する表面全面に形成されている。なお、絶縁膜７２は、もちろん窪み部７３の表面にも形成されている。

さらに、キャップ部７０には、封止部材４０に封止される領域に、キャップ部７０をセンサ部５０とキャップ部７０との積層方向に貫通する複数の貫通電極部７５が形成されている。

各貫通電極部７５は、貫通電極穴７５ａと、絶縁膜７５ｂと、貫通電極７５ｃと、接続部７５ｄとにより構成されている。

貫通電極穴７５ａは、シリコン基板７１および絶縁膜７２を貫通し、配線層５８を露出させる。絶縁膜７５ｂは、この貫通電極穴７５ａの壁面全域およびシリコン基板７１の裏面全域に渡って形成されている。貫通電極７５ｃは、貫通電極穴７５ａの壁面に形成された絶縁膜７５ｂ上に配置されて貫通電極穴７５ａに挿入され、一端部が配線層５８に接続されている。接続部７５ｄは、貫通電極７５ｃの他端部に接続され、シリコン基板７１の裏面側に形成された絶縁膜７５ｂ上に配置されている。

そして、接続部７５ｄにワイヤ９０が接続され、センサチップ２０はワイヤ９０等を介して外部回路と電気的に接続される。

なお、貫通電極穴７５ａは、シリコン基板７１の裏面側から表面側に向かって細くなる円錐台形状である。また、絶縁膜７５ｂとしては、例えば、ＴＥＯＳ（テトラエトキシシラン）等が用いられ、貫通電極７５ｃおよび接続部７５ｄとしては、例えば、Ａｌ等が用いられる。

シリコン基板７１には、封止部材４０に封止される領域で且つシリコン基板７１の裏面側に、封止部材４０が係合される係合穴７６が１個形成されている。この係合穴７６は、センシング部２１と貫通電極穴７５ａとの間に位置している。また、係合穴７６の断面形状は、シリコン基板７１の裏面側から表面側に向かって細くなる台形形状である。

次に、上記物理量センサの製造方法について説明する。

まず、図２に示されるように、貫通電極穴７５ａおよび係合穴７６をエッチングにより形成するために用いられるマスク６０を施したセンサチップ２０ａを用意する。以下、マスク６０を施した状態のセンサチップ２０ａを、エッチング前センサチップ２０ａという。

このエッチング前センサチップ２０ａは、次のようにして製造される。まず、支持基板５１、埋込絶縁膜５２、ｎ型の半導体層５３が積層されて構成され、複数のチップ形成領域を有するＳＯＩ基板５４を用意する。そして、半導体層５３にボロン等のｐ型不純物をイオン注入して熱拡散することにより、各チップ形成領域にそれぞれゲージ抵抗５７や配線層５８を形成する。

また、ＳＯＩ基板５４と同じサイズであり、キャップ部７０を構成するシリコン基板７１を用意する。次に、シリコン基板７１のうちセンシング部２１と対向する表面の一部をエッチングすることによって窪み部７３を形成する。その後、シリコン基板７１の表面に熱酸化法またはＣＶＤ法等によってＳｉＯ₂等で構成される絶縁膜７２を形成してキャップ部７０を構成する。

そして、ＳＯＩ基板５４とキャップ部７０とを貼り合わせた後に、シリコン基板７１の裏面にマスク６０を施してエッチング前センサチップ２０ａが完成する。

このマスク６０は、貫通電極穴７５ａが形成される部位の電極穴開口部６１、および係合穴７６が形成される部位の係合穴開口部６２を有する。係合穴開口部６２は、センシング部２１と２個の電極穴開口部６１との間に位置している。電極穴開口部６１は円形であり、係合穴開口部６２は矩形である。

電極穴開口部６１の径を電極穴開口部寸法Ａとし、係合穴開口部６２の短辺の寸法を係合穴開口部寸法Ｂとしたとき、Ａ＞Ｂとなっている。換言すると、係合穴開口部６２の最も狭い部位の寸法は、電極穴開口部６１の最も狭い部位の寸法よりも小さくなっている。

そして、マスク６０を施したエッチング前センサチップ２０ａに対してドライエッチング等を行って、ＳＯＩ基板５４の配線層５８に対応する場所のシリコン基板７１を除去することにより、貫通電極穴７５ａおよび係合穴７６を形成する。

この際、貫通電極穴７５ａ側でエッチングの終点検出を行い、貫通電極穴７５ａが絶縁膜７２に達した時点でエッチング工程を終了する。

ここで、図３に示されるように、Ａ＞Ｂであるため、マイクロローディング効果により、係合穴７６の深さｂが貫通電極穴７５ａの深さａよりも浅くなる。具体的には、エッチング後のセンサチップ２０ｂにおいては、貫通電極穴７５ａは絶縁膜７２に達する深さとなり、係合穴７６はシリコン基板７１の中間部までで絶縁膜７２に達しない深さとなる。したがって、係合穴７６と重なる部位の配線層５８を傷つけることなく、貫通電極穴７５ａおよび係合穴７６をエッチングによって同時に形成することができる。

貫通電極穴７５ａおよび係合穴７６を形成後、図１に示されるように、キャップ部７０の裏面からＴＥＯＳ等の絶縁膜７５ｂを成膜する。その後、キャップ部７０の裏面に形成された絶縁膜７５ｂを適宜パターニングすると共に、各貫通電極穴７５ａの底部に配置された絶縁膜７５ｂおよび絶縁膜７２を除去して配線層５８を各貫通電極穴７５ａから露出させる。

続いて、キャップ部７０の裏面からスパッタ法や蒸着法等によりＡｌやＡｌ−Ｓｉ等の金属を成膜して貫通電極穴７５ａに貫通電極７５ｃを形成し、この貫通電極７５ｃと配線層５８とを電気的に接続する。そして、キャップ部７０の裏面に形成された金属膜を適宜パターニングして貫通電極７５ｃと電気的に接続される接続部７５ｄを形成する。これにより、各チップ形成領域に貫通電極部７５が形成される。

次に、支持基板５１の各チップ形成領域に凹部５５を形成する。これにより、各チップ形成領域にダイヤフラム５６が形成され、ダイヤフラム５６およびゲージ抵抗５７からなるセンシング部２１が形成される。

その後、センシング部２１が基板１０から突出するように、基板１０にセンサチップ２０をダイボンド材を介して搭載し、接続部７５ｄと図示しない接続端子とをワイヤ９０等を介して電気的に接続する。

続いて、センシング部２１を露出させつつ、基板１０、センサチップ２０、ワイヤ９０を封止部材４０にて封止することによって、上記物理量センサが製造される。

以上説明したように、本実施形態では、貫通電極穴７５ａおよび係合穴７６をエッチングによって形成する際のマスク６０は、係合穴開口部６２の最も狭い部位の寸法が電極穴開口部６１の最も狭い部位の寸法よりも小さくなっている。このため、マイクロローディング効果により、係合穴７６の深さｂは貫通電極穴７５ａの深さａよりも浅くなる。したがって、係合穴７６は絶縁膜７２に達しない深さにすることにより、配線層５８を傷つけることなく、貫通電極穴７５ａおよび係合穴７６をエッチングによって同時に形成することができる。

また、シリコン基板７１に設けた係合穴７６に封止部材４０を係合させているため、センサチップのシリコン基板７１と封止部材４０との界面の剥離を防止することができる。

なお、本実施形態では、係合穴７６の断面形状を、シリコン基板７１の裏面側から表面側に向かって細くなる台形形状にしたが、図４に示される変形例のように、係合穴７６の断面形状を、シリコン基板７１の裏面側から表面側に向かって拡がる台形形状にしてもよい。因みに、係合穴７６の断面形状は、ドライエッチングの指向性等の条件により種々設定することができる。

（第２実施形態）
本発明の第２実施形態について説明する。以下、第１実施形態と異なる部分についてのみ説明する。

図５に示されるように、エッチング前センサチップ２０ａのマスク６０は、矩形の係合穴開口部６２を複数個（本例では３個）有している。これらの係合穴開口部６２は、センシング部２１と２個の電極穴開口部６１との間に位置し、且つセンシング部２１と電極穴開口部６１との並び方向に沿って配置されている。

各係合穴開口部６２の係合穴開口部寸法Ｂは何れも等しくなっている。また、各係合穴開口部６２の係合穴開口部寸法Ｂは、電極穴開口部６１の電極穴開口部寸法Ａよりも小さくなっている。

そして、このようなマスク６０を施したエッチング前センサチップ２０ａに対してドライエッチング等を行うことにより、図６に示されるように、絶縁膜７２に達しない深さの係合穴７６が複数個形成される。

本実施形態によると、第１実施形態と同様の効果を得ることができる。また、係合穴７６が複数個形成されるため、シリコン基板７１と封止部材４０との界面の剥離をより確実に防止することができる。

（第３実施形態）
本発明の第３実施形態について説明する。以下、第１実施形態と異なる部分についてのみ説明する。

図７に示されるように、エッチング前センサチップ２０ａのマスク６０は、第１実施形態における１個の係合穴開口部６２を２個に分割した構成になっている。これらの係合穴開口部６２は、センシング部２１と電極穴開口部６１との並び方向に対して垂直方向に配置されている。また、一方の係合穴開口部６２の係合穴開口部寸法Ｂ１と、他方の係合穴開口部６２の係合穴開口部寸法Ｂ２は、異なっている。ただし、各係合穴開口部６２の係合穴開口部寸法Ｂ１、Ｂ２は、何れも電極穴開口部６１の電極穴開口部寸法Ａよりも小さくなっている。

そして、このようなマスク６０を施したエッチング前センサチップ２０ａに対してドライエッチング等を行うことにより、絶縁膜７２に達しない深さで且つ深さの異なる２個の係合穴が形成される。

本実施形態によると、第１実施形態と同様の効果を得ることができる。

（他の実施形態）
なお、上記実施形態では、圧力を検出するセンシング部２１が形成されたセンサチップ２０を備える物理量センサについて説明したが、例えば、加速度や角速度を検出するセンシング部２１が形成されたセンサチップ２０を備える物理量センサに本発明を適用することも可能である。

また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。

また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。

また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。

２０ センサチップ
２１ センシング部
４０ 封止部材
６０ マスク
６１ 電極穴開口部
６２ 係合穴開口部
７６ 係合穴
７５ａ 貫通電極穴
７５ｃ 貫通電極

Claims (4)

1. 物理量に応じたセンサ信号を出力するセンシング部（２１）が形成されたセンサチップ（２０）と、
   前記センシング部を露出させつつ前記センサチップの一部を封止することによって前記センサチップを片持ち支持する封止部材（４０）とを備え、
   前記センサチップは、貫通電極（７５ｃ）が挿入される貫通電極穴（７５ａ）、および前記センシング部と前記貫通電極穴との間に位置して前記封止部材が係合される係合穴（７６）を備え、
   前記貫通電極穴が形成される部位の電極穴開口部（６１）および前記係合穴が形成される部位の係合穴開口部（６２）を有するマスク（６０）を前記センサチップに施して、前記貫通電極穴および前記係合穴をエッチングにより形成する物理量センサの製造方法であって、
   前記電極穴開口部および前記係合穴開口部は、円形もしくは矩形であって、前記係合穴開口部の最も狭い部位の寸法（Ｂ）を前記電極穴開口部の最も狭い部位の寸法（Ａ）よりも小さくした前記マスクを前記センサチップに施した後に、前記貫通電極穴および前記係合穴をエッチングにより同時に形成することを特徴とする物理量センサの製造方法。
2. 前記電極穴開口部は円形であり、前記係合穴開口部は矩形であることを特徴とする請求項１に記載の物理量センサの製造方法。
3. 前記マスクは、前記係合穴開口部を複数個有することを特徴とする請求項１または２に記載の物理量センサの製造方法。
4. 前記エッチングはドライエッチングであることを特徴とする請求項１ないし３のいずれか１つに記載の物理量センサの製造方法。

Images