JP2007294820A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007294820A JP2007294820A JP2006123630A JP2006123630A JP2007294820A JP 2007294820 A JP2007294820 A JP 2007294820A JP 2006123630 A JP2006123630 A JP 2006123630A JP 2006123630 A JP2006123630 A JP 2006123630A JP 2007294820 A JP2007294820 A JP 2007294820A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor
- insulating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】本発明に係る半導体装置の製造方法は、一方の面にデバイスが設けられた半導体からなる第一基板上に、絶縁性の透明な第二基板を、一方の面が重なるように設ける工程と、前記第二基板の他方の面上に透明な導電部を設ける工程と、前記第一基板の前記導電部を設けた面を静電吸着した状態で、該第一基板に所定の加工処理を施す工程と、を備えることを特徴とする。
【選択図】図2
Description
本発明の請求項2に記載の半導体装置は、請求項1において、前記導電部は、導電膜から構成されることを特徴とする。
本発明の請求項3に記載の半導体装置は、請求項1において、前記導電部は、不純物がドープされたガラスから構成されることを特徴とする。
本発明の請求項4に記載の半導体装置の製造方法は、一方の面にデバイスが設けられた半導体からなる第一基板上に、絶縁性の透明な第二基板を、一方の面が重なるように設ける工程と、前記第二基板の他方の面上に透明な導電部を設ける工程と、前記第一基板の前記導電部を設けた面を静電吸着した状態で、該第一基板に所定の加工処理を施す工程と、を備えることを特徴とする。
この半導体装置1は、一方の面側にデバイス(図示略)が設けられた半導体からなる第一基板2と、前記第一基板2の前記デバイスが設けられた面側に、一方の面が重なるように配された絶縁性の透明な第二基板3と、前記第二基板3の他方の面上に配された透明な導電部4と、を備えることを特徴とする。
まず、図2(a)に示すように、一方の面にデバイス(図示略)が設けられた半導体からなる第一基板2を用意し、該第一基板2上に、絶縁性の透明な第二基板3を、一方の面が重なるように設け、例えば接着層5を介して貼りあわせる。
前記導電部4は、透明導電膜から構成されることが好ましい。
透明導電膜は、ITO膜、ITO/FTO膜、有機導電膜(有機ELで使用されているようなもの)などが挙げられる。この透明導電膜の厚さは、例えば、0.5μm〜2μmである。
また、例えば半導体装置1がCCDなどの光学デバイスを搭載している場合、これらの透明導電膜の透過率や屈折率に問題がない場合は、この透明導電膜が存在していても、基本的に透明なのでデバイス側との信号のやりとりを阻害せず、特性に影響しない。
また、この透明導電膜は、フォトリソグラフィやエッチングによる加工が可能なため、ガラス表面に配線などを形成することができ、さらなる多様化を図ることができる。
また、第一基板2および第二基板3が薄い場合、不純物ドープガラスを用いることで、このガラスがサポート基板となり、工程中のハンドリング性が良くなる。この不純物ドープガラスの厚さは、例えば、300μmから1000μmである。
デバイス形成済みの半導体基板に対し、貫通電極などを後に形成する場合には、エッチングなどのドライプロセスが用いられる場合がある。ここでドライプロセスとは、Siエッチングによる微細孔形成、導体・絶縁層の成膜やエッチング、アッシング、表面処理などである。これらのドライプロセスを行う際に、基板の固定方式として、現在、ESCかメカニカルクランプ方式しか選べない。しかし、それぞれ上述したような問題点がある。
Claims (4)
- 一方の面側にデバイスが設けられた半導体からなる第一基板と、
前記第一基板の前記デバイスが設けられた面側に、一方の面が重なるように配された絶縁性の透明な第二基板と、
前記第二基板の他方の面上に配された透明な導電部と、を備えることを特徴とする半導体装置。 - 前記導電部は、導電膜から構成されることを特徴とする請求項1記載の半導体装置。
- 前記導電部は、不純物がドープされたガラスから構成されることを特徴とする請求項1記載の半導体装置。
- 一方の面にデバイスが設けられた半導体からなる第一基板上に、絶縁性の透明な第二基板を、一方の面が重なるように設ける工程と、
前記第二基板の他方の面上に透明な導電部を設ける工程と、
前記第一基板の前記導電部を設けた面を静電吸着した状態で、該第一基板に所定の加工処理を施す工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123630A JP2007294820A (ja) | 2006-04-27 | 2006-04-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123630A JP2007294820A (ja) | 2006-04-27 | 2006-04-27 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294820A true JP2007294820A (ja) | 2007-11-08 |
Family
ID=38765109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006123630A Pending JP2007294820A (ja) | 2006-04-27 | 2006-04-27 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007294820A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201240A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置の製造方法および半導体基板支持用ガラス基板 |
-
2006
- 2006-04-27 JP JP2006123630A patent/JP2007294820A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201240A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体装置の製造方法および半導体基板支持用ガラス基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170036908A1 (en) | Mems device | |
US20160380024A1 (en) | Image sensor chip package and fabricating method thereof | |
US9561954B2 (en) | Method of fabricating MEMS devices having a plurality of cavities | |
US20130341747A1 (en) | Chip package and method for forming the same | |
TW200539742A (en) | Method for thinning substrate of EL device | |
US9153528B2 (en) | Chip package and method for forming the same | |
US7622334B2 (en) | Wafer-level packaging cutting method capable of protecting contact pads | |
US7611919B2 (en) | Bonding interface for micro-device packaging | |
JP2009177034A (ja) | 半導体パッケージの製造方法 | |
KR20180049481A (ko) | 기판 본딩 장치 및 그를 이용한 반도체 소자의 제조 방법 | |
TWI458058B (zh) | 晶片封裝體及其形成方法 | |
US8754532B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008185756A (ja) | 電気光学装置の製造方法、電気光学装置の製造装置 | |
US20160229687A1 (en) | Chip package and fabrication method thereof | |
JP6301565B1 (ja) | マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置 | |
US8324105B2 (en) | Stacking method and stacking carrier | |
JP2007294820A (ja) | 半導体装置およびその製造方法 | |
JP2005353707A (ja) | 半導体基板の分断方法および半導体チップの選択転写方法 | |
JPH0794675A (ja) | 半導体製造装置 | |
JP4615475B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI729779B (zh) | 光學晶片封裝體及其製造方法 | |
JP4699272B2 (ja) | 基板ホルダー | |
TW201537734A (zh) | 半導體結構的製造方法 | |
JP2005209829A (ja) | 半導体ウェハ固定方法及び装置、並びに半導体ウェハが固定された構造体 | |
JP6589419B2 (ja) | 基板加工装置および基板加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |