TWI729779B - 光學晶片封裝體及其製造方法 - Google Patents
光學晶片封裝體及其製造方法 Download PDFInfo
- Publication number
- TWI729779B TWI729779B TW109113303A TW109113303A TWI729779B TW I729779 B TWI729779 B TW I729779B TW 109113303 A TW109113303 A TW 109113303A TW 109113303 A TW109113303 A TW 109113303A TW I729779 B TWI729779 B TW I729779B
- Authority
- TW
- Taiwan
- Prior art keywords
- transparent substrate
- chip package
- material layer
- optical
- optical material
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 219
- 125000006850 spacer group Chemical group 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims description 95
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 238000005520 cutting process Methods 0.000 claims description 25
- 239000011810 insulating material Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010453 quartz Substances 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 117
- 235000012431 wafers Nutrition 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- OGZARXHEFNMNFQ-UHFFFAOYSA-N 1-butylcyclobutene Chemical compound CCCCC1=CCC1 OGZARXHEFNMNFQ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- KMWHNPPKABDZMJ-UHFFFAOYSA-N cyclobuten-1-ylbenzene Chemical compound C1CC(C=2C=CC=CC=2)=C1 KMWHNPPKABDZMJ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000417 polynaphthalene Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
- G02B6/4259—Details of housings having a supporting carrier or a mounting substrate or a mounting plate of the transparent type
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4244—Mounting of the optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12002—Three-dimensional structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10156—Shape being other than a cuboid at the periphery
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本發明提供一種光學晶片封裝體。光學晶片封裝體包括：一第一透明基底、一第二透明基底以及一間隔層。第一透明基底與第二透明基底分別具有一第一表面及與其相對的一第二表面，且第一透明基底的厚度不同於第二透明基底的厚度。第二透明基底位於第一透明基底上方，且間隔層接合於第一透明基底的第二表面與第二透明基底的第一表面之間。一凹口區自第二透明基底的第二表面延伸至第一透明基底內，使第一透明基底具有一階梯型側壁。本發明也提供一種光學晶片封裝體之製造方法。
Description
本發明係有關於一種封裝技術，特別為有關於一種光學晶片封裝體及其製造方法。
隨著電子或光電產品(例如，手機)需求的增加，使用透明基底(例如，玻璃、石英、藍寶石等)的光學晶片封裝體發展的相當快速，且光學晶片封裝體的尺寸有微縮化(miniaturization)的趨勢。為了效能上的需求及操作上的穩定性，光學晶片封裝製程成為電子或光電產品過程中之重要步驟。
光學晶片封裝體包括彼此接合的透明基底(例如，玻璃基底)。上述光學晶片封裝體的製造是藉由切割具有電路且藉由黏著層彼此接合的玻璃晶圓而形成單獨的光學晶片封裝體。然而，玻璃晶圓為脆性材料而易碎。因此，光學晶片封裝體的邊緣容易在切割接合的玻璃晶圓期間發生破裂而導致碎片(chipping)問題，因而降低光學晶片封裝體的良率。
因此，有必要尋求一種新穎的光學晶片封裝體及其製造方法，其能夠解決或改善上述的問題。
本發明實施例係提供一種光學晶片封裝體，包括:一第一透明基底、一第二透明基底以及一間隔層。第一透明基底與第二透明基底分別具有一第一表面及與其相對的一第二表面，且第一透明基底的厚度不同於第二透明基底的厚度。第二透明基底位於第一透明基底上方，且間隔層接合於第一透明基底的第二表面與第二透明基底的第一表面之間。一凹口區自第二透明基底的第二表面延伸至第一透明基底內，使第一透明基底具有一階梯型側壁。
本發明實施例係提供一種光學晶片封裝體的製造方法，包括:提供一第一透明基底及一第二透明基底，其中第一透明基底及第二透明基底分別具有一第一表面及與其對的一第二表面，且具有一晶片區及圍繞晶片區的一切割道區；藉由一間隔層接合第一透明基底的第二表面與第二透明基底的第一表面；分別對第一透明基底的第一表面與第二透明基底的第二表面進行一薄化製程，使第一透明基底的厚度不同於第二透明基底的厚度；以及藉由一第一刀具進行一第一切割製程，以在第一透明基底的切割道區與第二透明基底的切割道區形成一第一開口，其中第一開口自第二透明基底的第二表面延伸至第一透明基底內。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明實施例之光學晶片封裝體可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(optoelectronic devices)、微機電系統(Micro Electro Mechanical System，MEMS)、生物辨識元件(biometric device)、微流體系統(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)製程來製作上述光學晶片封裝體。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。
以下所述實施例可能討論特定的內容，然而所屬技術領域中具有通常知識者閱讀所揭露內容可理解在其他實施例中可考慮其他各種應用。應注意的是，此處所討論的實施例可能未必敘述出可能存在於結構內的每一個部件，舉例來說，當部件的討論說明足以傳達實施例的各個樣態時可能將其從圖式中省略。再者，此處所討論的實施例可能未必敘述出每一個製造步驟，且可能以特定的進行順序討論光學晶片封裝體的製造方法，然而在其他實施例中，可以以任何合理的順序進行光學晶片封裝體的製造。
以下配合第2圖說明本發明一些實施例之光學晶片封裝體10。請參照第2圖，在一些實施例中，晶片封裝體10包括一第一透明基底100。在一些實施例中，第一透明基底100可由玻璃、石英、藍寶石所構成。第一透明基底100具有一第一表面(例如，下表面)101c、與第一表面101c相對的一第二表面(例如，下表面)101b。
在一些實施例中，晶片封裝體10更包括一第一光學材料層102設置於第一透明基底100的第二表面101b上。在一些實施例中，第一光學材料層102與第一透明基底100係構成一第一光學晶片。在一些實施例中，第一光學材料層102中相對於第一透明基底100的第二表面101b的表面包括一光學圖案102a，用以改變入射於第一光學材料層102的光線的光學路徑。
在一些實施例中，第一光學材料層102可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。
在一些實施例中，晶片封裝體10更包括一第二透明基底110。在一些實施例中，第二透明基底110可由玻璃、石英、藍寶石所構成。第二透明基底110具有一第一表面(例如，下表面)111a、與第一表面111a相對的一第二表面(例如，上表面)111c。第二透明基底110位於第一透明基底100上方，使第二透明基底110的第二表面111c背向第一透明基底100的第一表面101c。
在一些實施例中，晶片封裝體10更包括一第二光學材料層106，設置於第一透明基底100的第二表面101b上。在一些實施例中，第二光學材料層106與第二透明基底110係構成一第二光學晶片。在一些實施例中，第二光學材料層106中相對於第二透明基底110的第一表面111a的表面包括一光學圖案106a，用以改變入射於第二光學材料層106的光線的光學路徑。
在一些實施例中，第二光學材料層106可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。在一些實施例中，第二光學材料層106的光學圖案106a可相似或不同於第一光學材料層102的光學圖案102a。
在一些實施例中，晶片封裝體10更包括一間隔層104位於第一光學材料層102與第二光學材料層106之間，用以接合第一透明基底100的第二表面101b與第二透明基底110的第一表面111a。亦即，第一光學材料層102設置於第一透明基底100的第二表面101b與間隔層104之間，而第二光學材料層106設置於第二透明基底110的第一表面111a與間隔層104之間。
在一些實施例中，間隔層104覆蓋第一光學材料層102及第二光學材料層106，使第一透明基底100與第二透明基底110之間不具有空腔。在一些實施例中，間隔層104大致上不吸收水氣且不具有黏性。在此情形中，可透過額外的黏著膠來接合第一光學晶片(其包括第一透明基底100及第一光學材料層102)、第二光學晶片(其包括第二透明基底110及第二光學材料層106)以及間隔層104。
在其他實施例中，間隔層104可具有黏性。在此情形中，可透過間隔層104直接將第一光學晶片貼附於第二光學晶片上。如此一來，間隔層104可不與任何的黏著膠接觸，以確保間隔層104之位置不因黏著膠而移動。同時，由於不需使用黏著膠，可避免黏著膠溢流而污染第一光學材料層102及第二光學材料層106。
在一實施例中，間隔層104可由透明絕緣材料所構成，包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene, BCB)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates))、光阻材料或其他適合的絕緣材料。
在一些實施例中，第一光學材料層102的膜應力不同於第二光學材料層106的膜應力。因此，第一透明基底100及第二透明基底110具有不同的厚度，以避免或降低接合第一光學晶片及第二光學晶片期間發生翹曲(warpage)。在一些實施例中，第一光學材料層102的膜應力小於第二光學材料層106的膜應力。在此情形中，第一透明基底100的厚度大於第二透明基底110的厚度。在其他實施例中，第一光學材料層102的膜應力大於第二光學材料層106的膜應力。在此情形中，第一透明基底100的厚度小於第二透明基底110的厚度。
在一些實施例中，晶片封裝體10更包括一導電圖案層120，設置於第二透明基底110的第二表面111c上，如第1圖所示。或者，導電圖案層120也可設置於第一透明基底100的第一表面101c上。在其他實施例中，導電圖案層120分別設置於第一透明基底100的第一表面101c上以及第二透明基底110的第二表面111c上。在一些實施例中，導電圖案層120可由透明導電材料所構成，例如銦錫氧化物(indium tin oxide, ITO)、銦鋅氧化物(indium zinc oxide, IZO)或相似物。在其他實施例中，導電圖案層120可由非透明導電材料所構成，例如金屬。
在一些實施例中，晶片封裝體10具有一凹口結構140自第二透明基底110的第二表面111c延伸穿過間隔層104並終止於第一透明基底100內。凹口結構圍繞第一透明基底100、間隔層104及第二透明基底110，使第一透明基底100具有一階梯型側壁，例如二階側壁。在一些實施例中，凹口結構包括一凹口130b。在一些實施例中，凹口130b具有一傾斜側壁，且位於第一透明基底100的第二表面101b下方的凹口130b的底部具有一圓化角落130a。在其他實施例中，凹口130b具有一垂直側壁。
第2A至2E圖係繪示出根據本發明實施例之晶片封裝體10的製造方法的剖面示意圖，其中相同於第1圖中的部件係使用相同的標號並可能省略其說明。請參照第2A圖，提供一第一透明基底100及一第二透明基底110。第一透明基底100具有一第一表面(例如，下表面101a)及與其相對的一第二表面(例如，上表面)101b，且具有複數晶片區及圍繞這些晶片區並隔開相鄰的晶片區的一切割道區。相似地，第二透明基底110具有一第一表面(例如，下表面111a)及與其相對的一第二表面(例如，上表面)111b。此處為簡化圖式，僅繪示兩相鄰的晶片區100a及100c 的一部分以及隔開這些晶片區100a及100c的一切割道區100b。
在一些實施例中，第一透明基底100及第二透明基底110分別為一玻璃晶圓或其他透明晶圓，以利於進行晶圓級封裝製程。在另一實施例中，第一透明基底100及第二透明基底110分別為一玻璃基底。
接著，形成一第一光學材料層102於第一透明基底100的第二表面101b上，且形成一第二光學材料層106於第二透明基底110的第一表面111a上，其中第一光學材料層102的膜應力不同於第二光學材料層106的膜應力。
在一些實施例中，第一光學材料層102中相對於第一透明基底100的第二表面101b的表面包括一光學圖案102a，用以改變入射於第一光學材料層102的光線的光學路徑。再者，第二光學材料層106中相對於第二透明基底110的第一表面111a的表面包括一光學圖案106a。在一些實施例中，第一光學材料層102及第二光學材料層106可包括無機材料，例如氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合或其他適合的絕緣材料。
在一些實施例中，在形成第一光學材料層102及第二光學材料層106之後，藉由一間隔層104接合第一透明基底100的第二表面101b與第二透明基底110的第一表面111a，使間隔層104位於第一光學材料層102與第二光學材料層106之間。在一些實施例中，間隔層104覆蓋第一光學材料層102及第二光學材料層106，使第一透明基底100與第二透明基底110之間不具有空腔。在一些實施例中，可透過沉積製程(例如，塗佈製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)形成間隔層104。
在一些實施例中，間隔層104可具有或不具有黏性。舉例來說，不具有黏性的間隔層104可透過額外的黏著膠來接合第一透明基底100、第二透明基底110以及間隔層104。
在一實施例中，間隔層104可由透明絕緣材料所構成，包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)、光阻材料或其他適合的絕緣材料。
請參照第2B圖，分別對第一透明基底100的第一表面101a與第二透明基底110的第二表面111b進行一薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，使第一透明基底100的厚度T1不同於第二透明基底110的厚度T2。在一些實施例中，當厚度T1大於厚度T2，厚度T1與厚度T2的比值(T1/T2)大於1.4。或者，當厚度T1小於厚度T2，厚度T2與厚度T1的比值(T2/T1)大於1.4。在一些實施例中，在進行薄化製程之前，第一透明基底100及第二透明基底110的厚度分別約為500μm。再者，第一光學材料層102的膜應力小於第二光學材料層106的膜應力。在此情形中，在進行薄化製程之後，第一透明基底100的厚度T1大於第二透明基底110的厚度T2。舉例來說，厚度T1約為220μm，而厚度T2約為160μm。在其他實施例中，在進行薄化製程之前，第一透明基底100及第二透明基底110的厚度分別約為500μm。再者，第一光學材料層102的膜應力大於第二光學材料層106的膜應力。在此情形中，在進行薄化製程之後，第一透明基底100的厚度T1小於第二透明基底110的厚度T2。由於第一透明基底100的厚度T1不同於第二透明基底110的厚度T2，因此可藉由較厚的透明基底來承受來自第一光學材料層102與第二光學材料層106的膜應力差。因此，可降低或避免接合的第一透明基底100及第二透明基底110發生翹曲。如此一來，無需使用額外的承載基板來接合第一透明基底100或第二透明基底110，以進行後續切割製程。再者，可增加機械夾持器(robot end-effector)對於接合的第一透明基底100及第二透明基底110的處理能力(handling ability)。
請參照第2C圖，在進行薄化製程之後，形成一導電圖案層120於第二透明基底110的第二表面111c(即，薄化後的表面)上。或者，導電圖案層120也可設置於第一透明基底100的第一表面101c(即，薄化後的表面)上。在其他實施例中，導電圖案層120分別設置於第一透明基底100的第一表面101c以及第二透明基底110的第二表面111c上。
在一些實施例中，可透過沉積製程(例如，物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)及圖案化製程(例如，微影及蝕刻製程)形成導電圖案層120。在一些實施例中，導電圖案層120可由透明導電材料所構成，例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)或相似物。在一些實施例中，導電圖案層120可由非透明導電材料所構成，例如金屬。
請參照第2D圖，在形成導電圖案層120之後，將一膠帶層125貼附於第一透明基底100的第一表面101c。接著，藉由一刀具170進行一切割製程，以在第一透明基底100的該切割道區與該第二透明基底的該切割道區(未繪示)形成一開口130。在一些實施例中，開口130自第二透明基底110的第二表面111c延伸穿過間隔層104並終止於第一透明基底100內，使開口130的底部位於第一透明基底100的第二表面101b下方，且具有一圓化角落130a。
請參照第2E圖，在形成開口130之後，藉由一刀具180進行另一切割製程，以在開口130底部下方形成一開口132而貫穿第一透明基底100並露出膠帶層125，使第一透明基底100具有一階梯型側壁(例如，二階側壁)。在一些實施例中，開口130具有一傾斜側壁，且開口132具有一垂直側壁。在一些實施例中，開口130具有一垂直側壁。
在一些實施例中，刀具170的寬度大於刀具180的寬度，使開口130的寬度大於開口132的寬度。在一些實施例中，刀具170的寬度約為110μm，而刀具180的寬度約為80μm。再者，在一些實施例中，刀具170的進給速率(feed rate)大於刀具180的進給速率。舉例來說，刀具170的進給速率約為12 mm/sec，刀具180的進給速率約為5 mm/sec。在進行二階段切割製程之後，去除膠帶層125而形成具有凹口結構140的獨立的晶片封裝體10，如第1圖所示。
由於晶片封裝體10的製造採用不同的刀具來進行二階段切割製程，相較於使用單一刀具進行單一切割製程來說，可降低刀具的負荷(loading)(施加於刀具的力)。如此一來，可增加切割製程的穩定性以及避免或減輕晶片封裝體10發生碎裂問題。
請參照第3圖，其繪示出本發明一些實施例之晶片封裝體20的剖面示意圖，其中相同於第1圖中的部件係使用相同的標號並省略其說明。在一些實施例中，晶片封裝體20之結構類似於第1圖中的晶片封裝體10之結構，差異處在於晶片封裝體20中的凹口結構140’包括凹口130b及凹口134b。凹口134b自凹口130b的底部向第一透明基底100的第一表面101c延伸。相似於凹口130b，凹口134b的底部具有一圓化角落134a。在一些實施例中，凹口130b具有一傾斜側壁，且凹口134b具有一垂直側壁。在其他實施例中，凹口130b具有一垂直側壁。
第4A至4B圖係繪示出根據本發明一些實施例之晶片封裝體20的製造方法的剖面示意圖，其中相同於第2A至2E圖中的部件係使用相同的標號並可能省略其說明。請參照第4A圖，提供如第2D圖所示之結構。在上述結構中，開口130係藉由刀具170(未繪示且如第2D圖所示)進行一第一切割製程所形成。
接著，在一些實施例中，藉由一刀具190進行一第二切割製程，以在開口130底部下方形成一開口134。開口134延伸於第一透明基底100內，且具有一圓化角落134a。
請參照第4B圖，在形成開口134之後，藉由一刀具195進行第三切割製程，以在開口134底部下方形成一開口136而貫穿第一透明基底100並露出膠帶層125，使第一透明基底100具有一階梯型側壁(例如，三階側壁)。在一些實施例中，開口130具有一傾斜側壁，且開口134及開口136分別具有一垂直側壁。
在一些實施例中，刀具170的寬度大於刀具190及刀具195的寬度，使開口130的寬度大於開口134的寬度及開口136的寬度。在一些實施例中，刀具170的寬度約為200μm，而刀具190及刀具195的寬度分別約為150μm及120μm。再者，在一些實施例中，刀具170及刀具195的進給速率小於刀具190的進給速率。舉例來說，刀具170的進給速率約為5 mm/sec、刀具190的進給速率約為12 mm/sec以及刀具195的進給速率約為5 mm/sec。在進行第三切割製程之後，去除膠帶層125而形成具有凹口結構140’的獨立的晶片封裝體20，如第3圖所示。
相似地，由於晶片封裝體20的製造採用不同的刀具來進行三階段切割製程，相較於使用單一刀具進行單一切割製程來說，可降低刀具的負荷，進而增加切割製程的穩定性以及避免或減輕晶片封裝體20發生碎裂問題。
請參照第5圖，其繪示出本發明一些實施例之晶片封裝體30的剖面示意圖，其中相同於第1圖中的部件係使用相同的標號並省略其說明。在一些實施例中，晶片封裝體30之結構類似於第1圖中的晶片封裝體10之結構，差異處在於晶片封裝體30中的間隔層104具有一開口104a，以露出第一光學材料層102及第二光學材料層106。在此情形中，第一透明基底100與第二透明基底110之間具有由開口104a所形成的空腔。在一些實施例中，間隔層104由非透明絕緣材料所構成，例如黑色光阻或其他適合的材料。
請參照第6圖，其繪示出本發明一些實施例之晶片封裝體40的剖面示意圖，其中相同於第3圖中的部件係使用相同的標號並省略其說明。在一些實施例中，晶片封裝體40之結構類似於第3圖中的晶片封裝體20之結構，差異處在於晶片封裝體30中的間隔層104具有一開口104a，以露出第一光學材料層102及第二光學材料層106。在此情形中，第一透明基底100與第二透明基底110之間具有由開口104a所形成的空腔。在一些實施例中，間隔層104由非透明絕緣材料所構成，例如黑色光阻或其他適合的材料。
根據上述實施例，由於晶片封裝體的製造採用不同的刀具來進行多階段切割製程，相較於使用單一刀具進行單一切割製程來說，可降低刀具的負荷，進而增加切割製程的穩定性以及避免或減輕光學晶片封裝體發生碎裂問題。因此，可避免光學晶片封裝體產生外觀缺陷(cosmetic defect)、增加切割效能(dicing performance)以及具有較佳的封裝體尺寸控制，進而增加良率。
再者，根據上述實施例，可根據第一光學材料層與第二光學材料層的膜應力來調整第一透明基底與第二透明基底的厚度，使第一透明基底與第二透明基底具有不同的厚度。因此，可藉由較厚的透明基底來承受來自第一光學材料層與第二光學材料層的膜應力差，藉以降低或避免接合的第一透明基底及第二透明基底發生翹曲。如此一來，無需使用額外的承載基板來接合第一透明基底或第二透明基底，以進行後續切割製程。再者，可增加機械夾持器對於接合的第一透明基底及第二透明基底的處理能力。因此，可有效降低製造成本及增加產量。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
10、20、30、40:光學晶片封裝體
100:第一透明基底
100a:晶片區
100b:切割道區
101a、101c、111a:第一表面
101b、111c:第二表面
102:第一光學材料層
102a、106a:光學圖案
104:間隔層
104a、130、132、134、136:開口
106:第二光學材料
110:第二透明基底
120:導電圖案層
125:膠帶層
130a、134a:圓化角落
130b、134b:凹口
140、140’:凹口結構
170、180、190、195:刀具
T1、T2:厚度
第1圖係繪示出根據本發明一些實施例之光學晶片封裝體的剖面示意圖。
第2A至2E圖係繪示出根據本發明一些實施例之光學晶片封裝體的製造方法的剖面示意圖。
第3圖係繪示出根據本發明一些實施例之光學晶片封裝體的剖面示意圖。
第4A至4B圖係繪示出根據本發明一些實施例之光學晶片封裝體的製造方法的剖面示意圖。
第5圖係繪示出根據本發明一些實施例之光學晶片封裝體的剖面示意圖。
第6圖係繪示出根據本發明一些實施例之光學晶片封裝體的剖面示意圖。
10:光學晶片封裝體
100:第一透明基底
101c、111a:第一表面
101b、111c:第二表面
102:第一光學材料層
102a、106a:光學圖案
104:間隔層
106:第二光學材料
110:第二透明基底
120:導電圖案層
130a:圓化角落
130b:凹口
140:凹口結構
Claims (29)
- 一種光學晶片封裝體，包括： 一第一透明基底，具有一第一表面及與其相對的一第二表面； 一第二透明基底，位於該第一透明基底上方，且具有一第一表面及與其相對的一第二表面；以及 一間隔層，接合於該第一透明基底的該第二表面與該第二透明基底的該第一表面之間； 其中一凹口區自該第二透明基底的該第二表面延伸至該第一透明基底內，使該第一透明基底具有一階梯型側壁，且其中該第一透明基底的厚度不同於該第二透明基底的厚度。
- 如申請專利範圍第1項所述之光學晶片封裝體，其中該凹口區圍繞該第一透明基底、該間隔層及該第二透明基底。
- 如申請專利範圍第2項所述之光學晶片封裝體，其中該凹口區包括一第一凹口，該第一凹口的底部位於該第一透明基底的該第二表面下方，且具有一圓化角落。
- 如申請專利範圍第3項所述之光學晶片封裝體，其中該第一凹口具有一傾斜側壁。
- 如申請專利範圍第3項所述之光學晶片封裝體，其中該凹口區更包括一第二凹口，自該第一凹口的該底部向該第一透明基底的該第一表面延伸，其中該第二凹口的底部具有一圓化角落。
- 如申請專利範圍第5項所述之光學晶片封裝體，其中該第一凹口具有一傾斜側壁，且該第二凹口具有一垂直側壁。
- 如申請專利範圍第1項所述之光學晶片封裝體，更包括： 一第一光學材料層，設置於該第一透明基底的該第二表面與該間隔層之間；以及 一第二光學材料層，設置於該第二透明基底的該第一表面與該間隔層之間； 其中該第一光學材料層的膜應力不同於該第二光學材料層的膜應力。
- 如申請專利範圍第7項所述之光學晶片封裝體，其中該第一光學材料層的該膜應力小於該第二光學材料層的該膜應力，且該第一透明基底的該厚度大於該第二透明基底的該厚度。
- 如申請專利範圍第7項所述之光學晶片封裝體，其中該第一光學材料層的該膜應力大於該第二光學材料層的該膜應力，且該第一透明基底的該厚度小於該第二透明基底的該厚度。
- 如申請專利範圍第7項所述之光學晶片封裝體，其中該間隔層具有一開口，以露出該第一光學材料層及該第二光學材料層。
- 如申請專利範圍第10項所述之光學晶片封裝體，其中該間隔層由非透明絕緣材料所構成。
- 如申請專利範圍第1項所述之光學晶片封裝體，其中該間隔層由透明絕緣材料所構成。
- 如申請專利範圍第1項所述之光學晶片封裝體，其中該第一透明基底及該第二透明基底由玻璃或石英所構成。
- 如申請專利範圍第1項所述之光學晶片封裝體，更包括： 一導電圖案層，設置於該第一透明基底的該第一表面上或該第二透明基底的該第二表面上。
- 一種光學晶片封裝體之製造方法，包括： 提供一第一透明基底及一第二透明基底，其中該第一透明基底及該第二透明基底分別具有一第一表面及與其對的一第二表面，且具有一晶片區及圍繞該晶片區的一切割道區； 藉由一間隔層接合該第一透明基底的該第二表面與該第二透明基底的該第一表面； 分別對該第一透明基底的該第一表面與該第二透明基底的該第二表面進行一薄化製程，使該第一透明基底的厚度不同於該第二透明基底的厚度；以及 藉由一第一刀具進行一第一切割製程，以在該第一透明基底的該切割道區與該第二透明基底的該切割道區形成一第一開口，其中該第一開口自該第二透明基底的該第二表面延伸至該第一透明基底內。
- 如申請專利範圍第15項所述之光學晶片封裝體之製造方法，更包括： 藉由一第二刀具進行一第二切割製程，以在該第一開口底部下方形成一第二開口而貫穿該第一透明基底，使該第一透明基底具有一階梯型側壁。
- 如申請專利範圍第16項所述之光學晶片封裝體之製造方法，其中該第一開口的底部位於該第一透明基底的該第二表面下方，且具有一圓化角落。
- 如申請專利範圍第16項所述之光學晶片封裝體之製造方法，其中該第一開口具有一傾斜側壁，且該第二開口具有一垂直側壁。
- 如申請專利範圍第15項所述之光學晶片封裝體之製造方法，更包括： 藉由一第二刀具進行一第二切割製程，以在該第一開口底部下方形成一第二開口，其中該第二開口延伸於該第一透明基底內；以及 藉由一第三刀具進行一第三切割製程，以在該第二開口底部下方形成一第三開口而貫穿該第一透明基底，使該第一透明基底具有一階梯型側壁。
- 如申請專利範圍第19項所述之光學晶片封裝體之製造方法，其中該第一開口的底部及該第二開口的底部位於該第一透明基底的該第二表面下方，且分別具有一圓化角落。
- 如申請專利範圍第19項所述之光學晶片封裝體之製造方法，其中該第一開口具有一傾斜側壁，且該第二開口及該第三開口具有一垂直側壁。
- 如申請專利範圍第15項所述之光學晶片封裝體之製造方法，更包括： 在接合該第一透明基底與該第二透明基底之前，形成一第一光學材料層於該第一透明基底的該第二表面上，且形成一第二光學材料層於該第二透明基底的該第一表面上，使該間隔層位於該第一光學材料層與該第二光學材料層之間； 其中該第一光學材料層的膜應力不同於該第二光學材料層的膜應力。
- 如申請專利範圍第22項所述之光學晶片封裝體之製造方法，其中該第一光學材料層的該膜應力小於該第二光學材料層的該膜應力，且該第一透明基底的該厚度大於該第二透明基底的該厚度。
- 如申請專利範圍第22項所述之光學晶片封裝體之製造方法，其中該第一光學材料層的該膜應力大於該第二光學材料層的該膜應力，且該第一透明基底的該厚度小於該第二透明基底的該厚度。
- 如申請專利範圍第22項所述之光學晶片封裝體之製造方法，其中該間隔層具有一開口，以露出該第一光學材料層及該第二光學材料層。
- 如申請專利範圍第25項所述之光學晶片封裝體之製造方法，其中該間隔層由非透明絕緣材料所構成。
- 如申請專利範圍第15項所述之光學晶片封裝體之製造方法，其中該間隔層由透明絕緣材料所構成。
- 如申請專利範圍第15項所述之光學晶片封裝體之製造方法，其中該第一透明基底及該第二透明基底由玻璃或石英所構成。
- 如申請專利範圍第15項所述之光學晶片封裝體之製造方法，更包括： 在進行該薄化製程之後，且在進行該第一切割製程之前，形成一導電圖案層於該第一透明基底的該第一表面上或該第二透明基底的該第二表面上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962837076P | 2019-04-22 | 2019-04-22 | |
| US62/837,076 | 2019-04-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202040677A TW202040677A (zh) | 2020-11-01 |
| TWI729779B true TWI729779B (zh) | 2021-06-01 |
Family
ID=72829390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109113303A TWI729779B (zh) | 2019-04-22 | 2020-04-21 | 光學晶片封裝體及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11137559B2 (zh) |
| CN (1) | CN111834295A (zh) |
| TW (1) | TWI729779B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314620B (zh) * | 2021-05-25 | 2024-09-03 | 苏州高邦半导体科技有限公司 | 光学指纹芯片的晶圆级封装方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5258807B2 (ja) * | 2002-10-30 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置の製造方法 |
| US8715592B2 (en) * | 2006-03-20 | 2014-05-06 | Koninklijke Philips N.V. | System-in-package platform for electronic-microfluidic devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1241253C (zh) * | 2002-06-24 | 2006-02-08 | 丰田合成株式会社 | 半导体元件的制造方法 |
| US9899349B2 (en) * | 2009-01-29 | 2018-02-20 | Semiconductor Components Industries, Llc | Semiconductor packages and related methods |
| US8525345B2 (en) * | 2010-03-11 | 2013-09-03 | Yu-Lin Yen | Chip package and method for forming the same |
| US8952501B2 (en) * | 2010-05-11 | 2015-02-10 | Xintec, Inc. | Chip package and method for forming the same |
| US8796109B2 (en) * | 2010-12-23 | 2014-08-05 | Medtronic, Inc. | Techniques for bonding substrates using an intermediate layer |
| US9559005B2 (en) * | 2014-01-24 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of packaging and dicing semiconductor devices and structures thereof |
| TWI560828B (en) * | 2014-02-11 | 2016-12-01 | Xintex Inc | Chip package and method for forming the same |
| TWI575779B (zh) * | 2014-03-31 | 2017-03-21 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| US9711463B2 (en) * | 2015-01-14 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dicing method for power transistors |
| CN204424241U (zh) * | 2015-02-10 | 2015-06-24 | 华天科技（昆山）电子有限公司 | 带边缘应力转移的晶片封装结构及晶片级芯片封装结构 |
| US9721907B2 (en) * | 2015-11-18 | 2017-08-01 | Infineon Technologies Ag | Wafer edge shape for thin wafer processing |
| CN106935555A (zh) * | 2015-12-29 | 2017-07-07 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| JP6879223B2 (ja) * | 2018-01-18 | 2021-06-02 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
-
2020
- 2020-04-17 US US16/851,099 patent/US11137559B2/en active Active
- 2020-04-21 TW TW109113303A patent/TWI729779B/zh active
- 2020-04-22 CN CN202010323403.5A patent/CN111834295A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5258807B2 (ja) * | 2002-10-30 | 2013-08-07 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置の製造方法 |
| US8715592B2 (en) * | 2006-03-20 | 2014-05-06 | Koninklijke Philips N.V. | System-in-package platform for electronic-microfluidic devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111834295A (zh) | 2020-10-27 |
| TW202040677A (zh) | 2020-11-01 |
| US20200333542A1 (en) | 2020-10-22 |
| US11137559B2 (en) | 2021-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11764177B2 (en) | Bonded structure with interconnect structure | |
| US8227927B2 (en) | Chip package and fabrication method thereof | |
| US8673686B2 (en) | Chip package structure and manufacturing method thereof | |
| US10050006B2 (en) | Chip package and method for forming the same | |
| TWI534999B (zh) | 影像感測晶片封裝體及其形成方法 | |
| US10153237B2 (en) | Chip package and method for forming the same | |
| US20130341747A1 (en) | Chip package and method for forming the same | |
| US9153528B2 (en) | Chip package and method for forming the same | |
| US9006896B2 (en) | Chip package and method for forming the same | |
| US8643070B2 (en) | Chip package and method for forming the same | |
| TWI739697B (zh) | 晶片封裝體及其製造方法 | |
| US20140264785A1 (en) | Chip package and method for forming the same | |
| TWI729779B (zh) | 光學晶片封裝體及其製造方法 | |
| US10049909B2 (en) | Wafer handler and methods of manufacture | |
| US9064950B2 (en) | Fabrication method for a chip package | |
| US9349710B2 (en) | Chip package and method for forming the same | |
| TWI623069B (zh) | 晶片封裝體及其製造方法 | |
| TWI852544B (zh) | 半導體裝置結構及其製造方法 | |
| US20240178261A1 (en) | Chip package and method for forming the same | |
| US20230369151A1 (en) | Semiconductor device structure and method for fabricating the same |