JP4615475B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4615475B2
JP4615475B2 JP2006107541A JP2006107541A JP4615475B2 JP 4615475 B2 JP4615475 B2 JP 4615475B2 JP 2006107541 A JP2006107541 A JP 2006107541A JP 2006107541 A JP2006107541 A JP 2006107541A JP 4615475 B2 JP4615475 B2 JP 4615475B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
manufacturing
thin body
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006107541A
Other languages
English (en)
Other versions
JP2007281288A (ja
Inventor
英之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006107541A priority Critical patent/JP4615475B2/ja
Publication of JP2007281288A publication Critical patent/JP2007281288A/ja
Application granted granted Critical
Publication of JP4615475B2 publication Critical patent/JP4615475B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に係り、詳しくは、ドライプロセスにおいて基板上の外周域まで加工を施した半導体装置および半導体装置の製造方法に関する。
CCDデバイスに代表される光学半導体デバイスなどのウエハレベルパッケージを作製する際、シリコンなどの半導体からなる半導体基板側に形成されたデバイスやレンズなどの保護のために、この半導体基板に対してガラスなどの絶縁性を有する部材からなる絶縁性基板などが貼り合わせられることがある。そして、この半導体基板と絶縁性基板とを貼り合せた基板の半導体基板側に対し、貫通配線などを後に形成する場合には、たとえばプラズマ処理などのドライプロセスにより、微細孔を形成し、絶縁層を形成し、絶縁層をエッチングするなどの工程が存在する。
これらのドライプロセスでは、プラズマ処理の場合、プラズマ照射による加熱で基板温度が上昇し、形成されたデバイスに影響を及ぼすことがある。そのため、基板冷却を行なって所要の温度に制御する必要がある。一般的に基板冷却は、チラー・サーキュレータなどにより基板が配置される装置ステージを冷却し、冷却されたステージと基板の間に冷却用Heガスなどを封止することで行なわれている。すなわち、Heガスが、冷却されたステージと基板との間に封止されることによって冷却され、さらに、その冷却されたHeガスが、基板の裏面に直接接触することにより基板が冷却される。そして、この冷却のためのHeガスを封止し、基板を固定する方法として、静電チャックを用いる方法(以下、ESC(Electro Static Chuck)法と呼ぶ。)と、メカニカルクランプという方法が存在する。
このESC法は、基板に電圧をかけ稼動イオンを移動させることで、静電気的に基板を引き付け(静電吸引し)、基板冷却用のHeガスを封止し、基板を冷却する方法である(たとえば、特許文献1、2参照)。
また、メカニカルクランプは、基板外周域を物理的に押さえ込むことによって、基板冷却用のHeガスを封止し、基板を冷却する方法である(たとえば、特許文献3参照)。この方法は、基本的に基板中の稼動イオンの量に関わらず、絶縁性基板のようなものでも使用することができる。
また、一対の基板が対向して貼り合わされてなる電子光学装置の製造方法において、一方の基板の背面側に、導電部材を設ける方法が提案されている(特許文献4参照)。
しかしながら、ESC法の場合、使用する基板に稼動イオンなどが含まれていないと吸着できないため、金属や半導体などでは吸着することができるが、絶縁性基板では稼動イオンが非常に少ないため吸着は困難である。したがって、裏面側に絶縁性基板が貼り合わされている基板に使用することはできないという問題がある。
また、メカニカルクランプの場合、基板加工面の外周域を3〜5mm程度押さえ込む必要があるため、クランプにより押さえ込まれる部分であるクランプエリアがデットスペースになり、加工することができなくなってしまう。そのため、基板の加工エリアが小さくなってチップの取れ数が少なくなるという問題がある。また、加工面にクランプによる段差があるため、この構造体によりプラズマが歪められ、プロセスに影響を与える問題がある。
また、特許文献4に記載の技術は、電子光学装置の製造方法に関し、ドライプロセスを
施す基板を保持する半導体装置の製造方法に関するものではない。しかも、特許文献4に
記載の技術は、貼り合わせ工程におけるガラス基板の損傷を抑止することを主たる目的と
するため、導電部材は、ガラス基板は搬送手段等と機械的に接触する部分に設けられてい
れば良く、必ずしもガラス基板の表面を全て覆う必要は無いものであり、目的が相違する
半導体装置の製造方法に容易に応用できるものではない。したがって、ドライプロセスに
おいて半導体からなる基板上の外周域まで加工することができるように、この基板を固定
して半導体装置の製造を可能とする有効な手段に関する提案は見出されていない。
特開平4−300138号公報 特開平4−304942号公報 特開平5−299354号公報 特開2004−133110号公報
本発明は、上記事情に鑑みてなされたものであって、ドライプロセスにおいて絶縁性基板を固定する手段としてESC法を用いることを可能とし、この絶縁性基板と貼り合わされた半導体基板上にデットスペースを生じること無く外周域まで加工を施すことが可能な半導体装置の製造方法を提供することを目的とする。
本発明の請求項1に係る半導体装置の製造方法は、半導体からなる第一基板の一方の面にデバイスを形成する工程と、前記第一基板に対して、前記デバイスを覆うように、絶縁性の第二基板の一方の面を第一の接着材を用い貼り合わせる工程と、前記第二基板の他方の面を覆うように、導電性の薄体を貼り合わせる工程と、前記第一基板の他方の面に対してドライプロセスを施す工程と、を順に備えることを特徴とする半導体装置の製造方法であって、前記薄体を貼り合わせる工程は、該薄体として、紫外線を透過する部材を、前記第二基板に対して該薄体を貼り合わせるために、紫外線剥離型の第二の接着材を、
それぞれ用いることを特徴とする。
本発明の請求項2に係る半導体装置の製造方法は、請求項1において、前記第二基板が、石英ガラス、セラミック、SiCから選択されてなる絶縁性の部材より構成されることを特徴とする。
本発明の請求項3に係る半導体装置の製造方法は、請求項1または2において、前記薄体は、透明基材と、第二の接着剤と、透明導電層との3層からなる導電性シートであることを特徴とする。
本発明の請求項4に係る半導体装置の製造方法は、請求項3において、前記透明導電層が、ITO膜、ITO/FTO膜、有機導電膜から選択される導電性を有する透明な薄膜より構成される、ことを特徴とする。
本発明の請求項5に係る半導体装置は、一方の面にデバイスが形成された半導体からなる第一基板と、前記第一基板に対して、前記デバイスを覆うように、絶縁性の第二基板の一方の面を第一の接着剤を用いて貼り合わされた絶縁性の第二基板と、前記第二基板の他方の面を覆うように貼り合わされた導電性の薄体と、を有する半導体装置であって、前記薄体は、紫外線を透過する部材であり、前記第二基板に対して紫外線剥離型の第二接着剤を用いて貼り合わされている、ことを特徴とする。
本発明の半導体装置の製造方法にあっては、半導体からなる第一基板と、その一方の面が貼り合わされた絶縁性の第二基板の他方の面を覆うように、導電性の薄体を貼り合せる工程を有している。ゆえに、薄体と貼り合わされた絶縁性の第二基板は、その内周域と同様にその外周域までESC法による吸着(静電吸引)が可能となる。
したがって、ドライプロセスにおいて、第二基板と貼り合わされた第一基板上にデットスペースを生じること無く、外周域まで表面全面を処理(加工)することができ、加工エリアが広がってウエハ一枚当たりのチップの取れ数を増加させる半導体装置の製造方法を提供することができる。しかも、薄体によって第二基板の他方の面を保護することもできる。
以下、本発明の一実施形態について説明する。
本発明は、ドライプロセスにおいて基板を固定する手段としてESC法を用い、基板の外周域まで加工することを可能とする半導体装置の製造方法について提案する。
具体的に、本実施形態では、第一基板と第二基板とを貼り合せ、さらに、第二基板を覆うように導電性の薄体を貼り合わせることにより、ESC法での基板の吸着固定を可能とし、第一基板上にドライプロセスによる加工を施すことを可能とするものである。
本発明に係る半導体装置の製造方法の一例を、図面に基づいて説明する。
図1(a)乃至(c)は、本発明に係る半導体装置の製造方法の一例を工程順に示す概略断面模式図である。
はじめに、図1(a)に示すように、第一基板2を準備する。第一基板2は、たとえばシリコンやガラス、シリコン−ガラス貼合せ基板などの半導体を含む各種基板である。この第一基板2の厚さは、100μmから800μmの範囲とするのが望ましい。
そして、この第一基板2の一方の面2aに、CCD、CMOS、圧力センサ、加速度センサ、ジャイロセンサなどのデバイスを形成する。
次いで、図1(b)に示すように、第一基板2の一方の面2aに形成されたデバイスを覆うように、第一基板2に対して、第一の接着材4を介して第二基板3を貼り合せ固定する。第二基板3は、第一基板2側に形成されたデバイスなどを保護したり、第一基板2を補強したりするものであり、たとえば石英ガラスやセラミック、SiCなどの絶縁性の部材よりなる絶縁性基板である。この第二基板3の厚さは、100μmから800μmの範囲とするのが望ましい。
第一の接着材4は、第一基板2と第二基板3とを貼り合せ固定する部材であり、たとえばアクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂などが挙げられる。
また、この第一の接着材4は、図示するように、デバイスが形成された第一基板2の一方の面2aの所定の領域に空間4aを設けるように配しても良い。この空間4aは、キャビティや溝のような3次元空間であり、余分な接着材4をその内に止め、はみ出しを防止して固着できるようにすることができる。したがって、第一基板2に対して第二基板3を固着する際、接着材4は押しつぶされて空間4a内に広がり、周縁部へのはみ出しが防止される。
また、空間4aは、接合した場合における応力をこの空間4aにて吸収させて緩和することもできる。
さらに、図1(c)に示すように、第二基板3の他方の面3bを覆うように、導電性の薄体5を貼り合わせる。この薄体5は、後に剥離可能となるように、第二の接着材4を用いて貼り合せる。
この薄体5を第二基板3に貼り合わせることで、これまでESC法では使用できなかった石英ガラスなどの絶縁性基板をESC法で第二基板3を吸着固定することができる。したがって、第二基板3と第一の接着材4を用いて貼り合わされた第一基板2も固定されるものとなる。
薄体5は、具体的には、たとえば図2に示すように、透明基材11と、第二の接着材12と、透明導電層13との3層からなる導電性シート5Aとすることができる。
透明基材11は、第二の接着材12と透明導電層13を成膜するための透明な基材であり、極力薄くし、かつ、基材が切れたりしないようにある程度の強度を要する。透明基材11としては、たとえばポリエチレンテレフタレート(PET)やアクリルなどのフィルム状の薄厚部材が挙げられる。この透明基材11の厚さは、5〜100μm程度が望ましい。
この透明基材11は、紫外線を透過する材料より構成しても良い。
また、透明基材11は、薄厚のフィルム状基材に限らず、ガラスなどの比較的厚い基板であっても良い。
これにより、反りが大きい基板に対し透明基材11を貼り合せることで、基板の反りを緩和させ、ESC法による吸着を可能とすることができるものとなる。
第二の接着材12は、第一基体2の他方の面2bに加工を施した後、第二基板3の他方の面3bから薄体5の剥離が可能となる材料よりなる。
この第二の接着材12は、紫外線剥離型の接着材とすると良い。ダイシングシート等で実績がある紫外線剥離型の接着材を用いることで、第二基板3を汚染することなく、処理することができる。
これにより、後に薄体5としての導電性シート5Aが不要となったときに、紫外線を照射することで簡単に導電性シート5Aを剥離することが可能となる。
透明導電層13は、ESC法によって吸着のための部材であり、たとえばITO(スズ添加酸化インジウム)膜、ITO/FTO(スズ添加酸化インジウムとフッ素添加スズを組み合わせた構成)膜、有機導電膜などの導電性を有する透明な薄膜より構成される。
この際、透明導電層13は、紫外線を透過する材料より構成すると良い。
また、薄体5は、図3に示すように、透明導電基材21と、紫外線剥離型の第二の接着層12との2層からなるも導電性シート5Bとすることもできる。
この透明導電基材21は、導電性を有する透明なシート状基材であり、紫外線を透過する材料より構成される。
これにより、後に薄体5としての導電性シート5Bが不要となったときに、紫外線を照射することで簡単に導電性シート5Bを剥離することが可能となる。
そして、薄体5を貼り合せた後、図示しないが、たとえば真空チャンバ内においてESC法によって基板を吸着し、プラズマ処理などのドライプロセスによって第一基板2の他方の面2bに貫通配線を作製するなど加工を施す。ドライプロセスによる加工は、具体的には、シリコンエッチング、導体・絶縁層の成膜やエッチング、アッシング、表面処理などである。この際、薄体5が、加工時の第二基板3側の保護として機能する。
これにより、第一基板2と第二基板3とを貼り合せ、ESC法によって第二基板3を吸着固定し、デットスペースを生じること無く、この第一基板2の他方の面2bの外周域までその内周域と同様に全面的に加工を施した半導体装置1を製造することが出来る。
したがって、本発明においては、デットスペースを生じするメカニカルクランプを必要としないため、メカニカルクランプによって加工エリアが縮小することは無く、基板の外周域まで表面全面の処理(加工)ができ、加工領域が広がってチップの取れ数を増加させるように半導体装置を製造することができる。しかも、基板の外周域と内周域との加工バラツキを少なくすることが可能となる。
また、本発明においては、第二基板3の他方の面3bに段差や構造物があり、そのままではESC法によって吸着することができない基板に対しても、薄体5を貼り合せることが可能であり、ESC法によって吸着することができるものとなる。
本発明に係る半導体装置の製造方法の一例を工程順に示す概略断面模式図である。 本発明に係る半導体装置の絶縁性基材を覆うように貼り合せる導電性シートの一例を示す概略断面図である。 本発明に係る半導体装置の絶縁性基材を覆うように貼り合せる導電性シートの他の一例を示す概略断面図である。
符号の説明
1 半導体装置、2 第一基板(半導体基板)、3 第二基板(絶縁性基板)、4 第一の接着層材、5 薄体、5A,5B 導電性シート、11 透明基材、12 第二の接着材、13 透明導電層、21 透明導電基材。

Claims (5)

  1. 半導体からなる第一基板の一方の面にデバイスを形成する工程と、
    前記第一基板に対して、前記デバイスを覆うように、絶縁性の第二基板の一方の面を第
    一の接着材を用い貼り合わせる工程と、
    前記第二基板の他方の面を覆うように、導電性の薄体を貼り合わせる工程と、
    前記第一基板の他方の面に対してドライプロセスを施す工程と、
    を順に備えることを特徴とする半導体装置の製造方法であって、
    前記薄体を貼り合わせる工程は、
    該薄体として、紫外線を透過する部材を、
    前記第二基板に対して該薄体を貼り合わせるために、紫外線剥離型の第二の接着材を、
    それぞれ用いることを特徴とする半導体装置の製造方法。
  2. 前記第二基板が、石英ガラス、セラミック、SiCから選択されてなる絶縁性の部材より構成されることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記薄体は、透明基材と、第二の接着剤と、透明導電層との3層からなる導電性シートであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記透明導電層が、ITO膜、ITO/FTO膜、有機導電膜から選択される導電性を有する透明な薄膜より構成される、ことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 一方の面にデバイスが形成された半導体からなる第一基板と、
    前記第一基板に対して、前記デバイスを覆うように、絶縁性の第二基板の一方の面を第一の接着剤を用いて貼り合わされた絶縁性の第二基板と、
    前記第二基板の他方の面を覆うように貼り合わされた導電性の薄体と、
    を有する半導体装置であって、
    前記薄体は、紫外線を透過する部材であり、前記第二基板に対して紫外線剥離型の第二接着剤を用いて貼り合わされている、ことを特徴とする半導体装置。
JP2006107541A 2006-04-10 2006-04-10 半導体装置および半導体装置の製造方法 Expired - Fee Related JP4615475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006107541A JP4615475B2 (ja) 2006-04-10 2006-04-10 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006107541A JP4615475B2 (ja) 2006-04-10 2006-04-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007281288A JP2007281288A (ja) 2007-10-25
JP4615475B2 true JP4615475B2 (ja) 2011-01-19

Family

ID=38682418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006107541A Expired - Fee Related JP4615475B2 (ja) 2006-04-10 2006-04-10 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4615475B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015046471A1 (ja) * 2013-09-27 2015-04-02 電気化学工業株式会社 積層体およびその製造方法
US11183412B2 (en) * 2017-08-14 2021-11-23 Watlow Electric Manufacturing Company Method for joining quartz pieces and quartz electrodes and other devices of joined quartz

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05331431A (ja) * 1992-05-28 1993-12-14 Achilles Corp 導電性透明保護フィルム
JP2000208594A (ja) * 1999-01-08 2000-07-28 Nissin Electric Co Ltd ガラス基板の吸着保持方法
JP2002305234A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd シリコンウェハ裏面のエッチング方法およびシリコンウェハの保護テープ
JP2004207461A (ja) * 2002-12-25 2004-07-22 Olympus Corp 固体撮像装置及びその製造方法
JP2004221346A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006186334A (ja) * 2004-11-30 2006-07-13 Sanyo Electric Co Ltd 被吸着物の処理方法及び静電吸着方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05331431A (ja) * 1992-05-28 1993-12-14 Achilles Corp 導電性透明保護フィルム
JP2000208594A (ja) * 1999-01-08 2000-07-28 Nissin Electric Co Ltd ガラス基板の吸着保持方法
JP2002305234A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd シリコンウェハ裏面のエッチング方法およびシリコンウェハの保護テープ
JP2004207461A (ja) * 2002-12-25 2004-07-22 Olympus Corp 固体撮像装置及びその製造方法
JP2004221346A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006186334A (ja) * 2004-11-30 2006-07-13 Sanyo Electric Co Ltd 被吸着物の処理方法及び静電吸着方法

Also Published As

Publication number Publication date
JP2007281288A (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
JP4151164B2 (ja) 半導体装置の製造方法
JP5790392B2 (ja) 電子デバイスの製造方法
US9485857B2 (en) Flat panel display apparatus and method for manufacturing the same
JP2007227439A (ja) 半導体装置の製造方法および製造装置
WO2014092015A1 (ja) 電子デバイスの製造方法およびガラス積層体の製造方法
JP2008311635A5 (ja)
KR102250710B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP6610563B2 (ja) ガラス積層体、電子デバイスの製造方法、ガラス積層体の製造方法、ガラス板梱包体
WO2018003602A1 (ja) 整列治具、整列方法及び転着方法
JP2019125785A (ja) ウェハの処理方法
JP2012033737A (ja) 半導体ウェーハの取り扱い方法
WO2019082355A1 (ja) フレキシブルoledデバイスの製造方法および製造装置
WO2019082360A1 (ja) フレキシブルoledデバイスの製造方法および製造装置
WO2019009123A1 (ja) 基板処理方法及び基板処理システム
JP2018088492A (ja) 被加工物の固定方法、及び被加工物の加工方法
JP2008282875A (ja) 静電チャックおよび静電チャックの製造方法
JP4615475B2 (ja) 半導体装置および半導体装置の製造方法
JP2018006488A (ja) 支持体分離装置、及び支持体分離方法
JP2008135795A (ja) 半導体装置およびその製造方法
JP2012104644A (ja) ウェーハ破断方法およびウェーハ破断装置
JP6290010B2 (ja) ウェーハの分割方法
JP4699272B2 (ja) 基板ホルダー
JP2008016606A (ja) 半導体装置及びその製造方法
TW201712818A (zh) 晶片封裝體及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees