JP2007227439A - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置 Download PDFInfo
- Publication number
- JP2007227439A JP2007227439A JP2006043754A JP2006043754A JP2007227439A JP 2007227439 A JP2007227439 A JP 2007227439A JP 2006043754 A JP2006043754 A JP 2006043754A JP 2006043754 A JP2006043754 A JP 2006043754A JP 2007227439 A JP2007227439 A JP 2007227439A
- Authority
- JP
- Japan
- Prior art keywords
- caps
- cap
- semiconductor substrate
- semiconductor
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pressure Sensors (AREA)
- Micromachines (AREA)
Abstract
【解決手段】各々が分断され、接着手段を備える複数のキャップを用意する用意工程と、保持手段により複数のキャップを保持する保持工程と、保持手段により保持された各々のキャップが半導体基板に複数備えられた半導体素子を各々カバーするカバーリング工程と、接着手段により、半導体基板にキャップを接着する接着工程と、保持手段から複数のキャップを剥離する剥離工程とからなり、保持工程において、保持手段が複数のキャップを保持する位置を、接着工程後に半導体基板における所定領域が複数のキャップから露出する位置とする。
【選択図】図1
Description
可動部が備えられる加速度センサやジャイロセンサのような半導体力学量センサの製造工程中に、該センサを覆うようなキャップの形成およびそのキャップの貼り合わせの工程が特徴となる。これらの工程は、半導体ウェハに対して通常の半導体プロセスによってセンサ素子を作り込んだ後、ダイシング等の工程が行われる前に実施されるものである。
図5を用いて実施例2について説明する。この実施例2は、エッチングによりキャップ3を形成する点で、実施例1と異なる。なお、前述の実施例1と同等の構成については、実施例1と同様の符号を付し、本実施例2における説明を省略する。
図6を用いて実施例3について説明する。この実施例3は、熱剥離剤2を用いることなくキャップ3を保持して、半導体ウェハ4に貼り付ける点で、前述の各実施例と異なる。なお、前述の各実施例と同等の構成については、各実施例と同様の符号を付し、本実施例3における説明を省略する。
前述の実施例1では、支持基板側から接着剤側に対して加熱および加圧を行うことで、熱剥離剤2を過熱したが、加熱炉などの中で半導体ウェハ4および支持基板全体を過熱するような形態としても構わない。
2 熱剥離剤
2a 貫通孔
3 キャップ
3a 蓋部
3b 支持部
3c 接着剤
3d キャビティ
4 半導体ウェハ
4a センサ素子
4b パッド
5 気体通過孔
6 キャップ形成層
7 レジスト(第1マスク)
8 レジスト(第2マスク)
Claims (22)
- 各々が分断され、接着手段(3c)を備える複数のキャップ(3)を用意する用意工程と、
保持手段(1,2)により前記複数のキャップ(3)を保持する保持工程と、
前記保持手段(1,2)により保持された各々の前記キャップ(3)が半導体基板(4)に複数備えられた半導体素子(4a)を各々カバーするカバーリング工程と、
前記接着手段(3c)により、前記半導体基板(4)に前記キャップ(3)を接着する接着工程と、
前記保持手段(1,2)から前記複数のキャップ(3)を剥離する剥離工程とからなり、
前記保持工程において、前記保持手段(1,2)が前記複数のキャップ(3)を保持する位置は、前記接着工程後に前記半導体基板(4)における所定領域(4b)が該複数のキャップ(3)から露出する位置であることを特徴とする半導体装置の製造方法。 - 前記剥離工程において、前記保持手段(1,2)が前記キャップ(3)を保持する保持力は、前記接着手段(3c)の接着力よりも小さいことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記保持手段は、支持基板(1)と、該支持基板(1)上に設置された剥離剤(2)とからなり、
前記保持工程では、前記剥離剤(2)によって、前記キャップ(3)が接触保持されることを特徴とする請求項1から請求項2に記載の半導体装置の製造方法。 - 前記保持工程において、前記剥離剤(2)が前記キャップ(3)に接触する面積は、
前記接着工程において、前記接着手段(3c)が前記半導体基板(4)に接着する面積よりも小さいことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記保持工程において、前記キャップ(3)は、前記保持手段(1)により吸着保持されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記剥離工程において、前記保持手段(1)は前記保持工程における吸着と逆の作用を行うことを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記カバーリング工程において、前記半導体素子(4a)は、前記キャップ(3)と該半導体基板(4)とによって封止されることを特徴とする請求項1から請求項6のいずれかに記載の半導体装置の製造方法。
- 前記キャップ(3)は、蓋部(3a)と、該蓋部(3a)と前記半導体基板(4)との間に挟まれる支持部(3b)とを有し、
前記支持部(3b)は、前記半導体基板(4)との接合面に開口を有するように形成されることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置の製造方法。 - 前記蓋部(3a)と、前記支持部(3b)とは、別々の部材であって、
前記保持工程は、前記保持手段(1,2)が前記蓋部(3a)を保持する工程と、前記蓋部(3a)に前記支持部(3b)を接合する工程とからなることを特徴とする請求項8に記載の半導体装置の製造方法。 - 半導体基板(4)の複数の半導体素子(4a)に各々キャップ(3)を設置する製造方法であって、
保持手段(1,2)により前記キャップ(3)の材料を保持する保持工程と、
前記材料の前記半導体素子(4a)と対向する側の所定領域を切削することで、前記保持手段(1,2)に各々保持された前記キャップ(3)を複数生成する切削工程と、
前記保持手段(1,2)により保持された各々の前記キャップ(3)が半導体基板(4)に複数備えられた半導体素子(4a)を各々カバーするカバーリング工程と、
前記接着手段(3c)により、前記半導体基板(4)に前記キャップ(3)を接着する接着工程と、
前記保持手段(1,2)から前記複数のキャップ(3)を剥離する剥離工程とからなり、
前記切削工程において、前記材料は、前記接着工程後に前記半導体基板(4)の所定領域(4b)が前記複数のキャップ(3)から露出するように、切削されることを特徴とする半導体装置の製造方法。 - 前記保持手段は、支持基板(1)と、該支持基板(1)上に設置された剥離剤(2)とからなり、
前記保持工程では、前記剥離剤(2)によって、前記材料が接触保持されることを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記切削工程以降の工程において、前記剥離剤(2)が前記キャップ(3)に接触する面積は、
前記接着工程において、前記接着手段(3c)が前記半導体基板(4)に接着する面積よりも小さいことを特徴とする請求項11に記載の半導体装置の製造方法。 - 前記剥離剤(2)は、温度変化により接着特性が変化するものであって、
前記保持工程と、前記剥離工程とでは、前記剥離剤(2)の温度が異なることを特徴とする請求項3または請求項4または請求項11または請求項12のいずれかに記載の半導体装置の製造方法。 - 前記剥離工程において、前記剥離剤(2)の温度は、保持力が少なくなる温度に設定されることを特徴とする請求項13に記載の半導体装置の製造方法。
- 半導体基板(4)の複数の半導体素子(4a)に各々が分断された複数のキャップ(3)を設置する製造装置であって、
前記複数のキャップ(3)を、前記半導体基板(4)に接着する接着手段(3c)と、
前記複数のキャップ(3)を保持する保持手段(1,2)とを備え、
前記保持手段(1,2)が前記複数のキャップ(3)を保持する位置は、該複数のキャップ(3)が前記半導体基板(4)に接着された際に、該半導体基板(4)の所定領域(4b)が該複数のキャップ(3)から露出する位置であることを特徴とする半導体装置の製造装置。 - 半導体基板(4)の複数の半導体素子(4a)に各々キャップ(3)を設置する製造装置であって、
前記キャップ(3)の材料を保持する保持手段(1,2)と
前記材料の前記半導体素子(4a)と対向する側の所定領域を切削し、前記保持手段(1,2)に保持されたまま各々が分断された複数の前記キャップ(3)を生成する切削手段と、
前記複数のキャップ(3)を、前記半導体基板(4)に接着する接着手段(3c)とを備え、
前記切削は、前記複数のキャップ(3)が前記半導体基板(4)に接着された際に、該半導体基板(4)の所定領域(4b)が該複数のキャップ(3)から露出するように行われることを特徴とする半導体装置の製造装置。 - 半導体基板(4)の複数の半導体素子(4a)に各々キャップ(3)を設置する製造方法であって、
支持基板(1)と、該支持基板(1)上に部分的に保持手段(1,2)を形成する工程と、
前記保持手段(1,2)を介して、キャビティ(3d)が形成された樹脂製キャップ(3)を複数形成する工程と、
前記半導体素子(4a)が複数形成された前記半導体基板(4)を用意する工程と、
前記半導体基板(4)における前記半導体素子(4a)が形成された面と前記支持基板(1)における前記複数の樹脂製キャップ(3)が配置された面とを対向させるとともに、該複数の樹脂製キャップ(3)のそれぞれに形成されたキャビティ(3d)と該半導体素子(4a)とが対応するようにアライメントし、該複数の樹脂製キャップ(3)を該半導体基板(4)に貼り合わせる工程と、
前記複数の樹脂製キャップ(3)を、前記保持手段(1,2)から剥離させ、前記半導体基板(4)に該複数の樹脂製キャップ(3)を残す工程とを備え、
前記複数の樹脂製キャップ(3)が形成される工程において、前記保持手段(1,2)が該複数の樹脂製キャップ(3)を保持する位置は、前記接着工程後に前記半導体基板(4)の所定領域(4b)が該複数の樹脂製キャップ(3)から露出する位置であることを特徴とする半導体装置の製造方法。 - 前記保持手段は、一定温度に達すると接着力が低下する熱剥離剤(2)であって、
前記複数の樹脂製キャップ(3)を、前記支持基板(1)上に部分的に形成された前記熱剥離剤(2)から剥離させ、前記半導体基板(4)に該複数の樹脂製キャップ(3)を残す工程の前に、該熱剥離剤(2)を加熱することを特徴とする請求項17に記載の半導体装置の製造方法。 - 前記複数の樹脂製キャップ(3)は、接着手段(3c)によって、前記半導体基板(4)に接着され、
前記半導体基板(4)に該複数の樹脂製キャップ(3)を残す工程の前に、該キャップ(3)側から該半導体基板(4)側に対して加圧を行うことを特徴とする請求項17または請求項18に記載の半導体装置の製造方法または製造装置。 - 前記複数のキャップ(3)は、熱可塑性のポリイミド、もしくはポリアミドイミドにより形成されるとともに、
前記複数のキャップ(3)が前記半導体基板(4)に接触した際に、該キャップ(3)の該半導体基板(4)との接触面が加熱されることを特徴とする請求項1から請求項19のいずれかに記載の半導体装置の製造方法または製造装置。 - 半導体基板(4)の複数の半導体素子(4a)に各々キャップ(3)を設置する製造方法であって、
支持基板(1)上に部分的に保持手段(2)を形成する工程と、
前記保持手段(2)上に、樹脂製のキャップ形成層(6)を形成する工程と、
前記キャップ形成層(6)において、キャビティ(3d)と同サイズの開口部を備える第1マスク(7)を形成する第一工程と、
前記第1マスク(7)を用いて、前記キャップ形成層(6)をエッチングし、前記キャビティ(3d)を形成する第二工程と、
前記第1マスク(7)を除去した後、前記キャビティ(3d)を含む前記キャップ形成層(6)の表面に第2マスク(8)を形成する第三工程と、
前記第2マスク(8)に、前記複数のキャップ(3)を分断する所定領域(4b)を開口する第四工程と、
前記第2マスク(8)を用いて、前記キャップ形成層(6)をエッチングし、該キャップ形成層(6)を前記複数のキャップ(3)に分断する第五工程と、
前記第2マスク(8)を除去する第六工程と、
前記半導体素子(4a)が形成された前記半導体基板(4)を用意する第七工程と、
前記半導体基板(4)における前記半導体素子(4a)が形成された面と前記支持基板(1)における前記複数のキャップ(3)が配置された面とを対向させるとともに、該複数のキャップ(3)のそれぞれに形成された前記キャビティ(3d)と該半導体素子(4a)とが対応するようにアライメントし、該複数のキャップ(3)を該半導体基板(4)に貼り合わせる第八工程と、
前記複数のキャップ(3)を、前記保持手段(2)から剥離させ、前記半導体基板(4)に該複数のキャップ(3)を残す第九工程とを備え、
前記半導体基板(4)の前記所定領域(4b)は、前記第八工程において、前記複数のキャップ(3)から露出することを特徴とする半導体装置の製造装置。 - 前記キャップ形成層(6)は、熱硬化性ポリイミドによって形成されるものであって、
前記第六工程と、前記第八工程との間に、前記複数のキャップ(3)の前記半導体基板(4)側の端面に接着剤(3c)を塗布する工程を行うことを特徴とする請求項21に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043754A JP4591378B2 (ja) | 2006-02-21 | 2006-02-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043754A JP4591378B2 (ja) | 2006-02-21 | 2006-02-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007227439A true JP2007227439A (ja) | 2007-09-06 |
JP4591378B2 JP4591378B2 (ja) | 2010-12-01 |
Family
ID=38548998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006043754A Expired - Fee Related JP4591378B2 (ja) | 2006-02-21 | 2006-02-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4591378B2 (ja) |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026880A (ja) * | 2007-07-18 | 2009-02-05 | Denso Corp | 半導体装置の製造方法 |
JP2012054288A (ja) * | 2010-08-31 | 2012-03-15 | Murata Mfg Co Ltd | 電子部品パッケージの製造方法 |
US20160126196A1 (en) | 2014-11-03 | 2016-05-05 | Rf Micro Devices, Inc. | Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer |
US9583414B2 (en) | 2013-10-31 | 2017-02-28 | Qorvo Us, Inc. | Silicon-on-plastic semiconductor device and method of making the same |
US9613831B2 (en) | 2015-03-25 | 2017-04-04 | Qorvo Us, Inc. | Encapsulated dies with enhanced thermal performance |
US9812350B2 (en) | 2013-03-06 | 2017-11-07 | Qorvo Us, Inc. | Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer |
US9824951B2 (en) | 2014-09-12 | 2017-11-21 | Qorvo Us, Inc. | Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same |
US20170358511A1 (en) | 2016-06-10 | 2017-12-14 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with thermal additive and process for making the same |
US20180019184A1 (en) | 2016-07-18 | 2018-01-18 | Qorvo Us, Inc. | Thermally enhanced semiconductor package having field effect transistors with back-gate feature |
US20180044177A1 (en) | 2016-08-12 | 2018-02-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US9960145B2 (en) | 2015-03-25 | 2018-05-01 | Qorvo Us, Inc. | Flip chip module with enhanced properties |
US10020405B2 (en) | 2016-01-19 | 2018-07-10 | Qorvo Us, Inc. | Microelectronics package with integrated sensors |
US10038055B2 (en) | 2015-05-22 | 2018-07-31 | Qorvo Us, Inc. | Substrate structure with embedded layer for post-processing silicon handle elimination |
US20180228030A1 (en) | 2014-10-01 | 2018-08-09 | Qorvo Us, Inc. | Method for manufacturing an integrated circuit package |
US10062583B2 (en) | 2016-05-09 | 2018-08-28 | Qorvo Us, Inc. | Microelectronics package with inductive element and magnetically enhanced mold compound component |
US10068831B2 (en) | 2016-12-09 | 2018-09-04 | Qorvo Us, Inc. | Thermally enhanced semiconductor package and process for making the same |
US10090339B2 (en) | 2016-10-21 | 2018-10-02 | Qorvo Us, Inc. | Radio frequency (RF) switch |
US10109502B2 (en) | 2016-09-12 | 2018-10-23 | Qorvo Us, Inc. | Semiconductor package with reduced parasitic coupling effects and process for making the same |
US10109550B2 (en) | 2016-08-12 | 2018-10-23 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US20190013255A1 (en) | 2017-07-06 | 2019-01-10 | Qorvo Us, Inc. | Wafer-level packaging for enhanced performance |
US20190074271A1 (en) | 2017-09-05 | 2019-03-07 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
US20190074263A1 (en) | 2017-09-05 | 2019-03-07 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
US10276495B2 (en) | 2015-09-11 | 2019-04-30 | Qorvo Us, Inc. | Backside semiconductor die trimming |
US10486963B2 (en) | 2016-08-12 | 2019-11-26 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US20200235054A1 (en) | 2019-01-23 | 2020-07-23 | Qorvo Us, Inc. | Rf devices with enhanced performance and methods of forming the same |
US10749518B2 (en) | 2016-11-18 | 2020-08-18 | Qorvo Us, Inc. | Stacked field-effect transistor switch |
US10773952B2 (en) | 2016-05-20 | 2020-09-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10784149B2 (en) | 2016-05-20 | 2020-09-22 | Qorvo Us, Inc. | Air-cavity module with enhanced device isolation |
US10804246B2 (en) | 2018-06-11 | 2020-10-13 | Qorvo Us, Inc. | Microelectronics package with vertically stacked dies |
US10964554B2 (en) | 2018-10-10 | 2021-03-30 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
US11069590B2 (en) | 2018-10-10 | 2021-07-20 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
US20210296199A1 (en) | 2018-11-29 | 2021-09-23 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
US11152363B2 (en) | 2018-03-28 | 2021-10-19 | Qorvo Us, Inc. | Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process |
US20220139862A1 (en) | 2019-01-23 | 2022-05-05 | Qorvo Us, Inc. | Rf devices with enhanced performance and methods of forming the same |
US11387157B2 (en) | 2019-01-23 | 2022-07-12 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11646289B2 (en) | 2019-12-02 | 2023-05-09 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11710680B2 (en) | 2019-01-23 | 2023-07-25 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11923238B2 (en) | 2019-12-12 | 2024-03-05 | Qorvo Us, Inc. | Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063782A (ja) * | 2002-07-29 | 2004-02-26 | Fuji Photo Film Co Ltd | 固体撮像装置およびその製造方法 |
JP2004247486A (ja) * | 2003-02-13 | 2004-09-02 | Fuji Photo Film Co Ltd | 固体撮像装置の製造方法 |
JP2004296738A (ja) * | 2003-03-26 | 2004-10-21 | Fuji Photo Film Co Ltd | 固体撮像装置の製造方法 |
-
2006
- 2006-02-21 JP JP2006043754A patent/JP4591378B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063782A (ja) * | 2002-07-29 | 2004-02-26 | Fuji Photo Film Co Ltd | 固体撮像装置およびその製造方法 |
JP2004247486A (ja) * | 2003-02-13 | 2004-09-02 | Fuji Photo Film Co Ltd | 固体撮像装置の製造方法 |
JP2004296738A (ja) * | 2003-03-26 | 2004-10-21 | Fuji Photo Film Co Ltd | 固体撮像装置の製造方法 |
Cited By (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026880A (ja) * | 2007-07-18 | 2009-02-05 | Denso Corp | 半導体装置の製造方法 |
JP2012054288A (ja) * | 2010-08-31 | 2012-03-15 | Murata Mfg Co Ltd | 電子部品パッケージの製造方法 |
US9812350B2 (en) | 2013-03-06 | 2017-11-07 | Qorvo Us, Inc. | Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer |
US10134627B2 (en) | 2013-03-06 | 2018-11-20 | Qorvo Us, Inc. | Silicon-on-plastic semiconductor device with interfacial adhesion layer |
US9583414B2 (en) | 2013-10-31 | 2017-02-28 | Qorvo Us, Inc. | Silicon-on-plastic semiconductor device and method of making the same |
US10062637B2 (en) | 2013-10-31 | 2018-08-28 | Qorvo Us, Inc. | Method of manufacture for a semiconductor device |
US9824951B2 (en) | 2014-09-12 | 2017-11-21 | Qorvo Us, Inc. | Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same |
US10492301B2 (en) | 2014-10-01 | 2019-11-26 | Qorvo Us, Inc. | Method for manufacturing an integrated circuit package |
US20180228030A1 (en) | 2014-10-01 | 2018-08-09 | Qorvo Us, Inc. | Method for manufacturing an integrated circuit package |
US10085352B2 (en) | 2014-10-01 | 2018-09-25 | Qorvo Us, Inc. | Method for manufacturing an integrated circuit package |
US10199301B2 (en) | 2014-11-03 | 2019-02-05 | Qorvo Us, Inc. | Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer |
US20160126196A1 (en) | 2014-11-03 | 2016-05-05 | Rf Micro Devices, Inc. | Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer |
US10121718B2 (en) | 2014-11-03 | 2018-11-06 | Qorvo Us, Inc. | Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer |
US10109548B2 (en) | 2014-11-03 | 2018-10-23 | Qorvo Us, Inc. | Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer |
US9960145B2 (en) | 2015-03-25 | 2018-05-01 | Qorvo Us, Inc. | Flip chip module with enhanced properties |
US9613831B2 (en) | 2015-03-25 | 2017-04-04 | Qorvo Us, Inc. | Encapsulated dies with enhanced thermal performance |
US10020206B2 (en) | 2015-03-25 | 2018-07-10 | Qorvo Us, Inc. | Encapsulated dies with enhanced thermal performance |
US10038055B2 (en) | 2015-05-22 | 2018-07-31 | Qorvo Us, Inc. | Substrate structure with embedded layer for post-processing silicon handle elimination |
US10276495B2 (en) | 2015-09-11 | 2019-04-30 | Qorvo Us, Inc. | Backside semiconductor die trimming |
US10020405B2 (en) | 2016-01-19 | 2018-07-10 | Qorvo Us, Inc. | Microelectronics package with integrated sensors |
US10090262B2 (en) | 2016-05-09 | 2018-10-02 | Qorvo Us, Inc. | Microelectronics package with inductive element and magnetically enhanced mold compound component |
US10062583B2 (en) | 2016-05-09 | 2018-08-28 | Qorvo Us, Inc. | Microelectronics package with inductive element and magnetically enhanced mold compound component |
US10784149B2 (en) | 2016-05-20 | 2020-09-22 | Qorvo Us, Inc. | Air-cavity module with enhanced device isolation |
US10882740B2 (en) | 2016-05-20 | 2021-01-05 | Qorvo Us, Inc. | Wafer-level package with enhanced performance and manufacturing method thereof |
US10773952B2 (en) | 2016-05-20 | 2020-09-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10262915B2 (en) | 2016-06-10 | 2019-04-16 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with thermal additive and process for making the same |
US10103080B2 (en) | 2016-06-10 | 2018-10-16 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with thermal additive and process for making the same |
US20170358511A1 (en) | 2016-06-10 | 2017-12-14 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with thermal additive and process for making the same |
US20180197803A1 (en) | 2016-06-10 | 2018-07-12 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with thermal additive and process for making the same |
US10079196B2 (en) | 2016-07-18 | 2018-09-18 | Qorvo Us, Inc. | Thermally enhanced semiconductor package having field effect transistors with back-gate feature |
US10468329B2 (en) | 2016-07-18 | 2019-11-05 | Qorvo Us, Inc. | Thermally enhanced semiconductor package having field effect transistors with back-gate feature |
US20180019184A1 (en) | 2016-07-18 | 2018-01-18 | Qorvo Us, Inc. | Thermally enhanced semiconductor package having field effect transistors with back-gate feature |
US20180044177A1 (en) | 2016-08-12 | 2018-02-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10804179B2 (en) | 2016-08-12 | 2020-10-13 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10486963B2 (en) | 2016-08-12 | 2019-11-26 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10109550B2 (en) | 2016-08-12 | 2018-10-23 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10486965B2 (en) | 2016-08-12 | 2019-11-26 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10985033B2 (en) | 2016-09-12 | 2021-04-20 | Qorvo Us, Inc. | Semiconductor package with reduced parasitic coupling effects and process for making the same |
US10109502B2 (en) | 2016-09-12 | 2018-10-23 | Qorvo Us, Inc. | Semiconductor package with reduced parasitic coupling effects and process for making the same |
US10090339B2 (en) | 2016-10-21 | 2018-10-02 | Qorvo Us, Inc. | Radio frequency (RF) switch |
US10749518B2 (en) | 2016-11-18 | 2020-08-18 | Qorvo Us, Inc. | Stacked field-effect transistor switch |
US10790216B2 (en) | 2016-12-09 | 2020-09-29 | Qorvo Us, Inc. | Thermally enhanced semiconductor package and process for making the same |
US10068831B2 (en) | 2016-12-09 | 2018-09-04 | Qorvo Us, Inc. | Thermally enhanced semiconductor package and process for making the same |
US20180342439A1 (en) | 2016-12-09 | 2018-11-29 | Qorvo Us, Inc. | Thermally enhanced semiconductor package and process for making the same |
US10490471B2 (en) | 2017-07-06 | 2019-11-26 | Qorvo Us, Inc. | Wafer-level packaging for enhanced performance |
US10755992B2 (en) | 2017-07-06 | 2020-08-25 | Qorvo Us, Inc. | Wafer-level packaging for enhanced performance |
US20190013255A1 (en) | 2017-07-06 | 2019-01-10 | Qorvo Us, Inc. | Wafer-level packaging for enhanced performance |
US10366972B2 (en) | 2017-09-05 | 2019-07-30 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
US10784233B2 (en) | 2017-09-05 | 2020-09-22 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
US20190074263A1 (en) | 2017-09-05 | 2019-03-07 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
US20190074271A1 (en) | 2017-09-05 | 2019-03-07 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
US11152363B2 (en) | 2018-03-28 | 2021-10-19 | Qorvo Us, Inc. | Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process |
US11063021B2 (en) | 2018-06-11 | 2021-07-13 | Qorvo Us, Inc. | Microelectronics package with vertically stacked dies |
US10804246B2 (en) | 2018-06-11 | 2020-10-13 | Qorvo Us, Inc. | Microelectronics package with vertically stacked dies |
US10964554B2 (en) | 2018-10-10 | 2021-03-30 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
US11069590B2 (en) | 2018-10-10 | 2021-07-20 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
US11942389B2 (en) | 2018-11-29 | 2024-03-26 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
US20210296199A1 (en) | 2018-11-29 | 2021-09-23 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
US11646242B2 (en) | 2018-11-29 | 2023-05-09 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
US11387157B2 (en) | 2019-01-23 | 2022-07-12 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US20220139862A1 (en) | 2019-01-23 | 2022-05-05 | Qorvo Us, Inc. | Rf devices with enhanced performance and methods of forming the same |
US11710680B2 (en) | 2019-01-23 | 2023-07-25 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11923313B2 (en) | 2019-01-23 | 2024-03-05 | Qorvo Us, Inc. | RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same |
US20200235054A1 (en) | 2019-01-23 | 2020-07-23 | Qorvo Us, Inc. | Rf devices with enhanced performance and methods of forming the same |
US11961813B2 (en) | 2019-01-23 | 2024-04-16 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11646289B2 (en) | 2019-12-02 | 2023-05-09 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11923238B2 (en) | 2019-12-12 | 2024-03-05 | Qorvo Us, Inc. | Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive |
Also Published As
Publication number | Publication date |
---|---|
JP4591378B2 (ja) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4591378B2 (ja) | 半導体装置の製造方法 | |
JP4151164B2 (ja) | 半導体装置の製造方法 | |
US7727818B2 (en) | Substrate process for an embedded component | |
JP5161732B2 (ja) | 半導体装置の製造方法 | |
US7442581B2 (en) | Flexible carrier and release method for high volume electronic package fabrication | |
TWI404196B (zh) | 固體攝像元件模組之製造方法 | |
KR101317983B1 (ko) | 고체 촬상 장치를 절단하는 방법 | |
US20130341747A1 (en) | Chip package and method for forming the same | |
US9153528B2 (en) | Chip package and method for forming the same | |
JP2007139576A (ja) | 半導体力学量センサの製造方法 | |
WO2013075650A1 (zh) | 图像传感器芯片的封装方法以及摄像模组 | |
TWI378749B (en) | Semiconductor device producing method, semiconductor device producing apparatus and pin | |
JP4636096B2 (ja) | 半導体装置およびその製造方法 | |
JP2006100762A (ja) | 固体撮像装置の製造方法 | |
JP5845775B2 (ja) | 薄膜個片の接合方法 | |
JP4926630B2 (ja) | 固体撮像装置の製造方法および製造装置、並びに貼付装置 | |
JP2009295900A (ja) | 封止構造の製造方法 | |
US20070068620A1 (en) | System and method for transferring structured material to a substrate | |
JP6698337B2 (ja) | 半導体ウェハの保持方法及び半導体デバイスの製造方法 | |
JP4615475B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2010038717A1 (ja) | 機能デバイスの製造方法、および、機能デバイスを備えた半導体装置の製造方法 | |
JP2012054331A (ja) | 固体撮像装置の製造方法 | |
JP5160119B2 (ja) | 半導体装置の製造方法 | |
JP5824337B2 (ja) | 試験用キャリア | |
JP5287273B2 (ja) | ウェーハマウント方法及びウェーハマウント装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080229 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |