JP2012054288A - 電子部品パッケージの製造方法 - Google Patents

Abstract

【課題】製造上の制約が少なく、製造コストを低減できる電子部品パッケージの製造方法を提供する。
【解決手段】第１の基板３０と、一方主面１２ａに機能部が形成された第２の基板１２とを準備する。第１の基板３０の一方主面３０ａ上に犠牲層３２を形成し、犠牲層３２上にキャップ層１６を形成し、キャップ層１６上に枠状の接合層１４を形成する。第１の基板３０の一方主面３０ａと第２の基板１２の一方主面１２ａとを対向させ、第１の基板３０の接合層１４が第２の基板１２の機能部を囲むように、第１の基板３０の接合層１４と第２の基板１２の一方主面１２ａとを貼り合わせた後、犠牲層３２を除去する。
【選択図】図２

Description

本発明は、電子部品パッケージの製造方法に関し、詳しくは、基板に形成された機能部が封止された電子部品パッケージの製造方法に関する。

従来、電子部品パッケージの製造方法について種々提案されている。

例えば図４は、振動子パッケージの製造工程を示す断面図である。図４（ｅ）に示すように、ガラスウエハ１０２及びガラスウエハ１０３が水晶ウエハ１０１の接合膜１１４に接合された状態とする。次いで、ガラスウエハ１０２及びガラスウエハ１０３の外側面を、例えば、サンドブラスト加工により削り、ガラスウエハ１０２及びガラスウエハ１０３を所定の厚さまで薄層化することで、図４（ｆ）に示すように、所定の厚さとされたガラスウエハ１０２ａ及びガラスウエハ１０３ａが、水晶ウエハ１０１の接合膜１１４に接合された状態とする。次いで、図４（ｇ）に示すように切断し、カバー１２０及びカバー１３０が水晶基板１１０の接合膜１１４に陽極接合され固定された振動パッケージを得る。すなわち、水晶ウエハ１０１、ガラスウエハ１０２，１０３を陽極接合した後、ガラスウエハ１０２，１０３の外側面を削り、振動子パッケージの低背化を実現する（例えば、特許文献１参照）。

図５は、気密封止の工程を示す断面図である。図５（ｅ）に示すように、フィルム２１１上のシリコン酸化物前駆体２１２を、凹部等を含む基板上に載置する。次いで、図５（ｆ）に示すように、フィルム２１１を剥離する。次いで、熱処理することにより、図５（ｇ）に示すように、基板上にシリコン酸化物膜２２０を有し、周辺に空間２１７ａを確保した微小機械素子を得る（例えば、特許文献２参照）。

特開２００６−１８０１６９号公報 特開平１０−３１３１３９号公報

図４のように基板を陽極接合する方法では、次の（ａ）〜（ｅ）の問題点がある。

（ａ）ガラス基板２枚分の厚みを含むため、低背化に不利である。基板を削るにしても薄くするには限界があり、コストもかかる。

（ｂ）接合面を平坦かつ清浄にする必要がある。

（ｃ）熱衝撃対策として、貼り合わせる基板の線膨張係数を極力合わせることが必要であり、高価な基板が複数枚必要となる。

（ｄ）デバイスに対して貼り合わせや外部端子取り出しのプロセスにおける材料や加工条件等の制約が発生したり負荷を与えたりする。具体的には、陽極接合の場合、一般的に３００〜５００℃で１０００Ｖ程度の電圧を印加する必要があり、これに耐え得るデバイスにしか適用できない。

（ｅ）ガラス基板２枚分のコストがかかる。

図５のように転写後に熱処理してシリコン酸化物の蓋を形成する方法は、熱処理温度が４００℃と高く、内包するデバイスによっては許容できない温度である。

本発明は、かかる実情に鑑み、製造上の制約が少なく、製造コストを低減できる電子部品パッケージの製造方法を提供しようとするものである。

本発明は、上記課題を解決するために、以下のように構成した電子部品パッケージの製造方法を提供する。

電子部品パッケージの製造方法は、（ｉ）第１の基板と、一方主面に機能部が形成された第２の基板とを準備する第１の工程と、（ii）前記第１の基板の一方主面上に犠牲層を形成する第２の工程と、（iii） 前記犠牲層上にキャップ層を形成する第３の工程と、（ｖi）前記キャップ層上に枠状の接合層を形成する第４の工程と、（ｖ）前記第１の基板の前記一方主面と前記第２の基板の前記一方主面とを対向させ、前記第１の基板の前記接合層が前記第２の基板の前記機能部を囲むように、前記第１の基板の前記接合層と前記第２の基板の前記一方主面とを貼り合わせる第５の工程と、（ｖi）前記犠牲層を除去する第６の工程とを備える。

上記方法によれば、第２の基板の機能部が接合層及びキャップ層で覆われた電子部品のパッケージを製造できる。第１の基板は繰り返し使用することができる。

上記工程によれば、基板を薄化する工程や熱処理する工程がないため、低コスト化、電子部品への負荷低減を実現しながら低背化が可能となる。

好ましくは、（ｖii）前記第６の工程により露出した前記キャップ層と前記接合層と前記第２の基板の前記一方主面との各露出部分を全面に覆う気密膜を、無機材料を用いて形成する第７の工程を、さらに備える。

この場合、気密膜によって気密封止構造にすることが可能となる。

好ましくは、前記犠牲層にポリアミドイミドを用いる。

この場合、第６の工程において犠牲層の除去が容易にできる。

好ましくは、前記犠牲層に金属を用いる。

この場合、犠牲層の耐熱性が向上する。

好ましくは、前記第１の工程において、前記一方主面に溝が形成された前記第１の基板を準備する。

この場合、第６の工程において犠牲層の除去時間が短縮でき、低コスト化が可能となる。

好ましくは、前記第６の工程において、前記犠牲層の除去を真空脱泡下のウエットエッチングにより行う。

この場合、犠牲層の除去時間が短縮でき、低コスト化が可能となる。

好ましくは、前記第６の工程において、減圧下で前記第１の基板の前記接合層と前記第２の基板の一方主面とを貼り合わせる。

この場合、電子部品のパッケージを減圧気密封止構造とすることが可能となる。

本発明の電子部品パッケージの製造方法は、基板の平坦性、接合時の温度等の製造上の制約が少なく、製造コストを低減できる。

電子部品パッケージの製造工程を示す断面図である。（実施例１） 電子部品パッケージの製造工程を示す断面図である。（実施例１） 電子部品パッケージの製造工程を示す断面図である。（実施例２） 電子部品パッケージの製造工程を示す断面図である。（従来例１） 電子部品パッケージの製造工程を示す断面図である。（従来例２）

以下、本発明の実施の形態について、図１〜図３を参照しながら説明する。

＜実施例１＞ 実施例１の電子部品パッケージの製造方法について、図１及び図２を参照しながら説明する。

図１及び図２は、電子部品パッケージの製造工程を示す斜視図である。実施例１の電子部品パッケージの製造方法は、複数個分の電子部品パッケージを集合基板の状態で作製する。実施例１の電子部品パッケージの製造方法は、大略、図２（ｄ）に示すように犠牲層３２を介してキャップ層１６及び接合層１４が形成された第１の基板３０を、図２（ｅ）に示すように第２の基板１２に接合した後、図２（ｆ）に示すように犠牲層３２を除去して、第１の基板３０を剥離する。そして、第２の基板１２側を切断して、電子部品パッケージの個片に分割する。

詳しくは、以下の（１）〜（９）の工程により、電子部品パッケージを作製する。

（１） まず、第１の基板３０と、第２の基板１２を準備する。

第１の基板３０は封止構造を作製するためだけに用い、電子部品パッケージには用いない。第２の基板１２は、電子部品パッケージに用いる。第２の基板１２の一方主面１２ａには、デバイスの機能部が形成されている。

例えば、第１の基板３０には、再利用が可能なシリコン基板やガラス基板を用いる。第１の基板３０と第２の基板１２の線膨張係数を同じにするために、第１の基板３０に、第２の基板１２と同じ基板を採用してもよい。

デバイスが弾性波素子の場合、第２の基板１２には圧電基板（ニオブ酸リチウム基板、タンタル酸リチウム基板、水晶基板など）を用い、第２の基板１２の一方主面１２ａにデバイスの機能部として、それぞれ互いに間挿し合う複数本の電極指を有するＩＤＴ電極（ＩＤＴ：interdigital transducer）を形成する。デバイスがバルク波素子の場合には、第２の基板１２にはシリコン基板を用い、第２の基板１２の一方主面１２ａには、デバイスの機能部として、電極膜の間に圧電膜が挟まれた振動部を形成する。

（２） 次いで、図１（ａ）に示すように、第１の基板３０の一方主面３０ａに犠牲層３２を形成する。

例えば、ＰＡＩ（ポリアミドイミド）をスピンコートすることにより、数μmの厚みの犠牲層３２を形成する。ＰＡＩを用いると、後述する犠牲層３２の除去（エッチング）が容易である。

ＡｌやＣｕなどの金属材料を用い、スパッタリングや蒸着などの方法により犠牲層３２を形成してもよい。この場合、ＰＡＩに比べ、犠牲層３２の耐熱温度が高くなる。

（３） 次いで、図１（ｂ）に示すように、犠牲層３２の上に、キャップ層１６を形成する。

例えば、スパッタリングによりＳｉＯ_２等の無機膜を成膜することにより、数μｍの厚さのキャップ層１６を形成する。

次いで、図１（ｃ）に示すように、デバイスに対して必要なサイズにキャップ層１６をパターニングする。

例えば、キャップ層１６上にフォトレジストを塗布、露光、現像してマスクパターンを形成し、マスクパターンを介してキャップ層１６をエッチングした後、マスクパターンを除去する。

（４） 次いで、図１（ｄ）に示すように、キャップ層１６上に接合層１４を形成する。接合層１４は、デバイスに対応するように、キャップ層１６の外周に沿って枠状に形成する。

例えば、第２の基板３０のキャップ層１６及び犠牲層３２の上に、有機樹脂を主成分とする接合剤をスピンコートやラミネートにより成膜し、その上にフォトレジストを塗布、露光、現像してマスクパターンを形成し、マスクパターンを介して接合剤をエッチングした後、マスクパターンを除去する。別の方法として感光性の接合剤をスピンコートやラミネートにより成膜後、マスクパターンを用いて露光、現像により形成する方法もある。

（５） 次いで、図２（ｅ）に示すように、第２の基板１２と第２の基板３０とを、圧力を加えた状態で加熱し、接合する。このとき、デバイスの機能部が形成された第２の基板１２の一方主面１２ａと第１の基板３０の一方主面３０ａとが対向し、第２の基板１２の機能部が、第１の基板３０の接合層１４で囲まれるように、接合層１４を第２の基板１２の一方主面１２ａに接合する。

第２の基板１２の一方主面１２ａのうち機能部が形成された領域及びその近傍領域は、接合層１４及びキャップ層１６により覆われて、内部空間１３が形成される。内部空間１３には、第１の基板１２の一方主面１２ａに形成された機能部が露出する。内部空間１３の高さは、接合層１４の厚みを調整することにより調整可能である。

例えば、第２の基板１２の一方主面１２ａに、弾性表面波素子の機能部が形成されている場合、接合層１４は、第２の基板１２の一方主面１２ａのうち、ＩＤＴ電極とその近傍の領域、すなわちＩＤＴ電極で励振された弾性表面波が伝搬する振動領域の周囲に接合すする。

（６） 次いで、図２（ｆ）に示すように犠牲層３２を除去し、第２の基板３０を剥離する。剥離後の第１の基板３０は、再利用可能である。

例えば、犠牲層３２がＰＡＩである場合には、ＮＭＰ（Ｎ−メチル−２−ピロリドン）を用いたウエットエッチングにより犠牲層３２を除去して、第２の基板３０を剥離する。犠牲層３２が金属材料である場合には、酸性溶液を用いたウエットエッチングにより犠牲層３２を除去して、第２の基板３０を剥離する。

犠牲層３２を除去するウエットエッチングは、真空脱泡下で行うことが好ましい。真空脱泡下では、エッチング液が浸入しやすく、エッチングにより発生するガスを排気しやすくなり、エッチング時間を短縮できる。

（７） 次いで、図２（ｇ）に示すように、気密膜１８を形成する。気密膜１８は、犠牲層３２の除去により露出したキャップ層１６、接合層１４、及び第１の基板１２の一方主面１２ａの各露出部分を全面に覆うように形成する。気密膜１８でデバイスの全面が覆われることにより、第２の基板１２の一方主面１２ａと接合層１４及びキャップ層１６で囲まれた内部空間１３の気密封止が可能となる。

例えば、ＳｉＯ_２やＳｉＮ等の無機膜をスパッタリングや蒸着により成膜することにより気密膜１８を形成する。

前述した（５）の加熱／加圧接合を減圧下で行い、前述した（６）の犠牲層除去後に、気密膜１８を形成すると、内部空間１３の減圧気密封止が可能になる。

気密封止が不要である場合には、気密膜１８の形成を省略することができる。

（８） 次いで、図２（ｈ）に示すように、気密膜１８の上に、外装樹脂層２０を形成する。気密膜１８を形成しない場合、外装樹脂層２０は、犠牲層３２の除去により露出したキャップ層１６、接合層１４、及び第２の基板１２の一方主面１２ａの各露出部分を全面に覆うように形成する。

例えば、樹脂材料をスピンコートにより塗布することにより、外装樹脂層２０を形成する。

（９） 次いで、通常の電子部品パッケージと同様の工程で、外部端子を形成した後、電子部品パッケージの個片に分割する。

例えば、図示していないが、第２の基板１２の一方主面１２ａに形成済の配線パットに達する貫通孔を外装樹脂層２０に形成し、その上にめっきによりＵＢＭ（アンダーバンプメタル）を形成する。ＵＢＭの上に、はんだの印刷、リフローにより、はんだ端子（はんだバンプ）を形成した後、ダインシング等により外装樹脂層２０及び第２の基板１２を切断して、電子部品パッケージの個片に分割する。

以上の（１）〜（９）の工程により、第２の基板１２の機能部が接合層１４及びキャップ層１６で封止された極低背のウェハレベルパッケージを作製することができる。

実施例１の電子部品パッケージの製造方法は、次の（ａ）〜（ｅ）の優れた点を有する。

（ａ）低背化に有利である。すなわち、接合層１４やキャップ層１６の厚みは、せいぜい数十μｍ程度であり、数百μｍ程度のウエハを接合し、削り取る手法に対して、有利である。仮に、デバイスに用いる第２の基板１２を同等の厚みまで削ったとしても、第１の基板３０は削る必要がないため、その分のコストが抑制可能である。

（ｂ）基板接合ほどの平坦性は不要である。すなわち、陽極接合の場合には、固い基板同士を接合させるため、基板の平坦性や清浄性が必要であったり、仮に接合ができても平坦性の劣る部分で応力が残留したりすることがある。これに対し、第１の基板３０と第２の基板１２は接合層１４を介して接合するので、陽極接合の場合に比べ、基板の平坦性の許容量が大きくなり、接合工程での歩留まりが良好である。

（ｃ）線膨張係数を考慮しても顕著なコストアップにならない。すなわち、陽極接合などの基板接合の場合、接合するそれぞれの基板には同じ材料の基板を用いるか、極力線膨張係数の近い材料の基板を用いることが一般的である。これに対し、線膨張係数を同じにするため、デバイスに用いる第２の基板１２と同じ高価な基板を第１の基板３０に採用しても、第１の基板３０は繰り返して利用することが可能であるため、顕著なコストアップにはならない。

（ｄ）リードタイムを短縮できる。すなわち、第２の基板１２の機能部を封止するためのキャップ層１６や接合層１４を第１の基板３０に形成するパッケージプロセスは、第２の基板１２に機能部等を形成するデバイスプロセスとは別に実行できるため、リードタイムが短縮できる。

（ｅ）第２の基板１２に第１の基板３０を接合するまで、デバイスに対するプロセス負荷が全くない。そのため、プロセス材料やプロセス条件によるデバイスへの影響が小さくできる。

＜実施例２＞ 実施例２の電子部品パッケージの製造方法について、図３を参照しながら説明する。

実施例２の電子部品パッケージの製造方法は、実施例１の電子部品パッケージの製造方法と略同様である。以下では、実施例１と同じ構成部分には同じ符号を用い、実施例１との相違点を中心に説明する。

図３は、電子部品パッケージの製造工程を示す断面図である。

実施例２では、図３（ａ）に示すように、一方主面３１ａに溝３１ｘが形成された第１の基板３１を用いる点が、実施例１と異なる。

例えば、ダイサーを用いて第１の基板３１を一方主面３１ａ側からハーフカットし、幅が２５μｍ〜１００μｍ、深さが２５μｍ〜１００μｍ程度の溝３１ｘを形成する。

実施例２の製造工程は、実施例１の製造工程と同じである。すなわち、図３（ｂ）に示すように、第１の基板の一方主面３１ａ上に、犠牲層３２、キャップ層１６、接合層１４を順に形成し、接合層１４を第２の基板１２の一方主面１２ａに接合した後、犠牲層３２を除去し、第１の基板３１を剥離し、第２の基板１２側にで電子部品パッケージを作製する。犠牲層３２は、第１の基板３１の溝３１ｘの底面３１ｙにも形成される。

第１の基板３１の溝３１ｘは、厚み方向（図３（ｂ）において上下方向）から透視すると、キャップ層１６の外側に形成されている。

犠牲層３２を除去するエッチング時に、犠牲層３２のうち第１の基板３１の溝３１ｘの底面３１ｙに形成された部分３２ｘと第２の基板１２の一方主面１２ａとの間の隙間、すなわちエッチャント進入路３１ｚの間隔が大きくなるため、エッチング液が浸入しやすくなり、エッチング時間を短縮できる。図３（ｂ）では、エッチャント進入路３１ｚが、実施例１の図２（ｅ）の場合の２倍程度に図示されているが、実質的には、２〜１０倍程度まで大きくすることが可能である。

実施例２の製造方法は、実施例１と同様に、低背化に有利であり、基板接合ほどの平坦性が不要であり、線膨張係数の考慮が不要であり、リードタイムを短縮でき、第１の基板と第２の基板を接合するまで、デバイスに対するプロセス負荷が全くない。

＜まとめ＞ 以上に説明した電子部品パッケージの製造方法は、基板の平坦性、接合時の温度等の製造上の制約が少なく、製造コストを低減できる。

なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。

例えば、第２の基板の一方主面に、弾性波素子やバルク素子以外のデバイスの機能部を形成してもよい。

１２ 第２の基板
１２ａ 一方主面
１３ 内部空間
１４ 接合層
１６ キャップ層
１８ 気密膜
２０ 外装樹脂層
３０ 第１の基板
３０ａ 一方主面
３１ 第１の基板
３１ａ 一方主面
３１ｘ 溝
３２ 犠牲層

Claims (7)

1. 第１の基板と、一方主面に機能部が形成された第２の基板とを準備する第１の工程と、
   前記第１の基板の一方主面上に犠牲層を形成する第２の工程と、
   前記犠牲層上にキャップ層を形成する第３の工程と、
   前記キャップ層上に枠状の接合層を形成する第４の工程と、
   前記第１の基板の前記一方主面と前記第２の基板の前記一方主面とを対向させ、前記第１の基板の前記接合層が前記第２の基板の前記機能部を囲むように、前記第１の基板の前記接合層と前記第２の基板の前記一方主面とを貼り合わせる第５の工程と、
   前記犠牲層を除去する第６の工程と、
   を備えたことを特徴とする電子部品パッケージの製造方法。
2. 前記第６の工程により露出した前記キャップ層と前記接合層と前記第２の基板の前記一方主面との各露出部分を全面に覆う気密膜を、無機材料を用いて形成する第７の工程をさらに備えたことを特徴とする、請求項１に記載の電子部品パッケージの製造方法。
3. 前記犠牲層にポリアミドイミドを用いることを特徴とする、請求項１又は２に記載の電子部品パッケージの製造方法。
4. 前記犠牲層に金属を用いることを特徴とする、請求項１又は２に記載の電子部品パッケージの製造方法。
5. 前記第１の工程において、前記一方主面に溝が形成された前記第１の基板を準備することを特徴とする、請求項１乃至４のいずれか一つに記載の電子部品パッケージの製造方法。
6. 前記第６の工程において、前記犠牲層の除去を真空脱泡下のウエットエッチングにより行うことを特徴とする、請求項１乃至５のいずれか一つに記載の電子部品パッケージの製造方法。
7. 前記第６の工程において、減圧下で前記第１の基板の前記接合層と前記第２の基板の一方主面とを貼り合わせることを特徴とする、請求項１乃至５のいずれか一つに記載の電子部品パッケージの製造方法。

Images