JP2005244132A - 薄膜集積回路、及び薄型半導体装置 - Google Patents

Abstract

【課題】識別可能な材料をパターン状に形成された情報点をＩＣチップと別途形成する方法では、情報点の凹凸や有色性により商品のデザイン性が低下してしまう。そこで新たな識別情報を有する集積回路を前提とし、破壊時等でも集積回路の情報が読み出せる手段を提供する。
【解決手段】０．２μｍ以下代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの半導体膜を能動領域として有するＩＤＦチップを形成し、当該ＩＤＦチップ内に識別情報を形成する。さらに、当該薄膜集積回路を有する薄型半導体装置において、目視できる表示手段を設ける。
【選択図】図１

Description

本発明は、集積回路が破壊、偽造等されたときであっても、情報を読み出すことができる薄膜集積回路及び当該薄膜集積回路を有する薄型半導体装置に関する。

近年、シリコンウェハから形成されるチップを実装した商品を見かける機会が増えてきた。シリコンウェハから形成されるチップにより、多様な情報を記録でき、消費者等へ提供することができるようになっている。

このようなチップは、磁気カード、バーコードなどとは異なり、記憶されているデータを物理的方法により読み取られる恐れがなく、またそのデータが改ざんされにくいという点で優れている。

また偽造防止対策として、カード基材に複数の情報点を配置し、この情報点の組み合わせが個々のICチップを特定する情報を有したものがある（例えば、特許文献１参照）。特許文献１には、ＩＣ破壊時等でもＩＣカードを正確に識別でき、不正に偽造されたＩＣカードを排除できることが記載されている。

またメモリ内容が破壊・改ざんされてもデータの再生・復旧が可能なＩＣカードを提供することを目的として、ＩＣモジュール、データ表示部により構成されるＩＣカードが提案されている（特許文献２参照）。特許文献２によると、データ表示部は非電気的に、目視可能なように記録できる表示部であり、ＩＣモジュールのメモリの内容が読み取り不能、あるいは、破壊されたとしてもデータ表示部に表示することができ、内容チェックを行うことができると記載されている。
特開２０００−１１３１５５号公報 特開平７−３１１８２６号公報

上記特許文献１には、情報点を形成し、情報点の組み合わせが個々のＩＣチップを特定する情報を有していることが記載されている。そして情報点として、センサーにて識別可能な材料をパターン状に設け、例えば基材シート状に塗工、電子写真法、インクジェット、等により情報列を設けた後、ＩＣカード内に電子部品とともに成形一体化して収めることが記載され、情報点はＩＣチップと別途形成していることがわかる。このようにＩＣチップ以外に情報点を形成すると、情報点の凹凸や有色性により視認されやすく、さらに商品のデザイン性が低下してしまう。

そこで本発明は、上記特許文献とは異なる手段により識別情報を形成する方法を提供することを課題とする。

また上記特許文献２と異なり、識別情報を有する集積回路を前提とし、破壊時等でも集積回路の情報が読み出せる手段を提供することを課題とする。

上記課題を鑑み本発明は、０．２μｍ以下代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの半導体膜を能動領域として有する薄膜集積回路（以下ＩＤＦチップとも表記する）を形成し、当該ＩＤＦチップの作製過程においてＩＤＦチップ内に識別を行うことを可能とする情報源（以下、識別情報と表記する）を形成することを特徴とする。また識別情報は、文字、図形、記号もしくは数字又はこれらの結合を形成し、当該文字、図形、記号もしくは数字又はこれらの結合により構成されることを特徴とする。

識別情報を形成する手段は、半導体膜、絶縁膜、又は導電膜等のパターンを用いたり、当該パターンや基板の一部にレーザーマーカーにより捺印（マーキング）する方法がある。このように本発明の識別情報は、ＩＤＦチップの内部に一体形成することができる。その結果、識別情報を有するＩＤＦチップを、物品へ実装することができる。また本発明のＩＤＦチップは薄型であるため、実装物品においてＩＤＦチップを視認することは難しい。このようなＩＤＦチップは第三者に改ざんされ難く、さらにＩＤＦチップ内に形成する識別情報を改ざんすることは不可能となり、セキュリティを高めることができる。

また識別情報は、図形等の模様を使用してもよく、微少なドットの組み合わせをコード化したものより構成することができる。このように図形等を、２次元的に組み合わせて配列させてコード化した識別情報は、所定の微少範囲で形成することができ、より多くの情報を有することができる。

さらに本発明は、当該薄膜集積回路を有する薄型半導体装置において、目視できる表示手段を設けることを特徴とする。表示手段は、メモリ性を有するとよく、例えばエレクトロクロミック材、強誘電性液晶材を使用することができる。

また上述のようにＩＤＦチップは非常に薄型の半導体膜を有するように形成されるため、シリコンウェハから形成されるチップと比較して、薄型化を達成することができる。具体的なＩＤＦチップの厚みは０．３μｍ〜３μｍ、代表的には２μｍ程度となり、飛躍的に薄くすることができる。

さらに本発明のＩＤＦチップは絶縁表面を有する基板（以下、絶縁基板と表記する）上に形成されるため、シリコンウェハから形成されるチップと異なり、透光性を有することを特徴とする。そのため、ＩＤＦチップの作製過程において形成された識別情報は、目視で認識されることができない。すなわち識別情報は、透光性を有する、又は微細である。その結果、第三者が識別情報を改ざんすることは困難となり、セキュリティ性を高めることができる。

さらに本発明のＩＤＦチップはフレキシブル性を有する基板（以下、フレキシブル基板とも表記する）へ形成してもよい。フレキシブル基板へ形成するため、シリコンウェハから形成されるチップと比較して、高いフレキシブル性を有し、更に軽量化を達成することができる。

このように本発明の識別情報は、ＩＤＦチップの内部に一体形成することができるため、ＩＤＦチップが第三者に改ざんされ難く、さらにＩＤＦチップ内に形成する識別情報を改ざんすることは不可能となり、セキュリティを高めることができる。

また本発明の識別情報は、ＩＤＦチップと一体形成することができるため、識別情報により、実装物品のデザイン性を低下させることがない。また識別情報が形成されたＩＤＦチップは透光性を有するため、ＩＤＦチップにより、実装物品のデザイン性を低下させることがない。

また本発明のＩＤＦチップは、シリコンウェハから形成されたチップと比較して非常に薄型となるため、物品へ実装してもデザイン性を低下させることがない。このような薄膜、軽量、フレキシブル性の高いＩＤＦチップは、シリコンウェハから形成されるチップと比較して、破損しにくい。

さらに本発明のＩＤＦチップは絶縁基板上に形成するため、円形のシリコンウェハから形成されたチップと比較して、母体基板形状に制約がない。そのため、ＩＤＦチップの生産性を高め、大量生産を行うことができる。その結果、ＩＤＦチップのコストの削減が期待できる。単価が非常に低いＩＤＦチップは、単価コストの削減により非常に大きな利益を生むことができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に 理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、識別情報及び表示部を有する薄型半導体装置の利用形態について説明する。なお本実施の形態では、薄型半導体装置としてＩＤＦチップを搭載したカード（以下、ＩＤＦカードと表記する）を用いて説明する。

図５（Ａ）には、絶縁基板１１上に、識別情報を有するＩＤＦチップ１０、アンテナ１２、及び表示手段１３が設けられている。ＩＤＦチップ、及びアンテナの構成及び作製方法は、以下の実施の形態を参照すればよい。

表示手段には、エレクトロクロミック材を用いることができる。エレクトロクロミック材は、メモリ性を有するため表示手段のみを単体で使用することができる。またエレクトロクロミック材は、対向する電極層間に狭持させて表示を行う。さらに対向する電極間に、固体電解質層を積層させてもよい。なお電極は、透明導電膜により形成する必要がある。透明導電膜としては、例えばインジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ₂）を混合したＩＴＳＯ、有機インジウムを用いることができる。

このようなエレクトロクロミック材を有する表示手段は、非常に薄いため、ＩＤＦチップと共にＩＤＦカードへ実装しても、デザイン性を損ねることがない。同様な効果を奏する表示手段として、強誘電性液晶材がある。

そして図５（Ｂ）に示すように、第１のフィルム１４及び第２のフィルム１５を張り合わせ、ＩＤＦカード２０を完成させる。

このときＩＤＦチップは、実装するカードに対して中心部に配置し、ＩＤＦチップの周囲は物品の基材、本実施の形態においては第１及び第２のフィルムで覆われるように形成するとよい。その結果、ＩＤＦチップの機械的強度を高めることができる。具体的には、ＩＤＦチップを挟み込む位置（ＩＤＦチップの中心）：Ｘは、カードの厚みをＤとすると、（１／２）・Ｄ−３０μｍ＜Ｘ＜（１／２）・Ｄ＋３０μｍを満たすように配置するとするとよい。

また本実施の形態では、基板上にアンテナが形成されたＩＤＦチップを用いる場合で説明したが、アンテナが実装されたＩＤＦチップを用いた場合であってもよく、ＩＤＦチップは上記位置を満たすと好ましい。

図６（Ａ）は、ＩＤＦカードのシステムブロック図を示す。識別情報を有するＩＤＦチップは、通信手段、及び電力供給（発生）手段に接続されている。通信手段、及び電力供給（発生）手段は、図５（Ａ）におけるアンテナに相当する。そしてＩＤＦチップは、表示手段に接続される。また表示手段を制御する回路（制御回路）は、ＩＤＦチップに一体形成されているとよい。

図６（Ｂ）は、ＩＤＦチップの回路ブロック図を示す。まず、ＩＤＦチップ１０は、アンテナ１２、容量素子５２とを有し、復調回路５３、変調回路５４、整流回路５５、マイクロプロセッサ５６、メモリ５７、負荷をアンテナに与えるためのスイッチ５８とを有している。これらの回路やマイクロプロセッサは、薄膜集積回路により形成することができる。なおメモリ５７は１つに限定されず、複数であってもよい。

またＩＤＦチップでは、リーダ・ライター装置から電波として送られてきた信号は、アンテナ１２において電磁誘導により交流の電気信号に変換される。復調回路５３では該交流の電気信号を復調し、後段のマイクロプロセッサ５６に送信する。また整流回路５５では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ５６に供給する。

マイクロプロセッサ５６では、入力された信号に従って各種演算処理を行う。メモリ５７にはマイクロプロセッサ５６において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。そしてマイクロプロセッサ５６から変調回路５４に送られた信号は、交流の電気信号に変調される。スイッチ５８は、変調回路５４からの交流の電気信号に従って、アンテナ１２に負荷を加えることができる。リーダ・ライター装置は、アンテナ１２に加えられた負荷を電波で受け取ることで、結果的にマイクロプロセッサ５６からの信号を読み取ることができる。

このように形成された、ＩＤＦチップは識別情報を有しているため、破壊、偽造等されたときであっても、情報を読み出すことができる。例えば、リーダ・ライター装置に、識別情報を読み出す手段を具備させ、さらに識別情報を保存させておく。そして破損時等に、リーダ・ライター装置へかざし、識別情報が一致した場合、リーダ・ライター装置が有する、又は接続された表示部へＩＤＦチップの情報を出力させることができる。その結果、ＩＤＦチップから読み出す経路が破壊等されても、識別情報が一致次第、ＩＤＦチップの情報を読み出すことができる。

また表示手段には、ＩＤＦチップのメモリに情報を記録する経路と異なる経路により情報を記録し、さらに表示を保持することができる。そのため、ＩＤＦチップから情報を読み出す経路が破壊等されても、ＩＤＦチップの情報を読み出すことができる。このとき例えば個人情報等は、表示手段へ表示することが懸念されるため、識別情報を利用して、リーダ・ライター装置が有する、又は接続された表示部へ出力するとよい。

（実施の形態２）
本実施の形態では、識別情報を形成するＩＤＦチップについて説明する。

図１（Ａ）に示すように、薄膜トランジスタ（ＴＦＴとも表記する）は半導体膜１０７、ゲート配線や信号線等として機能する導電膜１１０を有し、当該半導体膜１０７により識別情報１１３ａを形成する。識別情報は、文字、図形、記号もしくは数字又はこれらの結合からなり、ＩＤＦチップの一部に形成する。また識別情報として、バーコードのような情報用符号を形成してもよい。

図１（Ｂ）には、薄膜トランジスタは半導体膜１０７、ゲート配線や信号線等として機能する導電膜１１０を有し、当該導電膜１１０により識別情報を形成する場合を示す。

このとき識別情報、つまり導電膜は、液滴吐出法により描画して形成することができる。液滴吐出法とは、導電膜や絶縁膜などの材料が混入された組成物の液滴（ドットとも表記する）を選択的に吐出（噴出）する方法であり、その方式によっては、インクジェット法とも呼ばれる。

また液滴吐出法以外に、スパッタリング法、印刷法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれか、又はそれらを組み合わせた方法により形成することができる。

なお本発明の識別情報は、薄膜トランジスタが有するその他のパターンによって形成してもよい。例えば、ゲート絶縁膜や層間絶縁膜等の絶縁膜により識別情報を形成することができる。

図１（Ｃ）には、レーザーマーカーより、ＩＤＦチップが有する基板、又は薄膜パターン等に識別情報１１３ｃを形成する場合を示す。

例えばガラス基板へ識別情報を形成する場合、ガラス基板に吸収されるレーザー、例えばＣＯ₂レーザーを使用することができる。また半導体膜へ識別情報を形成する場合、半導体膜に吸収されるレーザー、例えばＹＡＧレーザーを使用することができる。もちろん、レーザーマーカーにより絶縁膜や導電膜の一部に識別情報を形成してもよい。

液滴吐出法やレーザーマーカーのような識別情報を描画できる手段では、フォトマスク等を形成することがない。その結果、マスク形成工程、及び当該マスクパターンにかかるコストを削減することができる。

以上のような識別情報は、例えば透過率や、反射パターン、吸収スペクトルの変化として、認識することができる。そして識別情報により、ＩＤＦチップ固有情報を管理することができる。その結果、ＩＤＦチップの不正使用や、偽造を防止することができ、識別情報によってセキュリティを向上することができる。

またＩＤＦチップが実装された物品の破壊後、当該ＩＤＦチップの情報を読み出したいとき、正規なるアクセスか否かを判断するために、識別情報を使用することができる。識別情報によりＩＤＦチップの固有情報を形成することができるため、これら識別情報により正規なるアクセスか否かを判断することができる。その結果、破壊等された場合であっても、正規なるアクセス権を有する者であって識別情報を取得することによって、ＩＤＦチップの情報を読み出すことを許可することができる。

このようにＩＤＦチップ内に識別情報を形成することにより、ＩＤＦチップの偽造を防止し、セキュリティを向上することができる。またＩＤＦチップ及び識別情報は透光性を有するため、第三者が識別情報を認識することが難しく、結果として改ざんすることが困難となる。さらにＩＤＦチップが非常に薄く、これの一部に形成される識別情報は、デザイン性を低下させることなく物品へ実装することができる。

なおＩＤＦチップは、詳しく述べると、アンテナが実装されている非接触型ＩＤＦチップ（無線タグとも呼ばれる）と、アンテナは実装せずに外部電源と接続する端子を形成した接触型ＩＤＦチップと、非接触型及び接触型とを混在したハイブリッド型ＩＤＦチップがある。さらに詳しく述べると、非接触型では、ＩＤＦチップとアンテナとを別途形成し、張り合わせたものがある。また、アンテナをＩＤＦチップに一体形成したものがある。例えば、ＴＦＴのゲート電極、配線等によりアンテナを一体形成することができる。ＩＤＦチップにアンテナを一体形成すると、張り合わせにかかるコストや時間等を低減することができ好ましい。

ＩＤＦチップとアンテナを別途形成する場合、ＩＤＦチップの実装面とは異なる面にアンテナを形成してもよい。ＩＤＦチップとアンテナとの実装面を異ならせると、実装面積の制約がなくなり、設計の自由度が増す。この場合のアンテナは、基板（アンテナを形成する為の基板をアンテナ用基板と表記する）に形成したり、物品に直接形成することもできる。

本発明のＩＤＦチップは、接触型、非接触型、及びハイブリッド型のいずれのＩＤＦチップであっても、上述したような識別情報を形成することができる。

（実施の形態３）
本実施の形態では、半導体膜により形成された識別情報を有するＩＤＦチップの作製工程について説明する。

図２（Ａ）に示すように、絶縁基板１００上に剥離層１０１を介して設けられた絶縁膜１０２、所望の形状にパターニングされた半導体膜１０７ａ、１０７ｂ、ゲート絶縁膜として機能する絶縁膜（以下、ゲート絶縁膜）１０５を介して設けられたゲート電極として機能する導電膜（以下、ゲート電極と表記する）１０６を有する薄膜トランジスタ１３０ｎ、１３０ｐを有し、半導体膜の一部を用いて識別情報１１３を形成する。

絶縁基板としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等が挙げられる。またその他の絶縁表面を有する基板としては、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板がある。また、ステンレスなどの金属または半導体基板などの表面に酸化珪素や窒化珪素などの絶縁膜を形成した基板なども用いることができる。このような絶縁基板は、円形のシリコンウェハからチップを取り出す場合と比較して、母体基板形状に制約がなく、ＩＤＦチップの低コスト化を達成することができる。

また半導体膜はチャネル形成領域、及び不純物領域（ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域を含む）を有し、不純物領域に添加される不純物元素の導電型によりｎチャネル型薄膜トランジスタ１３０ｎ、又はｐチャネル型薄膜トランジスタ１３０ｐと区別することができる。そして各不純物領域と接続するように形成された配線１１０を有する。

本実施の形態では半導体膜の一部を用いて識別情報を形成するが、図８（Ａ）に示すように、ゲート電極の一部を用い、図８（Ｂ）に示すように配線１１０を用いて識別情報を形成してもよい。すなわち本発明の識別情報は、ＩＤＦチップ内に形成することを特徴としており、薄膜トランジスタが有するパターンの一つ、又はそれらを組み合わせて識別情報を形成することができる。

また上述した絶縁基板に、レーザーマーカーを用いて識別情報をマーキングしても構わない。なお、以下に示すとおり、絶縁基板は剥離する場合がある。このような場合、薄膜トランジスタが有するパターンに、レーザーマーカーを用いて識別情報をマーキングしてもよい。

以上のような識別情報は、数字やバーコード以外に図形等の模様を使用してもよく、微少なドットの組み合わせをコード化したものから構成してもよい。例えば、レーザーマーカーを照射する領域と、照射しない領域とから微少なドットを形成する。１ドットは、１ｂｉｔに対応させることができ、これらをマトリクス状に形成することで多くの情報を提供することができる。またドットを、薄膜トランジスタが有するパターン、例えば半導体膜から形成してもよい。このように図形等を、２次元的に組み合わせて配列させてコード化した識別情報は、所定の微少範囲で形成することができ、より多くの情報を有することができる。

本発明は識別情報をＩＤＦチップ内に形成することを特徴としており、識別情報の形態には限定されない。

剥離層は、珪素を有する膜であればよく、その状態は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、及び結晶性半導体のいずれでもよい。なおＳＡＳは、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体が含まれる。これら剥離層は、スパッタリング法、又はプラズマＣＶＤ法等によって形成することができる。また剥離層は、３０ｎｍ〜１μｍの膜厚とすればよく、剥離層の成膜装置の薄膜形成限界が許容すれば、３０ｎｍ以下とすることも可能である。本実施の形態では、剥離層に３０ｎｍ〜１μｍ、好ましくは３０ｎｍ〜５０ｎｍの膜厚を有するＳＡＳを用いるが、上述したその他の材料を用いても構わない。

またＴＦＴ層がエッチングされないために、剥離層上には絶縁膜を形成するとよい。絶縁膜は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造を有する。

上述した絶縁膜は、例えば下地膜として形成することができる。すなわち下地膜は、積層構造を有してもよく、本実施の形態では第１の絶縁膜１０２ａ、第２の絶縁膜１０２ｂ、第３の絶縁膜１０２ｃを有する。例えば第１の絶縁膜として酸化珪素膜、第２の絶縁膜として酸化窒化珪素膜、第３の絶縁膜として酸化珪素膜を用いる。更に下地膜は、基板等からの不純物拡散を考えると、酸化窒化珪素膜を用いると好ましいが、当該酸化窒化珪素膜は剥離層や半導体膜との密着性が低いことが懸念される。そこで、第２の絶縁膜に酸化窒化珪素膜を設け、剥離層、半導体膜、及び酸化窒化珪素膜との密着性の高い酸化珪素膜を第１の絶縁膜及び第３の絶縁膜として設けるとよい。

半導体膜１０７ａ、１０７ｂは、０．２μｍ以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの膜厚とする。また半導体膜１０７ａ、１０７ｂは、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（微結晶半導体を含む）、及び結晶性半導体のいずれの状態を有していてもよい。

本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザー照射、若しくはレーザー光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれら組み合わせて用いることができる。

レーザー照射を用いる場合、連続発振型のレーザー（ＣＷレーザー）やパルス発振型のレーザー（パルスレーザー）を用いることができる。レーザーとしては、Arレーザー、Krレーザー、エキシマレーザー、YAGレーザー、Y₂O₃レーザー、YVO₄レーザー、ＧｄＶＯ₄レーザー、YLFレーザー、YalO₃レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti：サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。このようなレーザーから発振される基本波、及び当該基本波の第２高調波から第４高調波のレーザーを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ:ＹＶＯ₄レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。

このとき例えば図７（Ａ）に示すような光学系を用い、ＣＷレーザーを用いて結晶化を行うことができる。まず、レーザー発振器２９０から射出されるＣＷレーザビームが光学系２９１により長く引き伸ばされ、線状に加工される。具体的には、光学系２９１が有するシリンドリカルレンズや凸レンズを、レーザービームが通過すると線状に加工することができる。このときスポットの長軸の長さが、２００〜３５０μｍとなるように加工するとよい。

その後、線状に加工されたレーザービームは、ガルバノミラー２９３と、ｆθレンズ２９４とを介して被照射物である半導体膜１０７へ入射する。このとき線状レーザーは、半導体膜上に所定の大きさのレーザースポット２８２を形成するように調整されている。またｆθレンズ２９４により、ガルバノミラーの角度によらず、被照射物表面において、レーザースポット２８２の形状を一定とすることができる。ｆθレンズの代わりに、テレセントリックｆθレンズを用いてもよく、同様の効果を奏する。

このときガルバノミラーの振動を制御する装置（制御装置）２９６によりガルバノミラーが振動、つまりミラーの角度が変化するようになっており、レーザースポット２８２は、一方向に移動する。例えば、ガルバノミラーが半周期振動すると、レーザービームが半導体膜上のＸ軸方向に一定距離移動するように調節されている（往路）。

そして、半導体膜はＸＹステージ２９５によりＹ軸方向へ一定距離移動する。そして同様に、ガルバノミラーにより、レーザースポットが半導体膜上のＸ軸方向に移動する（復路）。このようなレーザービームの往復運動を用いて、経路２８３をレーザースポットが移動し、半導体膜全体に対してレーザーアニールを行うことができる。

このとき図７（Ｂ）に示すように、当該薄膜トランジスタのキャリアの移動方向２８１と、レーザービームの長軸への移動方向（走査方向）２８３とが沿う（平行となる）ようにレーザーアニールを行う。例えば図７（Ｂ）に示す形状を有する半導体膜の場合、レーザービームの長軸への移動方向（走査方向）２８３と平行となるように、半導体膜に形成されるソース領域１０７（ｓ）、チャネル形成領域１０７（ｃ）、及びドレイン領域１０７（ｄ）を配置する。その結果、キャリアが横切る粒界を少なくする又はなくすことができるため、薄膜トランジスタの移動度を高めることができる。

またさらにレーザーの入射角を、半導体膜に対してθ（０＜θ＜９０度）となるようにしてもよい。その結果、反射光等によるレーザーの干渉を防止することができる。

なお連続発振の基本波のレーザー光と連続発振の高調波のレーザー光とを照射するようにしてもよいし、連続発振の基本波のレーザー光とパルス発振の高調波のレーザー光とを照射するようにしてもよい。複数のレーザー光を照射することにより、エネルギーを補うことができる。

またパルス発振型のレーザーであって、半導体膜がレーザー光によって溶融してから固化するまでに、次のパルスのレーザー光を照射できるような発振周波数でレーザー光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。すなわち、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルスビームを使用することにより、走査方向に向かって連続的に成長した結晶粒を得ることができる。実際に用いることができるパルスビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザー光を照射するようにしてもよい。これにより、レーザー光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。

またＳｉＨ₄とＦ₂、又はＳｉＨ₄とＨ₂を用いて微結晶半導体膜を形成し、その後上記のようなレーザー照射をおこなって結晶化してもよい。すなわち半導体膜の状態が非晶質、微結晶、結晶のいずれであっても、レーザー照射を行って、結晶状態を改善することができる。

その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を５００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を５００〜５５０℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素だしを行うことができる。さらに、結晶化を促進させる金属元素、例えばＮｉを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。なおこのような金属元素を用いた結晶化であっても、６００〜９５０℃に加熱しても構わない。このように高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。

但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう加熱処理を行えばよい。

また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ₄、又はＦ₂等のフッ素系ガスと、ＳｉＨ₄、又はＳｉ₂Ｈ₆等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。

以上のような半導体膜を加熱する工程により、剥離層へ加熱の影響があると考えられる。例えば、炉を用いた加熱処理を行う場合や、５３２ｎｍの波長を用いてレーザー照射を行う場合、剥離層までエネルギーが到達することがある。その結果、剥離層も同時に結晶化されることがある。このような剥離層の結晶化状態の変化によって、反応速度を改善することができる。

一方、効率よく半導体膜を結晶化するため、剥離層へレーザーによるエネルギーを到達させないように、下地膜の構造を選択することもできる。例えば、下地膜の材料、膜厚、又は積層順を選択する。

以上に示したいずれかの手段により形成される半導体膜は、シリコンウェハから形成されるチップと比べて多くの水素を有する。具体的には、水素を１×１０¹⁹〜１×１０²²／ｃｍ³、好ましくは１×１０¹⁹〜５×１０²⁰／ｃｍ³有するように形成することができる。この水素により、半導体膜中の欠陥を緩和する、所謂欠陥のターミネート効果を奏することができる。また水素により、ＩＤＦチップの柔軟性を高めることができる。また水素に代えてハロゲンを有するように形成しても同様の効果を奏する。

このような半導体膜を有する薄膜トランジスタのサブシュレッド係数（Ｓ値）は、０．３５Ｖ／ｄｅｃ以下、好ましくは０．０９〜０．２５Ｖ／ｄｅｃとなる。また当該薄膜トランジスタの移動度は、１０ｃｍ²／Ｖｓ以上となる。

このような薄膜トランジスタを用いて１９段リングオシレータを構成した場合、電源電圧３〜５Ｖにおいて、その発振周波数は１ＭＨ以上、好ましくは１００ＭＨｚ以上の特性を有する。また電源電圧３〜５Ｖにおいて、インバータ１段あたりの遅延時間は２６ｎｓ、好ましくは０．２６ｎｓ以下を有する。

さらに、パターニングされた半導体膜がＩＤＦチップにおいて占める面積の割合を、１〜３０％とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。

以上の構造により薄膜トランジスタとしての機能を奏することは可能であるが、好ましくは第１の層間絶縁膜１０８、第２の層間絶縁膜１０９を形成するとよい。第１の層間絶縁膜からの水素により、半導体膜のダメージ、欠陥等を補修することができる。すなわち水素による欠陥のターミネーション効果を奏することができる。このような第１の層間絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。

また第２の層間絶縁膜により平坦性を高めることができる。このような第２の層間絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また無機材料を用いる場合、窒素を有する絶縁膜とするとＮａ等のアルカリイオンの侵入を防ぐことができ好ましい。第２の層間絶縁膜として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて第２の層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成した積層構造とするとよい。

更に好ましくは、配線１１０を覆うように第４の絶縁膜１１１を設けるとよい。ＩＤＦチップが実装される物品は、手で触ることが多いため、Ｎａ等のアルカリイオンの拡散が懸念される。そのため、ＩＤＦチップの最上面に第４の絶縁膜を形成すると好ましい。第４の絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができるが、代表的には窒化酸化珪素（ＳｉＮｘＯｙ）を用いるとよい。

以上のようにしてＩＤＦチップを完成することができるが、薄型化を達成するため、絶縁基板を剥離すると好ましい。若しくは、絶縁基板を化学的機械研磨（Chemical-Mechanical Polishing：以下、ＣＭＰと表記する）等により研磨し、薄型化を達成してもよい。本実施の形態では、絶縁基板を剥離する場合について説明する。

その後、ＩＤＦチップ間に溝１１４を形成する。溝は、ダイシング、スクライビング又はマスクを利用したエッチング等によって行うことができる。ダイシングの場合には、ダイシング装置（ダイサー；dicer）を用いるブレードダイシング法が一般的である。ブレード（blade）とは、ダイヤモンド砥粒を埋め込んだ砥石で、その幅は約３０〜５０μｍであり、このブレードを高速回転させることにより、ＴＦＴ層を分離する。また、スクライビングの場合には、ダイヤモンドスクライビング法とレーザースクライビング法等がある。また、エッチングの場合には、露光、現像工程によりマスクパターンを形成し、ドライエッチング法、ウェットエッチング法等によりＴＦＴ層を分離することができる。ドライエッチング法においては、大気圧プラズマ法を用いてもよい。

なお溝は必ずしも、各ＩＤＦチップ間に形成する必要はなく、複数のＩＤＦチップ間に形成してもよい。

次に図２（Ｂ）に示すように、エッチング剤１１５を溝１１４へ導入することにより剥離層を除去する。エッチング剤としては、ハロゲン化フッ素を含む気体又は液体を用いることができる。

本実施の形態では、減圧ＣＶＤ装置を用い、ハロゲン化フッ素としてＣｌＦ₃（三フッ化塩素）を使用する。そして温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で剥離層を除去するが、この条件に限定されるものではない。
また処理温度を上げる（例えば１００℃〜４００℃とする）と、ＣｌＦ₃の反応速度を高めることができる。その結果、使用するＣｌＦ₃の量を少なくすることができる。

なおＣｌＦ₃は、塩素を２００℃以上でフッ素と反応させることにより、Ｃｌ₂（ｇ）＋３Ｆ₂（ｇ）→２ＣｌＦ₃（ｇ）の過程を経て生成することができる。またＣｌＦ₃は、反応空間の温度によっては液体の場合もあり（沸点１１．７５℃）、その際にはハロゲン化フッ素を含む液体としてウェットエッチングを採用することもできる。

このようなエッチング剤の導入により、剥離層であるＳＡＳを徐々に後退させ、絶縁基板を矢印に示すように除去することができる。

また、その他のハロゲン化フッ素を含む気体として、ＣｌＦ₃等に窒素を混合したガスを用いてもよい。また、剥離層をエッチングし、下地膜をエッチングしないようなエッチャントであれば、ＣｌＦ₃に限定されるものでなく、またハロゲン化フッ素に限定されるものでもない。例えば、ＣＦ₄、ＳＦ₆、ＮＦ₃、Ｆ₂等のフッ素を含む気体をプラズマ化して用いることもできる。その他のエッチング剤として、テトラエチルアンモニウムハイドロオキサイド（ＴＭＡＨ）のような強アルカリ溶液を用いてもよい。

さらに、ＣｌＦ₃等のハロゲン化フッ素を含む気体によって化学的に除去する場合、選択的にエッチングされる材料を剥離層として用い、エッチングされない材料を下地膜として用いるという条件に従うならば、剥離層及び下地膜の組み合わせは、上記材料に限定されるものではない。

このようなエッチング行程では、ＴＦＴの各層がエッチングされないようにエッチング剤、ガス流量、温度等を設定する。なお本実施の形態で用いるＣｌＦ₃は、珪素を選択的にエッチングする特性があるため、剥離層であるＳＡＳを選択的に除去する。そのため剥離層には、ＳＡＳを代表とする珪素を主成分とする層を用い、下地膜に酸素、又は窒素を有する絶縁膜を用いる構成となっており、ＣｌＦ₃によりＴＦＴ層がエッチングされることはない。剥離層と、下地膜等の反応速度の差が大きく、つまりエッチレートの選択比が高いため、ＩＤＦチップを保護しつつ、剥離層を除去することができる。

また剥離層の結晶状態によっても、エッチング処理時間を調整することができる。エッチング処理時間が短くなると、ＴＦＴの各層への影響が少ないため好ましい。また使用するエッチング剤の量を減らすことができるため好ましい。

絶縁基板の剥離により各ＩＤＦチップがばらばらに分離しないように、ＩＤＦチップを構成する半導体膜、絶縁膜、又は導電膜により、各ＩＤＦチップを接続しておいてもよい。
また、アンテナが形成された基板（以下、アンテナ用基板と表記する）を貼り付けた後に、エッチング剤を導入して絶縁膜を剥離するとよい。

以上の工程によりＩＤＦチップを完成することができるが、図２（Ｃ）に示すように、フレキシブル基板を接着してもよい。この場合、フレキシブル基板へ識別情報を形成しておいてもよい。図２（Ｃ）にはフレキシブル基板１５０を接着剤１５１により接着した状態の断面図を示す。

フレキシブル基板には、上述のようなプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。なお、本実施の形態ではプラスチックを有する構成樹脂からなる基板を用いる。

接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。

フレキシブル基板を接着することにより、絶縁基板上に形成された状態よりも薄型化、軽量化を達成しつつ、ＩＤＦチップの破壊強度を高めることができる。

その後図２（Ｄ）に示すように、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断し、フレキシブル基板上に形成されたＩＤＦチップが完成する。例えば、ガラス基板に吸収されるレーザー、例えばＣＯ₂レーザーを使用して切断することができる。

その後、ＩＤＦチップの側面等の周囲に、エポキシ樹脂等の有機樹脂を充填してもよい。その結果、ＩＤＦチップは外部から保護され、持ち運びしやすい形態となる。このように形成されるＩＤＦチップの大きさは、５ｍｍ四方（２５ｍｍ²）以下、好ましくは０．３ｍｍ四方（０．０９ｍｍ²）〜４ｍｍ四方（１６ｍｍ²）とすることができる。

また本発明のＩＤＦチップは、絶縁基板上に設けられる、又は絶縁基板を剥離するため、シリコンウェハから形成されるチップと比較して、電波吸収の心配がなく、高感度な信号の受信を行うことができる。

このように形成されたＩＤＦチップを、所望の物品に実装すればよい。このときに使用する接着剤は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。

また図示しないが、ＩＤＦチップを保護するために、特にＩＤＦチップの側面に樹脂や窒素を有する絶縁膜で覆ってもよい。樹脂や窒素を有する絶縁膜で覆うことにより、ＩＤＦチップの破壊強度が向上し、持ち運び易くなる。この樹脂や窒素を有する絶縁膜は、ＩＤＦチップを実装する物品の材料の一部であってもよい。

本実施の形態では異方性導電体により、ＩＤＦチップの接続端子と、アンテナの接続端子とが向き合っている、所謂フェイスダウンで実装する場合を説明したが、ＩＤＦチップの接続端子がアンテナの接続端子とが向き合わず、同一方向を向いている、所謂フェイスアップで実装してもよい。フェイスアップの場合、接続する手段にワイヤボンディング法を用いることができる。

以上、絶縁基板上に薄膜トランジスタを形成後、絶縁基板を剥離し、好ましくはフレキシブル基板へ移し替える形態を説明したが、剥離するタイミング、剥離する回数、又はＩＤＦチップがフェイスダウン状態となる形態は、本実施の形態に限定されない。また移し替える回数によって、ＩＤＦチップが、フェイスアップ状態となるか、又はフェイスダウン状態となるかを決めることができる。また移し替える先は、フレキシブル基板に限定されず、実装する物品（実装物品）であってもよい。

以上、本実施の形態では、わかりやすくするためＩＤＦチップ等を厚く記載したが、実際は非常に薄い形状となっている。

（実施の形態４）
本実施の形態では、アンテナの作製方法、及びアンテナの実装方法について説明する。

図３を用いて、アンテナの作製工程について説明する。図３では、アンテナ用基板へ矩形状に巻かれたアンテナを形成する場合を説明するが、アンテナの形状はこれに限定されない。例えば、円状、又は線状のアンテナであってもよい。

アンテナ用基板はバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。アンテナ用基板の厚みは薄い方が好ましいため、フィルム状の基板が好ましい。

図３（Ａ）はアンテナ用基板全体を示し、図３（Ｂ）にはその拡大図を示す。図３（Ｂ）に示すように、アンテナ用基板１６１にノズル１８０を用いた液滴吐出法によりアンテナ１６２を形成する。液滴吐出法とは、導電膜や絶縁膜などの材料が混入された組成物の液滴（ドットとも表記する）を選択的に吐出（噴出）する方法であり、その方式によっては、インクジェット法とも呼ばれる。また液滴吐出法以外に、スパッタリング法、印刷法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれか、又はそれらを組み合わせた方法により形成することができる。例えば、スパッタリング法、液滴吐出法、印刷法、フォトリソグラフィー法及び蒸着法のいずれかにより第１のアンテナを形成し、メッキ法により第１のアンテナを覆うように第２のアンテナを形成する、積層型アンテナを形成することもできる。特に、液滴吐出法、又は印刷法によりアンテナを形成する場合、導電膜をパターニングする必要がないため、作製工程を低減することができる。

またアンテナには、接続端子領域（以下、単に接続端子）１６５を形成するとよい。当該接続端子により、簡便に薄膜集積回路と接続することができる。接続端子は、ノズルから吐出される液滴を多くしたり、ノズルを留めることにより形成することができる。なお接続端子は、必ずしも設ける必要はなく、本実施の形態の形状及び配置に限定されるものではない。

アンテナ材料には、Ａｇ（銀）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｃｕ（銅）、Ｐｔ（白金）等の導電材料を用いることができる。比較的抵抗の高いＡｌやＡｕを用いる場合、配線抵抗が懸念される。しかし、アンテナを厚くしたり、アンテナ形成面積が広い場合には、アンテナの幅を広くすることで配線抵抗を低減することができる。また積層型アンテナとし、抵抗の低い材料で覆ってもよい。Ｃｕのように拡散が懸念される導電材料は、アンテナの被形成面、又はＣｕの周囲を覆うように保護膜として機能する絶縁膜を形成するとよい。

本実施の形態では、溶媒としてテトラデカンに混入されたＡｇをノズル１８０より滴下して、アンテナ１６２を形成する。このときＡｇの密着性を高めるため、アンテナ用基板上に酸化チタン（ＴｉＯｘ）からなる下地膜を形成してもよい。

このように形成されたアンテナを覆うように、有機材料を充填してもよい。その結果、アンテナ間に有機材料が充填されるため、アンテナの強度を高めることができる。

更に好ましくは、形成されたアンテナに圧力を加え、平坦性を向上させるとよい。その結果、アンテナを薄膜化することができる。加圧手段に加えて、加熱手段を有してもよく、加圧処理と加熱処理とを同時に行うことができる。特に液滴吐出法を用いる場合であって、溶媒を除去するために加熱処理をする必要があるときは、当該加熱処理と兼ねることができる。

またアンテナ用基板のアンテナ形成領域において溝を形成し、当該溝にアンテナを形成してもよい。溝にアンテナを形成することができるため、アンテナ用基板及びアンテナの薄膜化を達成することができ、加えてアンテナの強度を高めることができる。

またアンテナは、アンテナ用基板の両面に形成することもできる。その結果、アンテナ長を延ばすことができるため、通信距離を広げることができる。その場合、アンテナ用基板の他方の面に、上記と同様な方法によりアンテナを形成すればよい。

また接続端子の配置によっては、アンテナの一部をアンテナ用基板の他方の面に形成してもよい。例えばアンテナを巻くように形成すると、接続端子の配置によって、アンテナを乗り越える必要性がでてくる。このときアンテナ同士がショートしないよう絶縁物を介す必要があるが、当該絶縁物としてアンテナ用基板を用いてもよい。

そして図４に示すように、アンテナが形成されたアンテナ用基板と、フレキシブル基板１５０上に接着されたＩＤＦチップとを張り合わせる。図４（Ａ）には、張り合わせた状態の上面図、図４（Ｂ）にはａ−ｂにおける断面図を示す。

張り合わせる手段として、導電体１６４が分散している異方性導電体１６３がある。
異方性導電体は、ＩＤＦチップの接続端子１６０及びアンテナの接続端子１６５が設けられた領域では、当該導電体が各接続端子の厚みにより圧着されるため、導通をとることができる。その他の領域では、導電体同士が十分な間隔を保っているため、導通することはない。異方性導電体の他に、超音波接着剤、紫外線硬化樹脂、又は両面テープ等を用いて張り合わせてもよい。

またアンテナが形成されたアンテナ用基板を、ＩＤＦチップの両面へ張り合わせてもよい。その結果、アンテナの合計距離を長くすることができ、通信距離等の感度を高めることができる。このような場合、フレキシブル基板に代えて、アンテナ用基板を接着する構成であってもよい。その結果、アンテナ用基板によってＩＤＦチップの強度を高めることができ、さらに通信距離等の感度を高めることができる。

本実施の形態では、ＩＤＦチップとアンテナとを張り合わせる場合について説明したが、ＩＤＦチップ上にアンテナを直接形成してもよい。例えば、ゲート電極１０６、又は配線１１０と同一層にアンテナを形成することができる。このとき、アンテナの低抵抗化を達成するために、メッキ法、例えば無電解メッキにより形成されうるＣｕで覆ってもよい。このような低抵抗材料であるＣｕは、薄膜トランジスタの電気特性に悪影響を及ぼすことがある。そのため、Ｃｕの拡散を防止するため、第４の絶縁膜１１１上に、Ｃｕを有するアンテナを形成するとよい。このとき、第４の絶縁膜は窒素を有する絶縁膜であると好ましい。

このようにＩＤＦチップ上にアンテナを直接形成する場合、張り合わせるためのコストや時間、又は張り合わせによる不良を低減することができる。

本実施の形態では、ＩＤＦチップがアンテナを有する非接触型ＩＤＦチップについて説明したが、本発明は上述したような識別情報を形成することを特徴としているため、接触型ＩＤＦチップ、及びハイブリッド型ＩＤＦチップのいずれでもよい。

以上、本実施の形態では、わかりやすくするためＩＤＦチップやアンテナ用基板を厚く記載したが、実際は非常に薄い形状となっている。

薄膜集積回路内に形成された識別情報を示した断面図である 薄膜集積回路の作製工程を示した断面図である アンテナの作製工程を示した断面図である 薄膜集積回路とアンテナとを張り合わせた状態を示した断面図である 薄膜集積回路及び表示手段を実装したカードの斜視図である 薄膜集積回路及び表示手段を実装したカードのシステムブロック図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した断面図である

Claims (17)

1. 薄膜集積回路
   ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を有し、
   前記半導体膜で文字、図形、記号もしくは数字又はこれらの結合を形成し、
   前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能としたことを特徴とする薄膜集積回路。
2. ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜、及び導電膜を有し、
   前記導電膜で文字、図形、記号もしくは数字又はこれらの結合を形成し、
   前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能としたことを特徴とする薄膜集積回路。
3. ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜、及び絶縁膜を有し、
   前記絶縁膜で文字、図形、記号もしくは数字又はこれらの結合を形成し、
   前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能としたことを特徴とする薄膜集積回路。
4. ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を含む薄膜トランジスタを有し、
   前記薄膜トランジスタの作製過程において、該薄膜トランジスタを構成する薄膜パターンのいずれか一で文字、図形、記号もしくは数字又はこれらの結合を形成し、
   前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能としたことを特徴とする薄膜集積回路。
5. 請求項４において、前記薄膜パターンは、半導体膜、ゲート電極、配線、ゲート絶縁膜、及び層間絶縁膜のいずれかであることを特徴とする薄膜集積回路。
6. ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を含む薄膜トランジスタを有し、
   前記薄膜トランジスタの作製過程において、レーザマーカにより半導体膜又は基板へ文字、図形、記号もしくは数字又はこれらの結合を形成し、
   前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能としたことを特徴とする薄膜集積回路。
7. 請求項１乃至６のいずれか一において、前記薄膜集積回路は５ｍｍ四方以下である
   ことを特徴とする薄膜集積回路。
8. 請求項１乃至７のいずれか一において、前記半導体膜は、水素濃度又はハロゲンの濃度が１×１０¹⁹〜５×１０²⁰／ｃｍ³である
   ことを特徴とする薄膜集積回路。
9. 請求項９において、前記半導体膜はソース領域、ドレイン領域、及びチャネル形成領域を有し、
   前記ソース領域、ドレイン領域、及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように設ける
   ことを特徴とする薄膜集積回路。
10. 請求項１乃至１０のいずれか一において、前記薄膜集積回路に一体形成されたアンテナを有することを特徴とする薄膜集積回路。
11. 薄型半導体装置
    ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を有し、前記半導体膜で文字、図形、記号もしくは数字又はこれらの結合を形成し、前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
    前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
12. ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜、及び導電膜を有し、前記導電膜で文字、図形、記号もしくは数字又はこれらの結合を形成し、前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
    前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
13. ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜、及び絶縁膜を有し、前記絶縁膜で文字、図形、記号もしくは数字又はこれらの結合を形成し、前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
    前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
14. ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を含む薄膜トランジスタを有し、前記薄膜トランジスタの作製過程において、該薄膜トランジスタを構成する薄膜パターンのいずれか一で文字、図形、記号もしくは数字又はこれらの結合を形成し、前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
    前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
15. 請求項１４において、前記薄膜パターンは、半導体膜、ゲート電極、配線、ゲート絶縁膜、及び層間絶縁膜のいずれかであることを特徴とする薄型半導体装置。
16. ４０ｎｍ〜１７０ｎｍの膜厚を有する半導体膜を含む薄膜トランジスタを有し、
    前記薄膜トランジスタの作製過程において、レーザマーカにより半導体膜又は基板へ文字、図形、記号もしくは数字又はこれらの結合を形成し、
    前記文字、図形、記号もしくは数字又はこれらの結合により、識別を行うことを可能とした薄膜集積回路と、
    前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。
17. 請求項１１乃至１６のいずれか一において、
    前記表示手段は、エレクトロクロミック材又は強誘電性液晶材を有することを特徴とする薄型半導体装置。
    

Images