JP5160119B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5160119B2 JP5160119B2 JP2007086617A JP2007086617A JP5160119B2 JP 5160119 B2 JP5160119 B2 JP 5160119B2 JP 2007086617 A JP2007086617 A JP 2007086617A JP 2007086617 A JP2007086617 A JP 2007086617A JP 5160119 B2 JP5160119 B2 JP 5160119B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- adhesive resin
- insulating substrate
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う導体層を形成し、さらに前記導体層を覆う接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記接着樹脂層を前記導体層から剥離し、さらに前記絶縁性基板の前記反対の側に設けた前記導体層を除去する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う第1の接着樹脂層と、該第1の接着樹脂層上にスリットを有する導体層と、該導体層上に前記スリットを介して前記第1の接着樹脂層と接着された第2の接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記絶縁性基板の前記反対の側に設けた前記第1の接着樹脂層、導体層および第2の接着樹脂層を除去する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
導体層を2層の樹脂層で挟み込んだ場合には、樹脂層の剥離のみで導体層を除去することができる。
まず、本発明の半導体装置の製造方法の第1形態例について説明する。図1は、半導体装置(貼り合わせ基板)の一例を模式的に示す断面図である。図2は、本発明の半導体装置の製造方法の第1形態例を説明する図面であり、図2(a)は貼り合わせ基板に導体層および接着樹脂層を設けた状態を模式的に示す断面図、図2(b)は図2(a)の基板を基板ステージに吸着させてドライプロセス処理を行う様子を模式的に示す断面図、図2(c)は図2(a)の基板から導体層および接着樹脂層を除去した状態を模式的に示す断面図である。
また、プロセス工程中に絶縁性基板3の面3bは、導体層4および接着樹脂層5によって保護される。また、導体層4を覆うように接着樹脂層5が設けられ、該導体層4を保護できるので、ドライプロセス処理の前後の工程でウエットプロセスを行うとき、導体層4がウエットプロセスで用いる薬液の影響を受けることがない。本形態例によれば、ドライプロセスとウエットプロセスとを併用して、半導体基板1に貫通配線(不図示)の作製等、半導体(Si)面の加工を行うことが可能になる。
ドライプロセス処理としては、例えばプラズマ処理、ドライエッチング、導体や絶縁層の成膜、アッシング、表面処理などが挙げられる。ウエットプロセス処理としては、例えば酸洗浄、アルカリ洗浄、水洗浄、ウエットエッチング処理などが挙げられる
本形態例においては、接着樹脂層5に剥離可能な接着樹脂を用いることにより、接着樹脂層5を容易に剥離することが可能である。また、導体層4の除去は、その材料に応じた方法を用いることができ、例えばウエットエッチングなどが挙げられる。
また、本発明においては、導体層4をより容易に除去することが可能な方法として、次に説明する第2形態例の方法を利用することができる。図3は、本発明の半導体装置の製造方法の第2形態例を説明する図面であり、図3(a)は貼り合わせ基板に第1の接着樹脂層、導体層および第2の接着樹脂層を設けた状態を模式的に示す断面図、図3(b)は図3(a)の基板を基板ステージに吸着させてドライプロセス処理を行う様子を模式的に示す断面図、図3(c)は図3(a)の基板から第1の接着樹脂層、導体層および第2の接着樹脂層を除去した状態を模式的に示す断面図である。
導体層7にスリット7aを設けないようにすることも可能であるが、スリット7aを設けて第1の接着樹脂層6と第2の接着樹脂層8とが相互に接着できるようにすることにより、これらの層の剥離除去を、容易かつ確実に行うことができる。
また、ドライプロセス処理の前後の工程で、ウエットプロセス(酸洗浄、アルカリ洗浄等)があり、導体層7がウエットプロセスで用いる薬液の影響を受けない工夫として、さらに導体層7を覆う第2の接着樹脂層8を形成する。第2の接着樹脂層8は、第1の接着樹脂層6の剥離により、導体層7と一緒に剥離できるので、剥離可能な接着樹脂でなくてもよい。
また、プロセス工程中に絶縁性基板3の面3bは、導体層7および接着樹脂層6,8によって保護される。また、導体層7を覆うように第2の接着樹脂層8が設けられ、該導体層7を保護できるので、ドライプロセス処理の前後の工程でウエットプロセスを行うとき、導体層7がウエットプロセスで用いる薬液の影響を受けることがない。本形態例によれば、ドライプロセスとウエットプロセスとを併用して、半導体基板1に貫通配線(不図示)の作製等、半導体(Si)面の加工を行うことが可能になる。
ドライプロセス処理としては、例えばプラズマ処理、ドライエッチング、導体や絶縁層の成膜、アッシング、表面処理などが挙げられる。ウエットプロセス処理としては、例えば酸洗浄、アルカリ洗浄、水洗浄、ウエットエッチング処理などが挙げられる
本形態例においては、第1の接着樹脂層6に剥離可能な接着樹脂を用いることにより、第1の接着樹脂層6、導体層7および第2の接着樹脂層8を一括して容易に剥離することが可能である。このため導体層7の除去にウエットエッチングなどの工程が不要であり、工数を削減することが可能になる。
また、図3に示すように、導体層7を2層の樹脂層6,8で挟み込んだ場合には、樹脂層の剥離のみで導体層7を除去することができる。
Claims (2)
- 一方の面に半導体デバイスが形成された半導体基板と、前記半導体基板の半導体デバイスが形成された面上に設けられた接着層と、前記接着層に貼り合わされた絶縁性基板とを備えた半導体装置の製造方法であって、
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う導体層を形成し、さらに前記導体層を覆う接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記接着樹脂層を前記導体層から剥離し、さらに前記絶縁性基板の前記反対の側に設けた前記導体層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 一方の面に半導体デバイスが形成された半導体基板と、前記半導体基板の半導体デバイスが形成された面上に設けられた接着層と、前記接着層に貼り合わされた絶縁性基板とを備えた半導体装置の製造方法であって、
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う第1の接着樹脂層と、該第1の接着樹脂層上にスリットを有する導体層と、該導体層上に前記スリットを介して前記第1の接着樹脂層と接着された第2の接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記絶縁性基板の前記反対の側に設けた前記第1の接着樹脂層、導体層および第2の接着樹脂層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086617A JP5160119B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086617A JP5160119B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244393A JP2008244393A (ja) | 2008-10-09 |
JP5160119B2 true JP5160119B2 (ja) | 2013-03-13 |
Family
ID=39915312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007086617A Expired - Fee Related JP5160119B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5160119B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3360919B2 (ja) * | 1993-06-11 | 2003-01-07 | 三菱電機株式会社 | 薄膜太陽電池の製造方法,及び薄膜太陽電池 |
JP2005183689A (ja) * | 2003-12-19 | 2005-07-07 | Seiko Epson Corp | 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器 |
JP5072210B2 (ja) * | 2004-10-05 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4898199B2 (ja) * | 2004-11-30 | 2012-03-14 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
-
2007
- 2007-03-29 JP JP2007086617A patent/JP5160119B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008244393A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4591378B2 (ja) | 半導体装置の製造方法 | |
US8772070B2 (en) | Method for manufacturing solid-state imaging device | |
US20060234412A1 (en) | MEMS release methods | |
US8237296B2 (en) | Selective UV-Ozone dry etching of anti-stiction coatings for MEMS device fabrication | |
JP5091696B2 (ja) | 半導体パッケージの製造方法 | |
KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
CN107180788A (zh) | 元件芯片的制造方法 | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
JP4416108B2 (ja) | 半導体ウェーハの製造方法 | |
JP2007139576A (ja) | 半導体力学量センサの製造方法 | |
JP2006080509A (ja) | 薄い基板支持体 | |
US20170263461A1 (en) | Plasma processing method | |
US20140113412A1 (en) | Chip package and fabrication method thereof | |
JP5160119B2 (ja) | 半導体装置の製造方法 | |
US10276423B2 (en) | Method of manufacturing element chip | |
JP5279782B2 (ja) | 半導体装置の製造方法 | |
JP2006049859A5 (ja) | ||
JP2007216308A (ja) | 電子装置及びその製造方法 | |
CN104934365B (zh) | 一种半导体器件的制作方法 | |
JP4615475B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2010038717A1 (ja) | 機能デバイスの製造方法、および、機能デバイスを備えた半導体装置の製造方法 | |
JP2007245588A (ja) | デバイス用基板の製造方法 | |
TWI549268B (zh) | 晶圓封裝方法 | |
JP2007294820A (ja) | 半導体装置およびその製造方法 | |
JP2010087281A (ja) | 機能性デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |