JP5160119B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5160119B2
JP5160119B2 JP2007086617A JP2007086617A JP5160119B2 JP 5160119 B2 JP5160119 B2 JP 5160119B2 JP 2007086617 A JP2007086617 A JP 2007086617A JP 2007086617 A JP2007086617 A JP 2007086617A JP 5160119 B2 JP5160119 B2 JP 5160119B2
Authority
JP
Japan
Prior art keywords
substrate
layer
adhesive resin
insulating substrate
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007086617A
Other languages
English (en)
Other versions
JP2008244393A (ja
Inventor
勇気 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007086617A priority Critical patent/JP5160119B2/ja
Publication of JP2008244393A publication Critical patent/JP2008244393A/ja
Application granted granted Critical
Publication of JP5160119B2 publication Critical patent/JP5160119B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体装置の製造方法に係り、詳しくは、ドライプロセス処理において光学系半導体デバイスをウエハレベルパッケージで作製する際の基板の加工性を向上させるものである。
従来からのドライプロセスではプラズマ処理を用いるため、プラズマ照射による加熱で基板温度が上昇する。このため、基板には基板ステージを冷却し、かつ基板とステージとの間の熱媒体としてヘリウム(He)ガスを入れ、基板冷却を行っている。このとき、基板を固定するとともに基板ステージの間のHeを封止する必要がある。この方法として静電チャック(ESC:Electro Static Chuck)が用いられている。このESCは、基板に電圧をかけ稼動イオンを移動させることで、静電気的に基板を引き付け(静電吸引し)、基板冷却用のHeガスを封止し、基板を冷却する手段である。
一方、光学系半導体デバイスをウエハレベルパッケージする際には貫通配線等を形成する必要があり、ドライプロセスによる微細孔形成のためのエッチング等の工程が存在する。また、光学系半導体デバイスのウエハレベルパッケージは半導体デバイス側にガラス基板を貼り合わせたものを用い、貫通配線等を形成する際には貼り合わせ基板でウエハ加工を行う。このときシリコン(Si)等の半導体基板とガラス基板等の絶縁性基板を貼り合わせた基板を使用するため、Si(半導体基板)側のプラズマ加工を行う際には、ガラス基板が基板ステージ側となり、静電吸着が困難になる。したがって、静電チャックは、Si/ガラス貼り合わせ基板に適用しにくいことが問題となる。
本発明は、上記事情に鑑みてなされたものであり、半導体基板と絶縁性基板を貼り合わせた基板について半導体基板側の加工を容易に行うことが可能な半導体装置の製造方法を提供することを課題とする。
前記課題を解決するため、本発明は、一方の面に半導体デバイスが形成された半導体基板と、前記半導体基板の半導体デバイスが形成された面上に設けられた接着層と、前記接着層に貼り合わされた絶縁性基板とを備えた半導体装置の製造方法であって、
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う導体層を形成し、さらに前記導体層を覆う接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記接着樹脂層を前記導体層から剥離し、さらに前記絶縁性基板の前記反対の側に設けた前記導体層除去する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
また、本発明は、一方の面に半導体デバイスが形成された半導体基板と、前記半導体基板の半導体デバイスが形成された面上に設けられた接着層と、前記接着層に貼り合わされた絶縁性基板とを備えた半導体装置の製造方法であって、
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う第1の接着樹脂層と、該第1の接着樹脂層上にスリットを有する導体層と、該導体層上に前記スリットを介して前記第1の接着樹脂層と接着された第2の接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記絶縁性基板の前記反対の側に設けた前記第1の接着樹脂層、導体層および第2の接着樹脂層を除去する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
本発明によれば、半導体基板と絶縁性基板を貼り合わせた基板において、半導体基板に貫通電極等を形成するためのドライプロセスによる加工の際に、絶縁性基板側に導体層を設けることで、貼り合わせ基板の静電チャックを容易に行うことができる。また、絶縁性基板側に導体層を設けることで、ドライプロセス加工中に絶縁性基板を保護することができる。さらに、導体層の上に樹脂層を設けることで、導体層を保護し、ウエットプロセスに対する耐性を確保することができる。
導体層を2層の樹脂層で挟み込んだ場合には、樹脂層の剥離のみで導体層を除去することができる。
以下、最良の形態に基づき、図面を参照して本発明を説明する。
<第1形態例>
まず、本発明の半導体装置の製造方法の第1形態例について説明する。図1は、半導体装置(貼り合わせ基板)の一例を模式的に示す断面図である。図2は、本発明の半導体装置の製造方法の第1形態例を説明する図面であり、図2(a)は貼り合わせ基板に導体層および接着樹脂層を設けた状態を模式的に示す断面図、図2(b)は図2(a)の基板を基板ステージに吸着させてドライプロセス処理を行う様子を模式的に示す断面図、図2(c)は図2(a)の基板から導体層および接着樹脂層を除去した状態を模式的に示す断面図である。
本形態例において、半導体装置10は、図1に示すように、半導体基板1と絶縁性基板3とが接着層2を介して貼り合わされてなる貼り合わせ基板を備え、半導体基板1の接着層2が設けられた側の面(一方の面)1aに半導体デバイス(不図示)が形成されたものである。
ここで、半導体基板1としては、シリコン(Si)等の各種半導体からなる基板を使用できる。半導体基板1の一方の面1aには、CCD、CMOS、圧力センサ、加速度センサ、ジャイロセンサなどの半導体デバイスが形成される。
接着層2を構成する接着材は、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂などが挙げられる。接着層2には、所定の領域に空間2aを設けるように配しても良い。この空間2aは、例えばキャビティや溝のような3次元空間であり、接着層2を形成するときに余分な接着材をその内部に止め、基板1,3の外側へのはみ出しを防止することができる。また、空間2aは、貼り合わせ基板10における応力をこの空間2aにて吸収させて緩和することもできる。半導体デバイスは、空間2aが形成された領域に設けることもでき、また、接着層2が形成された領域に設けることもできる。
絶縁性基板3としては、ガラス、セラミック、炭化ケイ素(SiC)等の絶縁性材料からなる基板を使用できる。半導体デバイスが設けられた側1aに絶縁性基板3が貼り合わされることにより、半導体デバイスなどを保護したり、半導体基板1を補強したりすることができる。半導体装置10にCCDやCMOSのような光学系半導体デバイスが形成されている場合は、絶縁性基板3として、半導体デバイスの使用波長帯で透明な材料が用いられる。
そして本形態例の半導体装置10の製造方法は、以下の(1)、(2)、(3)の工程を行うことを特徴とするものである。
(1) 図2(a)に示すように、半導体基板1の他方の面1bへの加工プロセスを行う前に、絶縁性基板3の接着層2が設けられる側3aと反対の側3bに、絶縁性基板3を覆う導体層4と、該導体層4を覆う接着樹脂層5を形成する。
ここで、導体層4は、(2)でドライプロセス処理を行うときに、基板ステージ11による静電チャックを容易にする役割と、絶縁性基板3への物理的ダメージに対して保護層としての役割を有するものであり、例えば、導電性ペーストの塗布や印刷、導電性シートの貼り付け、アルミニウム(Al)等の金属のスパッタや蒸着などによって形成することができる。
また、ドライプロセス処理の前後の工程で、ウエットプロセス(酸洗浄、アルカリ洗浄等)があり、導体層4がウエットプロセスで用いる薬液の影響を受けない工夫として、さらに導体層4を覆う接着樹脂層5を形成する。ここで、接着樹脂層5は、導体層4から剥離可能な接着樹脂層である。剥離可能な接着材としては、紫外線剥離型の接着材とすることもできる。ダイシングシート等で実績がある紫外線剥離型の接着材を用いることで、絶縁性基板3を汚染することなく、剥離処理を行うことができる。
導体層4および接着樹脂層5の形成は、接着層2を介して絶縁性基板3と半導体基板1との貼り合わせをした後に行ってもよい。また、絶縁性基板3に対して単独で導体層4および接着樹脂層5の形成を行い、その後、接着層2を介した絶縁性基板3と半導体基板1との貼り合わせを行ってもよい。
(2) 図2(b)に示すように、前記(1)により絶縁性基板3の前記導体層4および接着樹脂層5が形成された側3bにて静電チャック11を用いながら、一方の面1aに接着層2を介して絶縁性基板3が貼り合わされた半導体基板1の他方の面1bにドライプロセス処理を行う。
本形態例においては、絶縁性基板3に導体層4が形成されているので、静電チャック(ESC)を用いて貼り合わせ基板10を静電的に吸着し、保持することができる。このとき半導体基板1の他方の面1bにデットスペースを生じることがなく、該他方の面1bには全面的に加工を行うことも可能である。
また、プロセス工程中に絶縁性基板3の面3bは、導体層4および接着樹脂層5によって保護される。また、導体層4を覆うように接着樹脂層5が設けられ、該導体層4を保護できるので、ドライプロセス処理の前後の工程でウエットプロセスを行うとき、導体層4がウエットプロセスで用いる薬液の影響を受けることがない。本形態例によれば、ドライプロセスとウエットプロセスとを併用して、半導体基板1に貫通配線(不図示)の作製等、半導体(Si)面の加工を行うことが可能になる。
ドライプロセス処理としては、例えばプラズマ処理、ドライエッチング、導体や絶縁層の成膜、アッシング、表面処理などが挙げられる。ウエットプロセス処理としては、例えば酸洗浄、アルカリ洗浄、水洗浄、ウエットエッチング処理などが挙げられる
(3) 図2(c)に示すように、前記(2)のドライプロセス処理の後に、絶縁性基板3の導体層4および接着樹脂層5を除去する。
本形態例においては、接着樹脂層5に剥離可能な接着樹脂を用いることにより、接着樹脂層5を容易に剥離することが可能である。また、導体層4の除去は、その材料に応じた方法を用いることができ、例えばウエットエッチングなどが挙げられる。
<第2形態例>
また、本発明においては、導体層4をより容易に除去することが可能な方法として、次に説明する第2形態例の方法を利用することができる。図3は、本発明の半導体装置の製造方法の第2形態例を説明する図面であり、図3(a)は貼り合わせ基板に第1の接着樹脂層、導体層および第2の接着樹脂層を設けた状態を模式的に示す断面図、図3(b)は図3(a)の基板を基板ステージに吸着させてドライプロセス処理を行う様子を模式的に示す断面図、図3(c)は図3(a)の基板から第1の接着樹脂層、導体層および第2の接着樹脂層を除去した状態を模式的に示す断面図である。
本形態例において、貼り合わせ基板からなる半導体装置10の構成は、上述の第1形態例の場合と同様とすることができる。
第2形態例の半導体装置10の製造方法は、以下の(1)、(2)、(3)の工程を行うことを特徴とするものである。
(1) 図3(a)に示すように、半導体基板1の他方の面1bの加工プロセスを行う前に、絶縁性基板3の接着層2が設けられる側3aとは反対の側3bに、絶縁性基板3を覆う第1の接着樹脂層6と、該第1の接着樹脂層6上にスリット7aを有する導体層7と、該導体層7上にスリット7aを介して第1の接着樹脂層6と接着された第2の接着樹脂層8を形成する。
ここで、導体層7は、(2)でドライプロセス処理を行うときに、基板ステージ11による静電チャックを容易にする役割と、絶縁性基板3への物理的ダメージに対して保護層としての役割を有するものであり、例えば、導電性ペーストの塗布や印刷、スリットを有する導電性シートの貼り付け、アルミニウム(Al)等の金属のマスクを用いたスパッタや蒸着などによって形成することができる。また、スリット7aは、スリットのない導体層7を形成した後で一部の導体を除去することで形成してもよい。
導体層7にスリット7aを設けないようにすることも可能であるが、スリット7aを設けて第1の接着樹脂層6と第2の接着樹脂層8とが相互に接着できるようにすることにより、これらの層の剥離除去を、容易かつ確実に行うことができる。
第1の接着樹脂層6は、導体層7の剥離を容易にする役割を有するものであり、絶縁性基板3から剥離可能な接着樹脂層である。
また、ドライプロセス処理の前後の工程で、ウエットプロセス(酸洗浄、アルカリ洗浄等)があり、導体層7がウエットプロセスで用いる薬液の影響を受けない工夫として、さらに導体層7を覆う第2の接着樹脂層8を形成する。第2の接着樹脂層8は、第1の接着樹脂層6の剥離により、導体層7と一緒に剥離できるので、剥離可能な接着樹脂でなくてもよい。
第1の接着樹脂層6、導体層7、第2の接着樹脂層8の形成は、接着層2を介して絶縁性基板3と半導体基板1との貼り合わせをした後に行ってもよい。また、絶縁性基板3に対して単独で第1の接着樹脂層6、導体層7、第2の接着樹脂層8の形成を行い、その後、接着層2を介した絶縁性基板3と半導体基板1との貼り合わせを行ってもよい。
(2) 図3(b)に示すように、前記(1)により絶縁性基板3の第1の接着樹脂層6、導体層7および第2の接着樹脂層8が形成された側3bにて静電チャック11を用いながら、一方の面1aに接着層2を介して絶縁性基板3が貼り合わされた半導体基板1の他方の面1bに、ドライプロセス処理を行う。
本形態例においては、絶縁性基板3に導体層7が形成されているので、静電チャック(ESC)を用いて貼り合わせ基板10を静電的に吸着し、保持することができる。このとき半導体基板1の他方の面1bにデットスペースを生じることがなく、該他方の面1bには全面的に加工を行うことも可能である。
また、プロセス工程中に絶縁性基板3の面3bは、導体層7および接着樹脂層6,8によって保護される。また、導体層7を覆うように第2の接着樹脂層8が設けられ、該導体層7を保護できるので、ドライプロセス処理の前後の工程でウエットプロセスを行うとき、導体層7がウエットプロセスで用いる薬液の影響を受けることがない。本形態例によれば、ドライプロセスとウエットプロセスとを併用して、半導体基板1に貫通配線(不図示)の作製等、半導体(Si)面の加工を行うことが可能になる。
ドライプロセス処理としては、例えばプラズマ処理、ドライエッチング、導体や絶縁層の成膜、アッシング、表面処理などが挙げられる。ウエットプロセス処理としては、例えば酸洗浄、アルカリ洗浄、水洗浄、ウエットエッチング処理などが挙げられる
(3) 図3(c)に示すように、前記(2)のドライプロセス処理の後に、絶縁性基板3から、第1の接着樹脂層6、導体層7および第2の接着樹脂層8を除去する。
本形態例においては、第1の接着樹脂層6に剥離可能な接着樹脂を用いることにより、第1の接着樹脂層6、導体層7および第2の接着樹脂層8を一括して容易に剥離することが可能である。このため導体層7の除去にウエットエッチングなどの工程が不要であり、工数を削減することが可能になる。
以上、説明したように、本発明の半導体装置の製造方法によれば、半導体基板1と絶縁性基板3を貼り合わせた基板において、半導体基板1に貫通電極等を形成するためのドライプロセスによる加工の際に、絶縁性基板1側に導体層4,7を設けることで、貼り合わせ基板10の静電チャック11を容易に行うことができる。また、絶縁性基板1側に導体層4,7を設けることで、ドライプロセス加工中に絶縁性基板3を保護することができる。さらに、導体層4,7の上(図2、図3では図面の下側)に樹脂層5,8を設けることで、導体層4,7を保護し、ウエットプロセスに対する耐性を確保することができる。
また、図3に示すように、導体層7を2層の樹脂層6,8で挟み込んだ場合には、樹脂層の剥離のみで導体層7を除去することができる。
本発明は、半導体基板と絶縁性基板との貼り合わせ構造を有する半導体装置の製造に利用することができる。また、ガラス基板が貼り合わされた光学系半導体デバイスをウエハレベルパッケージで製造する場合に好適に利用することができる。
半導体装置(貼り合わせ基板)の一例を模式的に示す断面図である。 (a)は貼り合わせ基板に導体層および接着樹脂層を設けた状態を模式的に示す断面図、(b)は(a)の基板を基板ステージに吸着させてドライプロセス処理を行う様子を模式的に示す断面図、(c)は(a)の基板から導体層および接着樹脂層を除去した状態を模式的に示す断面図である。 (a)は貼り合わせ基板に第1の接着樹脂層、導体層および第2の接着樹脂層を設けた状態を模式的に示す断面図、(b)は(a)の基板を基板ステージに吸着させてドライプロセス処理を行う様子を模式的に示す断面図、(c)は(a)の基板から第1の接着樹脂層、導体層および第2の接着樹脂層を除去した状態を模式的に示す断面図である。
符号の説明
1…半導体基板、2…接着層、3…絶縁性基板、4…導体層、5…接着樹脂層、6…第1の接着樹脂層、7…導体層、7a…スリット、8…第2の接着樹脂層、10…半導体装置(貼り合わせ基板)、11…静電チャック(基板ステージ)。

Claims (2)

  1. 一方の面に半導体デバイスが形成された半導体基板と、前記半導体基板の半導体デバイスが形成された面上に設けられた接着層と、前記接着層に貼り合わされた絶縁性基板とを備えた半導体装置の製造方法であって、
    前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う導体層を形成し、さらに前記導体層を覆う接着樹脂層を形成する工程と、
    前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
    前記接着樹脂層を前記導体層から剥離し、さらに前記絶縁性基板の前記反対の側に設けた前記導体層除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 一方の面に半導体デバイスが形成された半導体基板と、前記半導体基板の半導体デバイスが形成された面上に設けられた接着層と、前記接着層に貼り合わされた絶縁性基板とを備えた半導体装置の製造方法であって、
    前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う第1の接着樹脂層と、該第1の接着樹脂層上にスリットを有する導体層と、該導体層上に前記スリットを介して前記第1の接着樹脂層と接着された第2の接着樹脂層を形成する工程と、
    前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
    前記絶縁性基板の前記反対の側に設けた前記第1の接着樹脂層、導体層および第2の接着樹脂層を除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2007086617A 2007-03-29 2007-03-29 半導体装置の製造方法 Expired - Fee Related JP5160119B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007086617A JP5160119B2 (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007086617A JP5160119B2 (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008244393A JP2008244393A (ja) 2008-10-09
JP5160119B2 true JP5160119B2 (ja) 2013-03-13

Family

ID=39915312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007086617A Expired - Fee Related JP5160119B2 (ja) 2007-03-29 2007-03-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5160119B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法,及び薄膜太陽電池
JP2005183689A (ja) * 2003-12-19 2005-07-07 Seiko Epson Corp 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4898199B2 (ja) * 2004-11-30 2012-03-14 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008244393A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP4591378B2 (ja) 半導体装置の製造方法
US8772070B2 (en) Method for manufacturing solid-state imaging device
US20060234412A1 (en) MEMS release methods
US8237296B2 (en) Selective UV-Ozone dry etching of anti-stiction coatings for MEMS device fabrication
JP5091696B2 (ja) 半導体パッケージの製造方法
KR101784655B1 (ko) 반도체 디바이스 및 방법
CN107180788A (zh) 元件芯片的制造方法
JP2006247833A (ja) Mems素子パッケージ及びその製造方法
JP4416108B2 (ja) 半導体ウェーハの製造方法
JP2007139576A (ja) 半導体力学量センサの製造方法
JP2006080509A (ja) 薄い基板支持体
US20170263461A1 (en) Plasma processing method
US20140113412A1 (en) Chip package and fabrication method thereof
JP5160119B2 (ja) 半導体装置の製造方法
US10276423B2 (en) Method of manufacturing element chip
JP5279782B2 (ja) 半導体装置の製造方法
JP2006049859A5 (ja)
JP2007216308A (ja) 電子装置及びその製造方法
CN104934365B (zh) 一种半导体器件的制作方法
JP4615475B2 (ja) 半導体装置および半導体装置の製造方法
WO2010038717A1 (ja) 機能デバイスの製造方法、および、機能デバイスを備えた半導体装置の製造方法
JP2007245588A (ja) デバイス用基板の製造方法
TWI549268B (zh) 晶圓封裝方法
JP2007294820A (ja) 半導体装置およびその製造方法
JP2010087281A (ja) 機能性デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees