JP2004221346A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004221346A JP2004221346A JP2003007278A JP2003007278A JP2004221346A JP 2004221346 A JP2004221346 A JP 2004221346A JP 2003007278 A JP2003007278 A JP 2003007278A JP 2003007278 A JP2003007278 A JP 2003007278A JP 2004221346 A JP2004221346 A JP 2004221346A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- manufacturing
- semiconductor wafer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【課題】本発明の目的は、半導体チップを効率的かつ歩留まりよく実装することにある。
【解決手段】集積回路１２が形成された半導体ウエハ１０に基板２０を貼り付ける。基板２０及び半導体ウエハ１０を、補強板３２が貼り付けられた複数の半導体チップ３０に切断する。半導体チップ３０を、補強板３２が貼り付けられた状態で配線基板４０に実装する。
【選択図】 図３
【解決手段】集積回路１２が形成された半導体ウエハ１０に基板２０を貼り付ける。基板２０及び半導体ウエハ１０を、補強板３２が貼り付けられた複数の半導体チップ３０に切断する。半導体チップ３０を、補強板３２が貼り付けられた状態で配線基板４０に実装する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特許第３１９７８８４号公報
【０００４】
【発明の背景】
３次元実装の開発に伴って、薄型の半導体チップが要求されている。従来、薄型の半導体チップは、半導体ウエハを薄く研削してからダイシングして得ていたが、ダイシング時に割れやすく、取り扱いに不便であった。そこで、半導体ウエハに溝を形成してからこれを研削して半導体チップを得る技術が開発されている。しかしながら、この方法でも、半導体チップを実装するときに、チッピングや割れが生じないように工夫する必要があった。
【０００５】
本発明の目的は、半導体チップを効率的かつ歩留まりよく実装することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成された半導体ウエハに基板を貼り付けること、
（ｂ）前記基板及び前記半導体ウエハを、補強板が貼り付けられた複数の半導体チップに切断すること、及び、
（ｃ）少なくとも１つの前記半導体チップを、前記補強板が貼り付けられた状態で配線基板に実装すること、
を含む。本発明によれば、半導体チップを、補強板が貼り付けられた状態で配線基板に実装するので、チッピングや割れが生じにくい。また、補強板は、半導体ウエハを切断するときに基板から切断されて形成されるので、工程が増えることがなく、半導体チップを効率的かつ歩留まりよく実装することができる。
（２）この半導体装置の製造方法において、
前記（ｃ）工程の後に、前記配線基板に実装された１つの前記半導体チップから、前記補強板を除去することをさらに含んでもよい。
（３）この半導体装置の製造方法において、
前記（ａ）工程で、接着剤によって前記半導体ウエハに前記基板を貼り付け、
前記補強板の除去は、前記接着剤にエネルギーを供給してその接着力を低下させた後に行ってもよい。
（４）この半導体装置の製造方法において、
前記接着剤は、熱によって接着力が低下する性質を有し、
前記（ｃ）工程で、前記少なくとも１つの半導体チップの実装に使用される熱によって、前記接着剤の接着力を低下させてもよい。
（５）この半導体装置の製造方法において、
前記集積回路が形成された側の裏側に対して行う、前記半導体ウエハを薄くする処理をさらに含んでもよい。
（６）この半導体装置の製造方法において、
前記半導体ウエハを薄くする処理の後に、前記半導体ウエハの前記裏側に前記基板を貼り付けてもよい。
（７）この半導体装置の製造方法において、
前記（ａ）工程で、前記半導体ウエハの前記集積回路が形成された側に前記基板を貼り付け、
前記基板が貼り付けられた前記半導体ウエハに対して、前記半導体ウエハを薄くする処理を行い、
前記（ｃ）工程の時点で、それぞれの前記半導体チップは、両面に貫通する電極を有してもよい。
（８）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成された半導体ウエハに基板を貼り付けること、
（ｂ）前記基板及び前記半導体ウエハを、補強板が貼り付けられた複数の第１の半導体チップに切断すること、及び、
（ｃ）少なくとも１つの前記第１の半導体チップを、前記補強板が貼り付けられた状態で第２の半導体チップにスタックすること、
を含む。本発明によれば、半導体チップを、補強板が貼り付けられた状態で配線基板に実装するので、チッピングや割れが生じにくい。また、補強板は、半導体ウエハを切断するときに基板から切断されて形成されるので、工程が増えることがなく、半導体チップを効率的かつ歩留まりよく実装することができる。
（９）この半導体装置の製造方法において、
前記（ｃ）工程の後に、前記第２の半導体チップに実装された１つの前記第１の半導体チップから、前記補強板を除去することをさらに含んでもよい。
（１０）この半導体装置の製造方法において、
前記（ａ）工程で、接着剤によって前記半導体ウエハに前記基板を貼り付け、
前記補強板の除去は、前記接着剤にエネルギーを供給してその接着力を低下させた後に行ってもよい。
（１１）この半導体装置の製造方法において、
前記接着剤は、熱によって接着力が低下する性質を有し、
前記（ｃ）工程で、前記少なくとも１つの半導体チップの実装に使用される熱によって、前記接着剤の接着力を低下させてもよい。
（１２）この半導体装置の製造方法において、
前記集積回路が形成された側の裏側に対して行う、前記半導体ウエハを薄くする処理をさらに含んでもよい。
（１３）この半導体装置の製造方法において、
前記半導体ウエハを薄くする処理の後に、前記半導体ウエハの前記裏側に前記基板を貼り付けてもよい。
（１４）この半導体装置の製造方法において、
前記（ａ）工程で、前記半導体ウエハの前記集積回路が形成された側に前記基板を貼り付け、
前記基板が貼り付けられた前記半導体ウエハに対して、前記半導体ウエハを薄くする処理を行い、
前記（ｃ）工程の時点で、それぞれの前記第１の半導体チップは、両面に貫通する電極を有してもよい。
（１５）本発明に係る半導体装置は、上記方法によって製造されてなる。
（１６）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１７）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００８】
（第１の実施の形態）
図１（Ａ）〜図３（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図１（Ａ）に示すように、半導体ウエハ１０を使用する。半導体ウエハ１０（詳しくはその一方の側）には、複数の集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体ウエハ１０（詳しくは集積回路１２が形成された側）には、複数のバンプ１４が設けられていてもよい。半導体ウエハ１０の複数の半導体チップとなる各領域に、２つ以上（１グループ）のバンプ１４が形成される。バンプ１４は、図示しないパッド上に形成されていてもよい。バンプ１４は、集積回路１２に電気的に接続されている。バンプ１４は、金やハンダなどで形成することができる。バンプ１４は、ボールボンディング法、電解メッキ法、無電解メッキ法、印刷法、リフロー法のいずれの方法で形成してもよい。半導体ウエハ１０には、１層又はそれ以上の層のパッシベーション膜（図示せず）が形成されていてもよく、パッシベーション膜上にバンプ１４が設けられていてもよい。
【０００９】
図１（Ｂ）に示すように、半導体ウエハ１０（詳しくはバンプ１４が設けられた側又は集積回路１２が形成された側）には、１枚又は複数枚の保護シート（又は保護テープ）１６を貼り付けてもよい。保護シート１６は、半導体ウエハ１０を薄くする処理を行うときに、半導体ウエハ１０を保護する。保護シート１６は、接着剤又は粘着剤によって半導体ウエハ１０に貼り付けられていてもよい。保護シート１６は、半導体ウエハ１０から剥離可能になっており、紫外線の照射によって剥離可能になる紫外線剥離タイプ、熱によって剥離可能になる加熱剥離タイプのいずれであってもよい。
【００１０】
図１（Ｃ）に示すように、半導体ウエハ１０を薄くする処理を行う。この処理は、半導体ウエハ１０の集積回路１２が形成された側（バンプ１４が設けられた側）の裏側に対して行う。また、この処理は、研削（例えばバックサイドグラインド）、エッチング（ウェットエッチング又はドライエッチング）のいずれであってもよい。ウェットエッチングを適用する場合には、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液をエッチャントとして使用してもよい。ドライエッチングを適用する場合には、ＳＦ６、ＣＦ４又はＣ１２を少なくとも含むガスをエッチングガスとして使用してもよい。
【００１１】
図１（Ｄ）に示すように、半導体ウエハ１０（集積回路１２が形成された側（バンプ１４が設けられた側）の裏側）に基板２０を貼り付ける。本実施の形態では、半導体ウエハ１０を薄くする処理の後に、半導体ウエハ１０に基板２０を貼り付ける。半導体ウエハ１０の薄くする処理が行われた面に基板２０を貼り付ける。基板２０は、ガラス（例えば、石英ガラス、低アルカリガラス、ソーダガラス、ホウ珪酸ガラス）から形成されていてもよい。基板２０は、光透過性を有していてもよい。基板２０は、熱伝導率の高い材料（例えば銅などの金属）から形成されていてもよい。基板２０の半導体ウエハ１０への貼り付けには、接着剤（又は粘着材）２２を使用してもよい。接着剤２２は、エネルギーによって接着力が低下するものであってもよい。接着剤２２は、液状である場合、熱によって接着力が低下する熱可塑性接着剤又は加熱反応型接着剤であってもよいし、紫外線によって接着力が低下する紫外線分解性接着剤であってもよい。接着剤２２は、接着シートである場合、紫外線の照射によって剥離可能になる紫外線剥離タイプ、熱によって剥離可能になる加熱剥離タイプのいずれであってもよい。
【００１２】
図２（Ａ）に示すように、半導体ウエハ１０が貼り付けられた基板２０を、ウエハシート２４に貼り付けてもよい。また、保護シート１６を剥離してもよいが、剥離せずに次の工程に進んでもよい。
【００１３】
図２（Ｂ）に示すように、基板２０及び半導体ウエハ１０を複数の個片に切断する。切断は、ダイシング又はスクライビングによって行ってもよいし、レーザを使用して行ってもよい。本実施の形態では、基板２０が貼り付けられた状態で半導体ウエハ１０を切断するので、半導体ウエハ１０が薄くても、チッピング等が生じにくい。半導体ウエハ１０は、複数の半導体チップ３０に切断され、基板２０は、複数の補強板３２に切断される。
【００１４】
図２（Ｃ）に示すように、補強板３２が貼り付けられた半導体チップ３０が得られる。補強板３２は、半導体ウエハ１０を切断するときに基板２０から切断されて形成されるので、工程が増えることがなく、半導体チップ３０を効率的かつ歩留まりよく実装することができる。
【００１５】
図３（Ａ）に示すように、少なくとも１つの半導体チップ３０を、補強板３２が貼り付けられた状態で配線基板４０に実装する。配線基板４０は、配線パターン４２を有する。配線基板４０は、インターポーザであってもよい。実装には、ボンディングツール４４を使用してもよい。ボンディングツール４４によって、半導体チップ３０に貼り付けられた補強板３２を吸着してもよい。本実施の形態によれば、半導体チップ３０を、補強板３２が貼り付けられた状態で配線基板４０に実装するので、チッピングや割れが生じにくい。
【００１６】
図３（Ｂ）に示すように、半導体チップ３０（例えばそのバンプ１４）と配線パターン４２を電気的に接続する。電気的接続は、金属接合によって行ってもよいし、異方性導電材料（異方性導電膜又は異方性導電ペースト）によって行ってもよいし、絶縁性接着剤の収縮力を利用した圧接によって行ってもよい。実装プロセスでは、電気的接続部分（例えばバンプ１４及び配線パターン４２）に熱を供給してもよい。例えば、ボンディングツール４４から熱を供給してもよい。熱とともに超音波振動を印加してもよい。
【００１７】
図３（Ｃ）に示すように、配線基板４０に実装された半導体チップ３０から補強板３２を除去してもよい。補強板３２の除去は、接着剤２２にエネルギーを供給してその接着力を低下させた後に行ってもよい。接着剤２２が熱によって接着力が低下する性質を有する場合、半導体チップ３０の実装に使用される熱によって、接着剤２２の接着力を低下させてもよい。すなわち、半導体チップ３０の実装のために熱を加えるステップと、補強板３２の除去のために熱を加えるステップと、を同時に行ってもよい。あるいは、接着剤２２が紫外線によって接着力が低下する性質を有する場合、紫外線を照射して接着剤２２の接着力を低下させてもよい。補強板３２を除去せずに残してもよい。
【００１８】
図３（Ｄ）に示すように、外部端子（例えばハンダボール）４６を形成するなどの周知の工程を行ってもよい。こうして、半導体装置を製造することができる。本実施の形態に係る半導体装置は、上述した製造方法から導き出される構造を有する。なお、補強板３２は、半導体チップ３０上に残して、放熱板として機能させてもよい。その場合、補強板３２は、熱伝導率が高くてもよい。
【００１９】
図４（Ａ）及び図４（Ｂ）は、上述した半導体装置の製造方法に適用することができる付加的な工程を説明する図である。例えば、図４（Ａ）に示すように、半導体ウエハ１０には、切断前に溝５０を形成しておいてもよい。溝５０は、半導体ウエハ１０を薄くする処理の前に形成してもよい。溝５０は、半導体ウエハ１０の集積回路１２が形成された側（バンプ１４が設けられた側）に形成する。溝５０の形成方法は、切削、スクライビング、エッチング（ドライエッチング・ウェットエッチング）のいずれであってもよい。溝５０を形成しておくことで、その後に行う半導体ウエハ１０の切断工程を簡略化することができる。図４（Ｂ）に示すように、溝５０は、半導体ウエハ１０を薄くしたときに、半導体ウエハ１０がバラバラにならない程度の深さで形成する。そして、図１（Ｄ）に示すように、半導体ウエハ１０に基板２０を貼り付ける。その後の工程は、上述した通りである。図５には、本発明の実施の形態に係る半導体装置１１００が実装された回路基板１０００が示されている。
【００２０】
図６は、本発明の実施の形態に係る半導体装置の製造方法の第１の変形例を説明する図である。この変形例では、上述したように、基板２０及び半導体ウエハ１０を、補強板３２が貼り付けられた複数の半導体チップ（ここでは、第１の半導体チップ）３０に切断する。そして、少なくとも１つの第１の半導体チップ３０を、補強板３２が貼り付けられた状態で、第２の半導体チップ６０にスタックする。
【００２１】
第２の半導体チップ６０は、両面（図示しない集積回路）が形成された側の面及びその裏面）に貫通する電極６２を有する。それ以外に、第２の半導体チップ６０は、上述した半導体チップ３０と同じ構造を有していてもよい。さらに、電極６２は、第２の半導体チップ６０の両面から露出（例えば突出）していてもよい。電極６２は、図示しない集積回路と電気的に接続されている。電極６２は、絶縁膜６４上に形成されていてもよい。
【００２２】
この変形例に係る半導体装置の製造方法では、さらに、図示しない外部端子（例えばハンダボール）を形成するなどの周知の工程を行ってもよい。こうして、半導体装置を製造することができる。本実施の形態に係る半導体装置は、上述した製造方法から導き出される構造を有する。その他の内容は、上述した実施の形態で説明した内容が該当する。図７には、本発明の実施の形態の第１の変形例に係る半導体装置２１００が実装された回路基板２０００が示されている。
【００２３】
図８（Ａ）〜図８（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法の第２の変形例を説明する図である。この変形例では、図８（Ａ）に示すように、半導体ウエハ７０が、後の工程によって貫通電極となる複数の電極７２を有する。半導体ウエハ７０のその他の内容は、半導体ウエハ１０の内容が該当する。電極７２は、半導体ウエハ７０に形成された穴（凹部）に埋め込まれた部分と、半導体ウエハ７０の一方の面（図示しない集積回路が形成された側の面）から突出する部分（バンプ）と、を有する。電極７２は、絶縁膜７４上に形成されていてもよい。
【００２４】
図８（Ｂ）に示すように、半導体ウエハ７０に保護シート１６を貼り付けてもよい。詳しくは、図１（Ｂ）を参照した説明と同様である。そして、図８（Ｃ）に示すように、半導体ウエハ７０を薄くする処理を行う。半導体ウエハ７０の薄くする処理が行われる面から電極７２を突出させるには、電極７２を除去しないように、エッチングを行ってもよい。ウェットエッチングを適用する場合には、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液をエッチャントとして使用してもよい。ドライエッチングを適用する場合には、ＳＦ６、ＣＦ４又はＣ１２を少なくとも含むガスをエッチングガスとして使用してもよい。また、電極７２の手前まで、研削（例えばバックサイドグラインド）を行ってもよい。
【００２５】
図８（Ｄ）に示すように、半導体ウエハ７０に基板２０を貼り付ける。詳しくは、図１（Ｄ）を参照した説明と同様である。また、その後の工程は、上述した実施の形態と同じである。この変形例によれば、両面に貫通した半導体チップを配線基板４０に実装することができる。その他の内容は、上述した実施の形態で説明した内容が該当する。
【００２６】
（第２の実施の形態）
図９（Ａ）〜図１０（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図８（Ａ）を参照して説明した半導体ウエハ７０を使用する。
【００２７】
図９（Ａ）に示すように、半導体ウエハ７０に基板２０を貼り付ける。詳しくは、半導体ウエハ７０の集積回路（図示せず）が形成された側（半導体ウエハ７０を薄くする処理が行われる側とは反対側）に基板２０を貼り付ける。基板２０及びその貼り付けの内容は、第１の実施の形態で説明した内容が該当する。その後、図９（Ｂ）に示すように、基板２０が貼り付けられた半導体ウエハ７０に対して、半導体ウエハ７０を薄くする処理を行う。その詳細は、図８（Ｃ）を参照して説明した内容と同様である。
【００２８】
図９（Ｃ）に示すように、基板２０及び半導体ウエハ７０を切断する。切断の詳細は、第１の実施の形態で説明した内容が該当する。図９（Ｄ）に示すように、補強板３２が貼り付けられた第１の半導体チップ８０が得られる。補強板３２は、第１の半導体チップ８０の集積回路（図示せず）が形成された側（薄くする処理が行われた側とは反対側）に貼り付けられている。電極７２は、補強板３２貼り付けられた側とは反対側から突出していてもよい。
【００２９】
図１０（Ａ）に示すように、少なくとも１つの第１の半導体チップ８０を、補強板３２が貼り付けられた状態で第２の半導体チップ９０にスタックする。スタックの詳細は、図３（Ａ）を参照して説明した実装の内容を適用することができる。第２の半導体チップ９０は、第１の実施の形態で説明した半導体チップ３０と同じ内容が該当するものであってもよい。第２の半導体チップ９０は、電極９２を有しており、電極９２は、バンプを含んでもよいし、貫通電極であってもよい。
【００３０】
図１０（Ｂ）に示すように、第１及び第２の半導体チップ８０，９０を電気的に接続する。詳しくは、第１の半導体チップ８０の薄くする処理が行われた側で、電極８２，９２を電気的に接続する。電気的接続の詳細は、図３（Ｂ）を参照して説明した内容が該当する。
【００３１】
図１０（Ｃ）に示すように、第２の半導体チップ９０にスタックされた第１の半導体チップ８０から補強板３２を除去してもよい。除去の詳細は、図３（Ｃ）を参照して説明した内容と同様である。その後、図示しない外部端子（例えばハンダボール）を形成するなどの周知の工程を行ってもよい。こうして、半導体装置を製造することができる。この半導体装置の外観は、図７に示す半導体装置２１００と同様であってもよい。本実施の形態に係る半導体装置は、上述した製造方法から導き出される構造を有する。本実施の形態には、第１の実施の形態及びその変形例で説明した内容を適用することができる。
【００３２】
本実施の形態の変形例として、図１１に示すように、（第１の）半導体チップ８０を配線基板４０に実装してもよい。配線基板４０は、第１の実施の形態で説明した内容が該当する。実装方法も第１の実施の形態で説明した内容を適用することができる。その後、図示しない外部端子（例えばハンダボール）を形成するなどの周知の工程を行ってもよい。こうして、半導体装置を製造することができる。この半導体装置の外観は、図５に示す半導体装置１１００と同様であってもよい。本実施の形態に係る半導体装置は、上述した製造方法から導き出される構造を有する。
【００３３】
上述した半導体装置を有する電子機器として、図１２にはノート型パーソナルコンピュータ３０００が示され、図１３には携帯電話４０００が示されている。
【００３４】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４（Ａ）〜図４（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法の付加的な工程を説明する図である。
【図５】図５は、本発明の第１の実施の形態に係る回路基板を示す図である。
【図６】図６は、本発明を適用した第１の実施の形態の第１の変形例に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の第１の実施の形態の第１の変形例に係る回路基板を示す図である。
【図８】図８（Ａ）〜図８（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法の第２の変形例を説明する図である。
【図９】図９（Ａ）〜図９（Ｄ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法の変形例を説明する図である。
【図１２】図１２は、本発明の実施の形態に係る電子機器を示す図である。
【図１３】図１３は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体ウエハ、 １２ 集積回路、 ２０ 基板、 ２２ 接着剤、
３０ 半導体チップ、 ３２ 補強板、 ４０ 配線基板、
６０ 第２の半導体チップ
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特許第３１９７８８４号公報
【０００４】
【発明の背景】
３次元実装の開発に伴って、薄型の半導体チップが要求されている。従来、薄型の半導体チップは、半導体ウエハを薄く研削してからダイシングして得ていたが、ダイシング時に割れやすく、取り扱いに不便であった。そこで、半導体ウエハに溝を形成してからこれを研削して半導体チップを得る技術が開発されている。しかしながら、この方法でも、半導体チップを実装するときに、チッピングや割れが生じないように工夫する必要があった。
【０００５】
本発明の目的は、半導体チップを効率的かつ歩留まりよく実装することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成された半導体ウエハに基板を貼り付けること、
（ｂ）前記基板及び前記半導体ウエハを、補強板が貼り付けられた複数の半導体チップに切断すること、及び、
（ｃ）少なくとも１つの前記半導体チップを、前記補強板が貼り付けられた状態で配線基板に実装すること、
を含む。本発明によれば、半導体チップを、補強板が貼り付けられた状態で配線基板に実装するので、チッピングや割れが生じにくい。また、補強板は、半導体ウエハを切断するときに基板から切断されて形成されるので、工程が増えることがなく、半導体チップを効率的かつ歩留まりよく実装することができる。
（２）この半導体装置の製造方法において、
前記（ｃ）工程の後に、前記配線基板に実装された１つの前記半導体チップから、前記補強板を除去することをさらに含んでもよい。
（３）この半導体装置の製造方法において、
前記（ａ）工程で、接着剤によって前記半導体ウエハに前記基板を貼り付け、
前記補強板の除去は、前記接着剤にエネルギーを供給してその接着力を低下させた後に行ってもよい。
（４）この半導体装置の製造方法において、
前記接着剤は、熱によって接着力が低下する性質を有し、
前記（ｃ）工程で、前記少なくとも１つの半導体チップの実装に使用される熱によって、前記接着剤の接着力を低下させてもよい。
（５）この半導体装置の製造方法において、
前記集積回路が形成された側の裏側に対して行う、前記半導体ウエハを薄くする処理をさらに含んでもよい。
（６）この半導体装置の製造方法において、
前記半導体ウエハを薄くする処理の後に、前記半導体ウエハの前記裏側に前記基板を貼り付けてもよい。
（７）この半導体装置の製造方法において、
前記（ａ）工程で、前記半導体ウエハの前記集積回路が形成された側に前記基板を貼り付け、
前記基板が貼り付けられた前記半導体ウエハに対して、前記半導体ウエハを薄くする処理を行い、
前記（ｃ）工程の時点で、それぞれの前記半導体チップは、両面に貫通する電極を有してもよい。
（８）本発明に係る半導体装置の製造方法は、（ａ）集積回路が形成された半導体ウエハに基板を貼り付けること、
（ｂ）前記基板及び前記半導体ウエハを、補強板が貼り付けられた複数の第１の半導体チップに切断すること、及び、
（ｃ）少なくとも１つの前記第１の半導体チップを、前記補強板が貼り付けられた状態で第２の半導体チップにスタックすること、
を含む。本発明によれば、半導体チップを、補強板が貼り付けられた状態で配線基板に実装するので、チッピングや割れが生じにくい。また、補強板は、半導体ウエハを切断するときに基板から切断されて形成されるので、工程が増えることがなく、半導体チップを効率的かつ歩留まりよく実装することができる。
（９）この半導体装置の製造方法において、
前記（ｃ）工程の後に、前記第２の半導体チップに実装された１つの前記第１の半導体チップから、前記補強板を除去することをさらに含んでもよい。
（１０）この半導体装置の製造方法において、
前記（ａ）工程で、接着剤によって前記半導体ウエハに前記基板を貼り付け、
前記補強板の除去は、前記接着剤にエネルギーを供給してその接着力を低下させた後に行ってもよい。
（１１）この半導体装置の製造方法において、
前記接着剤は、熱によって接着力が低下する性質を有し、
前記（ｃ）工程で、前記少なくとも１つの半導体チップの実装に使用される熱によって、前記接着剤の接着力を低下させてもよい。
（１２）この半導体装置の製造方法において、
前記集積回路が形成された側の裏側に対して行う、前記半導体ウエハを薄くする処理をさらに含んでもよい。
（１３）この半導体装置の製造方法において、
前記半導体ウエハを薄くする処理の後に、前記半導体ウエハの前記裏側に前記基板を貼り付けてもよい。
（１４）この半導体装置の製造方法において、
前記（ａ）工程で、前記半導体ウエハの前記集積回路が形成された側に前記基板を貼り付け、
前記基板が貼り付けられた前記半導体ウエハに対して、前記半導体ウエハを薄くする処理を行い、
前記（ｃ）工程の時点で、それぞれの前記第１の半導体チップは、両面に貫通する電極を有してもよい。
（１５）本発明に係る半導体装置は、上記方法によって製造されてなる。
（１６）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（１７）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【０００８】
（第１の実施の形態）
図１（Ａ）〜図３（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図１（Ａ）に示すように、半導体ウエハ１０を使用する。半導体ウエハ１０（詳しくはその一方の側）には、複数の集積回路（例えばトランジスタやメモリを有する回路）１２が形成されている。半導体ウエハ１０（詳しくは集積回路１２が形成された側）には、複数のバンプ１４が設けられていてもよい。半導体ウエハ１０の複数の半導体チップとなる各領域に、２つ以上（１グループ）のバンプ１４が形成される。バンプ１４は、図示しないパッド上に形成されていてもよい。バンプ１４は、集積回路１２に電気的に接続されている。バンプ１４は、金やハンダなどで形成することができる。バンプ１４は、ボールボンディング法、電解メッキ法、無電解メッキ法、印刷法、リフロー法のいずれの方法で形成してもよい。半導体ウエハ１０には、１層又はそれ以上の層のパッシベーション膜（図示せず）が形成されていてもよく、パッシベーション膜上にバンプ１４が設けられていてもよい。
【０００９】
図１（Ｂ）に示すように、半導体ウエハ１０（詳しくはバンプ１４が設けられた側又は集積回路１２が形成された側）には、１枚又は複数枚の保護シート（又は保護テープ）１６を貼り付けてもよい。保護シート１６は、半導体ウエハ１０を薄くする処理を行うときに、半導体ウエハ１０を保護する。保護シート１６は、接着剤又は粘着剤によって半導体ウエハ１０に貼り付けられていてもよい。保護シート１６は、半導体ウエハ１０から剥離可能になっており、紫外線の照射によって剥離可能になる紫外線剥離タイプ、熱によって剥離可能になる加熱剥離タイプのいずれであってもよい。
【００１０】
図１（Ｃ）に示すように、半導体ウエハ１０を薄くする処理を行う。この処理は、半導体ウエハ１０の集積回路１２が形成された側（バンプ１４が設けられた側）の裏側に対して行う。また、この処理は、研削（例えばバックサイドグラインド）、エッチング（ウェットエッチング又はドライエッチング）のいずれであってもよい。ウェットエッチングを適用する場合には、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液をエッチャントとして使用してもよい。ドライエッチングを適用する場合には、ＳＦ６、ＣＦ４又はＣ１２を少なくとも含むガスをエッチングガスとして使用してもよい。
【００１１】
図１（Ｄ）に示すように、半導体ウエハ１０（集積回路１２が形成された側（バンプ１４が設けられた側）の裏側）に基板２０を貼り付ける。本実施の形態では、半導体ウエハ１０を薄くする処理の後に、半導体ウエハ１０に基板２０を貼り付ける。半導体ウエハ１０の薄くする処理が行われた面に基板２０を貼り付ける。基板２０は、ガラス（例えば、石英ガラス、低アルカリガラス、ソーダガラス、ホウ珪酸ガラス）から形成されていてもよい。基板２０は、光透過性を有していてもよい。基板２０は、熱伝導率の高い材料（例えば銅などの金属）から形成されていてもよい。基板２０の半導体ウエハ１０への貼り付けには、接着剤（又は粘着材）２２を使用してもよい。接着剤２２は、エネルギーによって接着力が低下するものであってもよい。接着剤２２は、液状である場合、熱によって接着力が低下する熱可塑性接着剤又は加熱反応型接着剤であってもよいし、紫外線によって接着力が低下する紫外線分解性接着剤であってもよい。接着剤２２は、接着シートである場合、紫外線の照射によって剥離可能になる紫外線剥離タイプ、熱によって剥離可能になる加熱剥離タイプのいずれであってもよい。
【００１２】
図２（Ａ）に示すように、半導体ウエハ１０が貼り付けられた基板２０を、ウエハシート２４に貼り付けてもよい。また、保護シート１６を剥離してもよいが、剥離せずに次の工程に進んでもよい。
【００１３】
図２（Ｂ）に示すように、基板２０及び半導体ウエハ１０を複数の個片に切断する。切断は、ダイシング又はスクライビングによって行ってもよいし、レーザを使用して行ってもよい。本実施の形態では、基板２０が貼り付けられた状態で半導体ウエハ１０を切断するので、半導体ウエハ１０が薄くても、チッピング等が生じにくい。半導体ウエハ１０は、複数の半導体チップ３０に切断され、基板２０は、複数の補強板３２に切断される。
【００１４】
図２（Ｃ）に示すように、補強板３２が貼り付けられた半導体チップ３０が得られる。補強板３２は、半導体ウエハ１０を切断するときに基板２０から切断されて形成されるので、工程が増えることがなく、半導体チップ３０を効率的かつ歩留まりよく実装することができる。
【００１５】
図３（Ａ）に示すように、少なくとも１つの半導体チップ３０を、補強板３２が貼り付けられた状態で配線基板４０に実装する。配線基板４０は、配線パターン４２を有する。配線基板４０は、インターポーザであってもよい。実装には、ボンディングツール４４を使用してもよい。ボンディングツール４４によって、半導体チップ３０に貼り付けられた補強板３２を吸着してもよい。本実施の形態によれば、半導体チップ３０を、補強板３２が貼り付けられた状態で配線基板４０に実装するので、チッピングや割れが生じにくい。
【００１６】
図３（Ｂ）に示すように、半導体チップ３０（例えばそのバンプ１４）と配線パターン４２を電気的に接続する。電気的接続は、金属接合によって行ってもよいし、異方性導電材料（異方性導電膜又は異方性導電ペースト）によって行ってもよいし、絶縁性接着剤の収縮力を利用した圧接によって行ってもよい。実装プロセスでは、電気的接続部分（例えばバンプ１４及び配線パターン４２）に熱を供給してもよい。例えば、ボンディングツール４４から熱を供給してもよい。熱とともに超音波振動を印加してもよい。
【００１７】
図３（Ｃ）に示すように、配線基板４０に実装された半導体チップ３０から補強板３２を除去してもよい。補強板３２の除去は、接着剤２２にエネルギーを供給してその接着力を低下させた後に行ってもよい。接着剤２２が熱によって接着力が低下する性質を有する場合、半導体チップ３０の実装に使用される熱によって、接着剤２２の接着力を低下させてもよい。すなわち、半導体チップ３０の実装のために熱を加えるステップと、補強板３２の除去のために熱を加えるステップと、を同時に行ってもよい。あるいは、接着剤２２が紫外線によって接着力が低下する性質を有する場合、紫外線を照射して接着剤２２の接着力を低下させてもよい。補強板３２を除去せずに残してもよい。
【００１８】
図３（Ｄ）に示すように、外部端子（例えばハンダボール）４６を形成するなどの周知の工程を行ってもよい。こうして、半導体装置を製造することができる。本実施の形態に係る半導体装置は、上述した製造方法から導き出される構造を有する。なお、補強板３２は、半導体チップ３０上に残して、放熱板として機能させてもよい。その場合、補強板３２は、熱伝導率が高くてもよい。
【００１９】
図４（Ａ）及び図４（Ｂ）は、上述した半導体装置の製造方法に適用することができる付加的な工程を説明する図である。例えば、図４（Ａ）に示すように、半導体ウエハ１０には、切断前に溝５０を形成しておいてもよい。溝５０は、半導体ウエハ１０を薄くする処理の前に形成してもよい。溝５０は、半導体ウエハ１０の集積回路１２が形成された側（バンプ１４が設けられた側）に形成する。溝５０の形成方法は、切削、スクライビング、エッチング（ドライエッチング・ウェットエッチング）のいずれであってもよい。溝５０を形成しておくことで、その後に行う半導体ウエハ１０の切断工程を簡略化することができる。図４（Ｂ）に示すように、溝５０は、半導体ウエハ１０を薄くしたときに、半導体ウエハ１０がバラバラにならない程度の深さで形成する。そして、図１（Ｄ）に示すように、半導体ウエハ１０に基板２０を貼り付ける。その後の工程は、上述した通りである。図５には、本発明の実施の形態に係る半導体装置１１００が実装された回路基板１０００が示されている。
【００２０】
図６は、本発明の実施の形態に係る半導体装置の製造方法の第１の変形例を説明する図である。この変形例では、上述したように、基板２０及び半導体ウエハ１０を、補強板３２が貼り付けられた複数の半導体チップ（ここでは、第１の半導体チップ）３０に切断する。そして、少なくとも１つの第１の半導体チップ３０を、補強板３２が貼り付けられた状態で、第２の半導体チップ６０にスタックする。
【００２１】
第２の半導体チップ６０は、両面（図示しない集積回路）が形成された側の面及びその裏面）に貫通する電極６２を有する。それ以外に、第２の半導体チップ６０は、上述した半導体チップ３０と同じ構造を有していてもよい。さらに、電極６２は、第２の半導体チップ６０の両面から露出（例えば突出）していてもよい。電極６２は、図示しない集積回路と電気的に接続されている。電極６２は、絶縁膜６４上に形成されていてもよい。
【００２２】
この変形例に係る半導体装置の製造方法では、さらに、図示しない外部端子（例えばハンダボール）を形成するなどの周知の工程を行ってもよい。こうして、半導体装置を製造することができる。本実施の形態に係る半導体装置は、上述した製造方法から導き出される構造を有する。その他の内容は、上述した実施の形態で説明した内容が該当する。図７には、本発明の実施の形態の第１の変形例に係る半導体装置２１００が実装された回路基板２０００が示されている。
【００２３】
図８（Ａ）〜図８（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法の第２の変形例を説明する図である。この変形例では、図８（Ａ）に示すように、半導体ウエハ７０が、後の工程によって貫通電極となる複数の電極７２を有する。半導体ウエハ７０のその他の内容は、半導体ウエハ１０の内容が該当する。電極７２は、半導体ウエハ７０に形成された穴（凹部）に埋め込まれた部分と、半導体ウエハ７０の一方の面（図示しない集積回路が形成された側の面）から突出する部分（バンプ）と、を有する。電極７２は、絶縁膜７４上に形成されていてもよい。
【００２４】
図８（Ｂ）に示すように、半導体ウエハ７０に保護シート１６を貼り付けてもよい。詳しくは、図１（Ｂ）を参照した説明と同様である。そして、図８（Ｃ）に示すように、半導体ウエハ７０を薄くする処理を行う。半導体ウエハ７０の薄くする処理が行われる面から電極７２を突出させるには、電極７２を除去しないように、エッチングを行ってもよい。ウェットエッチングを適用する場合には、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液をエッチャントとして使用してもよい。ドライエッチングを適用する場合には、ＳＦ６、ＣＦ４又はＣ１２を少なくとも含むガスをエッチングガスとして使用してもよい。また、電極７２の手前まで、研削（例えばバックサイドグラインド）を行ってもよい。
【００２５】
図８（Ｄ）に示すように、半導体ウエハ７０に基板２０を貼り付ける。詳しくは、図１（Ｄ）を参照した説明と同様である。また、その後の工程は、上述した実施の形態と同じである。この変形例によれば、両面に貫通した半導体チップを配線基板４０に実装することができる。その他の内容は、上述した実施の形態で説明した内容が該当する。
【００２６】
（第２の実施の形態）
図９（Ａ）〜図１０（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図８（Ａ）を参照して説明した半導体ウエハ７０を使用する。
【００２７】
図９（Ａ）に示すように、半導体ウエハ７０に基板２０を貼り付ける。詳しくは、半導体ウエハ７０の集積回路（図示せず）が形成された側（半導体ウエハ７０を薄くする処理が行われる側とは反対側）に基板２０を貼り付ける。基板２０及びその貼り付けの内容は、第１の実施の形態で説明した内容が該当する。その後、図９（Ｂ）に示すように、基板２０が貼り付けられた半導体ウエハ７０に対して、半導体ウエハ７０を薄くする処理を行う。その詳細は、図８（Ｃ）を参照して説明した内容と同様である。
【００２８】
図９（Ｃ）に示すように、基板２０及び半導体ウエハ７０を切断する。切断の詳細は、第１の実施の形態で説明した内容が該当する。図９（Ｄ）に示すように、補強板３２が貼り付けられた第１の半導体チップ８０が得られる。補強板３２は、第１の半導体チップ８０の集積回路（図示せず）が形成された側（薄くする処理が行われた側とは反対側）に貼り付けられている。電極７２は、補強板３２貼り付けられた側とは反対側から突出していてもよい。
【００２９】
図１０（Ａ）に示すように、少なくとも１つの第１の半導体チップ８０を、補強板３２が貼り付けられた状態で第２の半導体チップ９０にスタックする。スタックの詳細は、図３（Ａ）を参照して説明した実装の内容を適用することができる。第２の半導体チップ９０は、第１の実施の形態で説明した半導体チップ３０と同じ内容が該当するものであってもよい。第２の半導体チップ９０は、電極９２を有しており、電極９２は、バンプを含んでもよいし、貫通電極であってもよい。
【００３０】
図１０（Ｂ）に示すように、第１及び第２の半導体チップ８０，９０を電気的に接続する。詳しくは、第１の半導体チップ８０の薄くする処理が行われた側で、電極８２，９２を電気的に接続する。電気的接続の詳細は、図３（Ｂ）を参照して説明した内容が該当する。
【００３１】
図１０（Ｃ）に示すように、第２の半導体チップ９０にスタックされた第１の半導体チップ８０から補強板３２を除去してもよい。除去の詳細は、図３（Ｃ）を参照して説明した内容と同様である。その後、図示しない外部端子（例えばハンダボール）を形成するなどの周知の工程を行ってもよい。こうして、半導体装置を製造することができる。この半導体装置の外観は、図７に示す半導体装置２１００と同様であってもよい。本実施の形態に係る半導体装置は、上述した製造方法から導き出される構造を有する。本実施の形態には、第１の実施の形態及びその変形例で説明した内容を適用することができる。
【００３２】
本実施の形態の変形例として、図１１に示すように、（第１の）半導体チップ８０を配線基板４０に実装してもよい。配線基板４０は、第１の実施の形態で説明した内容が該当する。実装方法も第１の実施の形態で説明した内容を適用することができる。その後、図示しない外部端子（例えばハンダボール）を形成するなどの周知の工程を行ってもよい。こうして、半導体装置を製造することができる。この半導体装置の外観は、図５に示す半導体装置１１００と同様であってもよい。本実施の形態に係る半導体装置は、上述した製造方法から導き出される構造を有する。
【００３３】
上述した半導体装置を有する電子機器として、図１２にはノート型パーソナルコンピュータ３０００が示され、図１３には携帯電話４０００が示されている。
【００３４】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｄ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明する図である。
【図４】図４（Ａ）〜図４（Ｂ）は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法の付加的な工程を説明する図である。
【図５】図５は、本発明の第１の実施の形態に係る回路基板を示す図である。
【図６】図６は、本発明を適用した第１の実施の形態の第１の変形例に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の第１の実施の形態の第１の変形例に係る回路基板を示す図である。
【図８】図８（Ａ）〜図８（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法の第２の変形例を説明する図である。
【図９】図９（Ａ）〜図９（Ｄ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法の変形例を説明する図である。
【図１２】図１２は、本発明の実施の形態に係る電子機器を示す図である。
【図１３】図１３は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 半導体ウエハ、 １２ 集積回路、 ２０ 基板、 ２２ 接着剤、
３０ 半導体チップ、 ３２ 補強板、 ４０ 配線基板、
６０ 第２の半導体チップ
Claims (17)
- （ａ）集積回路が形成された半導体ウエハに基板を貼り付けること、
（ｂ）前記基板及び前記半導体ウエハを、補強板が貼り付けられた複数の半導体チップに切断すること、及び、
（ｃ）少なくとも１つの前記半導体チップを、前記補強板が貼り付けられた状態で配線基板に実装すること、
を含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程の後に、前記配線基板に実装された１つの前記半導体チップから、前記補強板を除去することをさらに含む半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記（ａ）工程で、接着剤によって前記半導体ウエハに前記基板を貼り付け、
前記補強板の除去は、前記接着剤にエネルギーを供給してその接着力を低下させた後に行う半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記接着剤は、熱によって接着力が低下する性質を有し、
前記（ｃ）工程で、前記少なくとも１つの半導体チップの実装に使用される熱によって、前記接着剤の接着力を低下させる半導体装置の製造方法。 - 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記集積回路が形成された側の裏側に対して行う、前記半導体ウエハを薄くする処理をさらに含む半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記半導体ウエハを薄くする処理の後に、前記半導体ウエハの前記裏側に前記基板を貼り付ける半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記（ａ）工程で、前記半導体ウエハの前記集積回路が形成された側に前記基板を貼り付け、
前記基板が貼り付けられた前記半導体ウエハに対して、前記半導体ウエハを薄くする処理を行い、
前記（ｃ）工程の時点で、それぞれの前記半導体チップは、両面に貫通する電極を有する半導体装置の製造方法。 - （ａ）集積回路が形成された半導体ウエハに基板を貼り付けること、
（ｂ）前記基板及び前記半導体ウエハを、補強板が貼り付けられた複数の第１の半導体チップに切断すること、及び、
（ｃ）少なくとも１つの前記第１の半導体チップを、前記補強板が貼り付けられた状態で第２の半導体チップにスタックすること、
を含む半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法において、
前記（ｃ）工程の後に、前記第２の半導体チップに実装された１つの前記第１の半導体チップから、前記補強板を除去することをさらに含む半導体装置の製造方法。 - 請求項９記載の半導体装置の製造方法において、
前記（ａ）工程で、接着剤によって前記半導体ウエハに前記基板を貼り付け、
前記補強板の除去は、前記接着剤にエネルギーを供給してその接着力を低下させた後に行う半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法において、
前記接着剤は、熱によって接着力が低下する性質を有し、
前記（ｃ）工程で、前記少なくとも１つの半導体チップの実装に使用される熱によって、前記接着剤の接着力を低下させる半導体装置の製造方法。 - 請求項８から請求項１１のいずれかに記載の半導体装置の製造方法において、
前記集積回路が形成された側の裏側に対して行う、前記半導体ウエハを薄くする処理をさらに含む半導体装置の製造方法。 - 請求項１２記載の半導体装置の製造方法において、
前記半導体ウエハを薄くする処理の後に、前記半導体ウエハの前記裏側に前記基板を貼り付ける半導体装置の製造方法。 - 請求項１２記載の半導体装置の製造方法において、
前記（ａ）工程で、前記半導体ウエハの前記集積回路が形成された側に前記基板を貼り付け、
前記基板が貼り付けられた前記半導体ウエハに対して、前記半導体ウエハを薄くする処理を行い、
前記（ｃ）工程の時点で、それぞれの前記第１の半導体チップは、両面に貫通する電極を有する半導体装置の製造方法。 - 請求項１から請求項１４のいずれかに記載の方法によって製造されてなる半導体装置。
- 請求項１５記載の半導体装置が実装されてなる回路基板。
- 請求項１５記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007278A JP2004221346A (ja) | 2003-01-15 | 2003-01-15 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007278A JP2004221346A (ja) | 2003-01-15 | 2003-01-15 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221346A true JP2004221346A (ja) | 2004-08-05 |
Family
ID=32897421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003007278A Withdrawn JP2004221346A (ja) | 2003-01-15 | 2003-01-15 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004221346A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281288A (ja) * | 2006-04-10 | 2007-10-25 | Fujikura Ltd | 半導体装置の製造方法 |
| WO2011108327A1 (ja) * | 2010-03-04 | 2011-09-09 | 株式会社日立製作所 | 再配列ウェーハの製造方法および半導体装置の製造方法 |
-
2003
- 2003-01-15 JP JP2003007278A patent/JP2004221346A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281288A (ja) * | 2006-04-10 | 2007-10-25 | Fujikura Ltd | 半導体装置の製造方法 |
| JP4615475B2 (ja) * | 2006-04-10 | 2011-01-19 | 株式会社フジクラ | 半導体装置および半導体装置の製造方法 |
| WO2011108327A1 (ja) * | 2010-03-04 | 2011-09-09 | 株式会社日立製作所 | 再配列ウェーハの製造方法および半導体装置の製造方法 |
| JPWO2011108327A1 (ja) * | 2010-03-04 | 2013-06-24 | 株式会社日立製作所 | 再配列ウェーハの製造方法および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100780123B1 (ko) | 다이싱 시트 및 그 제조 방법, 및 반도체 장치의 제조 방법 | |
| JP3918935B2 (ja) | 半導体装置の製造方法 | |
| TW594972B (en) | Semiconductor device and its manufacturing method, circuit board and electronic machine | |
| JP4544143B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板及び電子機器 | |
| US7494845B2 (en) | Method of forming a thin wafer stack for a wafer level package | |
| TW447025B (en) | Process for precision alignment of chips for mounting on a substrate | |
| JP2006165175A (ja) | 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法 | |
| EP1391924A1 (en) | Semiconductor device and its manufacturing method, circuit board, and electric apparatus | |
| US7820487B2 (en) | Manufacturing method of semiconductor device | |
| JPH10178028A (ja) | 再加工可能な直接チップ取付けアセンブリ | |
| KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
| EP2040288A2 (en) | Method of forming semiconductor chip wiring pattern using alignment marks | |
| JP2008130704A (ja) | 半導体装置の製造方法 | |
| JP2005051149A (ja) | 半導体装置の製造方法 | |
| JP2001135598A (ja) | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001144123A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004342991A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP7567899B2 (ja) | 電子部品搭載部材の製造方法 | |
| JP2004343088A (ja) | 半導体装置及びその製造方法 | |
| JP2004221346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004342990A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004119472A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001085363A (ja) | 半導体装置の製造方法 | |
| JP2004221350A (ja) | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |