JP7395708B2 - 静電チャック用の多層のための接地機構および関連する方法 - Google Patents

静電チャック用の多層のための接地機構および関連する方法 Download PDF

Info

Publication number
JP7395708B2
JP7395708B2 JP2022503806A JP2022503806A JP7395708B2 JP 7395708 B2 JP7395708 B2 JP 7395708B2 JP 2022503806 A JP2022503806 A JP 2022503806A JP 2022503806 A JP2022503806 A JP 2022503806A JP 7395708 B2 JP7395708 B2 JP 7395708B2
Authority
JP
Japan
Prior art keywords
layer
ground
conductive
dielectric layer
field coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022503806A
Other languages
English (en)
Other versions
JP2022541906A (ja
Inventor
スティーブン ドネル,
ヤクブ リプチンスキー,
チュン ワン チャン,
ヤン リウ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entegris Inc
Original Assignee
Entegris Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Entegris Inc filed Critical Entegris Inc
Publication of JP2022541906A publication Critical patent/JP2022541906A/ja
Application granted granted Critical
Publication of JP7395708B2 publication Critical patent/JP7395708B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

関連出願の相互参照
本出願は、2019年7月24日提出の米国仮出願第62/877,919号の優先権および利益を主張するものであり、その内容はあらゆる目的のために参照により本明細書に組み込まれる。
本開示は、一般に、ウエハ加工中にウエハ基板を固定および支持するために使用される静電チャックに関する。
静電チャック(略して単に「チャック」とも言う)は、半導体ウエハおよびマイクロ電子デバイスの加工中に使用される。チャックは、ワークピースの表面に加工を施すために、半導体ウエハまたはマイクロ電子デバイス基板等のワークピースを定位置に確実に保持する。「基板支持面」と呼ばれることもあるチャックの上面は、チャックの性能を高めるための特別な特徴を含む可能性がある。そのような特徴の1つが導電性コーティングである。導電性コーティングは、ワークピースと電気接地との間を電気的に接続するために使用され得る。
導電性コーティングは、1つの特定の用途において、ワークピースから静電荷を除去するために、またはワークピースにおける静電荷の蓄積を防ぐために有効であり得る。ワークピースの加工中、ワークピースは静電荷にさらされる可能性があり、静電荷は蓄積する傾向がある。電荷蓄積は、チャックとワークピースとの間に静電引力を発生させ、これにより、加工後、ワークピースをチャックから取り外したいときにワークピースがチャックに「貼り付く」場合がある。
電荷蓄積は、ワークピースをチャックから取り外す工程を妨げるのに十分である恐れがある。静電チャック装置のリフトピンは、通常(静電荷の著しい蓄積がない場合)、ワークピースの下側(底部)に接触してチャックから離れるように持ち上げるために上昇させられることにより、ワークピースをチャックから離して持ち上げるのには十分である。しかし、電荷蓄積が十分な場合、リフトピンは、ワークピースの片側を持ち上げることはできるかもしれないが、残りの部分はチャックに接触し続ける可能性がある。ワークピースがディスク形状の半導体ウエハである場合、ウエハは「傾き」、チャックの縁部に貼り付いているように見えるかもしれない。関連するロボットアームがウエハを回収しようとするとき、アームはウエハと適切に係合しないかもしれず、ウエハをチャックから誤って押し出してしまうかもしれない。このことはウエハへの損傷および加工の中断を引き起こす恐れがある。
電荷蓄積がワークピースの「貼り付き」問題につながらない場合でも、ワークピース上に形成されているマイクロ電子構造の損傷につながる恐れがある。ワークピースがプラズマと同じチャンバ内に配置されるプラズマドーピングイオン注入装置では、過剰な電荷蓄積はまた、ドーピング不均一、マイクロローディング、およびアーキングにつながる恐れがある。したがって、プラズマドーピングイオン注入装置のスループットは、過剰な電荷蓄積を回避するために、場合によっては意図的に制限される必要がある場合がある。
静電チャックによって支持されたワークピースの電荷蓄積を制御、防止、または散逸させるための1つの技術は、ワークピースに接触させ、電気接地への導電経路を提供するために、導電性コーティングをチャックの表面に配置することを含む。接地に電気的に接続された導電性コーティングは、ワークピースの(接地に対する)静電荷蓄積を防止または排除する。
以下の説明は、静電チャックまたはその前身の多層構造を含む構造および方法に関し、多層構造は、多層構造の導電性コーティングのための接地構造を含む。
接地構造は、導電性コーティングに接続された多層チャック構造またはその前身の一部として含まれる接地層を含む。接地層はまた、電気接地に接続し、かつ接地ピンを含む接地経路に接続されている。接地ピンは、接地層の下に位置する多層構造の他の層を通過し、接地層の下の位置から接地層に電気的に接続する。これらの層は、結合層を含んでもよい。結合層は、非導電性接着剤(例えば、ポリマー)、絶縁体層、および任意の他の追加的な層であってもよい。
対照的に、以前の接地経路構造は、図2の例に示すように、多層チャックの外径面上に配置された金属薄膜を含む。これらの以前の薄膜構造は、例えばポリマー層と絶縁体との界面のような2つの層間の界面を横切る位置を含む、互いに異なる層の垂直な端面において外径面に接着している。このタイプの薄膜接地経路は、特にこの位置では、使用中または経時的に表面からの層間剥離または他の分離にさらされやすい可能性がある。本明細書によれば、出願人は、多層チャックの外径面上に蒸着されていない接地ピンを含み、かつ表面からの層間剥離の恐れがない代替的な接地経路を明らかにした。接地経路は、接地層の下に位置する多層チャック構造の層を通過するために接地ピンを使用し、接地層の下の位置から接地層に電気的に接続する。
一実施形態では、本開示は、前身を含む多層静電チャックアセンブリに関する。多層静電チャックアセンブリは、誘電体層と、誘電体層上の導電性フィールドコーティングと、誘電体層下の電極層と、電極層下の絶縁体層と、誘電体層下および絶縁体層上のポリマー結合層と、ポリマー結合層上および誘電体層下にあり、導電性フィールドコーティングと電気的に接続された接地層と、絶縁体層の位置からポリマー結合層を通り接地層に延びる接地ピン開口部と、接地ピン開口部に位置し、接地層に電気的に接続された接地ピンとを備える。接地ピンは、接地層に電気的に接続されている。
別の実施形態では、本開示は、接地ピンを多層構造に配置する方法に関する。多層構造体は、誘電体層と、誘電体層下に配置された電極層と、電極層下の絶縁体層と、誘電体層下、電極層下、および絶縁体層上に配置されたポリマー結合層と、ポリマー結合層上および誘電体層下に配置され、フィールドコーティングと電気的に接続された接地層とを含む。本方法は、絶縁体層の位置からポリマー結合層を通り接地層に延びる多層構造に、接地ピン開口部を形成することと、接地ピンを接地ピン開口部に挿入し、接地ピンを接地層に電気的に接続することとを含む。
本開示は、添付の図面に関連した様々な例示的な実施形態に関する以下の説明を考慮することによってより完全に理解され得る。
本発明の多層チャック構造の側面破断図である。 従来技術の多層チャック構造の側面破断図である。
本開示は、様々な修正形態および代替形態を受け入れることができるが、その詳細は、例として図面に示されており、詳細に説明される。しかしながら、本開示の態様を記載された特定の例示的な実施形態に限定することを意図するものではないことを理解されたい。それどころか、本開示の精神および範囲に含まれるすべての修正形態、均等形態、および代替形態を網羅することが意図されている。
以下の詳細な説明は、異なる図面の同様の要素に同じ番号を付した図面を参照して読まれるべきである。詳細な説明および図面は、必ずしも縮尺通りではなく、例示的な実施形態を示しており、本発明の範囲を限定することを意図していない。図示された例示的な実施形態は、単なる例示であることが意図されている。明確な別段の指示がない限り、任意の例示的な実施形態における選択された特徴が、さらなる実施形態に組み込まれてもよい。
本明細書および添付の特許請求の範囲で使用される場合、単数形「1つ」および「前記」は、内容に明確な別段の指示が含まれない限り、複数の指示対象を含む。本明細書および添付の特許請求の範囲で使用される場合、「または」という用語は、内容に明確な別段の指示が含まれない限り、「および/または」を含む意味で一般に用いられる。
「約」という用語は、一般に、列挙された値と等価であると考えられる数の範囲(例えば、同じ機能または結果を有する)を指す。多くの場合、「約」という用語は、最も近い有効数字の周辺の数を含んでもよい。
端点を用いて表される数値範囲は、その範囲内に包含されるすべての数を含む(例えば、1~5は、1、1.5、2、2.75、3、3.80、4、5を含む)。
本明細書で使用される場合、「上方」、「下方」、「頂部」、「底部」、「上部」、「下部」、「垂直」、および「水平」という用語は、これらの用語の従来の意味と一致し、かつ図1および図2の主題を説明するときにこれらの用語を使用する際と一致する意味を有する。
以下の説明は、具体的には前身の任意の形態も含めた、静電チャック(別名、「チャック」)として有用な多層構造、および関連する方法に関する。多層構造は接地構造を含み、接地構造は接地層および接地ピンを含む。
多層構造は、静電チャックとなるように一体に組み立てられた複数の異なる種類の層を含む。静電チャックは、基板を定位置に保持するために、電極によって提供される静電引力を利用して、基板の加工中に基板(例えば、半導体基板、マイクロ電子デバイス、およびそれらの前身)を支持するのに有用であることが知られているタイプのものである。静電チャックを用いて使用される例示的な基板には、半導体ウエハ、薄型画面表示装置、太陽電池、レチクル、フォトマスク等が挙げられる。基板は、直径100ミリメートルの円形ウエハ、直径200ミリメートルのウエハ、直径300ミリメートルのウエハ、または直径450ミリメートルのウエハ以上の面積を有してもよい。
多層チャックは、多層チャック構造に使用するための構成要素として知られる材料の層を含むことができる。チャックは、加工中に基板を支持するのに適した上面(「基板支持面」)を含み、電極層を含む他の機構および構造を含む。電極層は、加工中に基板を定位置に保持するためにチャックと基板との間に静電引力を発生させる。
基板支持面、またはその1つ以上の異なる識別可能部分は、「フィールド」と呼ばれることがある。例えば、基板支持面は、導電性フィールドコーティング(例えば、「フィールドコーティング」)を含んでもよい。導電性フィールドコーティングは、チャックの上面全体を覆ってもよく、または代替的に、上面の一部を覆ってもよい。残りの部分は、誘電体層の露出した上面である。上面はまた、任意に、エンボス等の表面構造を含んでもよい。
上面は、通常、縁部を有する円形の表面領域を有する。縁部は、円形の周囲を定め、表面と多層チャックとの両方の直径も定める。多層チャック構造の周囲または外径には、垂直外径面がある。垂直外径面は、チャックの周囲に延び、複数の層における外縁部の垂直面によって定められる。
多層構造のうちの1つの層は、絶縁体層(または略して「絶縁体」)である。絶縁体層は、ベースによって下から支持されている。絶縁体の上には、ポリマー結合層および電極層がある。ポリマー結合層および電極層の上には誘電体層があり、誘電体層は、上述のようなチャック上面を含み、チャック上面は、導電性フィールドコーティングおよび任意のエンボスを含む。ポリマー結合層は、絶縁体の上面を誘電体層の底面および電極層に固定する。ポリマー結合層と絶縁体との間の界面は、ポリマー-絶縁体界面と呼ばれる。
多層構造の別の層は接地層である。接地層は、接地層の上に位置する導電性フィールドコーティングに電気的に接続し、接地ピンを含む接地経路にも接続する。接地層は、誘電体層の下およびポリマー結合層の上に位置する。接地ピンは、接地層の下の位置から接地層にアクセスするために、接地層の下に位置する多層チャック構造の他の層を通過することによって、接地層に電気的に接続する。接地ピンは、ポリマー-絶縁体界面におけるポリマー結合層および絶縁体層の垂直面に結合していない(蒸着していない)ピン構造として、ポリマー-絶縁体界面に隣接する位置を通過しながら、下から接地層に接続する。
特定の以前の接地経路設計は、ポリマー結合層、絶縁体層、およびポリマー-絶縁体界面を含む表面において(例えば、蒸着により)多層チャックの垂直外径面に固定される、金属薄膜の形態の接地経路を含んでいた。特定の条件下では、このタイプの接地経路と外径面との間の結合がうまくいかない可能性があり、薄膜接地経路が外径面から分離する(例えば、剥離する)。比較すると、多層構造体の外径の垂直面上に蒸着していない接地経路としてのポスト構造は、ピンが積層によってまたは膜を表面に蒸着させることにより形成されることによって最初から表面に固定されるわけではないため、表面から分離しやすくはならない。
図1は、一実施形態による多層チャック100の例示的な例を示す。多層チャック100は、多層構造を含み、多層構造は、ベース102、絶縁体層106、ポリマー結合層108、電極層(または「電極」)110、誘電体層112、および接地層116を有する。誘電体層112の上面は、ウエハ支持面120を定め、ウエハ支持面120は、導電性フィールドコーティング114および任意のエンボス140を含む。ウエハ126は、ウエハ支持面120のエンボス140によって支持されているものとして示されている。多くの場合、多層チャック100は、周辺または周囲(不可視)によって定められる円形の領域を有する。周辺または周囲は、複数の層の垂直端面によって定められる垂直に延びる外径面150を含む。
ベース102は、平坦な上面を有する支持層であり、絶縁体層106を支持するための平坦で剛性の支持上面を提供するのに有効ないかなる材料でも作られる。例示的な材料には導電性があってもよく、1つの具体例はアルミニウムである。
絶縁体層106は、ベース102によって支持され、例えばアルミナまたは別の有用な絶縁材料等のセラミック絶縁材料のような任意の有用な絶縁材料で作ることができる。
ポリマー結合層108は、絶縁体層106の上面と電極110の底面、誘電体層112の底面、またはその両方との間を結合することができ、接地層116の底面にも結合することができるポリマー層である。ポリマー結合層108は、多層静電チャックの層を結合するのに有用であるとして知られているいかなるポリマー接着剤から作られてもよい。この接着剤は、感圧接着剤または構造的接着剤であってもよく、熱可塑性、熱硬化性(例えば、硬化性)などであってもよい。絶縁体層106の上面とポリマー結合層108の下面との間の境界は、本明細書ではポリマー-絶縁体界面142と呼ばれる。
導電性フィールドコーティング114は、誘電体層112の上面の少なくとも一部の上に配置された導電性材料層とすることができ、任意のエンボスを含んでもよく、または任意のエンボスの上に配置されていてもよい。導電性フィールドコーティング114は、誘電体層112の上面全体にわたって、またはこの上面の一部のみにわたって延びる可能性がある。導電性フィールドコーティング114は、いかなる導電性材料からも用意することができ、例えば化学蒸着(およびプラズマ支援化学蒸着等の化学蒸着の修正版)、原子層蒸着、および同様の蒸着技術等の蒸着方法のような有用な方法により、所望の位置に配置され得る。導電性フィールドコーティング114は、ニッケル、ニッケル合金、チタン、アルミニウム、ジルコニウム、窒化チタン、窒化ジルコニウム、導電性炭素等の導電性材料で作られてもよい。一般に、電荷散逸層は、ワークピースから電荷を除去する、すなわち「散逸させる」ために、電荷散逸層上に配置されたワークピース(例えば、ウエハ基板)に電気的接地をもたらす。
接地層116は、導電層であり、フィールドコーティング114に電気的に接続されている。接地層116は、いかなる導電性材料でも作ることができ、任意の有用な方法によって多層チャック100の層として用意および配置され得る。場合によっては、図1に示すように、接地層116は、ポリマー結束層108の上面と誘電体層112の下面との間に位置する。例えば、図1に示すように、下面接地層116はポリマー結束層108の上面に接触し、接地層116の上面は誘電体層112の下面に接触する。任意に、図示するように、接地層116はまた、接地層116と導電性フィールドコーティング114との間の電気的接触を容易にするために、誘電体層112の垂直外径面150に接触する延長部分117を含むことができる。
接地層116の材料は、いかなる導電性材料とすることもできる。適切な導電性材料の例には、ニッケル、ニッケル合金、チタン、アルミニウム、ジルコニウム、窒化チタン、窒化ジルコニウム、または導電性炭素が挙げられるが、これらに限定されるわけではない。
多層構造の二次元表面領域(すなわち、上側ウエハ支持面120の二次元領域等、上または下から見たときの構造の領域)に対して、接地層116は、その表面領域の有効部分のいずれに配置されていてもよい。特に、接地層116は、接地層116の上に位置する導電性フィールドコーティング114と電気的に接続されており、また、接地層116の下に位置する接地ピン132とも電気的に接触している。
チャックの表面領域に対する接地層の1つの有用な位置は、外径におけるチャックの縁部に隣接する多層チャック(例えば、多層チャック100)の周囲にある。チャックの表面の外縁部の位置により、接地層は、誘電体層の外面に位置する接地経路によって導電性フィールドコーティングの近くにアクセスすることができる。
接地層116は、接地層が説明したように機能し、かつ接地ピンと導電性フィールドコーティングとの両方に電気的に接続され得る寸法および位置を有することができる。多層チャックの表面領域の外縁部に位置する接地層116は、この領域の外縁(周囲)から延びる幅寸法、およびこの領域の中心に向かう距離を有すると考えることができる。この幅寸法の大きさは、接地ピンが、多層チャックの一部として接地層の下に配置されることを可能にするのに十分であり得る。幅寸法のサイズはまた、チャックの総面積による可能性がある。接地層の有用な幅は、チャックの直径の10%までであるかもしれない。直径100ミリメートルのチャックの場合、有用な幅は10ミリメートルまでであるかもしれない。代替的な幅寸法は、10ナノメートル~100マイクロメートルの範囲であってもよい。
接地層116は、100ナノメートル~10マイクロメートルの範囲の厚さ等の任意の有効厚さを有することができる。
接地層116を多層構造の他の層に対して所望の位置に配置する方法の例には、化学蒸着(およびプラズマ支援化学蒸着等の化学蒸着の修正版)、物理蒸着、原子層蒸着、および同様の蒸着技術等の既知の蒸着方法が挙げられる。
さらに図1を参照すると、多層チャック構造101は、接地層116の下の位置からポリマー-絶縁体界面142の上の位置で接地層116に接触する接地ピン132を含む。場合によっては、接地ピン132は、接地層116の下面がポリマー結合層108の上面に接触する位置で、接地層116の下面に接触してもよい。接地ピン132は、中実ピン構造として界面142の側を通る。中実ピン構造は、界面142に蒸着、接着、または固定されている必要はない。接地ピン132は、界面142の表面のうちの1つ以上との接触を回避する可能性さえある。接地ピン132は、接地ピン132を収容するために準備された多層構造101における接地ピン開口部144に挿入され、その中に置かれていてもよい。接地ピン開口部144は、接地層116の下の位置から、多層構造101の1つ以上の層および材料を通って、例えばポリマー結合層108を通って、絶縁体層106の全部または一部を通って、ベース層102の全部または一部を通って延びる可能性がある。図示されるように、ベース層102は、接地ねじ(例えば、接地ねじ130)を含んでもよい。
接地ピン132は、剛性金属等の任意の導電性材料で作ることができ、細長い金属シャフトとして形成することができる。接地ピン132は、接地ねじ130を用いて多層構造101に組み立てて取り込むことができ、接地ピン132と接地ねじ130との対向する係合面により、螺合が生じる。接地ピン132および接地ねじ130の構造および配置は、静電チャック設計の分野で知られているこれらの装置の例を用いて、必要に応じた状態にすることができる。1つの例によれば、接地ねじ130は、多層チャックのベース(例えば、アルミニウム)の空洞を利用して(例えば、螺合により)固定することができる。いくつかの実施形態では、接地ピン132と接地ねじ130との間の係合は、金属ばね、導電性エポキシを用いた結合、または別の形態の電気接続であってもよい。接地ピン132は、絶縁体層106およびポリマー結合層108に形成された空洞を下から通過して、導電性エポキシ等の導電性材料を通って間接的に電極110に接触することができる。
多層チャック100の他の特徴は、図1に示すように、電極110および任意のエンボス140を含む。多層静電チャックの有用な電極110が知られており、説明したような多層チャックにおいて使用するための電極110を、既知の例から選択することができる。電極110は、電荷を蓄積して、電極とチャックの基板支持面上に配置された基板との間に静電引力(下向き)を発生させることができる。したがって、電極110は、電極110に選択的に電荷を提供することができる電気回路に接続され、接地に接続されるかまたは選択的に接続可能であるが、導電性フィールドコーティング114には電気的に接続されていない。
電極110は、例えば化学蒸着(およびプラズマ支援化学蒸着等の化学蒸着の修正版)、原子層蒸着、および同様の蒸着技術等の蒸着のような任意の有用な方法により、多層構造101の他の層に対する所望の位置、およびチャックの領域の所望の部分(例えばパターン)上に配置され得る。電極110は、通常、(上から見たときに)チャックの表面領域上にパターニングされてもよく、チャックの表面領域全体を覆う必要はない。
任意のエンボス140は、誘電体層の上層から離れて基板を支持するための基板支持面に位置する表面構造である。エンボス140は、導電性フィールドコーティングの上または下に位置することができ、いかなる有用な方法でサイズおよび間隔を設定してもよい。多層チャックの基板支持面上で使用するエンボスの有用な例が知られている。エンボスとして有用な例示的な材料は、導電性(例えば、金属)または絶縁性(例えば、絶縁セラミック等の誘電体)であってもよい。エンボス140は、例えば化学蒸着(およびプラズマ支援化学蒸着等の化学蒸着の修正版)、原子層蒸着、および同様の蒸着技術等の蒸着方法のような任意の有用な方法により、誘電体層に対する所望の位置に配置され得る。
図示のような多層チャックを準備するために、ある方法では、絶縁体層106、ポリマー結合層108、またはポリマー-絶縁体界面142の1つ以上の垂直端面上等の、多層チャックの垂直表面上に形成された接地経路が必要ない。代わりに、接地ピンは、多層チャック構造または多層チャック構造の前身を設け、接地ピン開口部(例えば、接地ピン開口部144)を多層構造101に準備することにより、説明したように配置され得る。多層チャック構造または多層チャック構造の前身は、少なくとも絶縁体、接地層、およびポリマー結合層を含む。図1を参照すると、例示的な接地ピン開口部144は、接地層116の下(例えば下面)の位置から、多層チャック100の1つ以上の層および材料を通って、例えばポリマー結合層108を通って、絶縁体層106の全部または一部を通って、ベース層102の全部または一部を通って延びる可能性がある。図示されるように、ベース層102は、接地ピン132に係合する接地ねじ(例えば接地ねじ130)を含んでもよい。接地ピン開口部144を形成した後、接地ピン(例えば接地ねじ132)は、(絶縁体層106またはベース102の下から)接地ピン開口部144に挿入され、接地層116の底面側において、接地ピン132の上端を接地層116と電気接触させることができる。
比較として、代替的な(以前の)接地経路構造の例には、例えば図2に示す多層チャック200等の多層チャックの外径面に配置された蒸着金属薄膜が挙げられる。図2に示すように、多層チャック200は、垂直に延びる外径面150に接着された蒸着金属薄膜接地経路119を含む。接地経路119は、最終的に、任意の有効な経路により電気接地に接続する。薄膜金属接地経路119は、外径面に(例えば、蒸着方法によって)形成されることにより、外径面150上に配置されてもよい。これらの以前の蒸着薄膜構造は、各層の表面および隣接する層間の各界面を含む外径面に十分に固定されていなければならない。例えば、図2に示すように、蒸着薄膜構造は、ポリマー-絶縁体界面142を横断することにより外径面に接着することが求められる場合がある。外面150上に配置されたこのタイプの薄膜接地経路は、使用中または経時的に表面150からの層間剥離または他の分離にさらされやすい可能性がある。図1を参照して本明細書で説明する実施形態は、多層チャックの外径面上に蒸着されていない接地ピンを含み、かつ表面からの層間剥離の恐れがない異なる接地経路を提供する。
態様:
態様1は、誘電体層と、誘電体層上の導電性フィールドコーティングと、誘電体層下の電極層と、電極層下の絶縁体層と、誘電体層下および絶縁体層上のポリマー結合層と、ポリマー結合層上および誘電体層下にあり、導電性フィールドコーティングと電気的に接続された接地層と、絶縁体層の位置からポリマー結合層を通り接地層に延びる接地ピン開口部と、接地ピン開口部に位置し、接地層に電気的に接続された接地ピンとを備える多層静電チャックアセンブリである。
態様2は、接地層が、ポリマー結合層の上面および誘電体層の下面に接触する、態様1に記載の多層静電チャックアセンブリを含む。
態様3は、接地層が、導電性蒸着薄膜である、態様1または2に記載の多層静電チャックアセンブリを含む。
態様4は、接地層が、ニッケル、ニッケル合金、チタン、アルミニウム、ジルコニウム、窒化チタン、窒化ジルコニウム、または導電性炭素を含む蒸着薄膜である、態様1または2に記載の多層静電チャックアセンブリを含む。
態様5は、接地層が、100ナノメートル~10マイクロメートルの範囲の厚さおよび10ナノメートル~100マイクロメートルの範囲の幅を有する、態様1~4のいずれか一項に記載の多層静電チャックアセンブリを含む。
態様6は、接地層が、多層静電チャックアセンブリの全周にわたって途切れることなく延びる、態様1~5のいずれか一項に記載の多層静電チャックアセンブリを含む。
態様7は、接地層が、接地層に接続するために導電性フィールドコーティングから誘電体層の外径面にわたって延びる導電性接地経路により、導電性フィールドコーティングに電気的に接続されている、態様1~6のいずれか一項に記載の多層静電チャックアセンブリを含む。
態様8は、絶縁体を支持する、絶縁体下のベースを備える、態様1~7のいずれか一項に記載の多層静電チャックアセンブリを含む。
態様9は、上面にエンボスを備える、態様1~8のいずれか一項に記載の多層静電チャックアセンブリを含む。
態様10は、誘電体層と、誘電体層下に配置された電極層と、電極層下の絶縁体層と、誘電体層下、電極層下、および絶縁体層上に配置されたポリマー結合層と、ポリマー結合層上および誘電体層下に配置され、フィールドコーティングと電気的に接続された接地層と、絶縁体層の位置からポリマー結合層を通り接地層に延びる接地ピン開口部とを含む多層構造に、接地ピン開口部を形成することと、接地ピンを接地ピン開口部に挿入し、接地ピンを接地層に電気的に接続することとを含む方法である。
態様11は、多層構造が、誘電体層上に導電性フィールドコーティングを含み、接地層が、導電性フィールドコーティングに電気的に接続される、態様10に記載の方法を含む。
このように本開示のいくつかの例示的な実施形態を説明してきたが、当業者ならば、添付の特許請求の範囲内でさらなる他の実施形態が作成および使用され得ることを容易に理解するであろう。本明細書に含まれる本開示の多くの利点は、前述の説明に記載されている。しかしながら、本開示は、多くの点で例示にすぎないことを理解されたい。本開示の範囲を超えることなく、詳細に、特に部品の形状、サイズ、および配置に関して変更が加えられ得る。本開示の範囲は、当然のことながら、添付の特許請求の範囲が表現される言語で定義される。

Claims (8)

  1. 誘電体層と、
    誘電体層上の導電性フィールドコーティングと、
    誘電体層下の電極層と、
    電極層下の絶縁体層と、
    誘電体層下及び絶縁体層上のポリマー結合層と、
    ポリマー結合層上及び誘電体層下にあり、導電性フィールドコーティングと電気的に接続された接地層と、
    絶縁体層の位置からポリマー結合層を通り接地層に延びる接地ピン開口部と、
    接地ピン開口部に位置し、接地層に電気的に接続された接地ピンと
    を備え
    導電性フィールドコーティングの少なくとも一部が、誘電体層の上面から誘電体層の外径面方向に延びており、接地層が、導電性フィールドコーティングから誘電体層の外径面にわたって延びる導電性接地経路により、導電性接地経路の上面と導電性接地経路の誘電体層の外径面に対して反対側の面とで、導電性フィールドコーティングに電気的に接続されてい多層静電チャックアセンブリ。
  2. 接地層が、ポリマー結合層の上面及び誘電体層の下面に接触する、請求項1に記載のアセンブリ。
  3. 接地層が、導電性蒸着薄膜である、請求項1又は2に記載のアセンブリ。
  4. 接地層が、ニッケル、ニッケル合金、チタン、アルミニウム、ジルコニウム、窒化チタン、窒化ジルコニウム、又は導電性炭素を含む蒸着薄膜である、請求項1から3のいずれか一項に記載のアセンブリ。
  5. 接地層が、100ナノメートル~10マイクロメートルの範囲の厚さ及び10ナノメートル~100マイクロメートルの範囲の幅を有する、請求項1から4のいずれか一項に記載のアセンブリ。
  6. 接地層が、アセンブリの全周にわたって途切れることなく延びる、請求項1から5のいずれか一項に記載のアセンブリ。
  7. 絶縁体を支持する、絶縁体下のベースを更に備える、請求項1からのいずれか一項に記載のアセンブリ。
  8. 誘電体層と、誘電体層上の導電性フィールドコーティングと、誘電体層下に配置された電極層と、電極層下の絶縁体層と、誘電体層及び電極層下で、かつ絶縁体層上に配置されたポリマー結合層と、ポリマー結合層上及び誘電体層下に配置され、導電性フィールドコーティングと電気的に接続された接地層とを含む多層構造に、絶縁体層の位置からポリマー結合層を通り接地層に延びる接地ピン開口部を形成することと、
    接地ピンを接地ピン開口部に挿入し、接地ピンを接地層に電気的に接続することと
    を含み、
    導電性フィールドコーティングの少なくとも一部が、誘電体層上から誘電体層の外径面方向に延びており、接地層が、導電性フィールドコーティングから誘電体層の外径面にわたって延びる導電性接地経路により、導電性接地経路の上面と導電性接地経路の誘電体層の外径面に対して反対側の面とで、導電性フィールドコーティングに電気的に接続される、方法。
JP2022503806A 2019-07-24 2020-07-24 静電チャック用の多層のための接地機構および関連する方法 Active JP7395708B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962877919P 2019-07-24 2019-07-24
US62/877,919 2019-07-24
PCT/US2020/043564 WO2021016584A1 (en) 2019-07-24 2020-07-24 Grounding mechanism for multi-layer for electrostatic chuck, and related methods

Publications (2)

Publication Number Publication Date
JP2022541906A JP2022541906A (ja) 2022-09-28
JP7395708B2 true JP7395708B2 (ja) 2023-12-11

Family

ID=74189631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022503806A Active JP7395708B2 (ja) 2019-07-24 2020-07-24 静電チャック用の多層のための接地機構および関連する方法

Country Status (7)

Country Link
US (1) US11309207B2 (ja)
EP (1) EP4004973A4 (ja)
JP (1) JP7395708B2 (ja)
KR (1) KR20220034903A (ja)
CN (2) CN112289731A (ja)
TW (1) TWI762978B (ja)
WO (1) WO2021016584A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282729B2 (en) * 2018-12-27 2022-03-22 Areesys Technologies, Inc. Method and apparatus for poling polymer thin films
JP2022060859A (ja) * 2020-10-05 2022-04-15 キオクシア株式会社 静電チャック装置及び半導体製造装置
US20230060192A1 (en) * 2021-09-02 2023-03-02 Entegris, Inc. Methods and apparatus for processing an electrostatic chuck

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170871A (ja) 2000-12-04 2002-06-14 Kyocera Corp 静電チャック
JP2006040993A (ja) 2004-07-23 2006-02-09 Nikon Corp 静電チャック
JP2007311399A (ja) 2006-05-16 2007-11-29 Sumitomo Osaka Cement Co Ltd 静電チャック
JP2013542590A (ja) 2010-09-08 2013-11-21 インテグリス・インコーポレーテッド 高導電性静電チャック

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155652A (en) * 1991-05-02 1992-10-13 International Business Machines Corporation Temperature cycling ceramic electrostatic chuck
KR100511854B1 (ko) * 2002-06-18 2005-09-02 아네르바 가부시키가이샤 정전 흡착 장치
TWI475594B (zh) * 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
WO2014070764A1 (en) * 2012-11-02 2014-05-08 Entegris, Inc. Electrostatic chuck with photo-patternable soft protrusion contact surface
US8861170B2 (en) * 2009-05-15 2014-10-14 Entegris, Inc. Electrostatic chuck with photo-patternable soft protrusion contact surface
KR101776562B1 (ko) * 2015-08-20 2017-09-07 엔지케이 인슐레이터 엘티디 정전 척 히터
CN113056816A (zh) * 2018-11-19 2021-06-29 恩特格里斯公司 具有电荷耗散涂层的静电卡盘

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170871A (ja) 2000-12-04 2002-06-14 Kyocera Corp 静電チャック
JP2006040993A (ja) 2004-07-23 2006-02-09 Nikon Corp 静電チャック
JP2007311399A (ja) 2006-05-16 2007-11-29 Sumitomo Osaka Cement Co Ltd 静電チャック
JP2013542590A (ja) 2010-09-08 2013-11-21 インテグリス・インコーポレーテッド 高導電性静電チャック

Also Published As

Publication number Publication date
WO2021016584A1 (en) 2021-01-28
KR20220034903A (ko) 2022-03-18
TWI762978B (zh) 2022-05-01
CN213366557U (zh) 2021-06-04
EP4004973A1 (en) 2022-06-01
CN112289731A (zh) 2021-01-29
US20210028046A1 (en) 2021-01-28
EP4004973A4 (en) 2023-08-16
TW202114039A (zh) 2021-04-01
US11309207B2 (en) 2022-04-19
JP2022541906A (ja) 2022-09-28

Similar Documents

Publication Publication Date Title
JP7395708B2 (ja) 静電チャック用の多層のための接地機構および関連する方法
JP5796076B2 (ja) 高導電性静電チャック
TWI534945B (zh) 具有聚合物突出物的靜電吸盤
JP7240497B2 (ja) 電荷散逸コーティングを施した静電チャック
EP3073521B1 (en) Electrostatic chuck
US20100078899A1 (en) Adjustable thermal contact between an electrostatic chuck and a hot edge ring by clocking a coupling ring
JP2009272646A (ja) スパッタリング装置
TW201729337A (zh) 原位可移除式靜電吸盤
JP2008251737A (ja) 静電チャック装置用電極部材ならびにそれを用いた静電チャック装置および静電吸着解除方法
TW201732992A (zh) 用於較小晶圓及晶圓片之晶圓載具
US20170117174A1 (en) Electro-static chuck with radiofrequency shunt
JP4898199B2 (ja) 半導体装置の製造方法
KR20170036165A (ko) 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
TWI542722B (zh) 用於濺鍍製程之夾具與濺鍍半導體封裝件之方法
TW201943013A (zh) 在其部分上具有電極之雙極靜電夾具
JP4784141B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231129

R150 Certificate of patent or registration of utility model

Ref document number: 7395708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150