JP6226069B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP6226069B2
JP6226069B2 JP2016523408A JP2016523408A JP6226069B2 JP 6226069 B2 JP6226069 B2 JP 6226069B2 JP 2016523408 A JP2016523408 A JP 2016523408A JP 2016523408 A JP2016523408 A JP 2016523408A JP 6226069 B2 JP6226069 B2 JP 6226069B2
Authority
JP
Japan
Prior art keywords
electronic component
manufacturing
resin
adhesive
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016523408A
Other languages
English (en)
Other versions
JPWO2015182370A1 (ja
Inventor
誠剛 林
誠剛 林
健一 井窪
健一 井窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015182370A1 publication Critical patent/JPWO2015182370A1/ja
Application granted granted Critical
Publication of JP6226069B2 publication Critical patent/JP6226069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、電子部品の製造方法、特に、溝状の加工が施されたウェハ及び多孔質部材が接着剤により接着された電子部品の製造方法に関する。
溝状の加工が施されたウェハ及び多孔質部材が接着剤により接着された電子部品として、例えば、特許文献1に記載の磁電変換素子が知られている。この種の電子部品の製造方法(以下、従来の電子部品の製造方法と称す)では、ミアンダ形状の磁気抵抗効果膜を形成するために、InSbからなるバルク(ウェハ)に対してフォトリソグラフィ及びエッチングにより溝状の加工を施す。その後、溝状の加工が施されたバルクの主面上に樹脂層を形成し、該樹脂層を接着剤としてフェライトなどの磁性体基板と該バルクとを接着する。このとき、従来の電子部品の製造方法では、バルクの主面に形成された溝に接着剤である樹脂を十分に充填することが困難だった。結果として、その後のバルク研磨の際に、樹脂が充填されていない溝周辺で、磁気抵抗効果膜の割れや欠けが発生する。また、樹脂が充填されていない溝に研磨屑が入り込み、磁気抵抗効果膜間で短絡が発生する。さらに、後工程においてエッチングを施すと、樹脂が充填されていない溝周辺で、磁気抵抗効果膜を構成するInSbが腐食され、磁気抵抗効果膜が断線するといった問題があった。
特開平9−51135号公報
本発明の目的は、溝状の加工が施されたウェハ及び多孔質部材が接着剤により接着された電子部品の製造方法において、ウェハに形成された溝内に接着剤を十分に充填することを可能とする電子部品の製造方法を提供することである。
本発明の第1の形態に係る電子部品の製造方法は、
少なくとも一方の主面に溝が設けられたウェハと、多孔質部材とを備え、前記ウェハの一方の主面と前記多孔質部材のいずれかの面とが接着剤により接着された電子部品の製造方法であって、
前記多孔質部材のいずれかの面にコーティング用樹脂を塗布するコーティング工程と、
前記コーティング工程の後に、前記ウェハの一方の主面と前記多孔質部材の前記コーティング用樹脂が塗布された面とを接着する接着工程と、
を備えること、
を特徴とする。
本発明の第1の形態に係る電子部品の製造方法では、ウェハと多孔質部材とを接着する前に、多孔質部材に対してコーティング用樹脂を塗布する。これにより、例えば、フェライトなどの多孔質部材において、該多孔質部材の細孔への接着剤の浸入が抑制される。結果として、接着剤は多孔質部材に吸収されることなく、ウェハの主面に設けた溝内に充填される。
本発明の第2の形態に係る電子部品の製造方法は、前記第1の形態に係る電子部品の製造方法において、
前記ウェハの材料は、InSbであること、
を特徴とする。
InSbは、劈開面を有するため上述の割れや欠けが発生しやすい。従って、第1の形態に係る電子部品の製造方法を、InSbを材料として用いた電子部品に対して適用することは特に有効である
本発明の第3の形態に係る電子部品の製造方法は、前記いずれかの電子部品の製造方法において、
前記コーティング用樹脂の未硬化状態における粘度は、前記接着剤の未硬化状態における粘度よりも高いこと、
を特徴とする。
本発明の第3の形態に係る電子部品の製造方法では、コーティング用樹脂の未硬化状態における粘度が、接着剤の未硬化状態における粘度よりも高い。これにより、コーティング用樹脂が未硬化状態であっても、接着剤の多孔質部材の細孔への浸入が抑制される。従って、コーティング用樹脂と接着剤とを同時に熱硬化させることができ、その製造工程をより簡素にすることができる。
本発明によれば、ウェハに設けられた溝内に接着剤を十分に充填することが可能である。
一実施例である電子部品の製造方法により製造された電子部品の平面図である。 図1のA−A断面における断面図である。 一実施例である電子部品の製造方法の工程を示す図である。 一実施例である電子部品の製造方法の工程を示す図である。 一実施例である電子部品の製造方法の工程を示す図である。 一実施例である電子部品の製造方法の工程を示す図である。 一実施例である電子部品の製造方法の工程を示す図である。 一実施例である電子部品の製造方法の工程を示す図である。 一実施例である電子部品の製造方法の工程を示す図である。 一実施例である電子部品の製造方法の工程を示す図である。 一実施例である電子部品の製造方法の工程を示す図である。 第1のサンプルにおいて、磁気抵抗効果膜間の溝を顕微鏡により観察した写真の複製である。 第2のサンプルにおいて、磁気抵抗効果膜間の溝を顕微鏡により観察した写真の複製である。
(電子部品の構成、図1及び図2参照)
一実施例である電子部品の製造方法により製造される電子部品1について図面を参照しながら説明する。以下で、電子部品1の主面と直交する方向をz軸方向と定義する。また、z軸方向から平面視したとき、電子部品1の長辺に沿った方向をx軸方向と定義し、電子部品1の短辺に沿った方向をy軸方向と定義する。なお、x軸、y軸及びz軸は互いに直交している。また、短絡電極30のxy平面における位置を明確にするために、磁気抵抗厚膜25により覆われてz軸方向の正方向側から実際には見えない短絡電極30を、図1に表示した。
電子部品1は、図1に示すように、樹脂層35に周囲を覆われるように磁気抵抗効果膜25が設けられた磁電変換素子である。また、電子部品1は、磁気抵抗効果膜25、樹脂層35に加え、基板20、及び複数の短絡電極30を備えている。
基板20は、フェライトを材料とする多孔質の部材であり、略直方体状を成している。また、基板20は、図2に示すように、電子部品1におけるz軸方向の負方向側に設けられ、さらに、基板20の表面は、ポリイミド樹脂からなるコーティング膜20aにより覆われている。
磁気抵抗効果膜25は、基板20に対して、z軸方向の正方向側に位置するInSbを材料とする薄膜である。また、磁気抵抗効果膜25は、図1に示すように、z軸方向から見たとき、x軸方向の負方向側から正方向側に向かってジグザグに進行する、いわゆるミアンダ形状を成している。
短絡電極30は、アルミニウムを材料とする電極であり、z軸方向から見たとき、略長方形状を成している。また、短絡電極30は、磁気抵抗効果膜25のz軸方向の負方向側の面(以下で、z軸方向の負方向側の面を下面と称す)に間隔を空けて複数設けられている。
樹脂層35は、図2に示すように、基板20と磁気抵抗効果膜25との間に介在するエポキシ樹脂からなる層である。また、樹脂層35は、後述する製造方法において、基板20と磁気抵抗効果膜25とを接着する役目を担っている。なお、基板20の表面がコーティング膜20aに覆われているため、樹脂層35と基板20との間には、コーティング膜20aが介在する。
以上のように構成された電子部品1では、外部から印加される磁界の強さの変化に伴って、磁気抵抗効果膜25の抵抗値が変化する。従って、磁気抵抗効果膜25に電流を流すことで、電子部品1は磁電変換素子として機能する。
(製造方法 図3〜図11参照)
以下で、一実施例である電子部品の製造方法について説明する。
まず、InSbの単結晶からなる半導体ウェハ125を準備する。次に、図3に示すように、半導体ウェハ125の一方の主面に、蒸着によりアルミニウムの薄膜130を成膜する。
成膜したアルミニウムの薄膜130上に、フォトリソグラフィにより、レジストパターンRP1を形成する。そして、レジストパターンRP1が形成されたアルミニウム薄膜130に対して、ウェットエッチングによりエッチングを行い、図4に示すように、アルミニウム薄膜130のレジストパターンRP1に覆われていない部分を除去する。
次に、ウェットエッチングに用いた溶液の残渣を除去するために、水洗を行う。さらに、アルミニウム薄膜130上のレジストパターンRP1を剥離液により剥離する。その後、剥離液の残渣を水洗により除去し、乾燥させる。この工程により、図5に示すように、複数の短絡電極30に対応する導体パターンが半導体ウェハ125の表面に形成される。
複数の短絡電極30に対応する導体パターンの形成後に、上述と同じ手順(フォトリソグラフィ及びエッチング)によって、図6に示すように、半導体ウェハ125の一方の主面に複数の溝150を形成する。これにより、半導体ウェハ125の一方の主面に磁気抵抗効果膜25に対応するミアンダ形状のパターンが形成される。
次に、フェライトから成る磁性体基板120(基板20に対応)を準備する。そして、スピンコーターを用いて、図7に示すように、磁性体基板120の表面にポリイミド系の樹脂からなる液状のコーティング用樹脂120aを塗布する。その後、コーティング用樹脂120aを熱硬化させることにより、磁性体基板120の表面にコーティングを施す。
また、図7に示す作業と並行して、スピンコーターを用いて、図8に示すように、半導体ウェハ125の表面に液状のエポキシ樹脂を塗布することにより、樹脂層135を設ける。そして、図9に示すように、磁性体基板120と半導体ウェハ125とによって樹脂層135を挟んだ状態で、0.2Paの圧力でこれらを加圧する。このとき、樹脂層135に気泡が混入することを防ぐために、これらへの加圧は、真空引きしながら行う。同時にこれらを加熱することで、樹脂層135を硬化させる。これにより、樹脂層135が磁性体基板120と半導体ウェハ125とを接着する接着剤として機能する。
そして、半導体ウェハ125の他方の主面側から研磨及びエッチングを行い、図10に示すように、エポキシ樹脂が充填された複数の溝150と磁気抵抗効果膜25とを露出させる。
最後に、図11に示すように、複数の電子部品1を備える母基板をダイシングソーなどでカットすることで、複数の電子部品1に個片化する。
(効果)
一実施例である電子部品の製造方法では、半導体ウェハ125を接着する磁性体基板120がフェライトなどの多孔質部材であったとしても、半導体ウェハ125の主面に施された溝150に、接着剤であるエポキシ樹脂を十分に充填することができる。その理由は次の通りである。まず、従来の電子部品の製造方法で溝内に接着剤を十分に充填できない原因は、接着剤である樹脂が多孔質部材からなる磁性体基板の細孔に浸入するためである。特に、真空引きしながら磁性体基板とバルク(ウェハ)とを接着する場合は、磁性体基板の細孔への樹脂の浸入が促進されるため、バルク(ウェハ)と磁性体基板との間に介在する樹脂が不足することになる。その結果、バルクの主面に設けた溝内に、樹脂が十分に充填されない。一方、一実施例である電子部品の製造方法では、半導体ウェハ125と磁性体基板120とを接着する前に、磁性体基板120の表面に対してコーティングを施す。これにより、磁性体基板120の細孔へのエポキシ樹脂の浸入が抑制される。結果として、半導体ウェハ125と磁性体基板120との間に介在するエポキシ樹脂が不足することなく、半導体ウェハ125の主面に設けた溝150内にエポキシ樹脂が十分に充填される。なお、従来の電子部品の製造方法の課題を解決する他の手段として、樹脂の塗布量を増やすことが考えられる。しかし、磁性体基板の表面の状態はバラツキが大きいため、それぞれの状態に合った樹脂の塗布量を工業的に管理することは困難であった。
ここで、本願発明者は上述の効果を確認するために実験を行った。実験では、磁性体基板120の表面に対してコーティングを施して作製された電子部品1に相当する第1のサンプルと、磁性体基板120の表面に対してコーティングを施さずに作製された電子部品である第2のサンプルと用いた。そして、顕微鏡により、各サンプルの磁気抵抗効果膜間の溝を観察した。なお、図12,13における黒色部分は磁気抵抗効果膜であり、灰色部分は接着剤である樹脂であり、白色部分は接着剤が充填されていない部分である。
図12に示すように、第1のサンプルでは、樹脂が途切れることなく、溝に十分に充填されていることがわかる。一方、第2のサンプルでは、図13に示すように、樹脂が複数個所で途切れ、溝に十分に充填されていないことがわかる。つまり、磁性体基板120の表面に対してコーティングを施したことで、半導体ウェハ125の主面に設けられた溝150にエポキシ樹脂が十分に充填されていることがわかる。
また、半導体ウェハ125の主面に施された溝150にエポキシ樹脂が十分に行き渡ることによって、その後の半導体ウェハ125を研磨する際の磁気抵抗効果膜25の割れや欠け、磁気抵抗効果膜25間での短絡、エッチング時の磁気抵抗効果膜25の断線等を抑制できる。
さらに、電子部品1では、磁気抵抗効果膜25の材料としてInSbを用いている。InSbは、劈開面を有するため上述の割れや欠けが発生しやすい。従って、一実施例である電子部品の製造方法を、InSbを材料として用いた電子部品に対して適用することは特に有効である。
(変形例)
変形例である電子部品の製造方法と一実施例である電子部品の製造方法との相違点は、磁性体基板120をコーティングする樹脂の粘性、及び該樹脂の加熱、硬化のタイミングである。具体的に、以下で説明する。
変形例である電子部品の製造方法では、コーティング用樹脂120aの未硬化状態の粘性を一実施例である電子部品の製造方法におけるコーティング用樹脂120aの未硬化状態の粘性よりも高くする。そして、コーティング用樹脂120aを加熱硬化させる前に、磁性体基板120と半導体ウェハ125とを接着する。このとき、接着剤であるエポキシ樹脂の粘性は、変形例である電子部品の製造方法と一実施例である電子部品の製造方法とで相違しない。一方、コーティング用樹脂120aの粘度は磁性体基板120の細孔に浸入しない程度に高められている。その後、コーティング用樹脂とエポキシ樹脂とを同時に加熱し、熱硬化させる。
以上のように、変形例である電子部品の製造方法では、コーティング用樹脂120aとエポキシ樹脂とを同時に熱硬化させるため、その製造工程を一実施例である電子部品の製造方法よりも簡素にすることができる。なお、接着剤であるエポキシ樹脂の粘性を磁性体基板120の細孔に浸入しない程度に高くすることはできない。これは、接着剤であるエポキシ樹脂の粘性を高くすると、該エポキシ樹脂が溝150に十分に充填されないためである。
変形例である電子部品の製造方法において他の構成は前記一実施例である電子部品の製造方法と同様である。従って、その作用効果は前記一実施例である電子部品の製造方法と基本的に同様である。
(他の実施例)
本発明に係る電子部品の製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、前記実施例では、コーティング用樹脂にポリイミド系樹脂を用いたが、コーティング用樹脂としてエポキシ系、アクリル系、シリコン系樹脂を用いてもよい。また、接着剤はエポキシ系樹脂に限らず、ポリイミド系、アクリル系及びシリコン系樹脂であってもよい。さらに、前記実施例では、磁電変換素子を作成したが、本発明に係る電子部品の製造方法は磁電変換素子の製造方法に限らない。
以上のように、本発明は、電子部品の製造方法に有用であり、溝状の加工が施されたウェハ及び多孔質部材が接着剤により接着された電子部品の製造方法において、ウェハに形成された溝に接着剤を十分に充填することができる点で優れている。
1 電子部品
20 基板
20a コーティング膜
25 磁気抵抗効果膜
30 短絡電極
35,135 樹脂層(接着剤)
40,45 接続電極
120 磁性体基板(多孔質部材)
120a コーティング用樹脂
125 半導体ウェハ(ウェハ)
150 溝

Claims (3)

  1. 少なくとも一方の主面に溝が設けられたウェハと、多孔質部材とを備え、前記ウェハの一方の主面と前記多孔質部材のいずれかの面とが接着剤により接着された電子部品の製造方法であって、
    前記多孔質部材のいずれかの面にコーティング用樹脂を塗布するコーティング工程と、
    前記コーティング工程の後に、前記ウェハの一方の主面と前記多孔質部材の前記コーティング用樹脂が塗布された面とを接着する接着工程と、
    を備えること、
    を特徴とする電子部品の製造方法。
  2. 前記ウェハの材料は、InSbであること、
    を特徴とする請求項1に記載の電子部品の製造方法。
  3. 前記コーティング用樹脂の未硬化状態における粘度は、前記接着剤の未硬化状態における粘度よりも高いこと、
    を特徴とする請求項1又は請求項2に記載の電子部品の製造方法。
JP2016523408A 2014-05-30 2015-05-12 電子部品の製造方法 Expired - Fee Related JP6226069B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014112572 2014-05-30
JP2014112572 2014-05-30
PCT/JP2015/063599 WO2015182370A1 (ja) 2014-05-30 2015-05-12 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015182370A1 JPWO2015182370A1 (ja) 2017-04-20
JP6226069B2 true JP6226069B2 (ja) 2017-11-08

Family

ID=54698708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016523408A Expired - Fee Related JP6226069B2 (ja) 2014-05-30 2015-05-12 電子部品の製造方法

Country Status (3)

Country Link
JP (1) JP6226069B2 (ja)
CN (1) CN106463614B (ja)
WO (1) WO2015182370A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257187A (ja) * 1984-06-01 1985-12-18 Denki Onkyo Co Ltd 半導体素子の製造方法
JP3085100B2 (ja) * 1994-09-07 2000-09-04 株式会社村田製作所 磁電変換素子
JP2000269567A (ja) * 1999-03-18 2000-09-29 Tdk Corp 半導体磁気抵抗素子
DE102004002499A1 (de) * 2004-01-17 2005-08-11 Degussa Ag Verfahren zur Verhinderung von Anfeuerungseffekten bei Imprägnierungen von Substraten
US8236684B2 (en) * 2008-06-27 2012-08-07 Applied Materials, Inc. Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
EP2421342B1 (en) * 2008-12-22 2013-09-11 Fujitsu Limited Method of manufacturing an electronic component
JP5885513B2 (ja) * 2012-01-13 2016-03-15 アイシン化工株式会社 マイクロポーラス層形成用ペースト組成物及びその製造方法

Also Published As

Publication number Publication date
CN106463614B (zh) 2019-02-22
WO2015182370A1 (ja) 2015-12-03
JPWO2015182370A1 (ja) 2017-04-20
CN106463614A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
US9408311B2 (en) Method of manufacturing electronic component module and electronic component module
US20160379750A1 (en) Manufacture method of coil component, and coil component
US9301407B2 (en) Method of manufacturing substrate having cavity
US20130119553A1 (en) Semiconductor package and method of manufacturing the same
US9076701B2 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure
JP2014096581A (ja) 回路基板およびその製造方法
TWI642145B (zh) 半導體封裝基板及其製造方法
JP2004260008A (ja) コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ
JP6226069B2 (ja) 電子部品の製造方法
US10553457B2 (en) Semiconductor device to suppress warpage of the semiconductor device
KR101118846B1 (ko) 방열 기판 및 이의 제조 방법
JP6724775B2 (ja) 配線基板の個片化方法及びパッケージ用基板
KR102435529B1 (ko) 층들의 전달 방법
JP6585526B2 (ja) 配線基板の製造方法
KR20150078447A (ko) 반도체 기판의 접합 방법
CN103747612A (zh) 一种香槟色金属补强片及其制备方法
KR102130757B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN112670225A (zh) 晶圆支撑结构
TWI639365B (zh) 線路基板及線路基板的製造方法
KR20170034157A (ko) 패키지 기판 및 그 제조방법
JP2009099834A (ja) 可撓性基板
TWI741107B (zh) 半導體器件封裝及製造其之方法
JP2009289964A (ja) 貫通配線基板、多層貫通配線基板、貫通配線基板の製造方法および多層貫通配線基板の製造方法
US20140144575A1 (en) Insulating layer conduction method
JP2007227834A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R150 Certificate of patent or registration of utility model

Ref document number: 6226069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees