KR101118846B1 - 방열 기판 및 이의 제조 방법 - Google Patents

방열 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101118846B1
KR101118846B1 KR1020100099370A KR20100099370A KR101118846B1 KR 101118846 B1 KR101118846 B1 KR 101118846B1 KR 1020100099370 A KR1020100099370 A KR 1020100099370A KR 20100099370 A KR20100099370 A KR 20100099370A KR 101118846 B1 KR101118846 B1 KR 101118846B1
Authority
KR
South Korea
Prior art keywords
substrate
via hole
circuit pattern
manufacturing
processing
Prior art date
Application number
KR1020100099370A
Other languages
English (en)
Inventor
박지현
김태훈
신상현
서기호
허철호
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100099370A priority Critical patent/KR101118846B1/ko
Priority to US13/064,364 priority patent/US20120085574A1/en
Application granted granted Critical
Publication of KR101118846B1 publication Critical patent/KR101118846B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 방열 기판 및 이의 제조 방법에 관한 것으로서, 비아홀을 갖는 기판; 비아홀을 갖는 기판 전체면에 형성된 양극 산화막층; 양극 산화막층이 도포된 기판상에 형성된 제1 회로 패턴; 비아홀과 연결되어 비아홀 하부에 형성된 제2 회로 패턴;을 포함하여, 방열 기판 제작 시, 기존의 접착층 및 시드 메탈 등을 사용하지 않아도 메탈 애노딕 본딩(Anodic Bonding) 공정을 적용함에 따라, 회로 형성 공정의 단순화 및 방열 기판의 제작을 용이하게 할 수 있다는 효과를 기대할 수 있다.

Description

방열 기판 및 이의 제조 방법{Heat Radiating Substrate and Method of Manufacturing the same}
본 발명은 방열 기판 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 알루미늄 양극 산화막을 기판 제조 시 적용하여 방열 특성이 향상될 수 있도록 한 방열 기판 및 이의 제조 방법에 관한 것이다.
자동차용, 산업용 등의 용도로 사용되는 전자 부품의 비중이 증대되고 있는 추세이다. 더욱이, 다기능 소형화가 경향으로 많은 부품을 작은 면적의 기판에 집적하게 되었다. 이에 따라, 전자 부품의 구동에 따른 발열이 전자 부품의 성능에 영향을 주게 되었다.
상술한 문제로 인해, 기판 제조 분야에서 방열 시스템을 구비하여 전자 부품의 성능 저하를 방지하고자 하는 것이 중요 관심사로 떠올랐다.
도 1에서 도시하는 바와 같이, 기존 알루미늄 다층 기판은 알루미늄 기판(11), 절연층(13), 접착층(15) 및 동박층(17)으로 구성되어 있다. 먼저, 알루미늄 기판에 양극 산화법을 이용하여 절연층을 형성한 뒤 에폭시(Epoxy)나 레진(Resin) 등의 접착제를 이용하여 동박을 접착하는 것이다. 이때, 필요에 따라 양면 통전을 위해 도금이나 코팅 처리를 진행할 수 있다. 기존의 FR 4나 GETEK 기판은 절연성은 뛰어나지만 낮은 열전도성으로 방열 목적으로 사용할 수 없다는 문제점이 제기되었다.
한편, 기판 제작에 있어, 알루미늄 기판 또는 메탈 기판과 회로부의 접착 시, 접착제(Adhesive)를 사용할 경우 방열특성이 저하되는 문제점이 발생하며, 메탈 시드(Metal Seed)를 이용할 경우 제거하는 데 어려움이 따르는 문제점이 발생하였다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 창안된 것으로서, 알루미늄 양극 산화막을 적용하여 방열 특성이 향상된 방열 기판 및 이의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 방열 기판 제조 방법은, a) 기판에 비아홀을 가공하는 단계; b) 상기 비아홀이 형성된 기판의 전체면에 양극 산화막을 형성하는 단계; c) 상기 양극 산화막이 형성된 기판상에 상부 회로 형성을 위한 알루미늄 플레이트(Al Plate)를 양극 접합(Anodic Bonding)에 의해 접합하는 단계; d) 상기 알루미늄 플레이트에 패터닝을 수행하여 제1 회로 패턴을 형성하는 단계; 및 e) 상기 비아홀의 비아 필링(Via filling) 및 상기 비아홀이 형성된 하부에 제2 회로 패턴을 형성하는 단계;를 포함할 수 있다.
또한, 상기 기판은, 알루미늄 재질로 이루어지는 것이 바람직하다.
또한, 상기 a) 단계에서, 상기 비아홀은 드릴(Drill) 가공, 펀칭(Punching) 가공을 비롯한 기계적인 가공방법이나, 습식(Wet Etching) 가공을 비롯한 화학적 가공 방법을 적용하는 것이 바람직하다.
또한, 상기 a) 단계에서, 상기 비아홀은 적어도 두 개 이상인 것이 바람직하다.
또한, 상기 b) 단계에서, 상기 양극 산화막은 아노다이징(Anodizing) 공법을 통해 형성하는 것이 바람직하다.
또한, 상기 양극 산화막은, Al2O3로 이루어진 것이 바람직하다.
또한, 상기 c) 단계에서, 상기 양극 접합은, 압력은 500mbar 내지 4000mbar이고, 전압은 500V 내지 1500V이며, 온도는 550도 이하의 조건으로 수행하는 것이 바람직하다.
또한, 상기 e) 단계에서, 상기 비아 필링 및 제2 회로 패턴은 메탈 페이스트(Metal Paste) 또는 전도성 페이스트로 이루어진 것이 바람직하다.
다른 본 발명의 방열 기판은, 비아홀을 갖는 기판; 상기 비아홀을 갖는 기판 전체면에 아노다이징(Anodizing) 공법을 통해 형성된 양극 산화막층; 상기 양극 산화막층이 형성된 기판상에 형성된 제1 회로 패턴; 상기 비아홀과 연결되어 비아홀 하부에 형성된 제2 회로 패턴;을 포함하고, 상기 제1 회로 패턴은 양극 접합(Anodic Bonding)을 통해 상기 양극 산화막층이 형성된 기판과 접합될 수 있다.
또한, 비아홀은, 적어도 두 개 이상인 것이 바람직하다.
또한, 상기 비아홀은, 메탈 페이스트 또는 전도성 페이스트로 채워진 것이 바람직하다.
본 발명의 방열 기판 및 이의 제조 방법은, 방열 기판 제작 시, 기존의 접착층 및 시드 메탈 등을 사용하지 않아도 메탈 애노딕 본딩(Anodic Bonding) 공정을 적용함에 따라, 회로 형성 공정의 단순화 및 방열 기판의 제작을 용이하게 할 수 있다는 효과를 기대할 수 있다.
도 1은 종래의 알루미늄 단층 기판의 단면도,
도 2는 본 발명에 의한 방열 기판의 구성을 나타내는 단면도,
도 3 내지 도 7은 본 발명에 의한 방열 기판 제조 방법을 공정 순서에 따라 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
도 2는 본 발명에 의한 방열 기판의 구성을 나타내는 단면도이다.
도시하는 바와 같이, 도 2에서 도시하는 바와 같이, 방열 기판(100)은 기판(110), 양극 산화막층(150), 제1 회로 패턴(170) 및 제2 회로 패턴(190)을 포함할 수 있다.
보다 상세히 설명하면, 기판(110)은 비아홀(130)을 갖도록 형성될 수 있다.
여기에서, 비아홀(130)은 드릴(Drill) 가공, 펀칭(Punching) 가공을 비롯한 기계적인 가공방법이나, 습식(Wet Etching) 가공을 비롯한 화학적 가공 방법을 모두 적용할 수 있다.
또한, 비아홀(130)은 적어도 두 개 이상일 수 있다.
또한, 비아홀(130)은 도 2와 같이, 메탈 페이스트 또는 전도성 페이스트로 채워질 수 있다.
양극 산화막층(150)은 비아홀(130)을 갖는 기판(110) 전체면에 형성될 수 있다.
도 2에서 도시하는 바와 같이, 양극 산화막층(150)은 기판(110)의 상하부 및 측면 뿐만 아니라 비아홀(130)이 형성된 영역까지 형성될 수 있다.
제1 회로 패턴(170)은 양극 산화막층(150)이 형성된 기판상에 아노다이징(Anodizing) 공법을 통해 형성될 수 있다.
또한, 제1 회로 패턴(170)은 양극 접합(Anodic Bonding)을 통해 양극 산화막층이 형성된 기판과 접합될 수 있다.
이때, 기판(110)에 아노다이징 공법을 통해 양극 산화막층(150)을 형성한 절연층(양극 산화막층이 형성된 기판)과 알루미늄 또는 메탈 기판 사이에 양극 접합을 수행함에 따라, 종래의 기판과 회로층을 접착하기 위해 적용된 접착제(Adhesive) 또는 메탈 시드(Metal Seed)로 인한 방열 특성 저하 문제를 해결할 수 있다는 효과를 기대할 수 있다.
제2 회로 패턴(190)은 비아홀(130)과 연결되어 비아홀(130) 하부에 형성될 수 있다.
도 2에서 도시하는 바와 같이, 제2 회로 패턴(190)은 비아홀(130)에 채워진 메탈 페이스트 또는 전도성 페이스트와 연결되어 비아홀(130) 하부에 배치되는 형태로 형성될 수 있다.
이하, 본 발명에 의한 방열 기판 제조 방법을 공정 순서에 따라 도시한 단면도 도 3 내지 도 7을 참조하여 설명하기로 한다.
먼저, 도 3 및 도 4에서 도시하는 바와 같이, 기판(110)에 비아홀(130)을 가공할 수 있다.
여기에서, 기판(110)은 알루미늄 재질로 이루어질 수 있다.
또한, 비아홀(130)은 드릴(Drill) 가공, 펀칭(Punching) 가공을 비롯한 기계적인 가공방법이나, 습식(Wet Etching) 가공을 비롯한 화학적 가공 방법을 적용할 수 있다.
또한, 비아홀은 적어도 두 개 이상일 수 있다.
도 5에서 도시하는 바와 같이, 비아홀(130)이 형성된 기판(110)의 전체면에 양극 산화막(150)을 형성할 수 있다.
여기에서, 양극 산화막(150)은 아노다이징(Anodizing) 공법을 통해 형성할 수 있다. 또한, 양극 산화막의 재질은 Al2O3로 이루어질 수 있다.
한편, 양극 산화막 형성 이전에 양극 산화처리를 위한 표면처리를 수행할 수 있다. 상기 표면처리는 산계열 및 알칼리 계열 모두 가능하다.
또한, 도 6에서 도시하는 바와 같이, 양극 산화막(150)이 형성된 기판상에 상부 회로 형성을 위한 알루미늄 플레이트(Al Plate)(170)를 양극 접합(Anodic Bonding)에 의해 접합할 수 있다.
여기에서, 양극 접합은 압력이 500mbar 내지 4000mbar이고, 전압이 500V 내지 1500V이며, 온도가 550도 이하의 조건으로 수행할 수 있다. 또한, 운용자의 필요에 따라 프리본딩(Pre-bonding) 공정 진행 이후에 메인본딩(Main bonding) 공정을 진행할 수 있다.
한편, 기판(110)에 아노다이징 공법을 통해 양극 산화막(150)을 형성한 절연층과 알루미늄 또는 메탈 기판 사이의 양극 접합을 수행함에 따라, 방열 특성이 저하되지 않는다는 효과를 기대할 수 있다.
도 7에서 도시하는 바와 같이, 알루미늄 플레이트(170)에 패터닝을 수행하여 제1 회로 패턴(171)을 형성할 수 있다.
한편, 운용자의 필요에 따라 도 6 공정과 도 7 공정의 순서가 변경되어, 제1 회로 패턴을 우선적으로 형성하고, 양극 접합 공정을 수행할 수도 있다.
비아홀(130)의 비아 필링(Via filling) 및 비아홀(130)이 형성된 하부에 제2 회로 패턴(190)을 형성할 수 있다.
여기에서, 비아 필링 및 하부 패턴은 메탈 페이스트(Metal Paste) 또는 전도성 페이스트로 이루어질 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 방열 기판 110 : 기판
130 : 비아홀 150 : 양극 산화막층
170 : 제1 회로 패턴 190 : 제2 회로 패턴

Claims (11)

  1. a) 기판에 비아홀을 가공하는 단계;
    b) 상기 비아홀이 형성된 기판의 전체면에 양극 산화막을 형성하는 단계;
    c) 상기 양극 산화막이 형성된 기판상에 상부 회로 형성을 위한 알루미늄 플레이트(Al Plate)를 양극 접합(Anodic Bonding)에 의해 접합하는 단계;
    d) 상기 알루미늄 플레이트에 패터닝을 수행하여 제1 회로 패턴을 형성하는 단계; 및
    e) 상기 비아홀의 비아 필링(Via filling) 및 상기 비아홀이 형성된 하부에 제2 회로 패턴을 형성하는 단계;
    를 포함하는 방열 기판 제조 방법.
  2. 제1항에 있어서,
    상기 기판은, 알루미늄 재질로 이루어진 방열 기판 제조 방법.
  3. 제1항에 있어서,
    상기 a) 단계에서,
    상기 비아홀은 드릴(Drill) 가공, 펀칭(Punching) 가공을 비롯한 기계적인 가공방법이나, 습식(Wet Etching) 가공을 비롯한 화학적 가공 방법을 적용하는 방열 기판 제조 방법.
  4. 제1항에 있어서,
    상기 a) 단계에서,
    상기 비아홀은 적어도 두 개 이상인 방열 기판 제조 방법.
  5. 제1항에 있어서,
    상기 b) 단계에서,
    상기 양극 산화막은 아노다이징(Anodizing) 공법을 통해 형성하는 방열 기판 제조 방법.
  6. 제5항에 있어서,
    상기 양극 산화막은, Al2O3로 이루어진 방열기판 제조 방법.
  7. 제1항에 있어서,
    상기 c) 단계에서,
    상기 양극 접합은,
    압력은 500mbar 내지 4000mbar이고, 전압은 500V 내지 1500V이며, 온도는 550도 이하의 조건으로 수행하는 방열 기판 제조 방법.
  8. 제1항에 있어서,
    상기 e) 단계에서,
    상기 비아 필링 및 제2 회로 패턴은 메탈 페이스트(Metal Paste) 또는 전도성 페이스트로 이루어진 방열 기판 제조 방법.
  9. 비아홀을 갖는 기판;
    상기 비아홀을 갖는 기판 전체면에 아노다이징(Anodizing) 공법을 통해 형성된 양극 산화막층;
    상기 양극 산화막층이 형성된 기판상에 형성된 제1 회로 패턴;
    상기 비아홀과 연결되어 비아홀 하부에 형성된 제2 회로 패턴;을 포함하고,
    상기 제1 회로 패턴은 양극 접합(Anodic Bonding)을 통해 상기 양극 산화막층이 형성된 기판과 접합되는 방열 기판.
  10. 제9항에 있어서,
    상기 비아홀은, 적어도 두 개 이상인 방열 기판.
  11. 제9항에 있어서,
    상기 비아홀은, 메탈 페이스트 또는 전도성 페이스트로 채워진 방열 기판.
KR1020100099370A 2010-10-12 2010-10-12 방열 기판 및 이의 제조 방법 KR101118846B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100099370A KR101118846B1 (ko) 2010-10-12 2010-10-12 방열 기판 및 이의 제조 방법
US13/064,364 US20120085574A1 (en) 2010-10-12 2011-03-21 Heat radiating substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099370A KR101118846B1 (ko) 2010-10-12 2010-10-12 방열 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101118846B1 true KR101118846B1 (ko) 2012-03-14

Family

ID=45924245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099370A KR101118846B1 (ko) 2010-10-12 2010-10-12 방열 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20120085574A1 (ko)
KR (1) KR101118846B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
DE102012215788B4 (de) * 2012-09-06 2014-05-22 Osram Gmbh Mehrlagige LED-Leiterplatte
JP6029502B2 (ja) * 2013-03-19 2016-11-24 株式会社日立ハイテクノロジーズ 曲面回折格子の製造方法
DE102014104510B4 (de) * 2014-03-31 2019-02-07 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zum Fügen und Einrichtung zum Fügen einer Anordnung unter Verwendung des Verfahrens

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046233A (ja) 2001-07-27 2003-02-14 Seiko Instruments Inc フィードスルーの作製方法
JP2008041838A (ja) 2006-08-03 2008-02-21 Toyoda Gosei Co Ltd メタルコア基板の製造方法及びメタルコア基板
KR20090099835A (ko) * 2008-03-18 2009-09-23 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
JPH10256687A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046233A (ja) 2001-07-27 2003-02-14 Seiko Instruments Inc フィードスルーの作製方法
JP2008041838A (ja) 2006-08-03 2008-02-21 Toyoda Gosei Co Ltd メタルコア基板の製造方法及びメタルコア基板
KR20090099835A (ko) * 2008-03-18 2009-09-23 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US20120085574A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
JP6506719B2 (ja) 超小型放熱器を備えたプリント回路基板の製造方法
KR20110074642A (ko) 열전기 분리형 금속코어 칩 온 보드
KR101118846B1 (ko) 방열 기판 및 이의 제조 방법
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
TW201630496A (zh) 具有散熱結構的電路板及其製作方法
KR20110029356A (ko) 방열기판 및 그 제조방법
US20120067623A1 (en) Heat-radiating substrate and method for manufacturing the same
KR101095100B1 (ko) 방열기판 및 그 제조방법
KR20190016323A (ko) 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
WO2012172937A1 (ja) 配線体及び配線体の製造方法
US20160126414A1 (en) Chip Substrate and Chip Package Module
JP2007256953A (ja) バックライトユニット及びその製造方法
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
JP6183166B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
KR101588659B1 (ko) 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법
KR101220118B1 (ko) 방열 인쇄회로 기판 및 그 제조방법
KR101214261B1 (ko) 메탈 인쇄회로기판
KR101153701B1 (ko) 메탈 인쇄회로기판의 제조방법
TWI422078B (zh) 熱輻射結構以及製造其之方法
TWI576930B (zh) Circuit package of circuit component module and its product
JP2019161081A (ja) 電力変換装置及び電力変換装置の製造方法
US20110232950A1 (en) Substrate and method for manufacturing the same
KR20150052496A (ko) 회로기판의 방열범프 형성방법
TWI836754B (zh) 內埋元件電路板及其製造方法
TWI616123B (zh) 安裝基板用放熱積層材之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee