KR20110074642A - 열전기 분리형 금속코어 칩 온 보드 - Google Patents

열전기 분리형 금속코어 칩 온 보드 Download PDF

Info

Publication number
KR20110074642A
KR20110074642A KR1020100021753A KR20100021753A KR20110074642A KR 20110074642 A KR20110074642 A KR 20110074642A KR 1020100021753 A KR1020100021753 A KR 1020100021753A KR 20100021753 A KR20100021753 A KR 20100021753A KR 20110074642 A KR20110074642 A KR 20110074642A
Authority
KR
South Korea
Prior art keywords
cooling substrate
heat transfer
dielectric layer
layer
board
Prior art date
Application number
KR1020100021753A
Other languages
English (en)
Inventor
샹-화 왕
Original Assignee
샹-화 왕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샹-화 왕 filed Critical 샹-화 왕
Publication of KR20110074642A publication Critical patent/KR20110074642A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 열전기 분리형 금속코어 칩 온 보드에 관한 것으로, 상기 열전기 분리형 금속코어 칩 온 보드는 적어도, 한쪽 평면에 오목 모양의 탑재구역과 상대적으로 돌출된 모양의 연결부가 형성된 냉각기판과, 상기 냉각기판 위에서 화성피막(Conversion Coating) 방식으로 형성된 화합물로써 냉각기판의 탑재구역에 도포되고 또한 냉각기판의 연결부에서 냉각기판의 연결부에 상응하게 설치되는 윈도우 모양의 열전달구역이 형성된 유전체층; 및 유전체층 위에 형성된 전기전도층으로 이루어진다. 상기 전기전도층은 웨이퍼를 상기 열전달구역 내에 설치하고 또한 전기전도층과 도선으로 비접촉식 연결을 하여 웨이퍼의 열이 열전달구역을 통해 냉각기판에 신속하게 직접 전달되어 냉각시킴으로써 전자부품의 전기전도에 영향을 주지 않도록 한다.

Description

열전기 분리형 금속코어 칩 온 보드{MCCOB, Metal Core-Chip on Board }
본 발명은 열전기 분리형 금속코어 칩 온 보드에 관한 것으로, 특히 발광다이오드(LED) 또는 관련 기술에 응용(단, 이에 국한되지 않음)되는 금속코어 칩 온 보드의 설계에 관한 것이다.
금속코어 칩 온 보드(MCCOB, Metal Core-Chip on Board)는 전자제품에서 제일 기초적인 부품에 속한다. 그러나 과학기술의 발달에 따라 금속코어 칩 온 보드에 설치된 칩(웨이퍼)의 기능이 더욱 강해지게 되어 발열 현상이 갈수록 잦아지고 있다. 발광다이오드(LED)를 예로 들자면, 조명용 백색 발광다이오드의 파워가 높을수록 발열이 더욱 심해지고 상기 발산된 열에너지는 반드시 신속히 배출되어야만 안전을 보장하고 전자부품의 수명을 확보할 수 있다. 도 8에 제시된 바와 같이, 종래의 금속코어 칩 온 보드는 제일 밑층에 냉각기판(80)(통상 알루미늄 보드임)이 있고, 상기 냉각기판(80)의 측면에는 유전체층(81)(통상적으로 산화알루미늄을 사용하고 AAO로 약칭함)을 적층하고 나서 상기 유전체층(81) 위에 전기전도층(Electrical Connection)(82)을 도포하되, 상기 전기전도층(82)은 다층으로 설계될 수 있는데, 예를 들어서 제1 기저층(821)(예: 금Au), 제2 기저층(822)(예: 니켈 Ni) 및 제3 기저층(823)(예: 구리Cu)으로 이루어 질 수 있다. 그리고 상기 전기전도층(82) 위에는 발광다이오드(LED) 웨이퍼(83)를 설치하고 금선(84)으로 회로와 연결하여 완벽한 회로판을 구성한다.
그러나 이러한 구조에는 심각한 문제점이 있다. 즉, 상기 웨이퍼(83)에서 생성된 열에너지(화살표로 가리킨 것)은 상기 유전체층(81)을 통해 금속 냉각기판(80)에 전달된 후 냉각되기 때문에 냉각속도가 느릴 뿐만 아니라 냉각기판(80)이 웨이퍼(83)와 직접 접촉하지 않아서 열소스를 이루는 웨이퍼(83)를 직접 냉각시킬 수 없게 되어 열에너지를 신속하게 배출할 수 없기 때문에 전체 칩 온 보드에 비교적 많은 열에너지가 잔류하게 된다.
도 9에 제시된 바와 같이, 또 다른 종래의 칩 온 보드 구조는 주로 알루미늄 기판(91), 유전체층(90) 및 동박(92)이 적층되어 이루어 진다. 상기 알루미늄 기판(91)은 여전히 주로 냉각 작용을 하고 상기 유전체층(90)은 통상적으로 유기화합물을 절연소재로 삼고, 상기 동박(92) 위에는 웨이퍼 등의 전자 회로(미도시)를 설치한다. 상기 동박(92) 회로 중의 웨이퍼가 발열할 때에는 일정한 두께의 유전체층(90)을 통해 알루미늄 기판(91)에 전달되어 냉각을 진행하기 때문에 냉각 효과가 좋지 않다는 종래 보드의 문제점을 그대로 지니고 있다.
본 발명의 주요 목적은 '열'과 '전기'가 분리된 금속코어 칩 온 보드를 설계하는 것이고, 상기 보드는 적어도,
한쪽 평면에 오목 모양의 탑재구역과 상대적으로 돌출된 모양의 연결부가 형성된 냉각기판과; 상기 냉각기판 위에서 화성피막(Conversion Coating) 방식으로 형성된 화합물로써 냉각기판의 탑재구역에 도포되고 또한 냉각기판의 연결부에서 냉각기판의 연결부에 상응하게 설치되는 윈도우 모양의 열전달구역이 형성된 유전체층; 및 유전체층 위에 형성된 전기전도층;으로 구성된다.
웨이퍼를 상기 열전달구역 내에 설치하고 또한 전기전도층과 도선으로 비접촉식 연결을 함으로써 열전달과 전기전달이 서로 다른 경로의 전도체를 통해 철저히 분리되기 때문에 웨이퍼의 열이 열전달구역에서 신속하게 냉각기판에 직접 전달되어 냉각하고 전자부품의 전기전도에 영향을 주지 않도록 한다.
도 1은 본 발명의 적용 실시예를 나타낸 설명도다.
도 2는 본 발명의 구조 실시예를 나타낸 도면(1)이다.
도 3은 본 발명의 구조 실시예를 나타낸 도면(2)이다.
도 4는 본 발명의 구조 실시예를 나타낸 도면(3)이다.
도 5는 본 발명의 구조 실시예를 나타낸 도면(4)이다.
도 6a는 본 발명의 제조공정도 1이다.
도 6b는 본 발명의 제조공정도 2이다.
도 6c는 본 발명의 제조공정도 3이다.
도 6d는 본 발명의 제조공정도 4이다.
도 6e는 본 발명의 제조공정도 5이다.
도 6f는 본 발명의 제조공정도 6이다.
도 6g는 본 발명의 제조공정도 7이다.
도 7a는 본 발명의 제조공정도의 변화예 1이다.
도 7b는 본 발명의 제조공정의 변화예 2이다.
도 8은 종래의 첫 번째 금속코어 칩 온 보드의 구조 설명도이다.
도 9는 종래의 두 번째 금속코어 칩 온 보드의 구조 설명도이다.
도 1 및 도 2에 제시된 바와 같이, 본 발명에 따른 금속코어 칩 온 보드는 냉각기판(10)과 유전체층(20)을 포함한다.
상기 냉각기판(10)은 알루미늄 재질의 기판이 바람직하고, 상기 냉각기판(10)의 적당한 위치에는 오목 모양의 탑재구역(11)과 상대적으로 돌출된 모양의 연결부(12)가 형성된다.
상기 유전체층(20)은 냉각기판(10)의 탑재구역(11)에 도포되고 또한 냉각기판(10) 자체가 화성피막(Conversion Coating) 방식으로 형성한 화합물이고, 예를 들어서 산화알루미늄 또는 기타 기체에 의해 형성된 알루미늄 화합물을 사용한다. 그리고 상기 유전체층(20)은 냉각기판(10)의 연결부(12) 부위에서 윈도우 모양의 열전달구역(21)이 형성된다.
상기 열전달구역(21)은 냉각기판(10)의 연결부(12)에 상응하게 설치되기 때문에 실제 수요에 따라 다른 모양을 갖출 수 있다. 이하 열전달구역(21)의 모양 변화를 설명한다. 도 3에 제시된 상기 열전달구역(21)의 모양은 다수 개(또는 단일)의 긴사각형 모양의 열전달구역(21ａ)으로 설계하고, 도 4에 제시된 상기 열전달구역(21)의 모양은 다수 개(또는 단일)의 정사각형(격자형) 열전달구역(21ｂ)으로 설계한다. 이러한 모양들은 모두 제일 자주 사용되는 모양이고 다른 모양들(예: 기하학적 모양)도 본 발명의 특색에 속하지만 여기에서는 더 구체적인 설명은 생략한다.
도 1, 도 2, 도 3 및 도 4에 제시된 바와 같이, 반도체 열전도성 접착제(30)는 도 1에 제시된 웨이퍼(50)가 그 위에 놓일 수 있도록 각 열전달구역(21, 21a, 21b)에 도포된다.
도 1에 제시된 바와 같이, 전기전도층(Electrical Connection)(40)은 유전체층(20) 위에 형성된다. 본 발명을 발광다이오드의 반도체에 적용할 때 열전달구역(21) 위치에서의 반도체 열전도성 접착제(30)에 발광다이오드 웨이퍼(50)를 설치하고 금선(60)을 통해 전기전도층(40)에 연결함으로써 완벽한 회로구조를 형성한다. 따라서 발광다이오드 웨이퍼(50)가 발광한 후 그 열에너지는 도면의 화살표가 가리키는 바와 같이 반도체 열전도성 접착제(30)를 직접 투과한 후 냉각기판(10)에 의해 직접 흡수됨으로써 본 발명에 따른 금속코어 칩 온 보드는 종래의 보드보다 높은 냉각속도를 지니게 되고 부품의 수명도 연장되고 회로가 열에너지의 영향을 받지 않도록 하여 품질이 더욱 안정되어 본 발명의 주요 장점을 이룬다.
도 5는 본 발명에 따른 다른 실시예다. 도 5에 제시된 바와 같이, 주로 냉각기판(100)의 평면 부위에 다수 개의 오목한 탑재구역(110)을 형성하고 유전체층(20)도 형성한다. 사실상, 상기 유전체층(20)은 화성피막(Conversion Coating) 방식으로 화합물을 형성하고 냉각기판(100)에서 직접 성형되는데, 예를 들어서 산화알루미늄 또는 기타 기체에 의해 형성된 알루미늄 화합물을 사용한다. 상기 냉각기판(100)의 평면 유전체층(20)과 연결부(120)의 적당한 위치에 스퍼터링층(42)을 형성하고 상기 스퍼터링층(42)은 구리를 사용하는 것이 바람직하다. 그리고 유전체층(20) 위의 스퍼터링층(42)의 상방에는 회로의 전기전도층(41)을 형성하고 연결부(120) 위의 스퍼터링층(42)은 반도체 열전도성 접착제(31)를 도포한 후 웨이퍼(51)를 설치하고 금선(60)을 설치하여 상술한 신속 냉각 및 열과 전기의 분리 효과를 발휘함으로써 열에너지가 웨이퍼(51)의 하방에서 열전도 방식으로 냉각기판(100)에 직접 전달될 수 있도록 하여 전기전도층(41)의 회로 품질에 영향을 주지 않도록 한다.
따라서 본 발명의 도 1 및 도 5에 제시된 특색에 의해 웨이퍼(50)(51)의 열소스를 냉각기판(10)(100)에 직접 열전도 할 수 있어서 종래의 보드를 나타낸 도 8 및 도 9에 제시된 바와 같이 유전체층(81)(90)을 통해 제일 밑층의 냉각기판(80) 또는 알루미늄 기판(91)에 열전도 할 필요가 없게 되어 종래 보드에서 냉각이 열악하다는 큰 단점을 극복했다.
본 발명이 확실히 타당성을 구비하였다는 것을 보여주기 위해 본 발명의 제조공정을 설명한다. 본 발명의 제조공정은 아래와 같다:
1. 도 6a에 제시된 바와 같이, 우선 냉각기판(10)을 제작하되(절단/표면연삭/세척), 상기 냉각기판(10)은 알루미늄 기판을 사용하는 것이 바람직하다.
2. 도 6b에 제시된 바와 같이, 인쇄회로판 기술을 이용하여 상기 냉각기판(10)의 미리 설정된 위치에다 마스크층(70)을 도포한다.
3. 도 6c에 제시된 바와 같이, 냉각기판(10)에서 마스크층(70)이 구비되지 않은 부위에서 화성피막(Conversion Coating) 방식으로 일정한 깊이의 유전체층(20)을 형성한다. 본 발명의 실시예는 산화(oxidation) 방법을 사용하는데, 상기 유전체층(20)을 실제로 양극 산화알루미늄(즉, AAO: Anodic Aluminum Oxidation)으로 실시할 수 있다.
상기 유전체층(20)은 냉각기판(10) 위에서 하나 또는 다수 개의 도 2, 도 3 및 도 4에 제시된 열전달구역(21, 21a, 21b)을 형성하여 웨이퍼(미도시)를 배치한다.
상기 유전체층(20)은 냉각기판(10)에 식각되어 냉각기판(10)의 표면에 탑재구역(11)과 연결부(12)를 형성하는 동시에 유전체층(20)은 성형될 때 위로 팽창하여 연결부(12)에 돌출된다.
4. 도 6c 및 도 6d에 제시된 바와 같이, 마스크층(70)을 제거하고 높이 차(H)가 있는 유전체층(20)과 연결부(12)를 노출시킨다. 또는 도 6e에 제시된 바와 같이 평탄하게 연삭할 수도 있다.
5. 도 6f에 제시된 바와 같이, 유전체층(20)에다 전기전도층(40)을 도포한다. 구체적인 단계는 아래와 같다:
5-1. 극성이나 화학도금법으로 다수 개의 전기전도층을 형성한다.
5-2. 인쇄회로판 기술을 이용하여 사전에 설정된 전기전도 위치에다 마스크층을 도포한다.
5-3. 식각 방식으로 비(非)전기전도 위치를 제거한다.
도 6g에 제시된 바와 같이, 냉각기판(10)의 연결부(12)의 반도체 열전도성 접착제(30) 상방에 발광다이오드 웨이퍼(50)를 설치하고 금선(60)을 설치하여 전기전도층(40)에 연결함으로써 완벽한 회로구조를 형성한다. 따라서 발광다이오드 웨이퍼(50)가 발광한 후 열에너지는 도 1 밑쪽의 화살표가 가리키는 바와 같이 반도체 열전도성 접착제(30)를 직접 투과한 후 냉각기판(10)에 의해 직접 흡수된다.
본 발명은 도 6e와 같이 냉각기판(10)의 표면을 평탄하게 연삭한 후 도 7a 및 도 7b에 나타낸 다른 실시예에 제시된 바와 같이, 스퍼터링층(42)을 먼저 설치하고 나서 전기전도층(41)을 이어서 설치하고 웨이퍼(51)와 금선을 설치하는 단계를 거쳐서 완벽한 구조를 이룬다. 그리고 웨이퍼(51)의 열은 밑에서 냉각기판(100)에 직접 전달된다.
10: 냉각기판
11: 탑재구역
12: 연결부
20: 유전체층
21: 열전달구역
30, 31: 열전도성 접착제
40, 41: 전기 전도층
50, 51: 발광다이오드 웨이퍼
60: 금선
70:마스크층

Claims (13)

  1. 열전기 분리형 금속코어 칩 온 보드구조에 있어서, 적어도
    한쪽 평면에 오목 모양의 탑재구역과 상대적으로 돌출된 모양의 연결부가 형성된 냉각기판과;
    상기 냉각기판 위에서 화성피막(Conversion Coating) 방식으로 형성된 화합물로써 냉각기판의 탑재구역에 도포되고 또한 냉각기판의 연결부에서 냉각기판의 연결부에 상응하게 설치되는 윈도우 모양의 열전달구역이 형성된 유전체층; 및
    유전체층 위에 형성된 전기전도층;으로 이루어지는 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  2. 제1항에 있어서,
    상기 냉각기판이 알루미늄 재질의 기판인 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  3. 제1항에 있어서,
    상기 열전달구역이 다수 개 형성되어 있는 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  4. 제1항에 있어서,
    상기 열전달구역이 긴 사각형 모양인 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  5. 제1항에 있어서,
    상기 열전달구역이 정사각형 모양인 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  6. 제1항에 있어서,
    상기 냉각기판의 연결부는 열전달구역의 공간에 반도체 열전도성 접착제를 도포한 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  7. 제1항에 있어서,
    상기 열전달구역 부위에 웨이퍼를 설치하는 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  8. 제1항에 있어서,
    상기 연결부 위에 스퍼터링층이 형성되는 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  9. 제1항에 있어서,
    상기 유전체층과 전기전도층 사이에 스퍼터링층이 형성되는 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  10. 제1항에 있어서,
    상기 냉각기판의 열전달구역이 기하학적 모양을 갖는 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드구조.
  11. 열전기 분리형 금속코어 칩 온 보드의 제조방법에 있어서,
    금속 냉각기판을 제작하고 상기 냉각기판의 일부 부위에다 마스크층을 도포하는 단계 1과,
    냉각기판에서 마스크층이 구비되지 않은 부위에서 화성피막(Conversion Coating) 방식으로 일정한 깊이의 유전체층을 형성하고 또한 상기 유전체층이 냉각기판에서 웨리퍼를 배치할 수 있도록 적어도 하나의 열전달구역을 형성하고, 냉각기판은 열전달구역에 상응하는 연결부를 갖추도록 하는 단계 2와,
    마스크층을 제거하고 냉각기판의 표면을 평탄하게 하는 단계 3과,
    냉각기판의 연결부에다 반도체 열전도성 접착제를 도포하고 상기 유전체층에다 전기전도층을 포설하는 단계 4, 및
    연결부의 반도체 열전도성 접착제 위에 웨이퍼를 배치하고 전기전도층과 도선으로 비접촉식 연결을 함으로써 열전달과 전기전달이 서로 다른 경로의 전도체를 통해 철저히 분리되도록 하는 단계 5, 를 포함하는 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드의 제조방법.
  12. 제11항에 있어서,
    상기 유전체층이 양극 산화알루미늄(즉, AAO)인 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드의 제조방법.
  13. 제11항에 있어서,
    단계 3에서 냉각기판의 표면을 평탄하게 한 후, 스퍼터링층을 도포하는 단계를 별도로 추가하는 것을 특징으로 하는 열전기 분리형 금속코어 칩 온 보드의 제조방법.
KR1020100021753A 2009-12-25 2010-03-11 열전기 분리형 금속코어 칩 온 보드 KR20110074642A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW098144997A TW201123387A (en) 2009-12-25 2009-12-25 Thermal-electric separated metal PCB with a chip carrier.
TW098144997 2009-12-25

Publications (1)

Publication Number Publication Date
KR20110074642A true KR20110074642A (ko) 2011-07-01

Family

ID=42125862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021753A KR20110074642A (ko) 2009-12-25 2010-03-11 열전기 분리형 금속코어 칩 온 보드

Country Status (5)

Country Link
US (1) US20110157834A1 (ko)
JP (1) JP2011139008A (ko)
KR (1) KR20110074642A (ko)
GB (1) GB2476517B (ko)
TW (1) TW201123387A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111296A1 (en) * 2019-12-06 2021-06-10 3M Innovative Properties Company Patterned design for thermal management of two-phase immersion cooling system for electronics

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
CN102748639A (zh) * 2012-06-13 2012-10-24 深圳市华星光电技术有限公司 一种背光模组用led灯条及背光模组
US9122096B2 (en) 2012-06-13 2015-09-01 Shenzhen China Star Optoelectronics Technology Co., Ltd. LED lightbar for backlight module, and backlight module
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220063A (ja) * 1998-01-30 1999-08-10 Mitsubishi Gas Chem Co Inc 外周下部熱放散型半導体プラスチックパッケージ
US6376908B1 (en) * 1997-12-10 2002-04-23 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package and process for the production thereof
US6257329B1 (en) * 1998-08-17 2001-07-10 Alfiero Balzano Thermal management system
JP3946659B2 (ja) * 2003-04-14 2007-07-18 株式会社住友金属エレクトロデバイス 高放熱型プラスチックパッケージ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111296A1 (en) * 2019-12-06 2021-06-10 3M Innovative Properties Company Patterned design for thermal management of two-phase immersion cooling system for electronics

Also Published As

Publication number Publication date
JP2011139008A (ja) 2011-07-14
GB201003477D0 (en) 2010-04-14
GB2476517B (en) 2013-03-06
US20110157834A1 (en) 2011-06-30
GB2476517A (en) 2011-06-29
TW201123387A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
KR20110074642A (ko) 열전기 분리형 금속코어 칩 온 보드
CN102769076B (zh) 封装载板的制作方法
US20140103386A1 (en) Light emitting diode package and method of manufacturing the same
KR101939864B1 (ko) 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법
TWI586004B (zh) 用於發光組件之電路及其製造方法
KR101134671B1 (ko) Ｌｅｄ 램프 모듈의 방열구조체
CN111180434A (zh) 封装结构及封装方法
US8358054B2 (en) Light emitting device package
US20130088870A1 (en) Light-emitting device
KR20110029356A (ko) 방열기판 및 그 제조방법
JP2018117149A (ja) 表面実装可能な半導体デバイス
US20150292099A1 (en) Interposer and method for producing the same
CN111031687A (zh) 制备散热电路板的方法
KR20120030928A (ko) 적층구조를 가지는 방열기판 및 이 방열기판을 사용한 전자조립구조
CN101841973B (zh) 基于金属基制作高导热性电路板的方法及电路板
GB2480428A (en) PCB with metal core having extended heatsink bosses for mounting LEDs
CN102194790A (zh) 热电分离的金属载芯片板
KR20090033592A (ko) 방열 특성이 향상된 ｌｅｄ 어레이 모듈
US20110101406A1 (en) Light emitting device package and method for manufacturing the same
KR20110057712A (ko) 방열 기판 및 그 제조방법
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
TWM461880U (zh) 覆晶式發光二極體
CN102970813A (zh) 印刷电路板以及具有该印刷电路板的led照明装置
US20130164556A1 (en) Circuit board with thermally conductive layers and manufacturing method therefor
KR101107590B1 (ko) 발광소자 패키지의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid